JPH11340141A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JPH11340141A
JPH11340141A JP14282998A JP14282998A JPH11340141A JP H11340141 A JPH11340141 A JP H11340141A JP 14282998 A JP14282998 A JP 14282998A JP 14282998 A JP14282998 A JP 14282998A JP H11340141 A JPH11340141 A JP H11340141A
Authority
JP
Japan
Prior art keywords
substrate
insulator layer
layer
temperature gradient
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14282998A
Other languages
English (en)
Inventor
Kazuhiro Okumura
和弘 奥村
Hideki Nishihata
秀樹 西畑
Hiroshi Hashimoto
博士 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP14282998A priority Critical patent/JPH11340141A/ja
Publication of JPH11340141A publication Critical patent/JPH11340141A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】デバイス品質および製造コストに優れるSOI
構造の半導体基板を提供できる。 【解決手段】(1)基板表面の絶縁体層に露出面3を形成
したのち、基板の厚み方向の温度勾配を小さく、径方向
の温度勾配を大きくした条件でエピタキシャル成長法を
行うことによって、絶縁体層2上に単結晶シリコン層5
を形成させる半導体基板の製造方法。 (2)基板表面の絶縁体層に形成された露出面と近接して
多結晶シリコン層を配置したのち、基板の厚み方向の温
度勾配を小さく、径方向の温度勾配を大きくした条件で
熱処理を行うことによって、絶縁体層上に単結晶シリコ
ン層を形成させる半導体基板の製造方法。 (3)基板表面の絶縁体層および露出面に多結晶シリコン
層を形成したのち、基板の厚み方向の温度勾配を小さ
く、径方向の温度勾配を大きくした条件で熱処理を行う
ことによって、絶縁体層上に単結晶シリコン層を形成さ
せる半導体基板の製造方法。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、単結晶シリコン層を絶
縁体上に形成するSOI構造の半導体基板の製造方法に
関し、さらに詳しくは基板表面に形成された絶縁体層上
に単結晶シリコン層を直接成長させる半導体基板の製造
方法に関するものである。
【0002】
【従来の技術】近年、半導体デバイスにおける高集積
化、高速化、多機能化の要請が一層厳しいものになり、
それにともなって、半導体基板の製造においてSOI
(silicon-on-insulator)技術の重要性が一層認識され
るようになっている。すなわち、デバイスに要求される
上記の特性は、素子分離技術と不可分であることから、
単結晶シリコン層を絶縁体上に形成するSOI構造の半
導体基板の製造技術が種々に検討され、実用化が試みら
れている。特に、SIMOX(separation-by-implante
d oxygen)法およびPACE(plasma-assisted chemic
al etching)法が主要なSOI技術として注目を集めて
いる。
【0003】SIMOX法は単結晶シリコン基板中に高
濃度の酸素イオンを注入し、その後の高温熱処理(アニ
ール)でシリコンと酸素とを反応させて、基板中に埋め
込み酸化膜の層を形成するものである。また、PACE
法は単結晶シリコン基板を酸化膜を介して貼り合わせを
行い、局所的に膜厚の測定を行いながらプラズマエッチ
ングで正確に加工する技術である。これらのSIMOX
法およびPACE法は、いずれもSOI技術として完成
度が高く、既に実用化の段階までに達している。しか
し、両方法を実施するとなると、高精度で、かつ大規模
の装置を必要とするため、多大な設備投資を必要とす
る。そのため、両方法で加工された基板は、半導体デバ
イスの高性能化の要請にともなって、一層製造コストが
上昇するという問題がある。
【0004】一方、上述のような多大な設備投資の問題
を解消するため、SIMOX法およびPACE法に替え
て、基板上の絶縁体層の表面に新たに単結晶層を形成さ
せる方法が提案されている。例えば、絶縁体層の表面に
非晶質あるいは多結晶質のシリコン層を堆積させ、この
シリコン層をレーザ、電子線などの加熱手段で局部的に
アニールして単結晶化する方法、若しくは貼り合わせ法
でSOI構造の基板を作製し、酸化した側のシリコンを
除去したのち、シリコンを直接エピタキシャル成長させ
る方法である。
【0005】しかしながら、前者の絶縁体層にシリコン
を堆積して単結晶化する方法では、基板の量産という面
では実用的でなく、技術的にも歪みがなく所定の結晶粒
径を有する単結晶層を得られるようにするには、まだ技
術的な改善を要する段階である。また、後者の方法が意
図するように、絶縁体層の上に直接単結晶シリコンを成
長させることができれば、デバイス品質および製造コス
トの面でSIMOX法やPACE法に対抗できる半導体
基板を提供できるが、絶縁体層の表面上にシリコンをエ
ピタキシャル成長させると、多結晶シリコン層が形成さ
れるという問題がある。
【0006】
【発明が解決しようとする課題】本発明は、高集積化デ
バイスの設計に対応して製造されているSOI構造の半
導体基板の問題点に鑑み、基板表面の絶縁体層の上に単
結晶シリコンを直接エピタキシャル成長させること、お
よび多結晶シリコンを形成したのち熱処理によって単結
晶化することを可能にして、基板品質および製造コスト
に優れる半導体基板の製造方法を提供することを目的と
している。
【0007】
【課題を解決するための手段】本発明者らは、上述の課
題を解決するため、基板表面の絶縁体層の上にシリコン
層を直接成長させる方法について種々の検討を行った。
その結果、基板表面に形成される絶縁体層を部分的に除
去し、基板表面を露出した開口部を設けて、化学的気相
法で直接エピタキシャル成長をさせたり、多結晶シリコ
ンを形成したのち熱処理することによって、基板表面の
絶縁体層の上に単結晶シリコン層を直接成長させる実験
を試みた。そこでは、基板表面を露出した開口部上に
は、単結晶シリコン層が成長するが、絶縁体層上には単
結晶シリコン層が形成されないことを明らかにした。
【0008】しかしながら、さらに検討を進めることに
よって、絶縁体層の上に単結晶シリコン層を形成するに
は、エピタキシャル成長や熱処理の際に、基板に与えら
れる温度勾配が重要であることを見出した。すなわち、
通常、単結晶の成長は温度勾配に依存し、温度勾配がな
ければ結晶成長が進行し難くなる。従来のエピタキシャ
ル成長および熱処理では単結晶シリコン層の面内品質、
例えば、膜厚、比抵抗、熱に起因する欠陥制御を均一に
維持するため、単結晶ウェーハの径方向には均一な加熱
が施され、径方向にはほとんど温度勾配が加えられてい
なかった。そのため、基板表面上の絶縁体層を部分的に
除去して基板表面が露出した面を形成して、絶縁体層の
上に単結晶シリコンを成長させようとしても、露出面に
はシリコンの成長があるが、絶縁体層の上にはほとんど
結晶成長が進行しない。したがって、基板にエピタキシ
ャル成長や熱処理を施して、絶縁体層の上に単結晶シリ
コンを成長させるには、ウェーハの径方向に温度勾配を
確保し、それを制御する必要がある。
【0009】本発明は、上記の知見に基づいて完成され
たものであり、下記(1)〜(3)の半導体基板の製造方法を
要旨としている。
【0010】(1)基板表面上の絶縁体層2を部分的に除
去して基板表面が露出した面3を形成したのち、基板の
厚み方向の温度勾配を小さく、基板の径方向の温度勾配
を大きくした条件でエピタキシャル成長法を行うことに
よって、前記絶縁体層上に単結晶シリコン層5を形成さ
せることを特徴とする半導体基板の製造方法(図1参
照、以下、「第1の方法」という)。
【0011】(2)基板表面上の絶縁体層を部分的に除去
して基板表面が露出した面を形成し、その露出面とは所
定の間隔hを設けて相対向する位置に多結晶シリコン層
4を形成したのち、基板の厚み方向の温度勾配を小さ
く、基板の径方向の温度勾配を大きくした条件で熱処理
を行うことによって、前記絶縁体層上に単結晶シリコン
層5を形成させることを特徴とする半導体基板の製造方
法(図2(a)、(b)参照、以下、「第2の方法」とい
う)。
【0012】(3)基板表面上の絶縁体層を部分的に除去
して基板表面が露出した面を形成し、これらの絶縁体層
2および露出面3に多結晶シリコン層4を形成したの
ち、基板の厚み方向の温度勾配を小さく、基板の径方向
の温度勾配を大きくした条件で熱処理を行うことによっ
て、前記絶縁体層上に単結晶シリコン層を形成させるこ
とを特徴とする半導体基板の製造方法(図3参照、以
下、「第3の方法」という)。
【0013】上記第1、2、3の方法において、エピタ
キシャル成長または熱処理を水素および塩素を含有する
ガス雰囲気で実施するのが望ましく、また、基板の露出
面には絶縁体層に格子状の開口部、ストライプ状の開口
部若しくは正方形状の開口部のいずれかを設けるのが望
ましい。さらに、絶縁体層上を異なる方向から成長する
単結晶シリコン層を接触させないように、絶縁体層の表
面に凸設部を設けることが望ましく(図4(a)、(b)並び
に図5および図6参照)、凸設部の高さ、幅寸法は使用
される基板の結晶軸方位に応じて調整される。一方、基
板表面の絶縁体層上に形成したシリコン層は表面の平坦
性が低下するおそれがあるが、この場合には、表面に鏡
面研磨を施して所定の厚みに調整するのが望ましい。
【0014】
【発明の実施の形態】図1は、エピタキシャル成長法に
よって半導体基板を製造する第1の方法を説明する図で
ある。図1から明らかなように、第1の方法では、基板
1の表面に絶縁体層2を形成し、その後、絶縁体層2の
上に単結晶シリコン3をエピタキシャル成長させるた
め、絶縁体層2に所定の寸法、形状の開口部3を設け
る。この基板1に対してエピタキシャル成長法で、基板
の厚さ方向だけでなく、径方向にも単結晶シリコンを成
長させるため、基板の厚み方向の温度勾配を小さく、基
板の径方向の温度勾配を大きくする。
【0015】通常のエピタキシャル成長法では、基板表
面にガスを流すことから、基板表面が冷却されて表面側
の温度が低く、裏面側の温度が高いという温度勾配にな
り、このときの基板の厚み方向の温度勾配は20℃程度に
なるとされている。一方、基板の径方向の温度勾配は、
基板表面上に成長させるシリコン層の厚みを均一に保つ
ため、小さくする必要があり、基板の径方向に対して均
一な加熱が施される。これに対し、本発明方法では、基
板の厚み方向の温度勾配を小さくして、径方向の温度勾
配を大きくする必要がある。具体的には、基板の厚み方
向の温度勾配を5℃以下にし、径方向の温度勾配を20〜
50℃にするのが望ましい。このような温度勾配を満足す
る条件としては、例えば、基板表面に流すガス流量を少
なくして、基板の厚み方向の温度勾配を小さくするとと
もに、加熱手段の配置位置、出力などを調整することに
よって基板の径方向の温度勾配を大きくすることが適宜
採用される。
【0016】上記で例示した条件でエピタキシャル成長
を行うと、図1に示すように、初期段階では絶縁体2が
除去された開口部3で単結晶シリコン層5が選択的に成
長するが、そのまま成長を続けていくと、選択的に成長
した単結晶シリコン層5が盛り上がって、絶縁体層2を
覆うように基板の径方向に広がっていく。さらに成長を
続けると、径方向に広がった単結晶シリコン層5が互い
に接して、最終段階において、単結晶シリコン層5が絶
縁体層2を全面にわたって覆うことになる。
【0017】第1の方法におけるエピタキシャル成長
は、水素および塩素を含有するガス雰囲気で実施するの
が望ましい。これは、水素および塩素が、エピタキシャ
ル成長を促進する媒体であるSiCl4等の生成を促し、単
結晶シリコン層の成長を著しく促進するからである。こ
のとき使用するガスとしては、SiCl4、SiHCl3ガス、或
いはSiH4とHClの混合ガス等が採用され、これらに加え
て、後述するように第2、3の方法においては、シリコ
ン源を含まないHClガスのみを使用することもできる。
【0018】絶縁体層の露出面として除去、開口される
部分の形状は、後述の実施例で説明するように、絶縁体
層に格子状の開口部、ストライプ状の開口部若しくは正
方形状の開口部のいずれかを設けるのが望ましい。この
ような開口部の形状にすると、絶縁体層を除去する際に
精度よく加工することができるからである。
【0019】各開口部から絶縁体層上をそれぞれ成長し
てきた単結晶シリコン層は、エピタキシャル成長条件、
絶縁体層の開口部の形状、寸法等の相違によって、単結
晶シリコンが絶縁体上で接触する線に沿って、積層欠陥
等の結晶欠陥が発生する場合がある。このような状態を
回避するため、図4(a)、(b)に示すように、絶縁体層2
上を異なる方向から成長する単結晶シリコン層5を接触
させないように、絶縁体層の表面上に凸設部6を設ける
のが望ましい。このとき、凸設部6を設ける方向は基板
の径方向の温度勾配によって単結晶シリコン層が成長す
る方向に応じて適宜選定され、設ける位置も図4(a)に
示すように絶縁体層の中心部、図4(b)に示すように絶
縁体層の端部であってもよい。さらに、設けられる凸設
部6の高さおよび幅は、使用される基板の結晶軸方位に
応じて調整される。
【0020】図5は絶縁体層表面上に析出する単結晶シ
リコン層の成長状況を基板の結晶軸方向に応じて説明す
る図であり、同図(a)は使用する基板が〈110〉結晶
である場合、(b)が使用する基板が〈100〉または
〈111〉結晶である場合を示している。図5に示すよ
うに、絶縁体層2表面上に析出する単結晶シリコン層5
は、基板1の結晶軸方位に対して特定の角度θを持って
成長するので、基板の結晶軸方位に応じて調整される。
例えば、(a)に示すように、使用される基板1が〈11
0〉結晶である場合には、単結晶シリコン層5は基板面
に対して垂直に成長する。そのため、凸設部6の高さが
単結晶シリコン層5より低くても、単結晶シリコン層5
同士が接触することがなく、また凸設部6の幅もそれほ
ど厚くする必要がない。一方、(b)に示すように、使用
する基板1が〈111〉または〈100〉結晶である場
合には、単結晶シリコン層5は基板面に対する角度θが
それぞれ70.53°または54.74°で成長するので、凸設部
6の高さおよび幅が不適切であると、凸設部6の上方で
単結晶シリコン層5が接触して積層欠陥が発生する要因
となる。そのため、この場合には、凸設部6の高さを高
くするとともに、その幅も厚くする必要がある。
【0021】第1の方法では、最終段階において、成長
してきた単結晶シリコン層が絶縁体層を全面にわたって
覆うことになる。このとき、基板表面の絶縁体層を覆う
シリコン層は表面の平坦性が著しく悪化する場合があ
る。このため、表面に鏡面研磨を施して所定の厚みに調
整するのが望ましい。後述する第2、第3の方法におい
ても、このように絶縁体層を覆うシリコン層の表面平坦
性を確保するため、表面に鏡面研磨を施すことが望まし
い。
【0022】図2は、絶縁体層の露出面近傍に多結晶シ
リコン層を配置して熱処理によって半導体基板を製造す
る第2の方法を説明する図である。図2(a)は概略構成
を示し、図2(b)は具体的な構成例を示している。第2
の方法では、絶縁体層2の露出面3と所定の間隔hを設
けて近接するように多結晶シリコン層4を設けて、基板
の厚み方向の温度勾配を小さく、基板の径方向の温度勾
配を大きくした条件で熱処理を行うことを特徴としてい
る。
【0023】第2の方法では、比較的短時間で絶縁体層
2を単結晶シリコン層5によって均一に覆われるように
するため、露出面3と多結晶シリコン層4との間隔hは
10mm以下にするのが望ましい。さらに「露出面と近接す
るように、多結晶シリコン層を設ける」とは、例えば、
図2(b)に示すように、表面が粒状形状の多結晶シリコ
ン層4を支持基体7内に配置し、露出面3を多結晶シリ
コン層4に相対向させた状態で基板1の外周縁を複数本
の支持部材8で支持するようにして構成することができ
る。
【0024】また、本発明で採用される熱処理条件とし
ては、基板の厚み方向の温度勾配を5℃以下にし、径方
向の温度勾配を20〜50℃の範囲に調整するのが望まし
い。さらに、その他の条件、例えば、温度勾配、水素お
よび塩素を含有するガス雰囲気、開口部の形状、絶縁体
層の凸設部の形状および絶縁体層の厚さについては、前
述の第1の方法の場合と同様である。
【0025】図3は、絶縁体層および露出面に多結晶シ
リコン層を形成して熱処理によって半導体基板を製造す
る第3の方法を説明する図である。図3から明らかなよ
うに、第3の方法では、絶縁体層上に堆積した多結晶シ
リコン4を熱処理によって単結晶化して、シリコンウェ
ーハ面上にSOI構造を形成する方法である。この方法
においても、基板の厚み方向の温度勾配を小さく、基板
の径方向の温度勾配を大きくした条件で熱処理を行うこ
とが必要である。
【0026】第3の方法において、絶縁体層上への多結
晶シリコンの堆積は、例えばCVD法等の通常行われて
いる堆積手段を採用することができる。また、絶縁体層
上の多結晶シリコンを単結晶化するための熱処理は、慣
用されているエピタキシャル成長装置や縦型、横型熱処
理装置などの各種の熱処理装置を使用することができ
る。
【0027】また、第3の製造方法においても、その他
の温度勾配、水素および塩素を含有するガス雰囲気、開
口部の形状、絶縁体層の凸設部の形状および絶縁体層の
厚さの各条件については、前述の第1の方法の場合と同
様である。
【0028】
【実施例】本発明の半導体基板の効果を、前述の第1の
方法による実施例に基づいて説明する。
【0029】(本発明例)実施例に供する半導体基板と
して、チョクラルスキー法で育成された単結晶インゴッ
トから加工され、抵抗率が10Ωcmで、結晶軸方位が〈1
10〉結晶の6インチシリコンウェハを準備した。シリ
コンウェハの基板は横型熱処理炉で高温処理され、その
表面に厚さ0.5μmの絶縁体層(酸化膜)を形成した。
【0030】次に、形成された絶縁体層に、下記の図5
〜図7に示す各種のパターンからなる開口部を設けて露
出面とした。
【0031】図6は基板表面の絶縁体層に設けられた格
子状のパターン1の開口部を示す図であり、実施例では
幅10μm、間隔20μmの格子状の開口部を設けるととも
に、絶縁体層2の表面中心部に凸設部6を設けている。
【0032】図7は基板表面の絶縁体層に設けられたス
トライプ状のパターン2の開口部を示す図であり、実施
例では幅10μm、間隔20μmのストライプ状の開口部を
設けるとともに、絶縁体層2の端部に凸設部6を設けて
いる。
【0033】図8は基板表面の絶縁体層に設けられた四
角状のパターン3の開口部を示す図であり、実施例では
幅10μmの正方形状の開口部を縦横に10μm間隔で設け
た。
【0034】上記の通り、絶縁体層にパターン1〜3の
開口部を設けてのち、縦型エピタキシャル装置を用い同
一バッチで単結晶シリコンの成長を行った。このときの
温度勾配は、基板の厚み方向で4〜5℃、径方向で30〜
40℃になるように調整した。絶縁体層に開口部が設けら
れた基板は、1170℃まで加熱し、高温水素雰囲気で基板
の清浄化を行い、装置内の温度を1150℃まで下げ、シリ
コン源となる原料ガスSiHCl3を流して、10分間の処理を
行ったところ、絶縁体層上の全域に厚さ3μmの単結晶
シリコン層が形成されていることを確認した。
【0035】上述の通り、本発明例では、通常のエピタ
キシャル成長法として、単結晶シリコン成長用の原料ガ
スを供給しながら熱処理を行った。このような熱処理に
加え、さらに、第2の方法のように原料となる多結晶シ
リコンが絶縁体層の近傍に存在する場合、または第3の
方法のように多結晶シリコンが絶縁体層上に存在する場
合には、シリコン源となる原料ガスを供給せずに、HCl
ガスのみを供給しながら熱処理しても絶縁体層上に単結
晶シリコン層が形成されることを確認した。
【0036】(比較例)本発明例と比較するため、本発
明例の場合と同様に、半導体基板として6インチシリコ
ンウェハを準備し、横型熱処理炉で高温処理して、表面
に厚さ0.5μmの絶縁体層(酸化膜)を形成した。次
に、形成された絶縁体層に、本発明例と同じパターン1
〜3の開口部を設けた。
【0037】縦型エピタキシャル装置で、単結晶シリコ
ンの成長を行った。このときの温度勾配は、基板の厚み
方向で10〜20℃、径方向で5〜10℃であった。その後、
まず、1170℃まで加熱し、高温水素雰囲気で基板の清浄
化を行い、装置内の温度を1100℃まで下げ、シリコン源
となる原料ガスSiHCl3を流して、10分間の熱処理を行っ
て、本発明例とほぼ同等の厚みの単結晶シリコン層が形
成されるようにした。
【0038】(本発明例と比較例の対比)本発明例で
は、前述の通り、絶縁体層上の全域に厚さ3μmの単結
晶シリコン層が形成された。基板表面の欠陥密度を測定
すると、いずれのパターンの開口部であっても、ほぼ欠
陥のない単結晶シリコン層が形成されていたが、特に凸
設部を設けたパターン1、2の開口部では殆ど欠陥が認
められなかった。
【0039】これに対し、比較例では、基板表面が露出
した開口部上には20μmの単結晶シリコン層が成長した
が、絶縁体層上にはこれを覆うように単結晶シリコン層
は形成されなかった。
【0040】
【発明の効果】本発明の方法によれば、絶縁体層の上に
結晶欠陥の密度が少ない単結晶シリコン層を直接形成す
ることが可能になり、高集積化デバイスに対応したSO
I構造の半導体基板を効率的に、低コストで製造するこ
とができる。
【図面の簡単な説明】
【図1】本発明のエピタキシャル成長法によって半導体
基板を製造する第1の方法を説明する図である。
【図2】本発明の絶縁体層の露出面近傍に多結晶シリコ
ン層を配置して熱処理によって半導体基板を製造する第
2の方法を説明する図である。
【図3】本発明の絶縁体層および露出面に多結晶シリコ
ン層を形成して熱処理によって半導体基板を製造する第
3の方法を説明する図である。
【図4】本発明の実施態様である絶縁体層の表面に凸設
部を設ける構成を説明する図である。
【図5】絶縁体層表面上に析出する単結晶シリコン層の
成長状況を基板の結晶軸方向に応じて説明する図であ
る。
【図6】基板表面の絶縁体層に設けられた格子状のパタ
ーン1の開口部を示す図である。
【図7】基板表面の絶縁体層に設けられたストライプ状
のパターン2の開口部を示す図である。
【図8】基板表面の絶縁体層に設けられた四角状のパタ
ーン3の開口部を示す図である。
【符号の説明】
1:基板、 2:絶縁体層 3:露出面、開口部 4:多結晶シリコン層 5:単結晶シリコン層 6:凸設部、 7:基体 8:支持部材

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】基板表面上の絶縁体層を部分的に除去して
    基板表面が露出した面を形成したのち、基板の厚み方向
    の温度勾配を小さく、基板の径方向の温度勾配を大きく
    した条件でエピタキシャル成長法を行うことによって、
    前記絶縁体層上に単結晶シリコン層を形成させることを
    特徴とする半導体基板の製造方法。
  2. 【請求項2】基板表面上の絶縁体層を部分的に除去して
    基板表面が露出した面を形成し、その露出面とは所定の
    間隔を設けて相対向する位置に多結晶シリコン層を形成
    したのち、基板の厚み方向の温度勾配を小さく、基板の
    径方向の温度勾配を大きくした条件で熱処理を行うこと
    によって、前記絶縁体層上に単結晶シリコン層を形成さ
    せることを特徴とする半導体基板の製造方法。
  3. 【請求項3】基板表面上の絶縁体層を部分的に除去して
    基板表面が露出した面を形成し、これらの絶縁体層およ
    び露出面に多結晶シリコン層を形成したのち、基板の厚
    み方向の温度勾配を小さく、基板の径方向の温度勾配を
    大きくした条件で熱処理を行うことによって、前記絶縁
    体層上に単結晶シリコン層を形成させることを特徴とす
    る半導体基板の製造方法。
  4. 【請求項4】上記のエピタキシャル成長または熱処理が
    水素および塩素を含有するガス雰囲気で行われることを
    特徴とする請求項1〜3のいずれかに記載の半導体基板
    の製造方法。
  5. 【請求項5】上記の絶縁体層に格子状の開口部、ストラ
    イプ状の開口部若しくは正方形状の開口部のいずれかを
    設けて基板表面を露出させることを特徴とする請求項1
    〜3のいずれかに記載の半導体基板の製造方法。
  6. 【請求項6】上記の絶縁体層の表面に凸設部を設けて、
    この絶縁体層上を異なる方向から成長する単結晶シリコ
    ン層を接触させないようにしたことを特徴とする請求項
    1〜3のいずれかに記載の半導体基板の製造方法。
  7. 【請求項7】上記の凸設部の高さおよび幅は使用する基
    板の結晶軸方位に応じて調整することを特徴とする請求
    項6記載の半導体基板の製造方法。
  8. 【請求項8】使用する基板が〈110〉結晶であること
    を特徴とする請求項1〜3のいずれかに記載の半導体基
    板の製造方法。
  9. 【請求項9】上記の絶縁体層上に形成させた単結晶シリ
    コン層の表面に鏡面研磨を施して、所定の厚みに調整す
    ることを特徴とする請求項1〜6のいずれかに記載の半
    導体基板の製造方法。
JP14282998A 1998-05-25 1998-05-25 半導体基板の製造方法 Pending JPH11340141A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14282998A JPH11340141A (ja) 1998-05-25 1998-05-25 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14282998A JPH11340141A (ja) 1998-05-25 1998-05-25 半導体基板の製造方法

Publications (1)

Publication Number Publication Date
JPH11340141A true JPH11340141A (ja) 1999-12-10

Family

ID=15324595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14282998A Pending JPH11340141A (ja) 1998-05-25 1998-05-25 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JPH11340141A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004064169A1 (ja) * 2003-01-09 2004-07-29 Japan As Represented By President Of Kanazawa University 構造傾斜材料とこれを用いた機能素子
KR100753670B1 (ko) 2005-10-28 2007-08-31 매그나칩 반도체 유한회사 Soi 웨이퍼 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004064169A1 (ja) * 2003-01-09 2004-07-29 Japan As Represented By President Of Kanazawa University 構造傾斜材料とこれを用いた機能素子
KR100753670B1 (ko) 2005-10-28 2007-08-31 매그나칩 반도체 유한회사 Soi 웨이퍼 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR970006723B1 (ko) 입자 크기가 큰 다결정 규소 박막의 제조방법
JP2660064B2 (ja) 結晶物品及びその形成方法
EP0241204B1 (en) Method for forming crystalline deposited film
JPH11340141A (ja) 半導体基板の製造方法
JPH06151864A (ja) 半導体基板及びその製造方法
JP2652759B2 (ja) 気相成長装置用バレル型サセプタのウエハポケット
JPH09266214A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JPH04181719A (ja) 結晶物品の形成方法
JPH01132116A (ja) 結晶物品及びその形成方法並びにそれを用いた半導体装置
JPH0782997B2 (ja) 半導体ウェーハの製造方法
JPH0324719A (ja) 単結晶膜の形成方法及び結晶物品
JPH03292723A (ja) シリコン単結晶薄膜の作製方法
JPS60148127A (ja) 半導体基板の製造方法
JPH04237134A (ja) エピタキシャルウェハーの製造方法
JP2554336B2 (ja) 誘電体分離基板の製造方法
JPH02105517A (ja) 半導体装置の製造方法
JPH03125459A (ja) 単結晶領域の形成方法及びそれを用いた結晶物品
JPH059089A (ja) 結晶の成長方法
JP2532252B2 (ja) Soi基板の製造方法
JP2737152B2 (ja) Soi形成方法
JP2683005B2 (ja) 誘電体分離基板の製造方法
JPH09213635A (ja) ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法
JPH0590159A (ja) 多結晶半導体膜作製方法
JP4162749B2 (ja) 多結晶シリコン膜の成長方法
JPH01132117A (ja) 結晶の成長方法