JPH01253228A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は半導体装置の製造方法の改良に関するものであ
り、特にレーザ光を用いたＳ　ＯＩ　（Ｓｉｌｉｃｏｎ
Ｏｎ　Ｉｎ５ｕｌａｔｏｒ）形成技術による半導体装置
の製造方法に関するものである。

〈従来の技術〉 従来より、シリコン基板上に絶縁膜を介して単結晶シリ
コン薄膜を形成するＳＯＩ技術の研究、開発が活発に行
なわれている。種々のＳＯＩ技術のうち、特に三次元集
積回路に適しているのがレーザ再結晶化法であり、これ
はＳｉ基板上にシリコン酸化膜を形成し、その上に堆積
した非晶質或いは多結晶Ｓｉ膜にレーザ光を照射して単
結晶化する方法である。この技術において各Ｓｉ層の再
結晶化を行う場合、レーザ照射によって下層に既に作り
込まれている素子を破壊したり、特性の劣化を引きおこ
さないように注意することが重要である。

この為、従来より、第３図に示すように再結晶化を行う
Ｓｉ層１４と下層の素子の間の絶縁膜１２にさらにＳｉ
層１３を余分に挿入しくこれをパアファＳｉ層と呼ぶ）
、これによって下層へ通過するレーザ光をカットしたり
、バッファＳｉ　１３の溶融による融解熱によってエネ
ルギーを吸収し下層のダメージを防ぐことが行なわれて
いる。

なお、箔３図において、工１はシリコン（Ｓｌ）基板１
２は絶縁膜、１３はバッファシリコン（Ｓｉ）層、１４
は活性層となる多結晶シリコン層、１５はスルーホール
、１６はシードである。

〈発明が解決しようとする問題点〉 しかしながら、第３図に示した従来のようなバッファシ
リコン（Ｓｉ）層１３の挿入には次のような問題がある
。

即ち、葦ずバッファＳｉ層１３の挿入により全体の膜厚
が増加し、積層が進むにつれ、ウェハーのそりやクラン
クの発生を誘発しや丁くなる。さらに、再結晶層１４に
つながるスルーホール（層間結合配線）１５やシード１
６等とバッファＳｉ層１３との絶縁のプロセスが余分に
必要となる。

本発明は上記の問題点に濫みてなされたものであり、バ
ッファＳｉ層の挿入に伴う問題点を解消し、三次元回路
素子を円滑に製造する半導体装置の製造方法を提供する
ことを目的としている。

〈問題点を解決するための手段〉 上記の目的を達成するため、本発明の半導体装置の製造
方法は、半導体素子を形成した半導体基板上に、酸化膜
等の絶縁膜を介して積層型半導体素子の活性層となる単
結晶シリコン膜を形成する方法であって、活性層が単結
晶化される前の多結晶シリコン膜状態のときにこの膜上
に、例えば２５０ｎｍ以下のシリコン酸化膜等の絶縁膜
を介してバッファシリコン層を形成した後、レーザ光を
照射して上記バッファシリコン層と多結晶シリコン層を
同時に単結晶化するように構成している。

また上記の単結晶化された活性層に素子を作り込む場合
には単結晶化したバッファシリコン層全除去したのち単
結晶化した活性層に半導体素子を作製する工程とを含む
ことになる。

即ち、本発明にあっては、上記した従来の問題点を解消
する為、バッファＳｉ層を、通常行なわれている様に活
性層となる再結晶化シリコン層の下に挿入するのではな
く、再結晶化Ｓｉ層の上に絶縁膜を介して挿入する。そ
してレーザ光照射により、バッファＳｉ層と活性層を両
方同時に溶融再結晶化させる。このあとバッファＳｉ層
全エツチングにより除去し、その下の再結晶化層に素子
を作製する。同様のことを繰り返せば、バッファＳｉ層
を残さずに多層積層の半導体素子を作製することができ
る。本発明に用いる単結晶化の方法としては、再結晶化
層がシリコンの連続膜であれば、どのような方法でも良
い。

〈作　用〉 本発明者らの実験によれば、上記の様な構造において、
バッファＳｉ層と活性層との間の絶縁膜（Ｓｉ０２　）
厚が２５０ｎｍ以下であれば、バッファＳｉ層に照射さ
れたレーザ光によって形成される単結晶化に適した温度
分布は、下層の活性層にも引きつがれ、両方のシリコン
層を同時に単結晶化できることが明らかとなった。

これによりバッファＳｉ層を活性層の上側に配置するこ
とが可能となり、再結晶化後にこれを除去することがで
きる。従ってバッファＳｉ層による膜厚の増加がなく、
ウェハーのそりやクラックの発生を低減できる。またバ
ッファＳｉ層とスルーホールやシードとの絶縁の必要が
ないためプロセスの簡略化がはかれる。

〈実施例〉 以下、図面を参照しながら本発明の実施例を２層の素子
領域を持つ３次元回路素子の場合について説明する。

第２図はシリコン基板１に素子を作製したあと絶縁膜２
を堆積して平坦化し、結晶方位制御の為のシード６と、
上下層を結合するスルーホール５を形成した後、２暦め
の素子領域となる０、６μｍの多結晶シリコン層４を形
成し、さらに０．２μｍの絶縁膜２を介して０．４μｍ
のバッファシリコン層３を堆積し、０．２６μｍの反射
防止膜全形成した段階の断面図である。これに双峰型の
強度分布を持つレーザ光を照射し、バッファシリコン層
３とその下にある素子領域となるシリコン層４を同時に
単結晶化する。次に反射防止膜とバッファシリコン層３
を除去し、単結晶化された活性層７に２層めの素子を形
成する。（第２図参照）。

以下、同様のこと全く勺返せば多層積層の３次元回路素
子金作製することができる。

〈発明の効果〉 以上説明したように本発明では下層の素子をレーザ照射
によるダメージから守る為のバッファＳｉ層は最終的に
は除去されてしまう。バッファＳｉ層を再結晶化Ｓｉ層
の下に形成してそれを残しながら積層してい〈従来方法
では、３層から４層構造程度で膜中にクラックがはいり
やすぐなるが、本発明ではそのようなことは起こらず、
多層積層に有利である。さらにバッファＳｉ層とシード
やスルーホールとの絶縁の必要がなく大幅にプロセスが
簡略になる。このように本発明は三次元回路素子の製造
方法として有効なものである。

【図面の簡単な説明】

第１図は末完の方法による２層めの素子領域を形成する
前の段階の構造を示す断面図、第２図は第２図の構造で
２層めの素子領域を単結晶化した後素子を作製した段階
の構造を示す断面図、第３図は従来方法によ９２層めの
素子領域を形成する前の段階の構造を示す断面図である
。 １・・・シリコン基板、　２．２１・・・絶縁膜、　３
・・・バッファシリコン層、　４・・・活性層となる多
結晶シリコン層、　５・・・スルーホール、　６・・・
シード、　７・・・単結晶化された活性層。 代理人　弁理士　　杉　山　毅　至（他１名）；ｉ！／
図 第２図

Claims (1)

1. 【特許請求の範囲】 １、半導体素子を形成した半導体基板上に、絶縁膜を介
   して積層型半導体素子の活性層となる単結晶シリコン膜
   を形成する方法であって、 上記活性層が単結晶化される前の多結晶シリコン膜状態
   の少なくとも該膜上に、絶縁膜を介してバッファシリコ
   ン層を形成した後、 レーザ光を照射して上記バッファシリコン層と多結晶シ
   リコン層を同時に単結晶化してなることを特徴とする半
   導体装置の製造方法。