JP2003017516A - 半導体装置の製造方法およびそれに用いられるモールド装置 - Google Patents

半導体装置の製造方法およびそれに用いられるモールド装置

Info

Publication number
JP2003017516A
JP2003017516A JP2001195712A JP2001195712A JP2003017516A JP 2003017516 A JP2003017516 A JP 2003017516A JP 2001195712 A JP2001195712 A JP 2001195712A JP 2001195712 A JP2001195712 A JP 2001195712A JP 2003017516 A JP2003017516 A JP 2003017516A
Authority
JP
Japan
Prior art keywords
cavity
substrate
resin
molding
device regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001195712A
Other languages
English (en)
Inventor
Mitsuhiro Furukawa
光浩 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Yonezawa Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Yonezawa Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP2001195712A priority Critical patent/JP2003017516A/ja
Publication of JP2003017516A publication Critical patent/JP2003017516A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 樹脂封止形の半導体装置の品質向上を図る。 【解決手段】 複数のデバイス領域をそれぞれに一括に
覆うことが可能な複数のキャビティ２１ｃと、各キャビ
ティ２１ｃごとに独立して設けられ、かつそれぞれ１つ
のキャビティ２１ｃに連通する複数のポットとが形成さ
れたモールド金型２１を用いて一括モールドを行うこと
により、１つの前記ポットから複数のキャビティ２１ｃ
に対して封止用樹脂が流れることはなく、前記各ポット
からはそれぞれに対応した１つのキャビティ２１ｃのみ
に封止用樹脂が流れ、その結果、配線基板上でのチップ
搭載数やチップ配列の差に無関係に各キャビティ２１ｃ
に対して安定して封止用樹脂を注入でき、一括モールド
時のワイヤ変形やワイヤ流れの発生を防止できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、一括モールドが行われて組み立てられる樹
脂封止形の半導体装置の品質向上に適用して有効な技術
に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】樹脂封止形の半導体装置のうち、配線基板
などの基板に半導体チップを搭載し、これを樹脂モール
ドによって封止する半導体装置において、その製造効率
を向上させるために一括モールドと呼ばれるモールド方
法が考案されている。
【０００４】前記一括モールドは、例えば、デバイス領
域（１つの半導体装置を形成する領域）が複数個区画形
成された多数個取り基板（配線基板）を用い、多数個取
り基板上の複数のデバイス領域それぞれに半導体チップ
を搭載した後、モールド金型の１つのキャビティによっ
て複数のデバイス領域を一括に覆った状態で樹脂モール
ドするものである。
【０００５】一括モールド後は、モールドによって形成
された封止部である一括封止部をデバイス領域ごとにダ
イシングして個片化して半導体装置となる。
【０００６】なお、一括モールドによって製造された半
導体パッケージについては、例えば、特開２０００−１
２７４５号公報にその記載がある。
【０００７】
【発明が解決しようとする課題】ところが、前記技術の
一括モールドでは、例えば、モールド金型において、複
数のポットのそれぞれがその両側に配置された２つのキ
ャビティと連通しており、したがって、１つのポットか
ら２つのキャビティに対して封止用樹脂（レジン）を流
している。
【０００８】また、一括モールドが行われる配線基板で
は、複数の半導体チップがマトリクス配列で各デバイス
領域に搭載されるが、配線基板上のチップ搭載数が基板
ごとに異なった状態となる。
【０００９】これは、基板上でのデバイスの配列の終端
箇所の位置が基板ごとに異なっていたり、また、モール
ドの前の工程での不良によって搭載チップ数が減ってい
たりするためであり、例えば、１つのポットに連通した
２つのキャビティ同士で比べると、両者で一括モールド
時に基板上のチップ配列も含めたチップ搭載数が同じに
なる場合は、非常に稀である。
【００１０】したがって、１つのポットに連通した２つ
のキャビティ同士で、そのチップ搭載数やチップ配列に
差があると、両者のキャビティ内でのレジンの流れ方
（流れる方向や速度）に差が生じ、その結果、少なくと
も何れか一方のキャビティ内では、設計と異なったレジ
ンの流れが発生し、その結果、ワイヤ変形やワイヤ流れ
を引き起こすことが問題となる。
【００１１】さらに、キャビティ内で設計と異なったレ
ジンの流れが発生すると、半導体チップ上に貫通したボ
イドが形成されて、半導体装置の外観不良を引き起こす
ことが問題となる。
【００１２】また、モールドを行う際にポット内にタブ
レットを配置した時、ポット内でタブレットが偏った位
置に配置される場合があり、その場合にも、１つのポッ
トに連通した２つのキャビティ同士で、レジンの流れ方
にばらつきが発生する。
【００１３】これにより、何れか一方のキャビティ内に
おいて、設計と異なったレジンの流れが発生すると、前
記同様、ワイヤ変形やワイヤ流れを引き起こしたり、ま
た、半導体チップ上に貫通したボイドが形成されて、半
導体装置の外観不良を引き起こすことが問題となる。
【００１４】本発明の目的は、樹脂封止形の半導体装置
の品質向上を図る半導体装置の製造方法およびそれに用
いられるモールド装置を提供することにある。
【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１７】すなわち、本発明は、基板上の複数のデバ
イス領域をそれぞれに一括に覆うことが可能な複数のキ
ャビティと、各キャビティごとに独立して設けられると
ともにそれぞれ１つのキャビティに連通する複数のポッ
トとが形成されたモールド金型を備えたモールド装置を
用いて行うものであり、複数のデバイス領域を有する前
記基板を準備する工程と、前記基板のデバイス領域に半
導体チップを搭載する工程と、前記半導体チップの表面
電極と前記基板の端子とを接続する工程と、前記モール
ド金型を用いて前記キャビティによって前記基板の前記
複数のデバイス領域を一括に覆う工程と、前記キャビテ
ィによって前記複数のデバイス領域を一括に覆った状態
で各ポットからそれぞれに連通する１つのキャビティに
対して封止用樹脂を供給して半導体チップを樹脂封止す
る工程と、前記樹脂封止によって形成された一括封止部
と前記基板とを前記デバイス領域単位に分割する工程と
を有するものである。
【００１８】また、本発明は、基板に形成された複数の
デバイス領域をそれぞれに一括に覆うことが可能な複数
のキャビティと、各キャビティごとに独立して設けられ
るとともにそれぞれ１つのキャビティに連通する複数の
ポットとが形成されたモールド金型を有するものであ
る。
【００１９】
【発明の実施の形態】以下の実施の形態では特に必要な
とき以外は同一または同様な部分の説明を原則として繰
り返さない。
【００２０】さらに、以下の実施の形態では便宜上その
必要があるときは、複数のセクションまたは実施の形態
に分割して説明するが、特に明示した場合を除き、それ
らはお互いに無関係なものではなく、一方は他方の一部
または全部の変形例、詳細、補足説明などの関係にあ
る。
【００２１】また、以下の実施の形態において、要素の
数など（個数、数値、量、範囲などを含む）に言及する
場合、特に明示した場合および原理的に明らかに特定の
数に限定される場合などを除き、その特定の数に限定さ
れるものではなく、特定の数以上でも以下でも良いもの
とする。
【００２２】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。なお、実施の形態を説明するための
全図において、同一の機能を有する部材には同一の符号
を付し、その繰り返しの説明は省略する。
【００２３】図１は本発明の実施の形態の半導体装置の
製造方法によって組み立てられるＢＧＡの構造の一例を
示す外観斜視図、図２は図１に示すＢＧＡの構造を示す
断面図、図３は本発明の半導体装置の製造方法で用いら
れるモールド装置の構造の一例を示す斜視図、図４は図
３に示すモールド装置のモールド金型におけるカルとキ
ャビティの配列の一例を示す平面図、図５は図４に示す
モールド金型をクランプした状態での構造の一例をＡ−
Ａ線に沿った位置で切断して示す断面図、図６は図３に
示すモールド装置による一括モールド後の構造の一例を
示す断面図、図７は図１に示すＢＧＡの組み立てに用い
られる基板の構造の一例を示す平面図、図８は図１に示
すＢＧＡの組み立てにおける開始時の基板の構造の一例
を示す断面図、図９は図１に示すＢＧＡの組み立てにお
けるダイボンド時の基板の構造の一例を示す断面図、図
１０は図１に示すＢＧＡの組み立てにおけるワイヤボン
ド時の基板の構造の一例を示す断面図、図１１は図１に
示すＢＧＡの組み立てにおける基板清浄時の基板の構造
の一例を示す断面図、図１２は図１に示すＢＧＡの組み
立てにおける一括モールド時の基板の構造の一例を示す
部分断面図、図１３は図１に示すＢＧＡの組み立てにお
けるボール搭載時の基板の構造の一例を示す断面図、図
１４は図１に示すＢＧＡの組み立てにおけるボール洗浄
時の基板の構造の一例を示す断面図、図１５は図１に示
すＢＧＡの組み立てにおけるダイシング時の基板の構造
の一例を示す断面図、図１６は図１５に示すダイシング
によって個片化されたＢＧＡの構造の一例を示す斜視図
である。
【００２４】図１、図２に示す本実施の形態の半導体装
置の製造方法によって組み立てられる半導体装置は、Ｂ
ＧＡ（Ball Grid Array)９と呼ばれ、その外部接続用の
電極である複数の半田バンプ３が、パッケージ基板２の
裏面２ｂ上に複数行／複数列によって構成されるアレイ
状に配列されているものである。
【００２５】また、ＢＧＡ９は、図７に示すような複数
のデバイス領域７ａと、複数のデバイス領域７ａを隔て
るダイシングライン７ｂとが形成された基板である多数
個取り基板（配線基板）７を用いて、ダイシングライン
７ｂによって区画形成された複数のデバイス領域７ａを
一括に覆う状態で樹脂モールドし（以降、これを一括モ
ールドという）、これによって形成された図６に示す一
括モールド部（一括封止部）８をモールド後にダイシン
グして個片化したものである。
【００２６】図２に示すように、本実施の形態のＢＧＡ
９では、パッケージ基板２のチップ搭載面である主面２
ａとその反対側の裏面２ｂとの両面に、例えば、ポリイ
ミド樹脂などからなるソルダレジスト２ｇが形成されて
おり、かつ、パッケージ基板２は、その内部にもガラス
入りエポキシ樹脂などの基材２ｈを有している。
【００２７】ＢＧＡ９の構造について説明すると、半導
体チップ１が搭載されたパッケージ基板２と、半導体チ
ップ１の主面１ｂに形成された表面電極であるパッド１
ａとこれに対応するパッケージ基板２の接続端子（端
子）２ｃとを接続するボンディングワイヤ４と、半導体
チップ１およびボンディングワイヤ４を封止し、かつパ
ッケージ基板２の主面２ａ側に形成された樹脂封止体６
と、パッケージ基板２の裏面２ｂに外部電極としてアレ
イ状に配列されて設けられた複数の半田バンプ３とから
構成されている。
【００２８】なお、樹脂封止工程で、一括モールドに用
いられるモールド樹脂は、例えば、熱硬化性のエポキシ
樹脂などであり、これによって図６に示す一括モールド
部８が形成され、さらに、その後のダイシングによって
個片化されて樹脂封止体６が形成される。
【００２９】また、パッケージ基板２には、その裏面２
ｂ上に、半田バンプ３が取り付けられる電極である複数
のバンプランド２ｅが形成され、さらに、内部の基材２
ｈにはこのバンプランド２ｅに対応してビアホール２ｆ
が形成されている。
【００３０】さらに、パッケージ基板２には、その主面
２ａ側の接続端子２ｃと接続されるとともに銅箔などか
らなる複数の配線２ｄが形成され、さらに、この配線２
ｄの一部を覆う絶縁層であるソルダレジスト２ｇが形成
されている。
【００３１】また、図２に示すように、半導体チップ１
は、例えば、シリコンなどによって形成され、かつその
主面１ｂに半導体集積回路が形成されるとともに、主面
１ｂの周縁部には外部電極である複数のパッド１ａが形
成されている。
【００３２】さらに、半導体チップ１は、接着材である
ダイボンド材５によってパッケージ基板２の主面２ａの
ほぼ中央付近に固着されている。
【００３３】また、ワイヤボンディングによって接続さ
れるボンディングワイヤ４は、例えば、金線などであ
り、半導体チップ１のパッド１ａとこれに対応するパッ
ケージ基板２の接続端子２ｃとを接続している。
【００３４】さらに、外部接続用の電極である複数の半
田バンプ３が、パッケージ基板２の裏面２ｂの各バンプ
ランド２ｅに取り付けられ、その中央部を除いた状態で
複数行／複数列によって構成されてアレイ状に配列され
ている。
【００３５】次に、図３に示す本実施の形態の半導体装
置の製造方法のモールド工程で用いられるモールド装置
について説明する。
【００３６】図３に示すモールド装置は、トランスファ
ーモールド装置１１であり、例えば、図１に示すＢＧＡ
９の樹脂封止体６を形成する際に使用されるものであ
る。
【００３７】このトランスファーモールド装置１１は、
一対を成す上金型２１ａと下金型２を備えた図５に示す
モールド金型２１と、モールド金型２１が配置された樹
脂成形部１４と、ワーク（本実施の形態では、例えば、
ダイボンディングとワイヤボンディングとを終えた多数
個取り基板７）を樹脂成形部１４に搬入するローダ１２
と、前記ワークを樹脂成形部１４から取り出すアンロー
ダ１３とを有しており、トランスファーモールド装置１
１において、図２に示す半導体チップ１がボンディング
され、かつワイヤボンディング済みの多数個取り基板７
は、図３に示すローダ１２から樹脂成形部１４に搬入さ
れ、この樹脂成形部１４で半導体チップ１などが樹脂封
止される。
【００３８】なお、樹脂成形を終了した樹脂封止形の半
導体装置であるＢＧＡ９は、アンローダ１３に搬出され
てここに収容される。
【００３９】さらに、図３に示す樹脂成形部１４には、
モールド金型２１が配置され、そこには、図６に示す一
括モールド部８に対応した所定形状のキャビティ２１ｃ
と、カル２１ｇと、ランナ２１ｆと、ポット２１ｄと、
プランジャ２１ｉと、ゲート２１ｈなどが設けられてい
る。
【００４０】なお、ポット２１ｄは、図５に示すよう
に、下金型２１ｂに貫通して形成され、タブレットなど
の封止用樹脂がセットされるシリンダ状のものであり、
さらに、ポット２１ｄ内には前記封止用樹脂を押し出す
ピストンであるプランジャ２１ｉが配置されている。
【００４１】また、各ポット２１ｄに対向する上金型２
１ａのそれぞれの箇所には、カル２１ｇが設けられ（ポ
ット２１ｄとカル２１ｇは、常に一対で、かつ対向して
設けられている）、このカル２１ｇとキャビティ２１ｃ
とがランナ２１ｆおよびゲート２１ｈを介して連通して
いる。
【００４２】そこで、上金型２１ａと下金型２１ｂとが
密着した状態において、ポット２１ｄの上辺がカル２１
ｇによって閉止されるとともに、カル２１ｇ、ランナ２
１ｆおよびゲート２１ｈを介してポット２１ｄが１つの
キャビティ２１ｃに連通するようになっている。
【００４３】ここで、本実施の形態のＢＧＡ９の製造に
用いられるトランスファーモールド装置１１の特徴につ
いて説明する。
【００４４】トランスファーモールド装置１１のモール
ド金型２１には、図７に示す多数個取り基板７に形成さ
れた複数のデバイス領域７ａをそれぞれに一括に覆うこ
とが可能な複数のキャビティ２１ｃと、各キャビティ２
１ｃごとに独立して設けられるとともにそれぞれ１つの
キャビティ２１ｃに連通する複数のポット２１ｄとが形
成されている。
【００４５】すなわち、図５に示すようにモールド金型
２１の下金型２１ｂには、図４に示すカル２１ｇの配置
と同じ配置で複数のポット２１ｄがモールド金型２１の
２つのキャビティ２１ｃの間にその長手方向に平行にジ
グザグに並んで形成され、さらに、これらと連通するキ
ャビティ２１ｃが、図５に示すように、ポット２１ｄに
対応する上金型２１ａの合わせ面２１ｅのカル２１ｇの
両側に形成されている。
【００４６】その際、各ポット２１ｄは、図４、図５に
示すように、１つのキャビティ２１ｃとしか連通してお
らず、各キャビティ２１ｃごとに独立して設けられてい
る。すなわち、ポット２１ｄ列の両側に形成された２つ
のキャビティ２１ｃに対して、ジグザグに並んだポット
２１ｄ群のうち右側に配置されたポット２１ｄ群は、全
てポット２１ｄ群の左側のキャビティ２１ｃのみと連通
している。
【００４７】なお、複数のポット２１ｄがキャビティ２
１ｃの長手方向に平行に対してジグザグに並んで配置さ
れていることにより、モールド金型２１のポット２１ｄ
の配列方向と直角を成す方向の幅を小さくすることがで
き、モールド金型２１の小形化を図ることができる。
【００４８】一方、ジグザグに並んだポット２１ｄ群の
うち左側に配置されたポット２１ｄ群は、全てポット２
１ｄ群の右側のキャビティ２１ｃのみと連通している。
【００４９】したがって、図５に示す断面構造のよう
に、カル２１ｇの両側において、ランナ２１ｆが形成さ
れた側と反対側にはランナ２１ｆは形成されていない断
面構造となる。
【００５０】これにより、トランスファーモールド装置
１１では、１つのポット２１ｄから複数のキャビティ２
１ｃに対して封止用樹脂が流れることはなく、各ポット
２１ｄからはそれぞれに対応した１つのキャビティ２１
ｃのみに封止用樹脂が流れる。
【００５１】その結果、多数個取り基板７上でのチップ
搭載数やチップ配列の差に無関係に各キャビティ２１ｃ
に対して安定して封止用樹脂を注入できる。すなわち、
封止用樹脂注入時の各キャビティ２１ｃ内での封止用樹
脂の流れ方（流れる方向や速度など）を安定させること
ができ、これにより、一括モールド時のワイヤ変形やワ
イヤ流れの発生を防止することができる。
【００５２】次に、本実施の形態における半導体装置
（ＢＧＡ９）の製造方法について説明する。
【００５３】なお、本実施の形態のＢＧＡ９の製造方法
は、複数のデバイス領域７ａがマトリクス配置で繋がっ
て形成された図７に示す配線基板である多数個取り基板
７を用い、この多数個取り基板７に区画形成された複数
の同サイズのデバイス領域７ａを一括に覆う状態で樹脂
モールドして、その後、ダイシングによって個片化して
ＢＧＡ９を製造するものである。
【００５４】まず、複数のデバイス領域７ａを有する図
７および図８に示す基板である多数個取り基板７を準備
する。
【００５５】その後、多数個取り基板７のデバイス領域
７ａに半導体チップ１を搭載する図９に示すチップマウ
ントを行う。
【００５６】すなわち、主面１ｂ上に複数のパッド１ａ
を有する半導体チップ１を多数個取り基板７の各々のデ
バイス領域７ａ上に配置して、図２に示すように、半導
体チップ１の裏面１ｃとそれぞれのデバイス領域７ａに
塗布されたダイボンド材５とを接合する。
【００５７】続いて、図１０に示すワイヤボンディング
を行う。
【００５８】その際、半導体チップ１のパッド１ａとこ
れに対応する多数個取り基板７における各パッケージ基
板２の接続端子２ｃとを金線などのボンディングワイヤ
４によってワイヤボンディングして両者を電気的に接続
する。
【００５９】その後、図１１に示すように、多数個取り
基板７の清浄化を図る。
【００６０】ここでは、多数個取り基板７のパッケージ
基板２の主に主面２ａをプラズマクリーニング（プラズ
マエッチング）によって清浄する。
【００６１】その際、チャンバ２０内にワイヤボンディ
ング済みの多数個取り基板７を配置し、例えば、Ａｒガ
スなどを用いてプラズマクリーニングを行う。
【００６２】その後、図１２に示すように、モールド金
型２１の上金型２１ａと下金型２１ｂとによって樹脂封
止を行う。
【００６３】すなわち、複数のキャビティ２１ｃと各キ
ャビティ２１ｃに対応して独立して設けられた複数のポ
ット２１ｄとを有し、かつ各ポット２１ｄがそれぞれ１
つのキャビティ２１ｃに連通する図４、図５に示すモー
ルド金型２１を備えた図３に示すトランスファーモール
ド装置１１を用いて、図５に示すように、多数個取り基
板７における複数のデバイス領域７ａをキャビティ２１
ｃによって一括に覆って一括モールドを行う。
【００６４】その際、まず、例えば、図４に示すポット
２１ｄ列の両側に配置された２つのキャビティ２１ｃに
おいて、それぞれ異なった数の半導体チップ１が搭載さ
れた２つの多数個取り基板７を２つのキャビティ２１ｃ
の何れか一方と他方とに配置し、図５に示すように、そ
れぞれの多数個取り基板７をそれぞれに対応したキャビ
ティ２１ｃで一括に覆って上金型２１ａと下金型２１ｂ
とによって多数個取り基板７をクランプする。
【００６５】ただし、図４に示すポット２１ｄ列の両側
に配置された２つのキャビティ２１ｃにおいて、それぞ
れ同じ数（同じ配列）の半導体チップ１が搭載された２
つの多数個取り基板７を２つのキャビティ２１ｃの何れ
か一方と他方とに配置して一括モールドを行ってもよ
い。
【００６６】なお、上金型２１ａには（下金型２１ｂで
もよい）、多数個取り基板７の複数のデバイス領域７ａ
にそれぞれ搭載された複数の半導体チップ１を一括で覆
う大きなキャビティ２１ｃが形成されている。
【００６７】したがって、図１２に示すように、モール
ド金型２１の上金型２１ａと下金型２１ｂとの間に、そ
れぞれのデバイス領域７ａに半導体チップ１が搭載され
た多数個取り基板７をセットし、１つのキャビティ２１
ｃによって複数のデバイス領域７ａを一括に覆った後、
上金型２１ａと下金型２１ｂとによって多数個取り基板
７をクランプする。
【００６８】その後、前記クランプ状態で各ポット２１
ｄからそれぞれに連通する１つのキャビティ２１ｃに対
して封止用樹脂を供給して複数のデバイス領域７ａに搭
載されたそれぞれの半導体チップ１およびボンディング
ワイヤ４を一括で樹脂封止する。
【００６９】その際、モールド金型２１の各ポット２１
ｄは、図４、図５に示すように、１つのキャビティ２１
ｃとしか連通しておらず、各キャビティ２１ｃごとに独
立して設けられているため、各ポット２１ｄからキャビ
ティ２１ｃに封止用樹脂を供給する際に、１つのポット
２１ｄから複数のキャビティ２１ｃに対して封止用樹脂
が流れるのではなく、各ポット２１ｄからはそれぞれに
対応した１つのキャビティ２１ｃのみに封止用樹脂が流
れる。
【００７０】したがって、多数個取り基板７上でのチッ
プ搭載数やチップ配列の差に無関係に各キャビティ２１
ｃに対して安定して封止用樹脂を供給できる。その結
果、封止用樹脂注入時の各キャビティ２１ｃ内での封止
用樹脂の流れ方（流れる方向や速度など）を安定させる
ことができる。
【００７１】なお、前記モールド樹脂として、例えば、
エポキシ系の熱硬化性樹脂などを用いる。
【００７２】これによって、複数の半導体チップ１を覆
った図６に示す一括モールド部８を形成する。
【００７３】その後、図１３に示すように、半田バンプ
３の搭載を行う。
【００７４】ここでは、多数個取り基板７におけるパッ
ケージ基板２の裏面２ｂ側を上方に向け、複数の半田バ
ンプ３を真空吸着保持したボール搭載用治具２２をその
上方に配置し、これによって、多数個取り基板７の上方
から各パッケージ基板２の裏面２ｂ上の複数のバンプラ
ンド２ｅの上に半田バンプ３電極を形成する。
【００７５】その際、半田バンプ３を、各バンプランド
２ｅに、例えば、赤外線リフローなどによって溶融させ
て取り付ける。
【００７６】なお、半田バンプ３の取り付けについて
は、一括モールド後のダイシング前に行ってもよいし、
あるいは、ダイシング後に行ってもよい。
【００７７】さらに、図１４に示すように、半田バンプ
３の洗浄を行う。
【００７８】その後、図１５に示すように、切断用のブ
レード１０を用いてダイシングを行う。
【００７９】ここでは、樹脂封止によって形成された一
括モールド部８と多数個取り基板７とを、デバイス領域
７ａ単位にブレード１０によって分割して個片化する。
【００８０】その結果、図１および図１６に示すＢＧＡ
９を製造できる。
【００８１】本実施の形態の半導体装置（ＢＧＡ９）の
製造方法では、そのモールド工程において、複数のキャ
ビティ２１ｃごとに独立して設けられ、かつそれぞれ１
つのキャビティ２１ｃに連通する複数のポット２１ｄが
形成されたモールド金型２１を備えたトランスファーモ
ールド装置１１を用いることにより、一括モールド時
に、キャビティ２１ｃによって複数のデバイス領域７ａ
を一括に覆った状態で各ポット２１ｄからそれぞれに連
通する１つのキャビティ２１ｃのみに対して封止用樹脂
を供給して半導体チップ１を樹脂封止することができ
る。
【００８２】これにより、１つのポット２１ｄから複数
のキャビティ２１ｃに対しての封止用樹脂の注入をなく
すことができる。
【００８３】したがって、キャビティ２１ｃごとに多数
個取り基板７上のチップ搭載数やチップ配列に差が生じ
ていても、それぞれのキャビティ２１ｃに対応したポッ
ト２１ｄから封止用樹脂を注入するため、チップ搭載数
やチップ配列の差に無関係に各キャビティ２１ｃに対し
て安定して封止用樹脂を注入できる。
【００８４】すなわち、封止用樹脂注入時の各キャビテ
ィ２１ｃ内での封止用樹脂の流れ方（流れる方向や速度
など）を安定させて流動ばらつきを低減できる。
【００８５】その結果、一括モールド時のワイヤ変形や
ワイヤ流れの発生を防止することができ、ＢＧＡ９の品
質の向上を図ることができる。
【００８６】さらに、封止用樹脂注入時の各キャビティ
２１ｃ内での封止用樹脂の流れを安定させて流動ばらつ
きを低減できるため、ボイドの発生を低減することがで
き、その結果、ＢＧＡ９の外観不良の発生を低減でき
る。
【００８７】また、１つのポット２１ｄからこれに対応
するキャビティ２１ｃに封止用樹脂を供給するため、ポ
ット２１ｄ内で偏った位置にタブレットが配置されて
も、各ポット２１ｄからは１つのキャビティ２１ｃのみ
にしか封止用樹脂が供給されないため、各キャビティ２
１ｃ内での封止用樹脂の流れを安定させて流動ばらつき
を低減できる。
【００８８】これにより、前記同様、一括モールド時の
ワイヤ変形やワイヤ流れの発生を防止するとともに、ボ
イドの発生を低減することができ、その結果、ＢＧＡ９
の品質向上を図ることができる。
【００８９】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００９０】例えば、前記実施の形態で説明したワイヤ
ボンディング後の多数個取り基板７の清浄工程は、プラ
ズマクリーニング以外の方法であってもよく、また、必
ずしも行わなくてもよい。
【００９１】また、前記実施の形態で説明したモールド
金型２１における複数のポット２１ｄの配列について
は、図４に示したカル２１ｇの配列と同じものに限定さ
れることはなく、図１７〜図１９に示す変形例のモール
ド金型２１のものであってもよい。
【００９２】なお、図１７〜図１８に示すモールド金型
２１では、ポット２１ｄの配列をその代わりとしてカル
２１ｇの配列によって示している。
【００９３】まず、図１７に示す変形例は、ポット２１
ｄ（カル２１ｇ）の配列をモールド金型２１のキャビテ
ィ２１ｃの長手方向に平行に１列としたものであり、モ
ールド金型２１の構造を単純化することができる。
【００９４】また、図１８に示す変形例は、ポット２１
ｄ群の両側に配置された２つのキャビティ２１ｃに対応
して２つずつポット２１ｄ（カル２１ｇ）を並列に配置
した構造のモールド金型２１であり、これにより、モー
ルド金型２１におけるキャビティ２１ｃの長手方向に平
行な方向の幅を最小化することができ、モールド金型２
１の小形化を図ることができる。
【００９５】また、図１９に示す変形例は、それぞれの
キャビティ２１ｃに対応したポット２１ｄ群において、
キャビティ２１ｃごとに隣接するポット２１ｄ（カル２
１ｇ）同士も連結カル２１ｊによって連通させたもので
ある。
【００９６】すなわち、図４に示す前記実施の形態のモ
ールド金型２１の各ポット２１ｄ（カル２１ｇ）は、１
つのキャビティ２１ｃとのみランナ２１ｆを介して連通
しているが、図１９に示すモールド金型２１の各ポット
２１ｄ（カル２１ｇ）は、キャビティ２１ｃに加えて隣
接するポット２１ｄ（カル２１ｇ）とも連結カル２１ｊ
を介して連通している。
【００９７】これにより、各ポット２１ｄに配置するタ
ブレットの重量にばらつきが生じていても、隣接するポ
ット２１ｄ間でも封止用樹脂が流れるため、各ポット２
１ｄから流出する封止用樹脂の量をタブレットごとの重
量ばらつきに影響されることなく各ポット２１ｄから封
止用樹脂を流出させることができる。
【００９８】また、前記実施の形態では、半導体装置の
組み立てに用いられる基板として、基材２ｈの内部にガ
ラス入りエポキシ樹脂を用いたガラス入りエポキシ基板
の場合を説明したが、前記基板は、例えば、ポリイミド
フィルムなどからなる図２０に示す薄膜の配線基板であ
るテープ基板１９であってもよく、このテープ基板１９
を用いて組み立てられた半導体装置がＢＧＡ１５であ
る。
【００９９】さらに、前記基板は、図２２の変形例に示
すリードフレーム１７であってもよい。
【０１００】図２２に示すリードフレーム１７を用いて
組み立てられた半導体装置が、図２１の変形例に示すＱ
ＦＮ（Quad Flat Non-leaded Package) １６である。
【０１０１】すなわち、図２２に示すリードフレーム１
７は、例えば、鉄や銅合金などの金属からなり、図２１
に示すＱＦＮ１６を組み立てる際に用いる基板であり、
枠部１７ａに各リード１７ｂとタブ１８を支持する吊り
リード１８ａとがつながっている。
【０１０２】ＱＦＮ１６は、一括モールドによって樹脂
封止された後、ダイシングによって個片化されて組み立
てられたものである。
【０１０３】したがって、図６に示すような一括モール
ドが行われる前記基板は、ガラス入りエポキシ基板（パ
ッケージ基板２）、薄膜のテープ基板１９またはリード
フレーム１７などの基板であってもよい。
【０１０４】また、前記実施の形態においては、半導体
装置がＢＧＡ９の場合を説明したが、前記半導体装置
は、パッケージ基板２、テープ基板１９またはリードフ
レーム１７などの基板を用い、かつ一括モールドが行わ
れて組み立てられる半導体装置であれば、ＬＧＡ（Land
Grid Array)などの他の半導体装置であってもよい。
【０１０５】また、前記実施の形態では、モールド金型
２１において、下金型２１ｂにポット２１ｄが形成さ
れ、かつ上金型２１ａにカル２１ｇやキャビティ２１ｃ
が形成されている場合を説明したが、上金型２１ａにポ
ット２１ｄとキャビティ２１ｃが形成され、かつ下金型
２１ｂにカル２１ｇが形成されていてもよく、あるい
は、図５と上下反対にして、上金型２１ａにポット２１
ｄが形成され、かつ下金型２１ｂにカル２１ｇやキャビ
ティ２１ｃが形成されていてもよい。
【０１０６】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１０７】複数のキャビティごとに独立して設けら
れ、かつそれぞれ１つのキャビティに連通する複数のポ
ットが形成されたモールド金型を用いて一括モールドを
行うことにより、チップ搭載数やチップ配列の差に無関
係に各キャビティに対して安定して封止用樹脂を注入で
き、その結果、一括モールド時のワイヤ変形やワイヤ流
れの発生を防止して半導体装置の品質向上を図ることが
できる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置の製造方法に
よって組み立てられるＢＧＡの構造の一例を示す外観斜
視図である。
【図２】図１に示すＢＧＡの構造を示す断面図である。
【図３】本発明の半導体装置の製造方法で用いられるモ
ールド装置の構造の一例を示す斜視図である。
【図４】図３に示すモールド装置のモールド金型におけ
るカルおよびキャビティの配列の一例を示す平面図であ
る。
【図５】図４に示すモールド金型をクランプした状態で
の構造の一例をＡ−Ａ線に沿った位置で切断して示す断
面図である。
【図６】図３に示すモールド装置による一括モールド後
の構造の一例を示す断面図である。
【図７】図１に示すＢＧＡの組み立てに用いられる基板
の構造の一例を示す平面図である。
【図８】図１に示すＢＧＡの組み立てにおける開始時の
基板の構造の一例を示す断面図である。
【図９】図１に示すＢＧＡの組み立てにおけるダイボン
ド時の基板の構造の一例を示す断面図である。
【図１０】図１に示すＢＧＡの組み立てにおけるワイヤ
ボンド時の基板の構造の一例を示す断面図である。
【図１１】図１に示すＢＧＡの組み立てにおける基板清
浄時の基板の構造の一例を示す断面図である。
【図１２】図１に示すＢＧＡの組み立てにおける一括モ
ールド時の基板の構造の一例を示す部分断面図である。
【図１３】図１に示すＢＧＡの組み立てにおけるボール
搭載時の基板の構造の一例を示す断面図である。
【図１４】図１に示すＢＧＡの組み立てにおけるボール
洗浄時の基板の構造の一例を示す断面図である。
【図１５】図１に示すＢＧＡの組み立てにおけるダイシ
ング時の基板の構造の一例を示す断面図である。
【図１６】図１５に示すダイシングによって個片化され
たＢＧＡの構造の一例を示す斜視図である。
【図１７】本発明の半導体装置の製造方法で用いられる
モールド装置のモールド金型のカルおよびキャビティの
配列の変形例を示す平面図である。
【図１８】本発明の半導体装置の製造方法で用いられる
モールド装置のモールド金型のカルおよびキャビティの
配列の変形例を示す平面図である。
【図１９】本発明の半導体装置の製造方法で用いられる
モールド装置のモールド金型のカルおよびキャビティの
配列の変形例を示す平面図である。
【図２０】本発明の半導体装置の製造方法によって製造
される半導体装置の変形例を示す断面図である。
【図２１】本発明の半導体装置の製造方法によって製造
される半導体装置の変形例を示す断面図である。
【図２２】図２１に示す変形例の半導体装置の製造に用
いられる基板であるリードフレームの構造の一例を示す
拡大部分平面図である。
【符号の説明】
１ 半導体チップ １ａ パッド（表面電極） １ｂ 主面 １ｃ 裏面 ２ パッケージ基板 ２ａ 主面 ２ｂ 裏面 ２ｃ 接続端子（端子） ２ｄ 配線 ２ｅ バンプランド ２ｆ ビアホール ２ｇ ソルダレジスト ２ｈ 基材 ３ 半田バンプ ４ ボンディングワイヤ ５ ダイボンド材 ６ 樹脂封止体 ７ 多数個取り基板（配線基板） ７ａ デバイス領域 ７ｂ ダイシングライン ８ 一括モールド部（一括封止部） ９ ＢＧＡ（半導体装置） １０ ブレード １１ トランスファーモールド装置（モールド装置） １２ ローダ １３ アンローダ １４ 樹脂成形部 １５ ＢＧＡ（半導体装置） １６ ＱＦＮ（半導体装置） １７ リードフレーム（基板） １７ａ 枠部 １７ｂ リード １８ タブ １８ａ 吊りリード １９ テープ基板 ２０ チャンバ ２１ モールド金型 ２１ａ 上金型 ２１ｂ 下金型 ２１ｃ キャビティ ２１ｄ ポット ２１ｅ 合わせ面 ２１ｆ ランナ ２１ｇ カル ２１ｈ ゲート ２１ｉ プランジャ ２１ｊ 連結カル ２２ ボール搭載用治具
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｂ２９Ｌ 31:34 Ｂ２９Ｌ 31:34 Ｆターム(参考） 4F202 AD03 AG03 AH37 CA01 CA12 CB01 CB17 CK01 CK11 CL02 CQ01 4F206 AD03 AG03 AH37 JA02 JB17 JL02 JM04 JN11 JQ81 5F061 AA01 BA04 CA21 CB13 DA13 DB02

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 基板に形成された複数のデバイス領域を
    それぞれに一括に覆うことが可能な複数のキャビティ
    と、各キャビティごとに独立して設けられるとともにそ
    れぞれ１つのキャビティに連通する複数のポットとが形
    成されたモールド金型を備えたモールド装置を用いて組
    み立てられる半導体装置の製造方法であって、 前記複数のデバイス領域を有する前記基板を準備する工
    程と、 前記基板のデバイス領域に半導体チップを搭載する工程
    と、 前記半導体チップの表面電極とこれに対応する前記基板
    の端子とを接続する工程と、 前記キャビティと前記ポットとを有する前記モールド金
    型を用いて、前記キャビティによって前記基板の前記複
    数のデバイス領域を一括に覆う工程と、 前記キャビティによって前記複数のデバイス領域を一括
    に覆った状態で各ポットからそれぞれに連通する１つの
    キャビティに対して封止用樹脂を供給して前記半導体チ
    ップを樹脂封止する工程と、 前記樹脂封止によって形成された一括封止部と前記基板
    とを前記デバイス領域単位に分割する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  2. 【請求項２】 基板に形成された複数のデバイス領域を
    それぞれに一括に覆うことが可能な複数のキャビティ
    と、各キャビティごとに独立して設けられるとともにそ
    れぞれ１つのキャビティに連通する複数のポットとが形
    成されたモールド金型を備えたモールド装置を用いて組
    み立てられる半導体装置の製造方法であって、 前記複数のデバイス領域を有する前記基板である配線基
    板を準備する工程と、 前記配線基板のデバイス領域に半導体チップを搭載する
    工程と、 前記半導体チップの表面電極とこれに対応する前記配線
    基板の端子とを接続する工程と、 前記キャビティと前記ポットとを有する前記モールド金
    型を用いて、前記キャビティによって前記配線基板の前
    記複数のデバイス領域を一括に覆う工程と、 前記キャビティによって前記複数のデバイス領域を一括
    に覆った状態で各ポットからそれぞれに連通する１つの
    キャビティに対して封止用樹脂を供給して前記半導体チ
    ップを樹脂封止する工程と、 前記樹脂封止によって形成された一括封止部と前記配線
    基板とを前記デバイス領域単位に分割する工程とを有す
    ることを特徴とする半導体装置の製造方法。
  3. 【請求項３】 基板に形成された複数のデバイス領域を
    それぞれに一括に覆うことが可能な複数のキャビティ
    と、各キャビティごとに独立して設けられるとともにそ
    れぞれ１つのキャビティのみに連通する複数のポットと
    が形成されたモールド金型を備えたモールド装置を用い
    て組み立てられる半導体装置の製造方法であって、 前記複数のデバイス領域を有する前記基板を準備する工
    程と、 前記基板のデバイス領域に半導体チップを搭載する工程
    と、 前記半導体チップの表面電極とこれに対応する前記基板
    の端子とを接続する工程と、 前記キャビティと前記ポットとを有する前記モールド金
    型を用いて、前記キャビティによって前記基板の前記複
    数のデバイス領域を一括に覆う工程と、 前記キャビティによって前記複数のデバイス領域を一括
    に覆った状態で各ポットからそれぞれに連通する１つの
    キャビティのみに対して封止用樹脂を供給して前記半導
    体チップを樹脂封止する工程と、 前記樹脂封止によって形成された一括封止部と前記基板
    とを前記デバイス領域単位に分割する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  4. 【請求項４】 基板に形成された複数のデバイス領域を
    それぞれに一括に覆うことが可能な複数のキャビティ
    と、各キャビティごとに独立して設けられるとともにそ
    れぞれ１つのキャビティに連通する複数のポットとが形
    成されたモールド金型を備えたモールド装置を用いて組
    み立てられる半導体装置の製造方法であって、 前記複数のデバイス領域を有する前記基板である配線基
    板を準備する工程と、 前記配線基板のデバイス領域に半導体チップを搭載する
    工程と、 前記半導体チップの表面電極とこれに対応する前記配線
    基板の端子とをボンディングワイヤによって接続する工
    程と、 前記複数のキャビティと前記複数のポットとを有する前
    記モールド金型を用いて、それぞれ異なった数の半導体
    チップが搭載された前記複数の配線基板における前記複
    数のデバイス領域を、各配線基板に対応したそれぞれの
    前記キャビティによって一括に覆う工程と、 それぞれの前記キャビティによってそれぞれの前記配線
    基板の複数のデバイス領域を一括に覆った状態で各ポッ
    トからそれぞれに連通する１つのキャビティに対して封
    止用樹脂を供給して前記複数の半導体チップおよび前記
    複数のボンディングワイヤを樹脂封止する工程と、 前記樹脂封止によって形成された一括封止部と前記配線
    基板とを前記デバイス領域単位に分割する工程とを有す
    ることを特徴とする半導体装置の製造方法。
  5. 【請求項５】 樹脂封止形の半導体装置の組み立てに用
    いられるモールド装置であって、基板に形成された複数
    のデバイス領域をそれぞれに一括に覆うことが可能な複
    数のキャビティと、各キャビティごとに独立して設けら
    れるとともにそれぞれ１つのキャビティに連通する複数
    のポットとが形成されたモールド金型を有することを特
    徴とするモールド装置。
JP2001195712A 2001-06-28 2001-06-28 半導体装置の製造方法およびそれに用いられるモールド装置 Pending JP2003017516A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001195712A JP2003017516A (ja) 2001-06-28 2001-06-28 半導体装置の製造方法およびそれに用いられるモールド装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001195712A JP2003017516A (ja) 2001-06-28 2001-06-28 半導体装置の製造方法およびそれに用いられるモールド装置

Publications (1)

Publication Number Publication Date
JP2003017516A true JP2003017516A (ja) 2003-01-17

Family

ID=19033646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001195712A Pending JP2003017516A (ja) 2001-06-28 2001-06-28 半導体装置の製造方法およびそれに用いられるモールド装置

Country Status (1)

Country Link
JP (1) JP2003017516A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012131142A (ja) * 2010-12-22 2012-07-12 Apic Yamada Corp モールド金型及び樹脂モールド装置
JP2017034078A (ja) * 2015-07-31 2017-02-09 大分デバイステクノロジー株式会社 半導体部品の製造方法
US9783653B2 (en) 2010-08-03 2017-10-10 A. Schulman, Inc. Polymer composite foams

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9783653B2 (en) 2010-08-03 2017-10-10 A. Schulman, Inc. Polymer composite foams
JP2012131142A (ja) * 2010-12-22 2012-07-12 Apic Yamada Corp モールド金型及び樹脂モールド装置
JP2017034078A (ja) * 2015-07-31 2017-02-09 大分デバイステクノロジー株式会社 半導体部品の製造方法

Similar Documents

Publication Publication Date Title
US7102209B1 (en) Substrate for use in semiconductor manufacturing and method of making same
US6566168B2 (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
JP3339838B2 (ja) 半導体装置およびその製造方法
US7365420B2 (en) Semiconductor packages and methods for making and using same
US7378298B2 (en) Method of making stacked die package
US7901990B2 (en) Method of forming a molded array package device having an exposed tab and structure
US6847104B2 (en) Window-type ball grid array semiconductor package with lead frame as chip carrier and method for fabricating the same
JP2002118201A (ja) 半導体装置およびその製造方法
US6110755A (en) Method for manufacturing semiconductor device
JP3194917B2 (ja) 樹脂封止方法
KR20080098333A (ko) 쏘우 스트리트 상의 관통-홀 비어 다이를 사용하는패키지-온-패키지
JP2002110718A (ja) 半導体装置の製造方法
JP2003249604A (ja) 樹脂封止半導体装置およびその製造方法、樹脂封止半導体装置に使用されるリードフレーム、ならびに半導体モジュール装置
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
JP2003318360A (ja) 半導体装置およびその製造方法
US20050062152A1 (en) Window ball grid array semiconductor package with substrate having opening and mehtod for fabricating the same
US8969139B2 (en) Lead frame array package with flip chip die attach
US20050062155A1 (en) Window ball grid array semiconductor package and method for fabricating the same
JP2003017516A (ja) 半導体装置の製造方法およびそれに用いられるモールド装置
US8222731B2 (en) Cut-out heat slug for integrated circuit device packaging
JP2007095964A (ja) 半導体装置の製造方法
JP2003124395A (ja) 半導体装置およびその製造方法
US20030214019A1 (en) Packaging system for semiconductor devices
JP2003179004A (ja) 半導体装置の製造方法およびそれに用いられるダイシング装置
JP2003133502A (ja) 半導体装置およびその製造方法ならびに電子装置