JP2017034078A - 半導体部品の製造方法 - Google Patents

半導体部品の製造方法 Download PDF

Info

Publication number
JP2017034078A
JP2017034078A JP2015152325A JP2015152325A JP2017034078A JP 2017034078 A JP2017034078 A JP 2017034078A JP 2015152325 A JP2015152325 A JP 2015152325A JP 2015152325 A JP2015152325 A JP 2015152325A JP 2017034078 A JP2017034078 A JP 2017034078A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor chip
semiconductor component
semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015152325A
Other languages
English (en)
Inventor
慎治 工藤
Shinji Kudo
慎治 工藤
博典 橋本
Hirofumi Hashimoto
博典 橋本
茜 末綱
Akane Suetsuna
茜 末綱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oita Device Tech Co Ltd
OITA DEVICE TECHNOLOGY CO Ltd
Original Assignee
Oita Device Tech Co Ltd
OITA DEVICE TECHNOLOGY CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oita Device Tech Co Ltd, OITA DEVICE TECHNOLOGY CO Ltd filed Critical Oita Device Tech Co Ltd
Priority to JP2015152325A priority Critical patent/JP2017034078A/ja
Publication of JP2017034078A publication Critical patent/JP2017034078A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】チップの位置ずれを防止し、リードフレームと樹脂との密着性が向上する半導体部品の製造方法を提供する。【解決手段】リードフレーム７に半導体チップ６をマウントした後に樹脂１０でモールドする半導体部品１の製造方法において、リードフレーム７に半導体チップ６をマウントする前に、リードフレーム７の半導体チップ６をマウントする領域以外の周辺領域８を粗化する。また、モールドする前に、リードフレーム７の表面を洗浄する。さらに、洗浄する前に、半導体チップ６の電極とリードフレーム７とをワイヤー９で電気的に接続する。【選択図】図２

Description

本発明は、リードフレームに半導体チップをマウントした後に樹脂でモールドする半導体部品の製造方法に関するものである。
従来より、特許文献１に開示されているような樹脂でモールドされた半導体部品は、製造工程において以下に説明する工程を有している。
まず、リードフレームの所定位置に半導体チップを半田を用いてマウントする（マウント工程）。
次に、半導体チップの電極とリードフレーム（アウターリード）とをワイヤーでボンディングする（ボンディング工程）。
次に、半導体チップの周囲を樹脂でモールドする（モールド工程）。
特開平７−１７６６６７号公報
ところが、上記従来の半導体部品の製造方法では、マウント工程において、溶融した半田の作用で半導体チップが正規状態からずれた状態でリードフレームに取付けられてしまうおそれがある。また、その後のモールド工程においては、半導体チップの周辺でリードフレームと樹脂との密着性が低くなるおそれがある。
そして、製造された半導体部品において半導体チップの周辺でリードフレームと樹脂との密着性が低いと、リードフレームの表面から樹脂が剥離してしまい、半導体部品の耐湿性が低下するとともに、半導体チップの耐電性が低下し、半導体部品の性能が低下する。
そこで、請求項１に係る本発明では、リードフレームに半導体チップをマウントした後に樹脂でモールドする半導体部品の製造方法において、リードフレームに半導体チップをマウントする前に、リードフレームの半導体チップをマウントする領域以外の周辺領域を粗化することにした。
また、請求項２に係る本発明では、前記請求項１に係る本発明において、前記モールドする前に、リードフレームの表面を洗浄することにした。
また、請求項３に係る本発明では、前記請求項２に係る本発明において、前記洗浄する前に、半導体チップの電極とリードフレームとを電気的に接続することにした。
そして、本発明では、以下に記載する効果を奏する。
すなわち、本発明では、リードフレームに半導体チップをマウントした後に樹脂でモールドする半導体部品の製造方法において、リードフレームに半導体チップをマウントする前に、リードフレームの半導体チップをマウントする領域以外の周辺領域を粗化することにしているために、リードフレームに半導体チップをマウントする際に溶融した半田の拡散を防止し、溶融した半田の表面張力で半導体チップを正規状態でリードフレームに取付けることができる。それと伴に、半導体チップの周縁においてリードフレームと樹脂との密着性を向上させることができ、製造後の半導体部品において樹脂の剥離を防止することができ、半導体部品の耐湿性や耐電性などの性能を向上させることができる。
特に、モールドする前にリードフレームの表面を洗浄することにした場合には、リードフレームの粗化によって生じるおそれがある塵等の微細粒子を除去することができる。
また、洗浄する前に半導体チップの電極とリードフレームとを電気的に接続することにした場合には、半導体チップの電極を同電位に保持することができ、プラズマ等を用いた洗浄を行うことができる。
本発明に係る半導体部品の製造方法を示す工程図。 同説明図。
以下に、本発明に係る半導体部品の製造方法の具体的な構成について図面を参照しながら説明する。なお、以下の説明では、半導体部品１として、ダイパッド２に接続されたアウターリード３とその左右に配された２本のアウターリード4,5からなる３端子の部品で、ダイパッド２に１個の半導体チップ６を搭載した部品を一例に挙げて説明する。製造時においては、３本のアウターリード3,4,5が連結されたリードフレーム7を形成している。
半導体部品１は、以下に説明するようにして製造される（図１及び図２参照。）。
まず、リードフレーム7のダイパッド２の所定領域の表面を粗化する（表面粗化工程）。
この表面粗化工程では、図２（ａ）に示すように、リードフレーム7のダイパッド２の表面において半導体チップ６が取付けられる領域以外の周辺領域８だけを粗化する。表面粗化工程は、周辺領域８の表面を凹凸状にできればよく、たとえば、レーザーを用いたり薬液を用いて粗化させることができる。周辺領域８は、後のマウント工程で半導体チップ６がマウントされる領域（半田が塗布される領域）よりも外側であって、マウントされた半導体チップ６の周囲を覆う領域であればよい。
次に、リードフレーム7のダイパッド２の所定位置に半導体チップ６をマウントする（マウント工程）。
このマウント工程では、図２（ｂ）に示すように、リードフレーム7のダイパッド２の周辺領域８の内側にペースト状の半田を塗布した後に、半田上に半導体チップ６を載置し、その後、加熱により半田を溶融させてダイパッド２と半導体チップ６とを接続する（ダイボンディング）。
このマウント工程では、先の表面粗化工程で周辺領域８が粗化されているため、周辺領域８の内側（半田が塗布された領域）と周辺領域８とで半田の濡れ性が異なり、溶融した半田が周辺領域８の内側で留まり周辺領域８に拡散するのを防止することができる。そのため、マウント工程では、特別な治具を用いずに、周辺領域８の内側に留まっている溶融した半田の表面張力の作用（セルフアライメント）で半導体チップ６が正規状態でダイパッド２に接合される。
次に、半導体チップ６の電極と左右のアウターリード4,5とを電気的に接続する（ボンディング工程）。
このボンディング工程では、図２（ｃ）に示すように、半導体チップ６の電極と左右のアウターリード4,5の所定位置との間をワイヤー９を用いて接続する（ワイヤーボンディング）。これにより、半導体チップ６の電極はリードフレーム7を介して電気的に短絡されて同電位となる。
次に、リードフレーム7のダイパッド２の周辺領域８の表面を洗浄する（表面洗浄工程）。
この表面洗浄工程では、リードフレーム7の表面から表面粗化工程で発生するおそれがある塵等の微粒子を除去できればよく、たとえば、アルゴンプラズマを用いたり薬液を用いて洗浄することができる。特にアルゴンプラズマ等の電気的な処理を行う場合、表面洗浄工程よりも前にボンディング工程が行われているため、半導体チップ６の全ての電極が同電位となっており、電気的な障害が発生するのを防止することができる。
次に、リードフレーム7の所定領域を樹脂10でモールドする（モールド工程）。
このモールド工程では、図２（ｄ）に示すように、リードフレーム7のダイパッド２やアウターリード3,4,5の基端部の表裏に樹脂10を付着させ、半導体チップ６やワイヤー９を樹脂10で密閉状に封止する。
その後、リードフレーム7のアウターリード3,4,5の露出部分をめっきし（めっき工程）、リードフレーム7からアウターリード3,4,5を切断し成形し（トリム・フォーム工程）、半導体部品１が製造される。
以上に説明したように、上記半導体部品１の製造方法では、リードフレーム7に半導体チップ６をマウントするマウント工程よりも前に、リードフレーム7における半導体チップ６がマウントされる領域以外の周辺領域８を粗化する表面粗化工程を行っている。
そのため、上記半導体部品１の製造方法では、リードフレーム7に半導体チップ６をマウントする際に溶融した半田が周辺領域８に拡散してしまうのを防止し、溶融した半田の表面張力で半導体チップ６を正規状態でリードフレーム7に取付けることができる。しかも、半導体チップ６の周囲の粗化された周辺領域８においてリードフレーム7と樹脂10との密着性を向上させることができる。これにより、製造後の半導体部品１において樹脂10の剥離を防止することができ、半導体部品１の耐湿性や耐電性などの性能を向上させることができる。
また、上記半導体部品１の製造方法では、モールドするモールド工程よりも前にリードフレーム7の表面を洗浄する表面洗浄工程を行っている。
そのため、上記半導体部品１の製造方法では、リードフレーム7の粗化を行う表面粗化工程によって生じるおそれがある塵等の微細粒子を除去することができ、製造後の半導体部品１の信頼性を向上させることができる。
また、上記半導体部品１の製造方法では、洗浄する表面洗浄工程よりも前に半導体チップ６の電極とリードフレーム7とを電気的に接続するボンディング工程を行っている。
そのため、上記半導体部品１の製造方法では、半導体チップ６の電極を同電位に保持することができ、プラズマ等を用いた洗浄を行うことができ、表面粗化工程によって生じるおそれがある塵等の微細粒子を良好に除去することができ、製造後の半導体部品１の信頼性をより一層向上させることができる。
１ 半導体部品 ２ ダイパッド
3,4,5 アウターリード ６ 半導体チップ
７ リードフレーム ８ 周辺領域
９ ワイヤー 10 樹脂
そこで、請求項１に係る本発明では、リードフレームのダイパッドの表面に半導体チップをマウントした後に、ダイパッドの表面にペースト状の半田を塗布し、溶融させた半田でダイパッドの表面と半導体チップとを接続し、その後、樹脂でモールドする半導体部品の製造方法において、リードフレームに半導体チップをマウントする前に、リードフレームのダイパッドの表面における半導体チップをマウントする領域以外の周辺領域であって半導体チップの周囲を覆う領域だけを凹凸状に粗化して、周辺領域の内側に塗布したペースト状の半田が溶融しても周辺領域の内側に留まっているようにすることにした。
そこで、請求項１に係る本発明では、リードフレームのダイパッドの表面に半導体チップをマウントする際に、ダイパッドの表面にペースト状の半田を塗布し、溶融させた半田でダイパッドの表面と半導体チップとを接続し、その後、樹脂でモールドする半導体部品の製造方法において、リードフレームに半導体チップをマウントする前に、リードフレームのダイパッドの表面における半導体チップをマウントする領域以外の周辺領域であって半導体チップの周囲を覆う領域だけを凹凸状に粗化し、次に、ダイパッドの表面における半導体チップをマウントする領域にペースト状の半田を塗布した後に半田上に半導体チップを載置することで、周辺領域の内側に塗布したペースト状の半田が溶融しても周辺領域の内側に留まっているようにすることにした。

Claims (3)

  1. リードフレームに半導体チップをマウントした後に樹脂でモールドする半導体部品の製造方法において、
    リードフレームに半導体チップをマウントする前に、リードフレームの半導体チップをマウントする領域以外の周辺領域を粗化することを特徴とする半導体部品の製造方法。
  2. 前記モールドする前に、リードフレームの表面を洗浄することを特徴とする請求項１に記載の半導体部品の製造方法。
  3. 前記洗浄する前に、半導体チップの電極とリードフレームとを電気的に接続することを特徴とする請求項２に記載の半導体部品の製造方法。
JP2015152325A 2015-07-31 2015-07-31 半導体部品の製造方法 Pending JP2017034078A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015152325A JP2017034078A (ja) 2015-07-31 2015-07-31 半導体部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015152325A JP2017034078A (ja) 2015-07-31 2015-07-31 半導体部品の製造方法

Publications (1)

Publication Number Publication Date
JP2017034078A true JP2017034078A (ja) 2017-02-09

Family

ID=57989495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015152325A Pending JP2017034078A (ja) 2015-07-31 2015-07-31 半導体部品の製造方法

Country Status (1)

Country Link
JP (1) JP2017034078A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017516A (ja) * 2001-06-28 2003-01-17 Hitachi Ltd 半導体装置の製造方法およびそれに用いられるモールド装置
JP2006279085A (ja) * 2006-07-14 2006-10-12 Sanyo Electric Co Ltd 回路装置の製造方法
JP2010245417A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011009774A (ja) * 2010-09-06 2011-01-13 Renesas Electronics Corp 半導体装置の製造方法
JP2013058542A (ja) * 2011-09-07 2013-03-28 Dainippon Printing Co Ltd リードフレームおよびその製造方法
JP2013118416A (ja) * 2013-03-18 2013-06-13 Dainippon Printing Co Ltd 回路部材、回路部材の製造方法、半導体装置、及び回路部材の表面積層構造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017516A (ja) * 2001-06-28 2003-01-17 Hitachi Ltd 半導体装置の製造方法およびそれに用いられるモールド装置
JP2006279085A (ja) * 2006-07-14 2006-10-12 Sanyo Electric Co Ltd 回路装置の製造方法
JP2010245417A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011009774A (ja) * 2010-09-06 2011-01-13 Renesas Electronics Corp 半導体装置の製造方法
JP2013058542A (ja) * 2011-09-07 2013-03-28 Dainippon Printing Co Ltd リードフレームおよびその製造方法
JP2013118416A (ja) * 2013-03-18 2013-06-13 Dainippon Printing Co Ltd 回路部材、回路部材の製造方法、半導体装置、及び回路部材の表面積層構造

Similar Documents

Publication Publication Date Title
KR102139034B1 (ko) 수지 봉지형 반도체 장치의 제조 방법 및 리드 프레임
JP2019169729A (ja) 半導体装置用基板および半導体装置
CN207398133U (zh) 半导体器件
JP2015185619A (ja) 半導体装置用基板、当該基板の製造方法、半導体装置、及び半導体装置の製造方法
JP2017212290A (ja) 光半導体装置用リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法
JP2013258348A (ja) 半導体装置の製造方法
JP2017034078A (ja) 半導体部品の製造方法
US20080006937A1 (en) Solderability Improvement Method for Leaded Semiconductor Package
JP2017188604A (ja) リードフレーム及び半導体装置、並びにそれらの製造方法
JP2017055024A (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JPWO2020166512A1 (ja) 半導体装置、および、半導体装置の製造方法
JP7419474B2 (ja) 半導体装置及び半導体装置の製造方法
JP6407042B2 (ja) 半導体装置及びその製造方法
JP6626639B2 (ja) 半導体装置用基板の製造方法
JP7256303B2 (ja) 半導体装置用基板および半導体装置
JP2012182210A (ja) Ｌｅｄ素子用リードフレーム基板の製造方法
JP6579667B2 (ja) 半導体装置用基板の製造方法、及び半導体装置の製造方法
WO2020079743A1 (ja) 電力用半導体装置及びその製造方法
JP6579666B2 (ja) 半導体装置用基板、当該基板の製造方法、及び半導体装置
JP2006032470A (ja) 電子装置
JP6828526B2 (ja) 電子装置
JPH0817998A (ja) リードフレーム
JPH11163009A (ja) 樹脂封止型半導体装置およびその製造方法
WO2018008214A1 (ja) 配線基板、配線基板の製造方法、電子部品、および電子部品の製造方法
JP2016062932A (ja) 半導体装置、および、その製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170124