JP6828526B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP6828526B2
JP6828526B2 JP2017046545A JP2017046545A JP6828526B2 JP 6828526 B2 JP6828526 B2 JP 6828526B2 JP 2017046545 A JP2017046545 A JP 2017046545A JP 2017046545 A JP2017046545 A JP 2017046545A JP 6828526 B2 JP6828526 B2 JP 6828526B2
Authority
JP
Japan
Prior art keywords
lead
electronic device
island
hanging
elastic modulus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017046545A
Other languages
English (en)
Other versions
JP2018152431A (ja
Inventor
竹中 正幸
正幸 竹中
幸太郎 安藤
幸太郎 安藤
智史 細野
智史 細野
荒木 誠
誠 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017046545A priority Critical patent/JP6828526B2/ja
Publication of JP2018152431A publication Critical patent/JP2018152431A/ja
Application granted granted Critical
Publication of JP6828526B2 publication Critical patent/JP6828526B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、電子装置に関する。
従来、リードフレームにおける回路素子が実装されたアイランドの裏面が封止樹脂部から露出した構成の電子装置の一例として、特許文献1に開示された半導体装置がある。
この半導体装置は、半導体素子が実装されたダイパッドがパッケージの裏面に露出する。特許文献1には、レーザを照射して、樹脂バリを炭化させた後、樹脂バリを電解脱脂により除去し、ダイパッドに外装めっきを形成することが開示されている。
特許第5706128号公報
しかしながら、特許文献1では、樹脂バリを除去するために、レーザを照射するため、樹脂バリ以外の封止樹脂部にもレーザが照射されることがありうる。このため、半導体装置は、樹脂バリ以外の封止樹脂部にダメージが生じ、ダイパッドと封止樹脂部との界面から剥離が生じる懸念がある。
また、通常、ディプレスされてダイパッドが形成されたリードフレームは、ダイパッドと下型との対向領域に封止樹脂部が形成されないようにするために深さが設定されている。つまり、リードフレームは、金型の上型と下型とで挟まれる部分からダイパッドまでの深さが、下型における凹部の深さよりも深くなるように設定されている。
ところが、この場合、リードフレームは、下型と上側とで挟み込まれた状態で、下型と上側とが型締めされるとダイパッドが反ってしまう。つまり、リードフレームは、ダイパッドの中央領域が下型から離れるように凸状に変形する。よって、このようなリードフレームでは、封止樹脂部を形成することで、中央領域に樹脂バリが形成されてしまうという問題がある。
本開示は、上記問題点に鑑みなされたものであり、樹脂バリを抑制しつつ、封止樹脂部へのダメージと封止樹脂部の剥離が抑制された電子装置を提供することを目的とする。
上記目的を達成するために本開示は、
回路素子(30)と、
回路素子が実装されるアイランド部(11)とアイランド部に一体に設けられた吊部(12)とを含む実装用リード部(10)と、回路素子が電気的に接続された接続用リード部(20)とを有するリードフレームと、
接続用リード部の一部であるアウターリードとアイランド部における回路素子が実装された面の裏面とを露出した状態で、回路素子とリードフレームとを封止している封止樹脂部(50)と、を備えた電子装置であって、
リードフレームが、封止樹脂部内に配置された吊部の少なくとも一部に、接続用リードよりも弾性率が小さい部位を含んでおり、
吊部が、弾性率が小さい部位として、接続用リード部よりも細い部位を含んでいることを特徴とする。
このように、本開示は、アウターリードと、アイランド部における回路素子が実装された面の裏面とが封止樹脂部から露出されている。そして、リードフレームは、封止樹脂部内に配置された吊部の少なくとも一部に、接続用リードよりも弾性率が小さい部位を含んでいる。つまり、リードフレームは、接続用リードよりも、吊部における弾性率が小さい部位の方が変形しやすい。このため、本開示は、例えば金型を用いて封止樹脂部を形成する際に、アイランド部が変形しにくく、アイランド部の裏面に樹脂バリが形成されるのを抑制できる。
さらに、本開示は、樹脂バリが形成されにくいため、樹脂バリを除去することを抑制できる。このため、本開示は、封止樹脂部へのダメージと封止樹脂部の剥離を抑制できる。
なお、特許請求の範囲、及びこの項に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
実施形態における電子装置の概略構成を示す平面図である。 図1のII‐II線に沿う断面図である。 図1のIII‐III線に沿う断面図である。 実施形態における電子装置の配置工程を示す工程別断面図である。 実施形態における電子装置の型締め工程を示す工程別断面図である。 実施形態における電子装置の樹脂封止工程を示す工程別断面図である。 実施形態における電子装置の切断前の構成を示す平面図である。 図7のVIII‐VIII線に沿う断面図である。 変形例1における電子装置の概略構成を示す平面図である。 変形例2における電子装置の概略構成を示す平面図である。 変形例3における電子装置の概略構成を示す平面図である。 変形例4における電子装置の概略構成を示す平面図である。 変形例5における電子装置の概略構成を示す断面図である。 変形例6における電子装置の概略構成を示す平面図である。 変形例7における電子装置の概略構成を示す断面図である。 変形例8における電子装置の概略構成を示す拡大断面図である。 変形例9における電子装置の概略構成を示す断面図である。 変形例10における電子装置の概略構成を示す断面図である。 変形例11における電子装置の概略構成を示す断面図である。
以下において、図面を参照しながら、発明を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を参照し適用することができる。なお、以下においては、互いに直交する3方向をX方向、Y方向、Z方向と示す。また、X方向とY方向とによって規定される平面をXY平面、X方向とZ方向とによって規定される平面をZX平面と称する。
図1、図2に示すように、電子装置100は、実装用リード部10と、電気接続用リード部20と、半導体チップ30と、封止樹脂部50とを備えている。電子装置100は、実装用リード部10と、電気接続用リード部20と、半導体チップ30と、封止樹脂部50とが一体的に形成されている。つまり、電子装置100は、これらを備えた半導体パッケージと言える。
電子装置100は、図2に示すように、一面S1と、一面の反対面である表面S2とを有している。電子装置100は、例えば、一面S1と表面S2とが平行に形成されている。電子装置100は、図1に示すように、XY平面における形状が八角形をなしている。言い換えると、電子装置100は、四角形の四隅が角取りされた形状をなしている。
電子装置100は、図1に示すように、封止樹脂部50における四つの辺のそれぞれから、複数のアウターリード22が突出して設けられている。つまり、電子装置100は、角取りされた辺で挟まれた四つの辺のそれぞれからアウターリード22が突出している。
電子装置100は、一面S1の一部において、封止樹脂部50からアイランド部11が露出している。つまり、電子装置100は、アイランド部11における半導体チップ30が実装された実装面の裏面(以下、単に裏面)が一面S1に露出している。よって、アイランド部11の裏面は、一面S1の一部をなしていると言える。また、電子装置100は、アイランド部11の裏面と、裏面の周辺の封止樹脂部50とが面一であり、一面S1が平坦面となっている。なお、実装面は、リードフレームにおける一面S1の反対の面であるため反対面S3とも称することができる。
ここで、電子装置100の各構成要素に関して説明する。実装用リード部10と電気接続用リード部20とは、リードフレームの一部である。リードフレームは、電子装置100の製造時に分割されることで、実装用リード部10と電気接続用リード部20とが別体となる。実装用リード部10と電気接続用リード部20は、例えば銅や銅合金を含む金属である。なお、電気接続用リード部20は、接続用リード部に相当する。
実装用リード部10は、半導体チップ30が実装されるアイランド部11と、アイランド部11と一体に設けられた吊部12とを含む。実装用リード部10は、アイランド部11の裏面が封止樹脂部50から露出しつつ、その他の部位が封止樹脂部50内に配置されている。アイランド部11は、平坦な部位である。よって、アイランド部11は、平板状の部位とも言える。
アイランド部11は、図2に示すように、Z方向における位置が電気接続用リード部20と異なる。言い換えると、電気接続用リード部20は、アイランド部11を基準とした高さ方向において、アイランド部11と異なる位置に設けられている。このように、Z方向は、高さ方向と言うことができる。アイランド部11は、例えばリードフレームがディプレスされて、電気接続用リード部20と段差をつけられた部位である。
なお、実装用リード部10は、アイランド部11に段差を付けるために吊っている吊部12を含んでいるとも言える。実装用リード部10は、吊リードとも称することができる。
吊部12は、図1に示すように、例えばアイランド部11の四隅に設けられている。吊部12は、変形部13と傾斜部14を含んでいる。傾斜部14は、上記ディプレスによって、アイランド部11に対して傾斜された部位である。本実施形態では、変形部13における傾斜部14とは反対側に平坦な端部が設けられた吊部12を採用している。この端部は、図2における実装用リード部10における封止樹脂部50内に配置された部位の両端である。また、端部は、アイランド部11と平行な部位である。よって、傾斜部14は、端部に対しても傾斜している。さらに、端部は、高さ方向において電気接続用リード部20と同じ高さに設けられた部位に相当する。そして、吊部12は、傾斜部14と端部が封止樹脂部50内に配置されている。
端部は、Z方向に直交する直線状の部位である。傾斜部14は、端部やアイランド部11に対して傾斜した直線状の部位である。これに対して、変形部13は、直線状ではなく湾曲した部位である。
変形部13と傾斜部14は、電気接続用リード部20よりも弾性率が小さい部位である。本実施形態では、変形部13と傾斜部14の厚みを電気接続用リード部20よりも薄くすることで、電気接続用リード部20よりも弾性率を小さくしている。また、アイランド部11の厚み及び実装用リード部10の端部の厚みは、電気接続用リード部20の厚みと同じである。よって、変形部13の厚みと傾斜部14の厚みは、アイランド部11の厚みや、実装用リード部10の端部の厚みよりも薄い。このため、吊部12は、電気接続用リード部20よりも弾性率が小さい部位の一部である変形部13が屈曲していると言える。
なお、厚みとは、アイランド部11の実装面と、その裏面との間隔や、変形部13と傾斜部14における実装面と同じ側の面と、裏面と同じ側の面との間隔や、電気接続用リード部20における実装面と同じ側の面と、裏面と同じ側の面との間隔である。また、リードフレームの加工精度による誤差程度の厚みの違いは、厚みが同じとみなす。
また、本実施形態では、図2に示すように、変形部13が屈曲して、電気接続用リード部20よりも高い位置に配置された吊部12を採用している。すなわち、変形部13は、実装用リード部10の端部よりも高い位置に配置されている。言い換えると、実装用リード部10は、アイランド部11を基準としてZ方向の頂点が変形部13の一部となっている。
なお、本実施形態では、弾性率が小さい部位の一部が屈曲している例を採用している。しかしながら、本発明は、これに限定されず、弾性率が小さい部位の全体が屈曲していてもよい。例えば、実装用リード部10は、変形部13の厚みが電気接続用リード部20よりも薄く、傾斜部14の厚みが電気接続用リード部20と同じであってもよい。電子装置100は、吊部12の少なくとも一部に、電気接続用リード部20よりも弾性率が小さい部位を含んでいればよい。この点は、以下の変形例も同様である。
さらに、本発明は、弾性率が小さい部位として、電気接続用リード部20よりも弾性率が小さい金属によって形成された部位を含んだ吊部12であっても採用できる。つまり、吊部12は、電気接続用リード部20と材料を異ならせることで、電気接続用リード部20よりも弾性率が小さい部位を含むものとしてもよい。
電気接続用リード部20は、図1に示すように、半導体チップ30がワイヤ40を介して電気的に接続されている。電子装置100は、複数の電気接続用リード部20を備えている。リードフレームは、電子装置100の製造時に分割されることで、複数の電気接続用リード部20となる。
電気接続用リード部20は、封止樹脂部50内に設けられた部位であるインナーリード21と、封止樹脂部50から露出したアウターリード22とが一体的に設けられている。なお、ワイヤ40は、インナーリード21にボンディングされて電気的及び機械的に接続されている。この電気接続用リード部20は、電子装置100と、電子装置100の外部に設けられた外部装置とを電気的に接続するための端子と言える。
また、外部装置は、電子装置100を実装する回路基板などである。よって、アウターリード22は、電子装置100を回路基板に実装可能な形状となっている。つまり、アウターリード22は、図3などに示すように、封止樹脂部50から突出し、一面S1よりも下側に達する形状を有している。このアウターリード22は、ガルウイング状を有していると言える。なお、アウターリード22の形状は、以下の変形例でも同様である。
半導体チップ30は、特許請求の範囲における回路素子に相当する。半導体チップ30は、例えば、マイコンや制御素子などを採用できる。半導体チップ30は、アイランド部11との対向面と、アイランド部11との間に設けられた接合部60を介してアイランド部11と接合されて、アイランド部11に実装されている。接合部60は、銀とエポキシ樹脂が混合された接着剤や、はんだなどを採用できる。また、接合部60は、ダイボンド材とも言える。
さらに、半導体チップ30は、対向面の反対面に複数の電極が形成されている。そして、半導体チップ30は、この電極にワイヤ40が電気的及び機械的に接続されている。つまり、半導体チップ30は、ワイヤ40を介して、各電気接続用リード部20と電気的に接続されている。
封止樹脂部50は、例えば、熱硬化性エポキシ樹脂などを含んでいる。封止樹脂部50は、アウターリード22とアイランド部11の裏面とを露出した状態で、半導体チップ30とインナーリード21とを封止している。さらに、封止樹脂部50は、これらに加えてワイヤ40を封止している。つまり、封止樹脂部50は、半導体チップ30や、インナーリード21や、ワイヤ40や、ワイヤ40と半導体チップ30及びインナーリード21との接続部などに密着しつつ、これらを覆っている。封止樹脂部50は、半導体チップ30や、インナーリード21や、ワイヤ40や、接続部などを保護するために設けられている。
電子装置100は、アイランド部11を封止樹脂部50から露出させることで、半導体チップ30から発せられた熱がアイランド部11を介して放熱されやすくなる。これによって、電子装置100は、アイランド部11が封止樹脂部50で覆われている場合よりも、半導体チップ30の放熱性を向上させることができる。
また、電子装置100は、半導体チップ30におけるアイランド部11との対向面に電極が設けられている場合、アイランド部11を封止樹脂部50から露出させることで、アイランド部11を電極とすることができる。つまり、電子装置100は、アイランド部11を介して、半導体チップ30と外部装置とを電気的に接続することができる。
以上のように、電子装置100は、アウターリード22と、アイランド部11における回路素子が実装された実装面の裏面とが封止樹脂部50から露出されている。そして、リードフレームは、封止樹脂部50内に配置された吊部12の少なくとも一部に、電気接続用リード部20よりも弾性率が小さい部位として変形部13と傾斜部14とを含んでいる。つまり、リードフレームは、電気接続用リード部20よりも、変形部13と傾斜部14の方が変形しやすい。このため、電子装置100は、例えば金型を用いて封止樹脂部50を形成する際に、アイランド部11が変形しにくく、アイランド部11の裏面に樹脂バリが形成されるのを抑制できる。
さらに、電子装置100は、樹脂バリが形成されにくいため、樹脂バリを除去することを抑制できる。このため、電子装置100は、封止樹脂部50へのダメージと封止樹脂部の剥離を抑制できる。
ここで、図4〜図8を用いて、電子装置100の製造方法に関して説明する。
図4〜図8では、製造段階におけるリードフレームを図示している。製造段階におけるリードフレームは、実装用リード部10と電気接続用リード部20とに加えて、被押圧部15を含んでいる。被押圧部15は、実装用リード部10の端部から伸びている部位である。つまり、実装用リード部10は、アイランド部11と吊部12に加えて、封止樹脂部50の外側に配置され、樹脂形成工程後に切断される被押圧部15を含んでいると言える。
さらに、リードフレームは、後程説明する型締め工程が行われるまで変形部13が形成されていない。つまり、型締め工程が行われる前のリードフレームは、電気接続用リード部20よりも弾性率が小さい部位として傾斜部14を含んでいる。なお、型締め工程が行われる前のリードフレームは、傾斜部14に加えて、上記実装用リード部10の端部と傾斜部14との間に、電気接続用リード部20よりも弾性率が小さい部位を含んでいてもよい。
本製造方法では、下型310と上型320とを含む金型を用いて電子装置100を製造する。図4に示すように、下型310は、下側縁部と下側縁部で囲まれた凹部を有し凹部の底面S11が平坦となっている。上型320は、下側縁部に対向する上側縁部を有している。さらに、本実施形態では、上側縁部で囲まれた凹部を有した上型320を採用している。
金型は、下側縁部と上側縁部とが対向するように下型310と上型320とを組み付けることで、下型310の凹部と上型320の凹部とで囲まれたキャビティ330が形成される。このキャビティ330は、電子装置100の封止樹脂部50の外形に相当する形状を有している。なお、上型320の上側縁部は、型締め工程において、被押圧部15と対向し、被押圧部15を押圧する押圧面S12を含んでいる。
下型310の凹部の深さは、図4に示すように、型締め工程前の実装用リード部10が配置された状態で、アイランド部11の裏面全域が底面S11に接する程度である。言い換えると、下型310の凹部の深さは、型締め工程前の実装用リード部10が配置された状態で、被押圧部15が下側縁部と接しない程度である。よって、下型310の底面S11から下型310の開口端部までの間隔は、型締め工程前のアイランド部11の裏面と、被押圧部15における裏面と同じ側の面との間隔よりも短い。なお、ここでの間隔は、Z方向における間隔である。
本製造方法では、まず実装工程を行う。実装工程では、アイランド部11に接合部60を介して半導体チップ30を実装し、半導体チップ30とインナーリード21とをワイヤ40を介して電気的に接続する。図4には、アイランド部11に接合部60を介して半導体チップ30が実装され、半導体チップ30とインナーリード21とがワイヤ40を介して電気的に接続された構造体が、下型310に配置された状態を示している。
なお、図4の符号S1は、一面S1の一部をなしているアイランド部11の裏面を指している。また、図4では、インナーリード21が被押圧部15に隠れているため、インナーリード21が図示されていない。図5に関しても同様に、インナーリード21は図示されていない。
配置工程では、図4に示すように、アイランド部11の反対面が底面S11に接し、被押圧部15とアウターリード22とが下側縁部の上方に位置するように、リードフレームを下型310に配置する。つまり、上記のように、下型310の底面S11から下型310の開口端部までの間隔は、型締め工程前のアイランド部11の裏面と、被押圧部15における裏面と同じ側の面との間隔よりも短い。よって、配置工程では、アイランド部11の反対面が底面S11に接するように構造体を下型310に配置することで、被押圧部15とアウターリード22が、下側縁部と接することなく、下側縁部の上方に配置される。言い換えると、構造体は、被押圧部15とアウターリード22とが下型310から浮いた状態で、下型310に配置される。
型締め工程では、図4、図5に示すように、配置工程後に、下型310と上型320とを相対的に近づけ、下側縁部と上側縁部とで被押圧部15とアウターリードとを挟み込む。そして、型締め工程では、アイランド部11の裏面を底面S11に押し付けることで、吊部12の弾性率が小さい部位を変形させ、下型310と上型320とでキャビティを形成する。
つまり、型締め工程では、図5に示すように、下型310と上型320とを相対的に近づけることで、吊部12に変形部13を形成する。型締め工程では、例えば傾斜部14の一部を湾曲させて変形部13を形成する。
リードフレームは、被押圧部15が下型310と上型320とから押圧されると、弾性率が小さい傾斜部14が変形することで、アイランド部11の中央部が底面S11から浮き上がることを抑制できる。つまり、リードフレームは、弾性率が小さい傾斜部14が変形することで、下型310と上型320とからの押圧力がアイランド部11に印加されることを抑制できる。また、リードフレームは、電気接続用リード部20よりも弾性率が小さい傾斜部14を含んでいるため、アイランド部11の裏面が底面S11に確実に接するようにすることができると言える。
なお、本実施形態では、図4、図5の白抜き矢印で示すように、上型320を下型310に近づけるように移動させる例を採用している。よって、リードフレームは、反対面S13が押圧面S12で押圧される。しかしながら、本発明は、これに限定されず、下型310を移動させてもよいし、下型310と上型320の両方を移動させてもよい。
樹脂形成工程では、図6に示すように、型締め工程後に、キャビティ330内に樹脂材料を注入して封止樹脂部50を形成する。樹脂材料は、金型に設けられた注入穴から注入される。
アイランド部11は、樹脂材料の注入圧に対して、変形しない程度の剛性を有している。言い換えると、アイランド部11は、樹脂材料の注入圧が印加されても変形しないように、弾性率が大きく設定されている。なお、樹脂材料の注入圧力は、モールド成型圧とも言える。
樹脂成型工程後に、金型を外すことで、図7、図8に示すような樹脂構造体100aが形成される。樹脂構造体100aは、封止樹脂部50から被押圧部15が突出している点が電子装置100と異なる。また、樹脂構造体100aは、アウターリード22が屈曲されていない点が電子装置100と異なる。よって、樹脂成型工程後には、アウターリード22をガルウイング状に変形させる変形工程と、変形工程後に被押圧部15を切断する切断工程を行う。つまり、電子装置100は、変形工程で、樹脂構造体100aにおけるアウターリード22を変形させ、切断工程で、樹脂構造体100aにおける被押圧部15が切断されることで形成される。
本製造方法では、配置工程後に、下型310と上型320とを相対的に近づけ、下側縁部と上側縁部とで被押圧部15とアウターリード22とを挟み込み、アイランド部11の裏面を底面S11に押し付ける。これによって、本製造方法では、弾性率が小さい傾斜部14を変形させ、且つ、下型310と上型320とでキャビティ330を形成する。つまり、本製造方法では、アイランド部11の裏面を底面S11に押し付けることで傾斜部14を変形させるため、必要以上にアイランド部11に応力が印加されず、アイランド部11が変形することを抑制できる。よって、本製造方法は、金型を用いて封止樹脂部50を形成する際に、アイランド部11が変形しにくく、樹脂バリの形成を抑制できる。
さらに、本製造方法は、樹脂バリが形成されにくいため、樹脂バリを除去することを抑制できる。このため、本製造方法は、封止樹脂部50へのダメージと封止樹脂部50の剥離を抑制できる。
なお、本実施形態では、電気接続用リード部20よりも弾性率が小さい部位として、傾斜部14を採用している。しかしながら、本発明は、これに限定されず、吊部12の少なくとも一部に、電気接続用リード部20よりも弾性率が小さい部位を含んでいれば目的を達成できる。この点は、下記の変形例に関しても同様である。
以上、本発明の好ましい実施形態について説明した。しかしながら、本発明は、上記実施形態に何ら制限されることはなく、本発明の趣旨を逸脱しない範囲において、種々の変形が可能である。以下に、本発明のその他の形態として、変形例1〜変形例11に関して説明する。上記実施形態及び変形例1〜変形例11は、それぞれ単独で実施することも可能であるが、適宜組み合わせて実施することも可能である。本発明は、実施形態において示された組み合わせに限定されることなく、種々の組み合わせによって実施可能である。
(変形例1)
図9を用いて、変形例1の電子装置110に関して説明する。図9では、封止樹脂部50で封止されている箇所をわかりやすくするために、封止樹脂部50を二点鎖線で示し、封止樹脂部50で封止されている箇所を実線で示している。電子装置110は、吊部12aの構成が電子装置100と異なる。
実装用リード部10aは、アイランド部11aと吊部12aとを含んでいる。アイランド部11aは、アイランド部11と同様である。吊部12aは、電気接続用リード部20よりも弾性率が小さい部位として、電気接続用リード部20よりも細い傾斜部14aを含んでいる。本変形例では、吊部12aの全体が、電気接続用リード部20よりも細く設けられた例を採用している。傾斜部14aは、傾斜部14と同様に、アイランド部11aに対して傾斜している部位である。また、電子装置110は、電子装置100と同様に、傾斜部14aの一部が変形した変形部を含んでいる。
なお、傾斜部14aは、アウターリード22やインナーリード21よりも断面積が狭いとも言える。傾斜部14aやアウターリード22やインナーリード21の断面積は、長手方向に直交する方向における断面の面積である。
電子装置110は、電子装置100と同様の効果を奏することができる。また、電子装置110は、厚みを薄くして弾性率を小さくするよりも容易に弾性率を小さくすることができる。
(変形例2)
図10を用いて、変形例2の電子装置120に関して説明する。図10は、図9に相当する平面図である。電子装置120は、吊部12bの構成が電子装置110と異なる。
実装用リード部10bは、アイランド部11bと吊部12bとを含んでいる。アイランド部11bは、アイランド部11aと同様である。吊部12bは、電気接続用リード部20よりも弾性率が小さい部位として、電気接続用リード部20よりも細い傾斜部14bを含んでいる。本変形例では、吊部12bの一部に切込部14b1が設けられることで、電気接続用リード部20よりも細く設けられた例を採用している。ここでは、傾斜部14bに切込部14b1が設けられた例を採用している。
吊部12bは、XY平面における形状が三角形の切込部14b1が形成されている。また、四つの吊部12bのそれぞれは、四箇所に切込部14b1が形成されている。しかしながら、切込部14b1が形成される箇所は、四箇所に限定されない。
傾斜部14bは、傾斜部14aと同様に、アイランド部11bに対して傾斜している部位である。また、電子装置120は、電子装置110と同様に、傾斜部14bの一部が変形した変形部を含んでいる。つまり、電子装置120は、傾斜部14bの切込部14b1が形成された箇所が変形して変形部が形成される。
なお、傾斜部14bは、アウターリード22やインナーリード21よりも断面積が狭いとも言える。傾斜部14bやアウターリード22やインナーリード21の断面積は、長手方向に直交する方向における断面の面積である。
電子装置120は、電子装置110と同様の効果を奏することができる。
(変形例3)
図11を用いて、変形例3の電子装置130に関して説明する。図11は、図9に相当する平面図である。電子装置130は、吊部12cの構成が電子装置110と異なる。
実装用リード部10cは、アイランド部11cと吊部12cとを含んでいる。アイランド部11cは、アイランド部11aと同様である。吊部12cは、電気接続用リード部20よりも弾性率が小さい部位として、電気接続用リード部20よりも細い傾斜部14cを含んでいる。本変形例では、吊部12cの一部に切込部14c1が設けられることで、電気接続用リード部20よりも細く設けられた例を採用している。ここでは、傾斜部14cに切込部14c1が設けられた例を採用している。
吊部12cは、XY平面における形状が四角形の切込部14c1が形成されている。また、四つの吊部12cのそれぞれは、二箇所に切込部14c1が形成されている。しかしながら、切込部14c1が形成される箇所は、二箇所に限定されない。
傾斜部14cは、傾斜部14aと同様に、アイランド部11cに対して傾斜している部位である。また、電子装置130は、電子装置110と同様に、傾斜部14cの一部が変形した変形部を含んでいる。つまり、電子装置130は、傾斜部14cの切込部14c1が形成された箇所が変形して変形部が形成される。
なお、傾斜部14cは、アウターリード22やインナーリード21よりも断面積が狭いとも言える。傾斜部14cやアウターリード22やインナーリード21の断面積は、長手方向に直交する方向における断面の面積である。
電子装置130は、電子装置110と同様の効果を奏することができる。
(変形例4)
図12を用いて、変形例4の電子装置140に関して説明する。図12は、図9に相当する平面図である。電子装置140は、吊部12dの構成が電子装置110と異なる。
実装用リード部10dは、アイランド部11dと吊部12dとを含んでいる。アイランド部11dは、アイランド部11aと同様である。吊部12dは、電気接続用リード部20よりも弾性率が小さい部位として、電気接続用リード部20よりも細い傾斜部14dを含んでいる。本変形例では、吊部12dの一部に穴部14d1が設けられることで、電気接続用リード部20よりも細く設けられた例を採用している。ここでは、傾斜部14dに穴部14d1が設けられた例を採用している。
吊部12dは、吊部12dをZ方向に貫通する穴部14d1が形成されている。本変形例では、一例として、丸形の穴部14d1を採用している。しかしながら、穴部14d1の形状は、これに限定されない。また、四つの吊部12dのそれぞれは、四箇所に穴部14d1が形成されている。しかしながら、穴部14d1が形成される箇所は、四箇所に限定されない。
傾斜部14dは、傾斜部14aと同様に、アイランド部11dに対して傾斜している部位である。また、電子装置140は、電子装置110と同様に、傾斜部14dの一部が変形した変形部を含んでいる。つまり、電子装置140は、傾斜部14dの穴部14d1が形成された箇所が変形して変形部が形成される。
なお、傾斜部14dは、アウターリード22やインナーリード21よりも断面積が狭いとも言える。傾斜部14dやアウターリード22やインナーリード21の断面積は、長手方向に直交する方向における断面の面積である。
電子装置140は、電子装置110と同様の効果を奏することができる。
(変形例5)
図13を用いて、変形例5の電子装置150に関して説明する。図13では、吊部12eが変形する前の、実装用リード部10eと半導体チップ30と接合部60の断面図を示している。また、図13には、封止樹脂部50が形成される外形を二点鎖線で示している。電子装置150は、吊部12eの構成が電子装置100と異なる。
実装用リード部10eは、アイランド部11eと吊部12eとを含んでいる。アイランド部11eは、アイランド部11と同様である。吊部12eは、電気接続用リード部20よりも弾性率が小さい部位として、電気接続用リード部20よりも細い傾斜部14eを含んでいる。本変形例では、吊部12eの一部に切込部14e1が設けられることで、電気接続用リード部20よりも細く設けられた例を採用している。ここでは、傾斜部14eに切込部14e1が設けられた例を採用している。
吊部12eは、ZX平面における形状が三角形の切込部14e1が形成されている。また、四つの吊部12cのそれぞれは、四箇所に切込部14e1が形成されている。しかしながら、切込部14e1が形成される箇所は、四箇所に限定されない。
傾斜部14eは、傾斜部14と同様に、アイランド部11eに対して傾斜している部位である。また、電子装置150は、電子装置110と同様に、傾斜部14eの一部が変形した変形部を含んでいる。つまり、電子装置150は、傾斜部14eの切込部14e1が形成された箇所が変形して変形部が形成される。
なお、傾斜部14eは、アウターリード22やインナーリード21よりも断面積が狭いとも言える。傾斜部14eやアウターリード22やインナーリード21の断面積は、長手方向に直交する方向における断面の面積である。
電子装置150は、電子装置100と同様の効果を奏することができる。
(変形例6)
図14を用いて、変形例6の電子装置160に関して説明する。図14では、封止樹脂部50で封止されている箇所をわかりやすくするために、封止樹脂部50を二点鎖線で示し、封止樹脂部50で封止されている箇所を実線で示している。電子装置160は、吊部12fの構成が電子装置100と異なる。
実装用リード部10fは、アイランド部11fと吊部12fとを含んでいる。アイランド部11fは、アイランド部11と同様である。吊部12fは、電気接続用リード部20よりも弾性率が小さい部位として、ラビリンス形状の傾斜部14fを含んでいる。
傾斜部14fは、傾斜部14と同様に、アイランド部11fに対して傾斜している部位である。また、電子装置160は、電子装置100と同様に、傾斜部14fの一部が変形した変形部を含んでいる。
電子装置160は、電子装置100と同様の効果を奏することができる。
(変形例7)
図15を用いて、変形例7の電子装置170に関して説明する。図15は、図2に対応する断面図である。電子装置170は、吊部12gの構成が電子装置100と異なる。
実装用リード部10gは、アイランド部11gと吊部12gとを含んでいる。実装用リード部10gは、表面の一部にめっき処理がなされている。実装用リード部10gは、例えば、ニッケルめっきなどが施されている。アイランド部11gは、表面にめっき部16を有する点以外、アイランド部11と同様である。
吊部12gは、変形部13gと傾斜部14gとを含んでいる。また、吊部12gは、電気接続用リード部20よりも弾性率が小さい部位として、めっき処理がなされていない非めっき部を含んでいる。本変形例では、変形部13gと傾斜部14gが非めっき部である例を採用している。なお、吊部12gは、端部の表面にもめっき部16を含んでいる。傾斜部14gは、傾斜部14と同様に、アイランド部11gに対して傾斜している部位である。
電子装置170は、電子装置100と同様の効果を奏することができる。また、電子装置170は、部分的にめっき処理を行なわないことで、弾性率を小さくすることができるため、容易に弾性率を小さくすることができる。
(変形例8)
図16を用いて、変形例8の電子装置180に関して説明する。図16は、図2に対応する断面図の拡大図である。電子装置180は、吊部12hの構成が電子装置100と異なる。
実装用リード部10hは、アイランド部11hと吊部12hとを含んでいる。アイランド部11hは、アイランド部11と同様である。
吊部12hは、変形部13hと傾斜部14hとを含んでいる。また、吊部12hは、電気接続用リード部20よりも弾性率が小さい部位として、粗面処理がなされた粗面部14h1を含んでいる。本変形例では、変形部13hと傾斜部14hが粗面部14h1を含んでいる例を採用している。粗面部14h1は、例えば粗化ニッケルめっきなどを採用できる。なお、傾斜部14hは、傾斜部14と同様に、アイランド部11hに対して傾斜している部位である。
電子装置180は、電子装置100と同様の効果を奏することができる。また、電子装置180は、部分的に粗面処理を行うことで、弾性率を小さくすることができるため、容易に弾性率を小さくすることができる。
(変形例9)
図17を用いて、変形例9の電子装置190に関して説明する。図17は、図2に対応する断面図である。電子装置190は、吊部12iの変形した形状が電子装置100と異なる。
実装用リード部10iは、アイランド部11iと吊部12iとを含んでいる。アイランド部11iは、アイランド部11と同様である。吊部12iは、変形部13iと傾斜部14iとを含んでいる。吊部12iは、電気接続用リード部20よりも弾性率が小さい部位として、電気接続用リード部20よりも厚みが薄い傾斜部14iを含んでいる。傾斜部14iは、傾斜部14と異なり、湾曲している。詳述すると、傾斜部14iは、アイランド部11の実装面と同じ側の面が凸状となるように湾曲している。よって、吊部12iは、傾斜部14iの全体が変形部13iとなっていると言える。
電子装置190は、電子装置100と同様の効果を奏することができる。
(変形例10)
図18を用いて、変形例10の電子装置200に関して説明する。図18は、図2に対応する断面図である。電子装置200は、吊部12jの変形した形状が電子装置100と異なる。
実装用リード部10jは、アイランド部11jと吊部12jとを含んでいる。アイランド部11jは、アイランド部11と同様である。吊部12jは、変形部13jと傾斜部14jとを含んでいる。吊部12jは、電気接続用リード部20よりも弾性率が小さい部位として、電気接続用リード部20よりも厚みが薄い傾斜部14jを含んでいる。傾斜部14jは、傾斜部14と異なり、湾曲している。詳述すると、傾斜部14jは、アイランド部11の裏面と同じ側の面が凸状となるように湾曲している。よって、吊部12jは、傾斜部14jの全体が変形部13jとなっていると言える。
電子装置200は、電子装置100と同様の効果を奏することができる。
(変形例11)
図19を用いて、変形例11の電子装置210に関して説明する。図19は、図1に対応する平面図である。電子装置210は、アウターリード22の突出位置と、吊部12kの位置が電子装置100と異なる。
アウターリード22は、封止樹脂部50の二辺から突出している。詳述すると、封止樹脂部50におけるアウターリード22が突出している二辺は、平行な位置関係となる二辺である。ここでは、アウターリード22がX方向に延び例を採用している。
実装用リード部10kは、アイランド部11kと吊部12kとを含んでいる。アイランド部11kは、アイランド部11と同様である。吊部12kは、吊部12と同様に、傾斜部14kを含んでいる。つまり、吊部12kは、電気接続用リード部20よりも弾性率が小さい部位として、電気接続用リード部20よりも厚みが薄い傾斜部14kとを含んでいる。
しかしながら、実装用リード部10kは、アイランド部11kに対して吊部12kが設けられている位置が、実装用リード部10と異なる。実装用リード部10kは、アイランド部11kにおける平行な位置関係となる二辺に吊部12kが設けられている。ここでは、吊部12kがアイランド部11kに対してY方向に延び例を採用している。なお、電子装置210は、電子装置100と同様に、傾斜部14kの一部が変形した変形部を含んでいる。
電子装置210は、電子装置100と同様の効果を奏することができる。
10,10a〜10k…実装用リード部、11,11a〜11k…アイランド部、12,12a〜12k…吊部、13,13g〜13j…変形部、14,14a〜14k…傾斜部、15…被押圧部、16…めっき部、20…電気接続用リード部、21…インナーリード、22…アウターリード、30…半導体チップ、40…ワイヤ、50…封止樹脂部、
60…接合部、100〜210…電子装置、310…下型、320…上型、330…キャビティ、S1…一面、S2…表面、S3…反対面、S11…底面、S12…押圧面、

Claims (5)

  1. 回路素子(30)と、
    前記回路素子が実装されるアイランド部(11)と前記アイランド部に一体に設けられた吊部(12)とを含む実装用リード部(10)と、前記回路素子が電気的に接続された接続用リード部(20)とを有するリードフレームと、
    前記接続用リード部の一部であるアウターリードと前記アイランド部における前記回路素子が実装された面の裏面とを露出した状態で、前記回路素子と前記リードフレームとを封止している封止樹脂部(50)と、を備えた電子装置であって、
    前記リードフレームが、前記封止樹脂部内に配置された前記吊部の少なくとも一部に、前記接続用リード部よりも弾性率が小さい部位を含んでおり、
    前記吊部が、前記弾性率が小さい部位として、前記接続用リード部よりも細い部位を含んでいる電子装置。
  2. 回路素子(30)と、
    前記回路素子が実装されるアイランド部(11)と前記アイランド部に一体に設けられ吊部(12)とを含む実装用リード部(10)と、前記回路素子が電気的に接続された接続用リード部(20)とを有するリードフレームと、
    前記接続用リード部の一部であるアウターリードと前記アイランド部における前記回路素子が実装された面の裏面とを露出した状態で、前記回路素子と前記リードフレームとを封止している封止樹脂部(50)と、を備えた電子装置であって、
    前記リードフレームが、前記封止樹脂部内に配置された前記吊部の少なくとも一部に、前記接続用リード部よりも弾性率が小さい部位を含んでおり、
    前記接続用リード部は、表面にめっき処理がなされており、
    前記吊部が、前記弾性率が小さい部位として、前記めっき処理がなされない部位を含んでいる電子装置。
  3. 回路素子(30)と、
    前記回路素子が実装されるアイランド部(11)と前記アイランド部に一体に設けられ吊部(12)とを含む実装用リード部(10)と、前記回路素子が電気的に接続された接続用リード部(20)とを有するリードフレームと、
    前記接続用リード部の一部であるアウターリードと前記アイランド部における前記回路素子が実装された面の裏面とを露出した状態で、前記回路素子と前記リードフレームとを封止している封止樹脂部(50)と、を備えた電子装置であって、
    前記リードフレームが、前記封止樹脂部内に配置された前記吊部の少なくとも一部に、前記接続用リード部よりも弾性率が小さい部位を含んでおり、
    前記吊部が、前記弾性率が小さい部位として、粗面処理がなされた部位を含んでいる電子装置。
  4. 前記吊部は、前記弾性率が小さい部位の少なくとも一部が屈曲している請求項1乃至3のいずれか一項に記載の電子装置。
  5. 前記接続用リード部は、前記アイランド部を基準とした高さ方向において、前記アイランド部と異なる位置に設けられており、
    前記吊部は、前記アイランド部に対して傾斜して設けられた傾斜部(14)と、前記傾斜部から延長して設けられ、前記高さ方向において前記接続用リード部と同じ高さに設けられた部位が前記封止樹脂部内に配置されており、前記弾性率が小さい部位の少なくとも一部が屈曲して、前記接続用リード部よりも高い位置に配置されている請求項に記載の電子装置。
JP2017046545A 2017-03-10 2017-03-10 電子装置 Active JP6828526B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017046545A JP6828526B2 (ja) 2017-03-10 2017-03-10 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017046545A JP6828526B2 (ja) 2017-03-10 2017-03-10 電子装置

Publications (2)

Publication Number Publication Date
JP2018152431A JP2018152431A (ja) 2018-09-27
JP6828526B2 true JP6828526B2 (ja) 2021-02-10

Family

ID=63681760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017046545A Active JP6828526B2 (ja) 2017-03-10 2017-03-10 電子装置

Country Status (1)

Country Link
JP (1) JP6828526B2 (ja)

Also Published As

Publication number Publication date
JP2018152431A (ja) 2018-09-27

Similar Documents

Publication Publication Date Title
JP2017037898A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
KR20010110154A (ko) 리드 프레임, 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기
JP2012059885A (ja) 半導体装置の製造方法および半導体装置
JP2002026044A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2019121698A (ja) 半導体装置および半導体装置の製造方法
JP6828526B2 (ja) 電子装置
JP5178648B2 (ja) パッケージの製造方法、及び半導体装置
JP2003197663A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5976557B2 (ja) モールド金型、該モールド金型を用いた樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置
JPWO2020166512A1 (ja) 半導体装置、および、半導体装置の製造方法
JP5104020B2 (ja) モールドパッケージ
JP6869602B2 (ja) 半導体装置
JP5119092B2 (ja) 半導体装置の製造方法
JP6434269B2 (ja) 半導体装置
TWI249834B (en) Semiconductor device and its manufacturing method
JP7419474B2 (ja) 半導体装置及び半導体装置の製造方法
JP2010040846A (ja) 半導体装置及び半導体装置の製造方法
JP5127602B2 (ja) 樹脂封止半導体装置の製造方法および樹脂封止半導体装置
JP5233973B2 (ja) モールドパッケージの製造方法
JP4760543B2 (ja) モールドパッケージおよびその製造方法
JP5946943B1 (ja) 半導体パッケージ
JP2017059775A (ja) 半導体装置、リードフレームおよびその製造方法
JP5772306B2 (ja) モールドパッケージの製造方法
JP2005158778A (ja) リードフレームの製造方法及び半導体装置の製造方法
KR100726778B1 (ko) 반도체 패키지용 리드 프레임 및 반도체 패키지 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210104

R151 Written notification of patent or utility model registration

Ref document number: 6828526

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250