JP2019169729A - 半導体装置用基板および半導体装置 - Google Patents

半導体装置用基板および半導体装置 Download PDF

Info

Publication number
JP2019169729A
JP2019169729A JP2019106695A JP2019106695A JP2019169729A JP 2019169729 A JP2019169729 A JP 2019169729A JP 2019106695 A JP2019106695 A JP 2019106695A JP 2019106695 A JP2019106695 A JP 2019106695A JP 2019169729 A JP2019169729 A JP 2019169729A
Authority
JP
Japan
Prior art keywords
metal
semiconductor device
resist layer
metal part
overhang
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019106695A
Other languages
English (en)
Other versions
JP6838104B2 (ja
JP2019169729A5 (ja
Inventor
佑也 五郎丸
Yuya Goromaru
佑也 五郎丸
達也 古賀
Tatsuya Koga
達也 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Ltd
Original Assignee
Maxell Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxell Holdings Ltd filed Critical Maxell Holdings Ltd
Publication of JP2019169729A publication Critical patent/JP2019169729A/ja
Publication of JP2019169729A5 publication Critical patent/JP2019169729A5/ja
Application granted granted Critical
Publication of JP6838104B2 publication Critical patent/JP6838104B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】金属部の表面形状を自由に設定でき、金属部の表面積を大きく確保することができる半導体装置用基板を提供する。【解決手段】母型基板10上に半導体素子搭載部11a及び/又は電極部11bとなる金属部11を備え、該金属部11の上面の面積は、母型基板10の表面と接する金属部11の裏面の面積より大きく形成されている。【選択図】図12

Description

本発明は、母型基板上に半導体素子搭載部や電極部を備える半導体装置用基板及びその製造方法、並びに該半導体装置用基板を用いて製造する半導体装置に関する。
半導体素子支持用基板(プリント基板)上に半導体素子を搭載し、半導体素子と外部導出用の端子とを電気的に接続した上で、樹脂等の保護材で半導体素子を含む基板全体を被覆した構成とされる半導体装置は、その構造上、小型化には限界があった。これに対し、半導体素子搭載部や電極部となる金属部を備え、この金属部上に半導体素子を搭載して電気的接続等の処理後、半導体素子や金属部の表面側を樹脂等の封止材で封止し、金属部が底部から露出した構成とされる半導体装置は、その高さを低くして省スペース化が図れる他、露出した金属部を通じて半導体素子で生じた熱を外部に放出でき、放熱の面でも優れるといった特長を有しており、チップサイズなど小型の半導体装置の分野で利用が進んでいる。
こうした半導体装置は、主に、導電性を有する母型基板上に半導体素子搭載部や電極部となる金属部を、メッキ(電鋳)により半導体装置の所望個数分まとめて形成し、半導体素子搭載、半導体素子と電極部との電気的接続等の処理を経た金属部の表面側を封止材で封止した後、母型基板のみを除去し、一体にまとまった状態の多数の半導体装置を個別に切り分ける、といった製造過程を経て製造される。このような半導体装置の製造方法の一例として、特許文献1、特許文献2に開示されている。
特開2002−9196号公報 特開2004−214265号公報
従来の半導体装置の製造方法は前記特許文献に示されるように、母型基板上への金属部の形成にあたり、母型基板における金属部の非配置部分にレジスト層をあらかじめ形成して、金属部が電解メッキにより適切な位置に形成されるようにしていた。この金属部には、メッキによる形成に適したニッケル等の金属が使用されていた。そして、このレジスト層を溶剤等で溶解除去した上で、母型基板とその表面に形成された金属部が、半導体装置用基板として供給された。この半導体装置用基板を用いて、実際の半導体装置の製造工程において、半導体素子の搭載や配線、封止材による封止等を行うようにしていた。
ここで、半導体装置用基板には、図13(a)に示すごとく、金属部の上端周縁に張出部102cを形成したものがある。この張出部102cを形成することで、後工程の封止材による樹脂封止状態において、封止材は各張出部102cがくい込み状に位置した状態で硬化させることができ、この喰い付き効果により、樹脂封止体から母型基板100を剥離(引き剥がし)除去する際に、金属部は封止材側に残留し、母型基板100とともにくっついて引き離されることはなく、ズレや欠落等が効果的に防止でき、製造工程時の歩留まりが向上する。また、特有の庇形状を持つ張出部102cの存在により、金属部の裏面側の封止材との微細な隙間から侵入する水分等が結線部分や半導体素子搭載部102aへの回り込みを阻止する効果もあり、半導体素子及び電極部102bとワイヤとの結線個所への耐水性をも向上し、完成した半導体装置自体の信頼性も向上させることもできる。この張出部102cは、図13(b)に示すように、電着範囲を規制するレジスト層106の厚みを越えて電着させる、いわゆるオーバーハングをさせることで、金属部の上端周縁に断面庇形状の張出部102cが一体に形成されるような形状を得ることができる。
しかしながら、従来の工程では金属部上部の張出部の張出し量を厳密に管理することは難しいため、張出部同士の間隔が後のレジスト層除去を妨げる狭小なものとならないように、金属部の配置間隔を広めに取らざるを得ず、これにより、半導体装置の更なる小型化、半導体装置用基板上での半導体装置の形成密度を高めることによる生産効率の向上が困難なものとなっていた。
本発明は、上記課題を解消するためになされたもので、張出部として抜けに対する十分な強度を得られる必要最小限の張出し量を確保しつつ、金属部の配置間隔を小さくすることができる、半導体装置用基板及びその製造方法、並びに、この半導体装置用基板を用いる半導体装置を提供することを目的とする。
本発明に係る半導体装置用基板は、母型基板10上に半導体素子搭載部11a及び/又は電極部11bとなる金属部11を備える。金属部11には張出部11cが形成されている。そして、この張出部11cは、金属部11の軸方向と直交する方向に平行な下面と、金属部11の上面に連続して形成される上面と、下面と上面の間に形成される側面とを有するものである。
また、張出部11cの側面は、金属部11の軸方向と平行となっているものである。また、張出部11cの高さ寸法は、張出部11cの幅寸法と同じ、あるいはそれよりも大きいものである。
また、金属部11の上面及び張出部11cの上面に表面金属層13が形成されており、表面金属層13の厚み分が張出部11cの側面として現れるものである。
さらに、金属部11には前記張出部11c及び/又は張出部11c’が形成されており、この張出部11c’は、金属部11の軸方向と直交する方向に平行な下面と、金属部11の上面に連続して形成される上面とを有するものである。このように、金属部11には側面を有する張出部11cおよび/または側面を有さない張出部11c’が形成され、異なる張出部が混在した構成となる。
また、本発明は、母型基板10上に半導体素子搭載部11a及び/又は電極部11bとなる金属部11を備える半導体装置用基板の製造方法であって、母型基板10上に、金属部11を形成するための所定パターンから成る第一レジスト層12を形成する工程と、第一レジスト層12上に、所定パターンから成る第二レジスト層16を形成する工程と、母型基板10の第一レジスト層12で覆われていない露出領域に対し、金属部11を形成する工程とを含み、金属部11を形成する工程において、金属部11は第一レジスト層12の厚さを越える一方、第二レジスト層16の厚さを越えない所定厚さであって、第二レジスト層16の側面に接する部位を伴いつつ形成されることで、金属部11に張出部11cが形成されるものである。
また、第二レジスト層16の所定パターンの開口内面が母型基板10の面方向と直交する方向に平行となるように形成されるものである。ここで、「第二レジスト層16の所定パターンの開口内面が母型基板10の面方向と直交」とは、第二レジスト層16の所定パターンの開口内面から母型基板10面に向けて直線(仮想線)を引いた時に、直角に交差することを言う。
また、第一レジスト層12の所定パターンの開口内面と、第二レジスト層16の所定パターンの開口内面との間に段差部20が形成されており、段差部20の幅寸法が5μm以上に設定されているものである。なお、この段差部20が形成されていない箇所があっても良く、つまり、第一レジスト層12上に第二レジスト層16を形成しない領域があっても良く、これにより、金属部11を形成する工程において、第一レジスト層12の厚さを越えて金属層11を形成することで、金属部11に張出部11c’が形成される。
また、本発明は、半導体素子14と、半導体素子搭載部11a及び/又は電極部11bとなる金属部11とを備え、金属部11は張出部11cが形成されており、金属部11への半導体素子14の搭載及び電気的接続がなされ、封止材19によって封止された半導体装置であって、張出部11cは、金属部11の軸方向と直交する方向に平行な下面と、金属部11の上面に連続して形成される上面と、該下面と上面の間に形成される側面とを有するものである。
本発明によれば、張出部11cで封止材からの抜けに対する十分な強度を得られる必要最小限の張出し量を確保しつつ、隣り合う張出部11c同士があらかじめ設定された適切な間隔をなす状態に調整できることから、母型基板10上における金属部11の配置間隔を従来に比べて小さくすることができ、半導体装置用基板1上で形成される半導体装置の一層の小型化が図れると共に、半導体装置用基板1上での半導体装置の形成密度を高められ、半導体装置の製造を効率化できる。そして、係る張出部11cは、第一レジスト層12及び第二レジスト層16を所望の形状に形成することにより、容易に得ることができる。
本発明の第1の実施形態に係る半導体装置用基板の部分拡大図である。 本発明の第1の実施形態に係る半導体装置用基板の断面図である。 本発明の第1の実施形態に係る半導体装置用基板における金属部の説明図である。 本発明の第1の実施形態に係る半導体装置の説明図である。 本発明の第1の実施形態に係る半導体装置用基板の製造方法における工程説明図である。 本発明の第1の実施形態に係る半導体装置用基板の製造方法における工程説明図である。 本発明の第1の実施形態に係る半導体装置用基板における金属部の状態説明図である。 本発明の第1の実施形態に係る半導体装置の製造方法における工程説明図である。 本発明の他実施形態に係る半導体装置用基板における金属部の説明図である。 本発明の他実施形態に係る半導体装置の説明図である。 本発明の他実施形態に係る半導体装置用基板の製造方法における工程説明図である。 本発明の他実施形態に係る半導体装置用基板の説明図である。 従来の半導体装置用基板を示す断面図である。
(第1実施形態)
以下、本発明の第1の実施形態に係る半導体装置用基板を図1ないし図3に基づいて説明する。前記各図に示すように、本実施形態に係る半導体装置用基板1は、導電性を有する材質からなる母型基板10と、この母型基板10上に複数組形成され、本半導体装置用基板1を用いて製造される半導体装置70の半導体素子搭載部11a又は電極部11bとなる金属部11とを備える構成であり、金属部11表面にはメッキにより表面金属層13が形成されている。
図2は、半導体装置用基板の概略構成を示すものであり、図3は、金属部11の構成を模式的に示すものであって、図3(A)は上面図、図3(B)は断面図、図3(C)は下面図、図3(D)は斜視図である。図3に示すように、金属部11の周縁、好ましくは上端周縁には張出部11cが設けられており、この張出部11cは、金属部11の軸方向と直交する方向に平行な下面Aと、金属部11の上面Dに連続して形成される上面Cと、該下面と上面の間に形成される側面Bとを有するものである。金属部11及び張出部11cは、上面視で円形状に形成されている。なお、図3において、金属部11の上面Dと張出部11cの上面Cとの境に線が描画されているが、これは金属部11の上面Dと張出部11cの上面Cの領域を明確に示すためであり、実際は、金属部11の上面Dと張出部11cの上面Cとは境のない連続する面である。
また、張出部11cの上面Cは、曲面となっている。具体的には、張出部11cの上面Cは、金属部11の上面Dから張出部11cの側面Bに連続形成された曲面となっている。なお、金属部11の表面(上面D、側面、下面)及び張出部11cの表面(上面C、側面B、下面A)は凸面であっても凹面であっても良い。
ここで、金属部11(半導体素子搭載部11a、電極部11b)と張出部11cの寸法について説明すると、図3(B)に示すように、金属部11の幅寸法W1は50μm以上、金属部11の高さ寸法H1は20〜100μm、張出部11cの幅寸法W2は5μm以上、張出部11cの高さ(厚さ)寸法H2は5〜50μmの範囲が好ましい。また、張出部11cの幅寸法(張出し長さ)W2と張出部11cの高さ寸法H2は、W2≦H2の関係を満たすことが好ましい。これにより、張出部11cとしての強度を確保しつつ、金属部11の配置間隔を小さくすることができる。このような金属部11及び張出部11cの外形寸法は、後述する第一レジスト層12及び第二レジスト層16を所望の形状に形成することで容易に設定することができる。なお、本実施形態では、金属部11として、半導体素子搭載部11aの幅寸法W1を500μm、電極部11bの幅寸法W1を250μm、金属部11の高さ寸法H1を70μm、張出部11cの幅寸法W2を20μm、張出部11cの高さ(厚さ)寸法H2を30μmに設定している。
係る半導体装置用基板1を用いて製造される半導体装置70は、図4に示すように、半導体装置用基板1から得られる金属部11及び表面金属層13に加えて、金属部11のうち半導体素子搭載部11aに搭載される半導体素子14と、この半導体素子14と金属部11のうちの電極部11bとを電気的に接続するワイヤ15と、半導体素子14やワイヤ15を含む金属部11の表面側を覆って封止する封止材19とを備える構成である。
この半導体装置70は、その底部において、金属部11の裏面が電極や放熱パッド等として封止材19から露出した状態となっている(図4(B)参照)。また、この露出する金属部11の裏面側と、装置外装の一部として現れる封止材19の裏面側とが略同一平面上に位置する構成である。半導体装置70における底部以外の各面は、装置外装をなす封止材19のみがそれぞれ現れた状態となっている。なお、これに限らず、半導体装置70における上部を除く各面(正面、背面、左右側面、底面 )に、金属部11の一部(金属部11の側部)が露出されていても良い。
半導体装置用基板1は、母型基板10上に金属部11の非配置部分に対応する第一レジスト層12を形成するのに続いて、金属部11の上部形状(張出部11cの張出し量)を調整制御する第二レジスト層16を形成し、その後、メッキで金属部11を形成して、第一レジスト層12及び第二レジスト層16を除去することで製造されるものである。表面金属層13は、金属部11の形成に続いて、張出部11c表面を含む金属部11表面にメッキすることで形成できる。ここで、表面金属層13を張出部11の上面Cに形成することで、表面金属層13の厚み分、張出部11cの側面Bに現れるが、表面金属層13を張出部11cの側面B全面に形成するようにしても良い。これにより、張出部11cとしての強度と金属部11の配置間隔を確保しながら、ワイヤ15との接合性に優れる領域をより拡げることができる。また、表面金属層13を張出部11cの側面B全面に形成すれば、表面金属層13の厚み分、張出部11cの下面Aに現れることになる。このように、表面金属層13は、張出部11の上面Cだけでなく、張出部11の側面B及び下面Aの一部または全面に形成しても良い。
また、この半導体装置用基板1を用いた半導体装置の製造の際は、この半導体装置用基板1に対し、金属部11表面側への半導体素子14の搭載及び配線、封止材19による封止がなされた後、半導体装置部分(封止材による封止部分)から母型基板10を除去して半導体装置70を得る仕組みである。
母型基板10は、厚さ約0.1mmのステンレス(SUS430等)やアルミニウム、銅等の導電性の金属板で形成され、半導体装置の製造工程で除去されるまで、半導体装置用基板1の要部をなすものであり、半導体装置用基板製造工程の各段階で、表面側に第一レジスト層12、第二レジスト層16、金属部11が形成され、また裏面側にレジスト層18が配設される。金属部11の形成の際には、この母型基板10を介した通電がなされることで、母型基板10表面の第一レジスト層12及び第二レジスト層16に覆われない通電可能な部分に電解メッキで金属部11が形成されることとなる。また、表面金属層13も電解メッキで形成する場合には、母型基板10を介して通電がなされる。
金属部11は、電解メッキに適したニッケルや銅、又はニッケル−コバルト等のニッケル合金からなり、母型基板10上の第一レジスト層12のない部分に、電解メッキで形成される構成である。半導体装置用基板1において、金属部11は、母型基板10表面で、半導体素子搭載部11aとその近傍に配置される電極部11bの組み合わせを一つの単位として、この組み合わせを製造する半導体装置の数だけ多数整列状態で並べられた形態で形成されることとなる。
この金属部11は、第一レジスト層12の厚さを越える厚さ(例えば、厚さ約20〜100μm)で、且つ上端周縁には第二レジスト層16側に向かって張出した略庇状の張出部11cを有する形状として形成される。張出部11cは、電解メッキの際、金属部11を第一レジスト層12の厚さまで形成した後も電解メッキを継続することで、金属部11の成長を厚さ方向(金属部11の軸方向)に加えて第二レジスト層16に向かう方向(金属部11の軸方向に直交する方向)にも進行させることで、第一レジスト層12を越えた金属部11上端部から第二レジスト層16側へ張出した形状として得られるものである。ここで、電解メッキによる金属部11の第二レジスト層16に向かう方向への成長は、第二レジスト層16が存在することで、係る方向へそれ以上成長することを規制でき、金属部11間の間隔を一定にすることができる。なお、この張出部11cは、封止材19による封止に伴って、封止材19で挟まれて固定された状態となる。
この他、金属部11のうち、半導体素子搭載部11aには、半導体装置製造の際に半導体素子14を挿入して搭載可能な凹部を設けることができる。この凹部に半導体素子14が挿入配設されると、その凹部の深さの分、従来のように半導体素子搭載部の上面に搭載される場合と比べて、半導体素子14の配設位置を下げることができる。この凹部は、凹部の下側に半導体素子搭載部11aが必要な強度を維持する厚さを十分確保可能な程度の深さとされる。また、電極部11bにも凹部を設けることができる。この凹部に封止材19が封止されると、その凹部の分、電極部上面と半導体装置の封止材とが広く接触することとなり、半導体装置における電極部の支持強度が向上し、耐久性を高めることができる。また、半導体装置の実装上の必要等から、電極部を底部だけでなく側面にも露出させる構造を採用する場合に、電極部11bに凹部を設け、この凹部を切断して切り分けることで、その凹部の深さの分、切断位置が下がり、切断加工における金属の切断量を減らすことができ、切断に伴う切断加工用装置の負担を減らし、刃部の劣化を抑えられる。なお、凹部の形状は有底に限らず、貫通形成されたものであっても良い。
金属部11は、大部分を電解メッキに適したニッケルやニッケル合金等で形成されるが、金属部11の裏面側には、半導体装置実装時のハンダ付けを適切に行えるようにするために、ニッケル等の主材質部よりハンダぬれ性の良好な金属、例えば、金、錫、パラジウム、ハンダ等の薄膜11dが配設される構成である(図6(B)参照)。この薄膜11dの厚さは0.01〜1μm程度とするのが好ましい。また、薄膜11dには、母型基板10のエッチング除去の際に、エッチング液による金属部11の侵食劣化を防ぐ機能を与えることもでき、その場合、金や銀、錫などの薄膜を配設するのが好ましい。なお、この金属部11裏面側の薄膜形成は、電解メッキで金属部11主材質部を形成する前に限られるものではなく、半導体装置70の完成後、メッキにより金属部11の露出した裏面側に薄膜11dを形成するようにしてもかまわない。
表面金属層13は、配線用のワイヤ15をなす金線等との接合性に優れる金属、例えば、金や銀等からなるメッキ膜として形成される。この表面金属層13は、母型基板10ごとのメッキ浴により金属部11及び張出部11cの表面に所定の厚さ、例えば、金メッキの場合は約0.1〜1μm、銀メッキの場合は約1〜10μmの厚さのメッキとして形成される。この表面金属層13のメッキの際、母型基板10の裏面側はレジスト層18で覆われていることから、メッキの付着等は生じない(図6(D)参照)。このように、金属部11の上面Dと張出部11cの上面Cに表面金属層13を形成することで、表面金属層13の厚み分、張出部11cの側面Bとして現れることになるので、ワイヤ15との接合性に優れる表面金属層13の表面積を大きくすることができる。なお、この表面金属層13へのメッキに際しては、金属部11のメッキの場合とはメッキ液を異ならせるなど、メッキの金属に対応するメッキ液を使用することとなる。
この表面金属層13をメッキ形成する際、メッキが付着しにくい場合、表面金属層13のメッキの前にあらかじめ金属部11表面に下地メッキ(銅ストライクメッキ、銀ストライクメッキ、又は金ストライクメッキ)を行い、表面金属層13の金属部11への密着性を高めることが望ましい。
次に、本実施形態に係る半導体装置用基板の製造方法及び半導体装置用基板を用いた半導体装置の製造方法について説明する。
半導体装置用基板の製造方法としては、母型基板10の表裏にレジスト層12、18をそれぞれ形成する工程と、さらに第一レジスト層12の上側で、張出部11cとして形成される金属部11の形成を抑えたい位置に対応させて、第二レジスト層16を形成する工程と、母型基板10表面の第一レジスト層12及び第二レジスト層16で覆われていない部分に金属部11を所定厚さまで形成する工程と、金属部11の表面に表面金属層13を形成する工程と、母型基板10表面側の第一レジスト層12、第二レジスト層16、及び裏面側のレジスト層18をそれぞれ除去する工程とを含むものであるといえる。以下にこれらの半導体装置用基板製造の各工程について具体的に説明する。
はじめに、母型基板10上に金属部11をメッキ形成するために、金属部11の配置部分を露出(金属部11の非配置部分に対応)するように母型基板10に第一レジスト層12を形成する。具体的には、母型基板10の表面側に、感光性レジスト12aを、形成する金属部11に対応する所定厚さ(例えば約50μm)となるようにして形成する(図5(A)参照)。感光性レジスト12aに対しては、金属部11の配置位置に対応する所定パターンのマスクフィルムを載せた状態で、紫外線照射による露光での硬化、非照射部分のレジストを除去する現像等の処理を行い、金属部11の非配置部分に対応する開口パターンを有する第一レジスト層12を形成する(図5(B)参照)。また、母型基板10の裏面側にも、感光性レジストを表面側同様に形成し、そのまま全面に対する露光等の処理を経て、裏面全面にわたりレジスト層18を形成する。
続いて、第二レジスト層16を形成する工程では、最初に形成された第一レジスト層12の上に、金属部11の形成を抑えたい範囲に対応させて第二レジスト層16を配設する。具体的には、母型基板10と第一レジスト層12の表面側に、感光性レジスト16aを、所定厚さ(例えば約40μm)となるようにして密着配設する(図5(C)参照)。この感光性レジスト16aに対し、張出部11cの形成を抑えたい位置に対応する所定パターンのマスクフィルムを載せた状態で、紫外線照射による露光での硬化、非照射部分のレジスト剤を除去する現像等の処理を行い、金属部11を形成させない箇所に対応する開口パターンを有する第二レジスト層16を形成する(図6(A)参照)。この第二レジスト層16の存在により、金属部11をメッキ形成する際に、張出部11cの張出量を規制することができる。なお、第一レジスト層12の所定パターンの開口内面と、第二レジスト層16の所定パターンの開口内面との間には段差部20が形成されており(図6(A)参照)、この段差部20の幅寸法を設定することで、所望の張出量とすることができる。段差部20の幅寸法は、5μm以上が好ましく、本実施形態では、20μmとしている。段差部20の幅寸法が5μm未満であると、十分な張出量とならず、張出部11cとしての効果が得られにくい。
第二レジスト層16を形成したら、母型基板10表面の第一レジスト層12並びに第二レジスト層16で覆われていない露出領域に対し、めっき前処理(酸浸漬、陰極電解、化学エッチング、ストライクメッキなど)を行う。その後、この露出領域にメッキ等によりハンダぬれ性改善用の金の薄膜11dを、例えば0.01〜1μm厚で形成する(図6(B)参照)。そして、この薄膜11d上に、電解メッキによりニッケルを積層して金属部11を形成する(図6(C)参照)。
この金属部11の形成工程で、金属部11は、第一レジスト層12の厚さを越える一方、第二レジスト層16の上面を越えない所定厚さ(例えば、厚さ約60μm)として形成され、第一レジスト層12寄りの金属部11上端周縁には、第一レジスト層12側に張出した略庇状の張出部11cが、第二レジスト層16の側面に接する部位を伴いつつ形成される(図6(C)参照)。この張出部11cの形成範囲は、金属部11が形成されないように配置された第二レジスト層16で規制されることから、張出部11cの張出し量はあらかじめ設定されたものとなる。また、金属部11は、母型基板10表面において、半導体素子搭載部11aとその近傍に複数配置される電極部11bの組合せを一つの単位として、製造する半導体装置の数だけ前記組合せが多数整列状態で並べられた形態で形成されることとなる。
金属部11を所定厚さまで形成した後は、金属部11の表面に、表面金属層13を所定の厚さ、例えば銀メッキの場合、厚さ約1〜10μmとなるように形成する(図6(D)参照)。メッキ浴に用いられるメッキ液に対し、第一レジスト層12及び第二レジスト層16は十分な耐性を有しているため、変質等が生じることはなく、レジスト層としての機能を維持し、金属部11等必要箇所以外へのメッキ付着を防ぐことができる。また、この表面金属層13のメッキの際、母型基板10の裏面側はレジスト層18で覆われていることから、メッキの付着はない。
表面金属層13形成後、母型基板10表面側の第一レジスト層12、第二レジスト層16、及び裏面側のレジスト層18を所定の除去剤で溶解させてそれぞれ除去すると、図2に示す半導体装置用基板1が完成する。
このように、金属部11が第一レジスト層12の厚さを越えて形成されることで、第一レジスト層12寄りの金属部11の上端周縁には第一レジスト層12側に張出した略庇状の張出部11cが形成される(図6(C)参照)。この時、第一レジスト層12上に第二レジスト層16が配設されていることで、張出部11cは、その形成範囲を第二レジスト層16で規制され、第二レジスト層16の側面に接する部位を伴いつつ形成される。結果として、張出部11cの張出し量は、あらかじめ設定された第二レジスト層16の配置に基づいた所定量に管理されることとなる。この場合、母型基板10上で隣り合う金属部11のそれぞれが上部に張出部11cを備えつつ、これら張出部11c同士があらかじめ設定された適切な間隔をなす状態に調整できることから、母型基板10上における金属部の配置間隔を従来に比べて小さくすることができる。すなわち、従来の工程では金属部の張出部の張出し量を厳密に管理できないため、張出部同士の間隔が後のレジスト除去を妨げる狭小なものとならないように金属部11の配置間隔を広めにとる必要があったのに対し、本実施形態では、張出部11cの張出し量を第二レジスト層16の配置で調整できることから、金属部11の配置間隔を詰めた場合でも、張出部11cの張出し量をレジスト除去が問題なく行える程度に抑えて、隣り合う金属部11の最小間隔を適切な量とすることができる。また、半導体装置(封止材19)の側面と対向位置関係にある金属部11において、張出部としての張出し量を調整することで、封止材19から金属部11がはみ出すことを防止できる。なお、金属部11の配置間隔は、張出部11cで抜けに対する十分な強度を得られる必要最小限の張出し量を確保でき、且つ金属部11間に第一レジスト層12の除去剤が到達して第一レジスト層12が適切に除去できる状態が維持される範囲で、小さくすることができる(図7参照)。そして、張出部11cの側面Bを金属部11の軸方向と平行とすることで、金属部11の配置間隔をより正確かつ適切なものとすることができる。これにより、半導体装置用基板1上で形成される半導体装置の一層の小型化が図れると共に、半導体装置用基板1上での半導体装置の形成密度を高められ、半導体装置の製造を効率化できる。
また、母型基板10上に第一レジスト層12を形成する工程に続いて、第二レジスト層16を形成し、その後に金属部11を形成するようにすることで、第一レジスト層12上側に達する金属部11(張出部11c)の形成範囲を制御できることに加え、各レジスト層12・16を先にまとめて形成し、金属部11の形成を一工程(1回のメッキ)で行うことができ、生産効率の向上が図れることとなる。なお、上記説明では、第一レジスト層12及び第二レジスト層16を形成するにあたり、第一レジスト層12を形成してから第二レジスト層16を形成しているが、第一レジスト層12を形成する工程において、感光性レジスト12aに対して所定パターンで露光後、現像を行わずに、引き続き感光性レジスト12a上に感光性レジスト16aを形成し、感光性レジスト16aに対して所定パターンで露光した後に、感光性レジスト12a及び感光性レジスト16a(未露光部)を併せて現像するようにしても良い。この場合、感光性レジスト16a(第二レジスト層16)は、母型基板10の一面に形成した感光性レジスト12a上に形成するので、感光性レジスト16aの形成が容易になるとともに、現像処理を1回で済ませることができる。さらに、感光性レジスト12aと感光性レジスト16aとで露光感度が異なるものを使用して形成することもでき、例えば、母型基板10上に感光性レジスト12aと、感光性レジスト12aよりも露光感度が低い感光性レジスト16aとを順に積層すれば、1回の露光・現像処理より、図6(A)に示す、第一レジスト層12上に第二レジスト層16を形成した状態を得ることができる。また、感光性レジスト12a及び感光性レジスト16aに対する露光は、所定パターンが形成されたマスクを用いて行っているが、直描露光装置を用いて直接露光するようにしても良い。
続いて、得られた半導体装置用基板1を用いた半導体装置の製造方法について説明すると、まず、半導体装置用基板1における金属部11のうち半導体素子搭載部11aに、接着剤を介在させた上で半導体素子14を搭載し、接着固定状態とし、さらに、半導体素子14表面の電極と、これに対応する各電極部11bとを、金線等のワイヤ15によって接合し、半導体素子14と各電極部11bとを電気的接続状態とする(図8(A)参照)。この配線による電気的接続は、超音波ボンディング装置等により実施される。電極部11bの表面には表面金属層13が形成されているため、ワイヤ15との接合を確実なものとすることができ、接続の信頼性を高められる。この半導体素子14は、微細な電子回路が形成されたいわゆるチップである。なお、接着材としては、固体状、粘体状、液体状のものがあり、例えば、銀ペースト、樹脂ペースト、ダイアタッチフィルムが挙げられる。また、半導体素子14と電極部11bとの電気的接続をワイヤボンディング方式で行っているが、フリップチップ方式で行ってもよい。
半導体素子14と各電極部11bとの接続が完了したら、母型基板10の表面側における金属部11等のある半導体装置となる範囲を、物理的強度の高い熱硬化性エポキシ樹脂等の封止材19で封止し、半導体素子14やワイヤ15を外部から隔離した保護状態とする(図8(B)参照)。詳細には、母型基板10の表面側を上型となるモールド金型に装着し、母型基板10に下型の役割を担わせつつ、モールド金型内に封止材19となる硬化前のエポキシ樹脂を圧入するという過程で封止が実行され、母型基板10上では、一つの半導体装置となる半導体素子搭載部11aと複数の電極部11bとの組合せが多数整列状態のままで一様に封止され、半導体装置が多数つながった状態で現れることとなる。なお、半導体素子14がLED等の発光素子の場合は、透光性の材質が用いられる。
この多数つながった状態の半導体装置が得られたら、母型基板10を除去し、各半導体装置の底部に金属部11の裏面側が露出した状態を得る(図8(C)参照)。ステンレス材製である母型基板10の除去には、半導体装置側から母型基板10を物理的に引き剥がして除去する方法を用いる。母型基板10として強度及び剥離性に優れるステンレス材を用いることで、半導体装置側から母型基板10を引き剥がして速やかに分離除去することができる。この時、封止材19を十分な物理的強度を有するものとすることで、母型基板10を引き剥がし除去する場合にも、割れ等の破損もなく金属部11との一体化状態を維持することができる。
この他、母型基板10が他の金属材、例えば、銅材である場合には、母型基板10を除去する方法として、母型基板10をエッチング液に浸漬して溶解させる方法を用いることもできる。このエッチングの場合、母型基板10は溶解するが金属部11や表面金属層13の材質が冒されないような選択エッチング性を有するエッチング液を用いることとなる。溶解させて除去する場合では、半導体装置側に過大な力が加わらないため、母型基板10の除去に伴って悪影響が生じる確率を小さくできる。
母型基板10を除去された半導体装置の底部では、露出する金属部11の裏面側と、封止材19の裏面側とが略同一平面上に位置する状態となっている。母型基板10の除去後、多数つながった状態の半導体装置を一つ一つ切り離せば、半導体装置70としての完成となる。
得られた半導体装置70内部において、金属部11の上端周縁を張出部11cとして略庇状に張り出し形成し、封止材19による封止状態で、この張出部11cが硬化した封止材19に囲まれて固定されていることから、樹脂同士で密着し強固に一体化した封止材19に張出部11cが食込んで、金属部11に加わる外力に対する抵抗体の役割を果すこととなり、母型基板10にステンレス材等を用い、半導体装置側から母型基板10を物理的に引き剥がして除去する場合など、金属部11裏面側に装置外装から引離そうとする外力が加わっても、張出部11cが金属部11の移動を妨げ、金属部11の他部分に対するずれ等をなくすことができ、製造時における歩留りを向上させられると共に、半導体装置としての強度を高められ、使用時の耐久性や半導体装置動作の信頼性も高められる。
第一レジスト層12、第二レジスト層16、及びレジスト層18は、金属部11のメッキや表面金属層13のメッキで使用するメッキ液に対する耐溶解性を備えた絶縁性材で形成されている。また、第一レジスト層12、第二レジスト層16、及びレジスト層18は、例えば、アルカリ現像タイプの感光性フィルムレジストを熱圧着等により配設し、露光や現像等の各処理を経て、形成することができる。なお、この第一レジスト層12、第二レジスト層16、及びレジスト層18については、上記した感光性レジストに限られるものではなく、メッキ液に対し変質せず強度の高い塗膜が得られる塗料を、母型基板10上における金属部11の非配置部分や張出部11cの形成を規制したい位置に、電着塗装等により必要な塗膜厚さとなるように塗装して形成することもできる。
また、上記実施形態では、金属部11は円柱状としているが、これに限らず、図9に示す四角柱状、その他にも三角柱状など種々の形状であっても良い。また、金属部11の下部分(第一レジスト層12の厚さ内に形成される部分)の外形と金属部11の上部分及び張出部11c(第二レジスト層16の厚さ内に形成される部分)の外形との形状を異ならせても良く、例えば、金属部11の下部分を四角柱状に、金属部11の上部分及び張出部11cを円柱状に形成することができる。係る形状は、第一レジスト層12における開口パターンを四角状に形成し、第二レジスト層16における開口パターンを円状に形成することで得られる。このように、金属部11及び張出部11cの形状は、第一レジスト層12及び第二レジスト層16の開口パターンを所望の形状にすることで自由に設定することができる。
また、張出部11cの張出し量を規制するために第一レジスト層12上に形成している第二レジスト層16は部分的に形成しても良い。これは、金属部11(半導体素子搭載部11a)上に半導体素子14を搭載する際に使用する接着剤(ペースト)が金属部11(半導体素子搭載部11a)表面から落ちないようにするために、金属部11(半導体素子搭載部11a)表面の面積をできるだけ大きく確保することが求められているが、半導体装置としての形状・寸法及び半導体装置の底部(封止材19の裏面)から外部電極や放熱パッドなどとして露出する金属部11の裏面の位置・形状・寸法は仕様として決まっているため、金属部11の表面の形状・寸法を金属部11の裏面の形状・寸法と同じにしてしまうと、金属部11の表面積は小さいものとなってしまう。そこで、張出部として側面Bを有するものと有さないものが混在する構成、具体的には、図10に示すように、半導体装置(封止材19)の側面と対向位置関係にある張出部11cのみが側面Bを有する構成とすることにより、金属部11の表面積を大きく確保することができる。係る構成は、第二レジスト層16を部分的に形成すること、つまり、金属部11cにおいて、半導体装置(封止材19)の側面と対向する側では張出部11cの張出し量を規制し、金属部11と隣接する側では張出部11cの張出し量を規制しないようにしている。以下に、係る構成の半導体装置用基板の製造方法を図11に基づいて説明する。
まず、母型基板10の表面側に感光性レジスト12aを形成し、この感光性レジスト12aに対して、露光・現像等の処理を行って第一レジスト層12を形成した後、母型基板10と第一レジスト層12の表面側に感光性レジスト16aを形成する。また、母型基板10の裏面側にもレジスト層18を形成する。ここまでの工程は上記実施形態(図5参照)と同じなので、具体的な説明は省略するが、感光性レジスト12aを20〜40μm(ここでは25μm)の厚さで形成し、感光性レジスト16aを30〜80μm(ここでは45μm)の厚さで形成する。次に、感光性レジスト16aに対して、張出部11cの形成を抑えたい位置に対応する所定パターンのマスクフィルムを載せた状態で、紫外線照射による露光での硬化、非照射部分のレジストを除去する現像等の処理を行い、金属部11を形成させない箇所に対応する開口パターンを有する第二レジスト層16を形成する(図11(A)参照)。この第二レジスト層16の存在により、金属部11をメッキ形成する際に、張出部11cの張出量を規制することができ、ここでは、半導体装置(封止材19)の側面と対向する位置にあたる箇所に第二レジスト層16を形成する。なお、第一レジスト層12の所定パターンの開口内面と、第二レジスト層16の所定パターンの開口内面との間には段差部20が形成され、この段差部20の幅寸法が張出部11cの張出し量となり、段差部20の幅寸法は、5μm以上が好ましい。
第二レジスト層16を形成したら、母型基板10表面の第一レジスト層12並びに第二レジスト層16で覆われていない露出領域に対し、めっき前処理(酸浸漬、陰極電解、化学エッチング、ストライクメッキなど)を行った後、この露出領域に薄膜11dと金属部11とを積層形成する(図11(B)参照)。ここでは、薄膜11dとして金を0.01〜1μm厚でめっき形成し、この薄膜11d上に、金属部11としてニッケルを50〜100μm厚でめっき形成する。この時、金属部11は、第一レジスト層12の厚さを越えて形成され、第二レジスト層16が形成されている領域では、第二レジスト層16の上面を越えない所定厚さ(ここでは60μm)として形成され、第一レジスト層12寄りの金属部11上端周縁には、第一レジスト層12側に張出した略庇状の張出部11cが、第二レジスト層16の側面に接する部位を伴いつつ形成される。なお、第二レジスト層16が形成されている領域と形成されていない領域とでは張出部の形状が異なるものであり、特徴として、第二レジスト層16が形成されている領域では側面Bを有する張出部11cが形成され、第二レジスト層16が形成されていない領域では側面Bを有さない張出部11c’が形成されることとなる。
金属部11を形成した後は、金属部11の表面に、表面金属層13を形成する(図11(C)参照)。ここでは、表面金属層13として銀を1〜10μm厚でめっき形成する。表面金属層13を形成した後、母型基板10表裏の第一レジスト層12、第二レジスト層16、及びレジスト層18を除去することで、半導体装置用基板1が完成する(図11(D)参照)。
こうして得られた半導体装置用基板1を用いた半導体装置の製造方法については、上記実施形態(図8参照)のように、半導体素子搭載部11a上に半導体素子14を搭載し、この半導体素子14の電極と、これに対応する各電極部11bとをワイヤ15によって接合して半導体素子14と各電極部11bとを電気的接続した後、封止材19によって封止し、母型基板10を除去して半導体装置として一つ一つ切り出すことで半導体装置用が完成する。これにより、半導体装置の底部(封止材19の裏面)において、露出する金属部11の裏面が外部電極や放熱パッドとして位置・形状・寸法が仕様として決められていても、金属部11の表面形状を自由に設定でき、金属部11の表面積を大きく確保することができる。
なお、第二レジスト層16の形状(幅寸法)を小さくする(段差部20の幅寸法を大きくする)ことでも、金属部11の表面積を大きくすることはできるが、第二レジスト層16の形状(幅寸法)を小さくし過ぎると、第二レジスト層16の下部に形成されている第一レジスト層12の除去が困難となるおそれがあるので、生産性も考慮すると、図11に示す製造方法が好ましい。また、図10に示す半導体装置及び図11(D)に示す半導体装置用基板では、第二レジスト層16を部分的に形成し、半導体装置(封止材19)の側面と対向する側における張出部11cの張出し量を規制しているが、図12に示すように、金属部11が隣接する側において張出部11cの張出し量を規制するようにしても良い。この場合、金属部11(半導体素子搭載部11aや電極部11b)が隣接する側を規制することで、金属部11の配置間隔を小さくできつつ、金属部11の表面積を大きく確保することができる。
1 半導体装置用基板
10 母型基板
11 金属部
11a 半導体素子搭載部
11b 電極部
11c 張出部
11d 薄膜
12 第一レジスト層
13 表面金属層
14 半導体素子
15 ワイヤ
16 第二レジスト層
18 レジスト層
19 封止材
20 段差部
70 半導体装置

Claims (10)

  1. 母型基板(10)上に半導体素子搭載部(11a)及び/又は電極部(11b)となる金属部(11)を備える半導体装置用基板であって、
    前記金属部(11)の上面の面積は、前記母型基板(10)の表面と接する前記金属部(11)の裏面の面積より大きく形成されていることを特徴とする半導体装置用基板。
  2. 前記金属部(11)の上端には張出部が形成されており、
    前記金属部(11)の軸方向と直交する方向において、少なくとも一方向に前記金属部(11)から張出し形成された前記張出部の張出し量が他方向に前記金属部(11)から張出し形成された前記張出部の張出し量より短く形成されていることを特徴とする請求項1に記載の半導体装置用基板。
  3. 前記金属部(11)の上端には形状が異なる張出部(11c・11c’)が形成されており、
    前記張出部(11c)は、前記金属部(11)の軸方向と直交する方向に平行な下面と、前記金属部(11)の上面に連続して形成される上面と、該下面と上面の間に形成される側面とを有し、
    前記張出部(11c’)は、前記金属部(11)の軸方向と直交する方向に平行な下面と、前記金属部(11)の上面に連続して形成される上面とを有することを特徴とする請求項1または2に記載の半導体装置用基板。
  4. 隣接する前記金属部(11)の対向する側において、前記張出部の張出し量が短く形成されていることを特徴とする請求項1ないし3のいずれかに記載の半導体装置用基板。
  5. 隣接する前記金属部(11)の対向する側を除く位置において、前記張出部の張出し量が短く形成されていることを特徴とする請求項1ないし3のいずれかに記載の半導体装置用基板。
  6. 半導体素子(14)と、半導体素子搭載部(11a)及び/又は電極部(11b)となる金属部(11)とを備え、前記半導体素子(14)と前記金属部(11)とが電気的に接続され、封止材(19)によって封止された半導体装置であって、
    前記金属部(11)の上面の面積は、前記封止材(19)の底面から露出する前記金属部(11)の裏面の面積より大きく形成されていることを特徴とする特徴とする半導体装置。
  7. 前記金属部(11)の上端には張出部が形成されており、
    前記金属部(11)の軸方向と直交する方向において、少なくとも一方向に前記金属部(11)から張出し形成された前記張出部の張出し量が他方向に前記金属部(11)から張出し形成された前記張出部の張出し量より短く形成されていることを特徴とする請求項6に記載の半導体装置。
  8. 前記金属部(11)の上端には形状が異なる張出部(11c・11c’)が形成されており、
    前記張出部(11c)は、前記金属部(11)の軸方向と直交する方向に平行な下面と、前記金属部(11)の上面に連続して形成される上面と、該下面と上面の間に形成される側面とを有し、
    前記張出部(11c’)は、前記金属部(11)の軸方向と直交する方向に平行な下面と、前記金属部(11)の上面に連続して形成される上面とを有することを特徴とする請求項1または2に記載の半導体装置。
  9. 隣接する前記金属部(11)の対向する側において、前記張出部の張出し量が短く形成されていることを特徴とする請求項6ないし8のいずれかに記載の半導体装置。
  10. 前記封止材(19)の側面と対向する側において、前記張出部の張出し量が短く形成されていることを特徴とする請求項6ないし8のいずれかに記載の半導体装置用基板。
JP2019106695A 2014-12-27 2019-06-07 半導体装置用基板および半導体装置 Active JP6838104B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014266803 2014-12-27
JP2014266803 2014-12-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015199424A Division JP6681165B2 (ja) 2014-12-27 2015-10-07 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020174744A Division JP2021005739A (ja) 2014-12-27 2020-10-16 半導体装置用基板及びその製造方法、半導体装置

Publications (3)

Publication Number Publication Date
JP2019169729A true JP2019169729A (ja) 2019-10-03
JP2019169729A5 JP2019169729A5 (ja) 2020-03-26
JP6838104B2 JP6838104B2 (ja) 2021-03-03

Family

ID=56359832

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2015199424A Active JP6681165B2 (ja) 2014-12-27 2015-10-07 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置
JP2019106695A Active JP6838104B2 (ja) 2014-12-27 2019-06-07 半導体装置用基板および半導体装置
JP2020174744A Pending JP2021005739A (ja) 2014-12-27 2020-10-16 半導体装置用基板及びその製造方法、半導体装置
JP2022096196A Active JP7426440B2 (ja) 2014-12-27 2022-06-15 半導体装置用基板および半導体装置
JP2023186256A Pending JP2023181386A (ja) 2014-12-27 2023-10-31 半導体装置用基板および半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015199424A Active JP6681165B2 (ja) 2014-12-27 2015-10-07 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2020174744A Pending JP2021005739A (ja) 2014-12-27 2020-10-16 半導体装置用基板及びその製造方法、半導体装置
JP2022096196A Active JP7426440B2 (ja) 2014-12-27 2022-06-15 半導体装置用基板および半導体装置
JP2023186256A Pending JP2023181386A (ja) 2014-12-27 2023-10-31 半導体装置用基板および半導体装置

Country Status (1)

Country Link
JP (5) JP6681165B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6681165B2 (ja) 2014-12-27 2020-04-15 マクセルホールディングス株式会社 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置
JP7021635B2 (ja) 2016-06-28 2022-02-17 コニカミノルタ株式会社 看介護項目入力装置、看介護項目入力方法及び看介護項目管理システム
JP2018085487A (ja) * 2016-11-25 2018-05-31 マクセルホールディングス株式会社 半導体装置の製造方法および半導体装置
JP7323116B2 (ja) * 2018-12-11 2023-08-08 株式会社Ssテクノ 半導体パッケージの製造方法および半導体パッケージ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124421A (ja) * 2001-10-15 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2006210807A (ja) * 2005-01-31 2006-08-10 Mitsui High Tec Inc 半導体装置の製造方法
WO2013037183A1 (en) * 2011-09-13 2013-03-21 Jiangsu Changjiang Electronics Technology Co. Ltd Sequentially etched and plated lead frame structure with island prepacked molding compound and manufacturing method thereof
JP2014183172A (ja) * 2013-03-19 2014-09-29 Sh Materials Co Ltd 半導体素子搭載用基板の製造方法
JP2014225643A (ja) * 2013-04-16 2014-12-04 ローム株式会社 半導体装置
JP2016127261A (ja) * 2014-12-27 2016-07-11 日立マクセル株式会社 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3626075B2 (ja) * 2000-06-20 2005-03-02 九州日立マクセル株式会社 半導体装置の製造方法
JP2002289739A (ja) * 2001-03-23 2002-10-04 Dainippon Printing Co Ltd 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法
JP2004214265A (ja) * 2002-12-27 2004-07-29 Kyushu Hitachi Maxell Ltd 半導体装置および半導体装置の製造方法
JP3897704B2 (ja) * 2003-01-16 2007-03-28 松下電器産業株式会社 リードフレーム
JP2006148003A (ja) * 2004-11-24 2006-06-08 Toshiba Corp 半導体装置の製造方法及び半導体装置
US7579137B2 (en) * 2005-12-24 2009-08-25 International Business Machines Corporation Method for fabricating dual damascene structures
US8089159B1 (en) * 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US20090114345A1 (en) * 2007-11-07 2009-05-07 Sumitomo Metal Mining Co., Ltd. Method for manufacturing a substrate for mounting a semiconductor element
JP2009135417A (ja) * 2007-11-07 2009-06-18 Sumitomo Metal Mining Co Ltd 半導体素子搭載用基板の製造方法
JP4984253B2 (ja) * 2007-12-25 2012-07-25 大日本印刷株式会社 半導体装置の製造方法および半導体装置用基板の製造方法
US8917521B2 (en) * 2010-04-28 2014-12-23 Advanpack Solutions Pte Ltd. Etch-back type semiconductor package, substrate and manufacturing method thereof
JP2012243840A (ja) * 2011-05-17 2012-12-10 Renesas Electronics Corp 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124421A (ja) * 2001-10-15 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2006210807A (ja) * 2005-01-31 2006-08-10 Mitsui High Tec Inc 半導体装置の製造方法
WO2013037183A1 (en) * 2011-09-13 2013-03-21 Jiangsu Changjiang Electronics Technology Co. Ltd Sequentially etched and plated lead frame structure with island prepacked molding compound and manufacturing method thereof
JP2014183172A (ja) * 2013-03-19 2014-09-29 Sh Materials Co Ltd 半導体素子搭載用基板の製造方法
JP2014225643A (ja) * 2013-04-16 2014-12-04 ローム株式会社 半導体装置
JP2016127261A (ja) * 2014-12-27 2016-07-11 日立マクセル株式会社 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置

Also Published As

Publication number Publication date
JP7426440B2 (ja) 2024-02-01
JP2021005739A (ja) 2021-01-14
JP6838104B2 (ja) 2021-03-03
JP2016127261A (ja) 2016-07-11
JP2023181386A (ja) 2023-12-21
JP2022120854A (ja) 2022-08-18
JP6681165B2 (ja) 2020-04-15

Similar Documents

Publication Publication Date Title
JP2019169729A (ja) 半導体装置用基板および半導体装置
TW201021186A (en) Lead frame board, method of forming the same, and semiconductor device
JP2015185619A (ja) 半導体装置用基板、当該基板の製造方法、半導体装置、及び半導体装置の製造方法
JP2023164634A (ja) 半導体装置用基板とその製造方法、および半導体装置
JP6524533B2 (ja) 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法
JP6626639B2 (ja) 半導体装置用基板の製造方法
JP2012182207A (ja) Led素子用リードフレームおよびその製造方法
JP2017188604A (ja) リードフレーム及び半導体装置、並びにそれらの製造方法
JP3993218B2 (ja) 半導体装置の製造方法
JP7339231B2 (ja) 半導体装置用基板、半導体装置
JP6644978B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP7256303B2 (ja) 半導体装置用基板および半導体装置
JP6806436B2 (ja) 半導体装置用基板とその製造方法、および半導体装置
JP6579666B2 (ja) 半導体装置用基板、当該基板の製造方法、及び半導体装置
JP6579667B2 (ja) 半導体装置用基板の製造方法、及び半導体装置の製造方法
JP6913993B2 (ja) 半導体装置用基板、半導体装置の製造方法
JP7011685B2 (ja) 半導体装置
JP2014022582A (ja) 半導体装置の製造方法、及び半導体装置
JP2023060010A (ja) 半導体装置用基板及び半導体装置
JP2022189979A (ja) 半導体装置用基板、半導体装置
JP6889531B2 (ja) 半導体装置用基板およびその製造方法、半導体装置の製造方法
JP2020004991A (ja) 半導体装置用基板及びその製造方法、半導体装置
JP6460407B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP2019161238A (ja) 半導体装置用基板およびその製造方法、半導体装置
JP2012084938A (ja) 半導体装置製造用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210210

R150 Certificate of patent or registration of utility model

Ref document number: 6838104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250