JP2003031734A - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法

Info

Publication number
JP2003031734A
JP2003031734A JP2001220483A JP2001220483A JP2003031734A JP 2003031734 A JP2003031734 A JP 2003031734A JP 2001220483 A JP2001220483 A JP 2001220483A JP 2001220483 A JP2001220483 A JP 2001220483A JP 2003031734 A JP2003031734 A JP 2003031734A
Authority
JP
Japan
Prior art keywords
circuit device
insulating resin
conductive
circuit
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001220483A
Other languages
English (en)
Inventor
Yoshiyuki Kobayashi
義幸 小林
Noriaki Sakamoto
則明 坂本
Yukitsugu Takahashi
幸嗣 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001220483A priority Critical patent/JP2003031734A/ja
Publication of JP2003031734A publication Critical patent/JP2003031734A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

(57)【要約】 【課題】 導電箔に設けられた分離溝を変形させること
により、絶縁性樹脂と導電箔の接合を強固にし、絶縁性
樹脂が導電箔から剥がれないようにする。 【解決手段】 プレス機やローラ等を用いて導電箔６０
に押圧力を加えることによって、分離溝６１を変形させ
る。このことにより分離溝６１の側面が湾曲する。モー
ルドの工程で、この変形した分離溝６１に絶縁性樹脂を
充填すると、絶縁性樹脂と導電箔６０の結合が強固にな
り、絶縁性樹脂が導電箔から剥がれることが無い。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路装置およびそ
の製造方法に関し、特に支持基板を不要にした薄型の回
路装置およびその製造方法に関するものである。
【０００２】
【従来の技術】従来、電子機器にセットされる回路装置
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
【０００３】例えば、回路装置として半導体装置を例に
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置は、図１１のように、プ
リント基板ＰＳに実装される。
【０００４】またこのパッケージ型半導体装置は、半導
体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の
側部から外部接続用のリード端子４が導出されたもので
ある。
【０００５】しかしこのパッケージ型半導体装置１は、
リード端子４が樹脂層３から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
【０００６】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
【０００７】図１２は、支持基板としてガラスエポキシ
基板５を採用した、チップサイズよりも若干大きいＣＳ
Ｐ６を示すものである。ここではガラスエポキシ基板５
にトランジスタチップＴが実装されたものとして説明し
ていく。
【０００８】このガラスエポキシ基板５の表面には、第
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９には前記ベアのトランジスタチップＴが
固着され、トランジスタのエミッタ電極と第１の電極７
が金属細線１２を介して接続され、トランジスタのベー
ス電極と第２の電極８が金属細線１２を介して接続され
ている。更にトランジスタチップＴを覆うようにガラス
エポキシ基板５に樹脂層１３が設けられている。
【０００９】前記ＣＳＰ６は、ガラスエポキシ基板５を
採用するが、ウェハスケールＣＳＰと違い、チップＴか
ら外部接続用の裏面電極１０、１１までの延在構造が簡
単であり、安価に製造できるメリットを有する。
【００１０】また前記ＣＳＰ６は、図１１のように、プ
リント基板ＰＳに実装される。プリント基板ＰＳには、
電気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。
【００１１】そしてこのプリント基板で構成された回路
は、色々なセットの中に取り付けられる。
【００１２】つぎに、このＣＳＰの製造方法を図１３お
よび図１４を参照しながら説明する。
【００１３】まず基材（支持基板）としてガラスエポキ
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔２０、２１を圧着する。（以上図１３（Ａ）を参
照） 続いて、第１の電極７，第２の電極８、ダイパッド９、
第１の裏面電極１０および第２の裏面電極１１対応する
Ｃｕ箔２０、２１に耐エッチング性のレジスト２２を被
覆し、Ｃｕ箔２０、２１をパターニングする。尚、パタ
ーニングは、表と裏で別々にしても良い。（以上図１３
（Ｂ）を参照） 続いて、ドリルやレーザを利用してスルーホールＴＨの
ための孔を前記ガラスエポキシ基板に形成し、この孔に
メッキを施し、スルーホールＴＨを形成する。このスル
ーホールＴＨにより第１の電極７と第１の裏面電極１
０、第２の電極８と第２の裏面電極１０が電気的に接続
される。（以上図１３（Ｃ）を参照） 更に、図面では省略をしたが、ボンデイングポストと成
る第１の電極７，第２の電極８にＡｕメッキを施すと共
に、ダイボンディングポストとなるダイパッド９にＡｕ
メッキを施し、トランジスタチップＴをダイボンディン
グする。
【００１４】最後に、トランジスタチップＴのエミッタ
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８を金属細線１２を介して接続し、樹脂
層１３で被覆している。（以上図１３（Ｄ）を参照） 以上の製造方法により、支持基板５を採用したＣＳＰ型
の電気素子が完成する。この製造方法は、支持基板とし
てフレキシブルシートを採用しても同様である。
【００１５】
【発明が解決しようとする課題】図１２に於いて、トラ
ンジスタチップＴ、接続手段７〜１２および樹脂層１３
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する回路素子を提供するの
は難しかった。
【００１６】また、支持基板となるガラスエポキシ基板
５は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板５を無くすことが
できなかった。
【００１７】そのため、このガラスエポキシ基板５を採
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板５が厚いために、回路装置として厚くなり、
小型化、薄型化、軽量化に限界があった。
【００１８】更にまた、樹脂層１３とガラスエポキシ基
板５との接着力が弱く、樹脂層１３がガラスエポキシ基
板５から剥がれてしまう問題もあった。
【００１９】
【課題を解決するための手段】本発明の回路装置は、前
述した多くの課題に鑑みて成され、分離溝により電気的
に分離された複数の導電パターンと、所望の前記導電パ
ターン上に固着された回路素子と、前記回路素子を被覆
し且つ前記導電パターンおよび前記回路素子を一体に支
持する絶縁性樹脂とを備え、前記分離溝の開口部が狭く
なるように変形させることを特徴とする。
【００２０】本発明の回路装置の製造方法は、前述した
多くの課題に鑑みて成され、導電箔を用意する工程と、
前記導電箔に前記導電箔の厚みよりも浅い分離溝を形成
して導電パターンを形成する工程と、前記導電箔の少な
くとも分離溝が形成される部分に押圧力を加え、分離溝
を変形させる工程と、所望の前記導電パターンの各搭載
部に各回路素子を固着する工程と、前記各回路素子と所
望の前記導電パターンとの電気的接続を行う工程と、前
記各搭載部の前記回路素子を一括して被覆し、前記分離
溝に充填されるように絶縁性樹脂で共通モールドする工
程と、前記絶縁性樹脂が露出するまで前記導電箔の裏面
を除去する工程と、前記絶縁性樹脂を各回路装置部に個
別分離する工程とを具備することを特徴とする。
【００２１】本発明では、導電パターンを形成する導電
箔がスタートの材料であり、絶縁性樹脂がモールドされ
るまでは導電箔が支持機能を有し、モールド後は絶縁性
樹脂が支持機能を有することで支持基板を不要にでき、
従来の課題を解決することができる。
【００２２】また本発明では、導電箔の少なくとも分離
溝が形成される領域に押圧力を加えることによって分離
溝を変形させ、モールドの工程において樹脂を分離溝に
充填することにより、導電箔と樹脂層との接着性を向上
でき、従来の課題を解決することができる。
【００２３】
【発明の実施の形態】本発明の回路装置を説明する第１
の実施の形態。
【００２４】本発明の回路装置について、図１を参照し
ながら説明する。
【００２５】図１に示すように、本発明に係る回路装置
は、導電パターン５１と、導電パターン上に固着された
回路素子５２と、回路素子５２と導電パターン５１を一
体に支持する絶縁性樹脂５０とから構成される。
【００２６】次に、本発明に係る回路装置を構成する各
要素の具体的な説明を行う。
【００２７】絶縁性樹脂５０としては、エポキシ樹脂等
の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサル
ファイド等の熱可塑性樹脂を用いることができる。また
絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗
布をして被覆できる樹脂であれば、全ての樹脂が採用で
きる。
【００２８】導電パターン５１としては、Ｃｕを主材料
とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ
−Ｎｉ等の合金から成る導電箔等を用いることができ
る。もちろん、他の導電材料でも可能であり、特にエッ
チングできる導電材、レーザで蒸発する導電材が好まし
い。
【００２９】回路素子５２としては、半導体ベアチッ
プ、チップ抵抗、チップコンデンサ等が導電パターン５
１に固着される。回路素子５２の接続手段としては、金
属接続板、ロウ材から成る導電ボール、半田等のロウ
材、Ａｇペースト等の導電ペーストまたは金属細線を用
いたワイヤボンディングがある。これら接続手段は、回
路素子５２の種類、回路素子５２の実装形態で選択され
る。
【００３０】次に、本発明の特徴である、分離溝６１の
形状について説明する。
【００３１】図１に示す如く、導電パターン５１を電気
的に分離している分離溝６１は湾曲した形状となってお
り、その開口部が狭くなっている。つまり導電パターン
５１の側面が従来のものと比較すると、湾曲しているこ
とになる。本発明では、分離溝６１を形成した後に押圧
力によって分離溝６１を変形させている。この具体的な
方法については、製造方法を説明する第２の実施の形態
で説明する。
【００３２】上記構造による効果について説明する。絶
縁性樹脂５０は半導体素子５２，金属細線５５を封止す
ると同時に、導電箔５１間の分離溝６１にも充填されて
いる。従って、上記した分離溝６１の形状によりアンカ
ー効果を発生させることが可能となり、導電パターン５
１と絶縁性樹脂５０との結合は強固になる。このことに
より、絶縁性樹脂５０が導電パターン５１から剥がれる
ことが無くなる。
【００３３】本発明の回路装置の製造方法を説明する第
２の実施の形態。
【００３４】まず本発明の回路装置の製造方法について
図２を参照しながら説明する。
【００３５】本発明は、導電箔を用意する工程と、前記
導電箔に前記導電箔の厚みよりも浅い分離溝を形成して
導電パターンを形成する工程と、前記導電箔の少なくと
も分離溝が形成される部分に押圧力を加え、分離溝を変
形させる工程と、所望の前記導電パターンの各搭載部に
各回路素子を固着する工程と、前記各回路素子と所望の
前記導電パターンとのワイヤボンディングを行う工程
と、前記各搭載部の前記回路素子を一括して被覆し、前
記分離溝に充填されるように絶縁性樹脂で共通モールド
する工程と、前記絶縁性樹脂が露出するまで前記導電箔
の裏面を除去する工程と、前記絶縁性樹脂をダイシング
することにより各回路装置部に分離する工程とから構成
されている。
【００３６】図２のフローチャートを参照して、Ｃｕ
箔、Ａｇメッキ、ハーフエッチングの３つのフローで導
電パターンの形成が行われる。Ｃｕ箔押圧のフローでは
Ｃｕ箔の少なくとも分離溝が形成される部分を押圧する
ことにより分離溝の変形を行う。ダイボンドおよびワイ
ヤーボンディングの２つのフローで各搭載部への回路素
子の固着と回路素子の電極と導電パターンの接続が行わ
れる。トランスファーモールドのフローでは絶縁性樹脂
によるモールドが行われ、分離溝の中に絶縁性樹脂が充
填される。裏面Ｃｕ箔除去のフローでは絶縁性樹脂が露
出するまで導電箔の裏面のエッチングが行われる。裏面
処理のフローでは裏面に露出した導電パターンの電極処
理が行われる。測定のフローでは各搭載部に組み込まれ
た回路素子の良品判別や特性ランク分けが行われる。ダ
イシングのフローでは絶縁性樹脂からダイシングで個別
の回路装置への分離が行われる。
【００３７】以下に、本発明の各工程を図３〜図１０を
参照して説明する。
【００３８】本発明の第１の工程は、図３から図５に示
すように、導電箔６０を用意し、導電箔６０に導電箔６
０よりも浅い分離溝をエッチングにより形成して、導電
パターン５１を形成することにある。
【００３９】本工程では、まず図３（Ａ）の如く、シー
ト状の導電箔６０を用意する。この導電箔６０は、ロウ
材の付着性、ボンディング性、メッキ性が考慮されてそ
の材料が選択され、材料としては、Ｃｕを主材料とした
導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等
の合金から成る導電箔等が採用される。
【００４０】導電箔の厚さは、後のエッチングを考慮す
ると１０μｍ〜３００μｍ程度が好ましいが、３００μ
ｍ以上でも１０μｍ以下でも基本的には良い。後述する
ように、導電箔６０の厚みよりも浅い分離溝６１が形成
できればよい。
【００４１】尚、シート状の導電箔６０は、所定の幅、
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔６０が用意され、後述する
各工程に搬送されても良い。
【００４２】具体的には、図３（Ｂ）に示す如く、短冊
状の導電箔６０に多数の回路装置部が形成されるブロッ
ク６２が４〜５個離間して並べられる。各ブロック６２
間にはスリット６３が設けられ、モールド工程等での加
熱処理で発生する導電箔６０の応力を吸収する。また導
電箔６０の上下周端にはインデックス孔６４が一定の間
隔で設けられ、各工程での位置決めに用いられる。
【００４３】続いて、導電パターンを形成する。
【００４４】まず、図４に示す如く、Ｃｕ箔６０の上
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン５１となる領域を除いた導電箔６０が
露出するようにホトレジストＰＲをパターニングする。
そして、図５（Ａ）に示す如く、導電箔６０を選択的に
エッチングする。
【００４５】図５（Ｂ）に具体的な導電パターン５１を
示す。本図は図３（Ｂ）で示したブロック６２の１個を
拡大したもの対応する。黒く塗られた部分の１個が１つ
の回路装置部６５であり、１つのブロック６２には５行
１０列のマトリックス状に多数の回路装置部６５が配列
され、各回路装置部６５毎に同一の導電パターン５１が
設けられている。各ブロックの周辺には枠状のパターン
６６が設けられ、それと少し離間しその内側にダイシン
グ時の位置合わせマーク６７が設けられている。枠状の
パターン６６はモールド金型との嵌合に使用し、また導
電箔６０の裏面エッチング後には絶縁性樹脂５０の補強
をする働きを有する。
【００４６】本発明の第２の工程は、本発明の特徴とす
る工程であり、図６に示す如く、導電箔６０に押圧力を
加え、分離溝６１を変形させることにある。
【００４７】図６（Ａ）は押圧力を加える前の導電箔６
０の断面図であり、図６（Ｂ）は押圧力を加えた後の導
電箔６０の断面図である。
【００４８】図６（Ａ）から明らかなように、分離溝６
１はエッチングで形成されるので、その側面は等方性形
状となっている。従って、後の工程で分離溝６１に絶縁
性樹脂が充填されると、絶縁性樹脂と分離溝６１の結合
はそれほど強くないので、絶縁性樹脂が導電箔６０から
剥離してしまう可能性がある。
【００４９】それに対して図６（Ｂ）では、導電箔６０
に押圧力を加えることにより分離溝６１が変形してい
る。具体的には、分離溝６１の側面が湾曲し、分離溝の
断面の上部が狭くなっている。このことにより、後の工
程で分離溝６１に絶縁性樹脂を充填させると、変形した
分離溝６１によりアンカー効果を発生させることが可能
となり、絶縁性樹脂と導電箔６０の結合が強固になる。
【００５０】導電箔６０に押圧力を加える方法として
は、プレス機等により導電箔６０の分離溝６１が設けら
れる部分のみに押圧力を加える方法と、ローラーの転圧
により導電箔６０全体に押圧力を加える方法がある。
【００５１】上記２つのいずれの方法でも分離溝６１の
変形を行うことはできるが、ローラーの転圧により分離
溝６１の変形を行う場合は、導電箔６０全体が押圧され
るので、導電箔が圧延されてしまう。従って、導電箔６
０全体の大きさが変化し、導電箔６０の周辺部に設けら
れたインデックス孔６４の位置もずれるので、以後の工
程でインデックス孔６４を用いて位置合わせを行う場合
は注意が必要である。
【００５２】本発明の第３の工程は、図７に示す如く、
所望の導電パターン５１の各回路装置部６５に回路素子
５２を固着し、回路素子５２の電極と所望の導電パター
ン５１とをワイヤボンディングすることにある。
【００５３】回路素子５２としては、トランジスタ、ダ
イオード、ＩＣチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素
子も実装できる。
【００５４】ここでは、ベアのトランジスタチップ５２
Ａが導電パターン５１Ａにダイボンディングされ、チッ
プコンデンサまたは受動素子５２Ｂは半田等のロウ材ま
たは導電ペースト５５Ｂで固着される。
【００５５】その後、各回路装置部のトランジスタチッ
プ５２Ａのエミッタ電極と導電パターン５１Ｂ、ベース
電極と導電パターン５１Ｂを、熱圧着によるボールボン
ディング及び超音波によるウェッヂボンディングにより
一括してワイヤボンディングを行う。
【００５６】本発明の第４の工程は、図８に示す如く、
各搭載部６３の回路素子５２を一括して被覆し、分離溝
６１に充填されるように絶縁性樹脂５０で共通モールド
することにある。
【００５７】本工程では、図８（Ａ）に示すように、絶
縁性樹脂５０は回路素子５２Ａ、５２Ｂおよび複数の導
電パターン５１Ａ、５１Ｂ、５１Ｃを完全に被覆し、分
離溝６１には絶縁性樹脂５０が充填され、分離溝６１の
湾曲構造と嵌合して強固に結合する。そして絶縁性樹脂
５０により導電パターン５１が支持されている。
【００５８】また本工程では、トランスファーモール
ド、インジェクションモールド、またはポッティングに
より実現できる。樹脂材料としては、エポキシ樹脂等の
熱硬化性樹脂がトランスファーモールドで実現でき、ポ
リイミド樹脂、ポリフェニレンサルファイド等の熱可塑
性樹脂はインジェクションモールドで実現できる。
【００５９】更に、本工程でトランスファーモールドあ
るいはインジェクションモールドする際に、図８（Ｂ）
に示すように各ブロック６２は１つの共通のモールド金
型に搭載部６３を納め、各ブロック毎に１つの絶縁性樹
脂５０で共通にモールドを行う。このために従来のトラ
ンスファーモールド等の様に各搭載部を個別にモールド
する方法に比べて、大幅な樹脂量の削減が図れる。
【００６０】本工程の特徴は、絶縁性樹脂５０を被覆す
るまでは、導電パターン５１となる導電箔６０が支持基
板となることである。従来では、図１２の様に、本来必
要としない支持基板５を採用して導電パターン７〜１１
を形成しているが、本発明では、支持基板となる導電箔
６０は、電極材料として必要な材料である。そのため、
構成材料を極力省いて作業できるメリットを有し、コス
トの低下も実現できる。
【００６１】また分離溝６１は、導電箔の厚みよりも浅
く形成されているため、導電箔６０が導電パターン５１
として個々に分離されていない。従ってシート状の導電
箔６０として一体で取り扱え、絶縁性樹脂５０をモール
ドする際、金型への搬送、金型への実装の作業が非常に
楽になる特徴を有する。
【００６２】本発明の第５の工程は、絶縁性樹脂が露出
するまで導電箔６０の裏面を除去することにある。
【００６３】本工程は、導電箔６０の裏面を化学的およ
び／または物理的に除き、導電パターン５１として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
【００６４】実験では導電箔６０を全面ウェトエッチン
グし、分離溝６１から絶縁性樹脂５０を露出させてい
る。この露出される面を図８（Ａ）では点線で示してい
る。その結果、導電パターン５１となって分離される。
【００６５】この結果、絶縁性樹脂５０に導電パターン
５１の裏面が露出する構造となる。すなわち、分離溝６
１に充填された絶縁性樹脂５０の表面と導電パターン５
１の表面は、実質的に一致している構造となっている。
従って、本発明の回路装置５３は図１３に示した従来の
裏面電極１０、１１のように段差が設けられないため、
マウント時に半田等の表面張力でそのまま水平に移動し
てセルフアラインできる特徴を有する。
【００６６】更に、導電パターン５１の裏面処理を行
い、図１に示す最終構造を得る。すなわち、必要によっ
て露出した導電パターン５１に半田等の導電材を被着
し、回路装置として完成する。
【００６７】本発明の第６の工程は、図９に示す如く、
絶縁性樹脂５０で一括してモールドされた各搭載部６３
の回路素子５２の特性の測定を行うことにある。
【００６８】各ブロック６２の裏面には図９に示すよう
に導電パターン５１の裏面が露出されており、各搭載部
６５が導電パターン５１形成時と全く同一にマトリック
ス状に配列されている。この導電パターン５１の絶縁性
樹脂５０から露出した裏面電極５６にプローブ６８を当
てて、各搭載部６５の回路素子５２の特性パラメータ等
を個別に測定して良不良の判定を行い、不良品には磁気
インク等でマーキングを行う。
【００６９】本発明の第７の工程は、図１０に示す如
く、絶縁性樹脂５０を各搭載部６５毎にダイシングによ
り分離することにある。
【００７０】本工程では、ブロック６２をダイシング装
置の載置台に真空で吸着させ、ダイシングブレード６９
で各搭載部６５間のダイシングライン７０に沿って分離
溝６１の絶縁性樹脂５０をダイシングし、個別の回路装
置５３に分離する。
【００７１】本工程で、ダイシングブレード６９はほぼ
絶縁性樹脂５０を切断する切削深さで行い、ダイシング
装置からブロック６２を取り出した後にローラでチョコ
レートブレークするとよい。ダイシング時は予め前述し
た第１の工程で設けた各ブロックの周辺の枠状のパター
ン６６の内側の相対向する位置合わせマーク６７を認識
して、これを基準としてダイシングを行う。周知ではあ
るが、ダイシングは縦方向にすべてのダイシングライン
７０をダイシングをした後、載置台を９０度回転させて
横方向のダイシングライン７０に従ってダイシングを行
う。
【００７２】
【発明の効果】本発明では、導電パターンの材料となる
導電箔自体を支持基板として機能させ、分離溝の形成時
あるいは回路素子の実装、絶縁性樹脂の被着時までは導
電箔で全体を支持し、また導電箔を各導電パターンとし
て分離する時は、絶縁性樹脂を支持基板にして機能させ
ている。従って、回路素子、導電箔、絶縁性樹脂の必要
最小限で製造できる。従来例で説明した如く、本来回路
装置を構成する上で支持基板が要らなくなり、コスト的
にも安価にできる。また支持基板が不要であること、導
電パターンが絶縁性樹脂に埋め込まれていること、更に
は絶縁性樹脂と導電箔の厚みの調整が可能であることに
より、非常に薄い回路装置が形成できるメリットもあ
る。
【００７３】また本発明では、導電箔を押圧することに
より分離溝を変形させることで、分離溝に充填された絶
縁性樹脂と分離溝の結合を強固にすることができる。従
って、絶縁性樹脂が導電箔から剥がれることがない。更
に、導電箔を押圧する方法は、プレス等により分離溝が
設けられた部分のみの導電箔を押圧する方法と、ローラ
ー等により導電箔全体を圧延する方法とがあり、どちら
の方法でも分離溝の変形は行える。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する図である。
【図２】本発明の回路装置の製造方法を説明するフロー
チャートである。
【図３】本発明の回路装置の製造方法を説明する図であ
る。
【図４】本発明の回路装置の製造方法を説明する図であ
る。
【図５】本発明の回路装置の製造方法を説明する図であ
る。
【図６】本発明の回路装置の製造方法を説明する図であ
る。
【図７】本発明の回路装置の製造方法を説明する図であ
る。
【図８】本発明の回路装置の製造方法を説明する図であ
る。
【図９】本発明の回路装置の製造方法を説明する図であ
る。
【図１０】本発明の回路装置の製造方法を説明する図で
ある。
【図１１】従来の回路装置の実装構造を説明する図であ
る。
【図１２】従来の回路装置を説明する図である。
【図１３】従来の回路装置の製造方法を説明する図であ
る。
【図１４】従来の回路装置の製造方法を説明するフロー
チャートである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 幸嗣 群馬県伊勢崎市喜多町29番地 関東三洋電 子株式会社内 Ｆターム(参考） 4M109 AA01 BA01 BA07 CA21 DA04 DB15 DB20

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 分離溝により電気的に分離された複数の
    導電パターンと、所望の前記導電パターン上に固着され
    た回路素子と、前記回路素子を被覆し且つ前記導電パタ
    ーンおよび前記回路素子を一体に支持する絶縁性樹脂と
    を備え、 前記分離溝の開口部が狭くなるな形状にすることを特徴
    とする回路装置。
  2. 【請求項２】 前記絶縁性樹脂は前記分離溝にも充填さ
    れ、前記導電パターンと前記絶縁性樹脂との間にアンカ
    ー効果が発生し、前記導電パターンと前記絶縁性樹脂と
    が離脱しにくくなることを特徴とする請求項１に記載さ
    れた回路装置。
  3. 【請求項３】 前記導電パターンは銅、アルミニウム、
    鉄−ニッケルのいずれかを主材料として構成されること
    を特徴とする請求項１に記載された回路装置。
  4. 【請求項４】 前記回路素子は半導体ベアチップ、チッ
    プ回路部品のいずれかであることを特徴とする請求項１
    に記載された回路装置。
  5. 【請求項５】 導電箔を用意する工程と、 前記導電箔に前記導電箔の厚みよりも浅い分離溝を形成
    して導電パターンを形成する工程と、 前記導電箔の少なくとも分離溝が形成される部分に押圧
    力を加え、分離溝を変形させる工程と、 所望の前記導電パターンの各搭載部に各回路素子を固着
    する工程と、 前記各回路素子と所望の前記導電パターンとの電気的接
    続を行う工程と、 前記各搭載部の前記回路素子を一括して被覆し、前記分
    離溝に充填されるように絶縁性樹脂で共通モールドする
    工程と、 前記絶縁性樹脂が露出するまで前記導電箔の裏面を除去
    する工程と、 各回路装置部に個別分離する工程とを具備することを特
    徴とする回路装置の製造方法。
  6. 【請求項６】 前記導電箔は銅、アルミニウム、鉄−ニ
    ッケルのいずれかを主材料として構成されることを特徴
    とする請求項５に記載された回路装置の製造方法。
  7. 【請求項７】 前記押圧力は、プレス機等によることを
    特徴とする請求項５に記載された回路装置の製造方法。
  8. 【請求項８】 前記押圧力は、ローラー等による圧延で
    あることを特徴とする請求項５に記載された回路装置の
    製造方法。
  9. 【請求項９】 前記回路素子は半導体ベアチップ、チッ
    プ回路部品のいずれかであることを特徴とする請求項５
    に記載された回路装置の製造方法。
  10. 【請求項１０】 前記絶縁性樹脂はトランスファーモー
    ルドで形成されることを特徴とする請求項５に記載され
    た回路装置の製造方法。
  11. 【請求項１１】 前記導電箔には、前記回路装置部が多
    数個形成されるブロックを複数個並べたことを特徴とす
    る請求項５に記載された回路装置の製造方法。
  12. 【請求項１２】 前記絶縁性樹脂は前記ブロック毎にト
    ランスファーモールドで付着されることを特徴とする請
    求項１０または請求項１１に記載された回路装置の製造
    方法。
  13. 【請求項１３】 前記絶縁性樹脂でモールドされた前記
    各ブロック毎に各回路装置部にダイシングにより分離す
    ることを特徴とする請求項１２に記載された回路装置の
    製造方法。
JP2001220483A 2001-07-19 2001-07-19 回路装置およびその製造方法 Pending JP2003031734A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001220483A JP2003031734A (ja) 2001-07-19 2001-07-19 回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001220483A JP2003031734A (ja) 2001-07-19 2001-07-19 回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003031734A true JP2003031734A (ja) 2003-01-31

Family

ID=19054296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001220483A Pending JP2003031734A (ja) 2001-07-19 2001-07-19 回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2003031734A (ja)

Similar Documents

Publication Publication Date Title
US6706547B2 (en) Method of manufacturing a circuit device with trenches in a conductive foil
JP4618941B2 (ja) 半導体装置
JP4761662B2 (ja) 回路装置の製造方法
JP2002280488A (ja) 回路装置の製造方法
JP3600131B2 (ja) 回路装置の製造方法
JP2003037344A (ja) 回路装置およびその製造方法
JP2003046054A (ja) 板状体、リードフレームおよび半導体装置の製造方法
JP3600137B2 (ja) 回路装置の製造方法
JP3600130B2 (ja) 回路装置の製造方法
JP2003031734A (ja) 回路装置およびその製造方法
JP3600136B2 (ja) 回路装置の製造方法
JP3600135B2 (ja) 回路装置の製造方法
JP2003046055A (ja) 板状体、リードフレームおよび半導体装置の製造方法
JP3600132B2 (ja) 回路装置の製造方法
JP3600133B2 (ja) 回路装置の製造方法
JP4334187B2 (ja) 回路装置の製造方法
JP2003051577A (ja) 回路装置の製造方法
JP3600134B2 (ja) 回路装置の製造方法
JP4471559B2 (ja) 回路装置の製造方法
JP2003037345A (ja) 回路装置およびその製造方法
JP4393038B2 (ja) 回路装置の製造方法
JP2002329739A (ja) 回路装置の製造方法
JP2005045270A (ja) 回路装置の製造方法
JP2003078074A (ja) 回路装置の製造方法
JP2003017525A (ja) 回路装置の製造方法