TW202121595A - 貫通電極基板，電子單元，貫通電極基板的製造方法及電子單元的製造方法 - Google Patents

貫通電極基板，電子單元，貫通電極基板的製造方法及電子單元的製造方法 Download PDF

Info

Publication number
TW202121595A
TW202121595A TW109112628A TW109112628A TW202121595A TW 202121595 A TW202121595 A TW 202121595A TW 109112628 A TW109112628 A TW 109112628A TW 109112628 A TW109112628 A TW 109112628A TW 202121595 A TW202121595 A TW 202121595A
Authority
TW
Taiwan
Prior art keywords
hole
electrode
electrode substrate
substrate
substrate according
Prior art date
Application number
TW109112628A
Other languages
English (en)
Inventor
工藤寛
鈴木美雪
山田尚平
Original Assignee
日商大日本印刷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商大日本印刷股份有限公司 filed Critical 日商大日本印刷股份有限公司
Publication of TW202121595A publication Critical patent/TW202121595A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭示之實施形態中的貫通電極基板，具備：基板，具有第1面及第2面，包括貫通第1面與第2面之貫通孔；及貫通電極，配置於貫通孔的內部。貫通電極，包括於第1面側堵塞貫通孔之第1部分、及沿著貫通孔的內側面而配置之第2部分。於第1部分沿著垂直於第1面的方向而最薄的部分具有厚度A，於第2部分最薄的部分具有厚度B，貫通孔的在第1面之徑具有長度C。滿足A＜C＜A+B×2的關係。

Description

貫通電極基板，電子單元，貫通電極基板的製造方法及電子單元的製造方法
本揭示有關貫通電極基板。
近年來，運用將形成有積體電路的半導體電路基板予以層積之三維組裝技術。這樣的組裝技術中，會運用形成有貫通電極的基板。這樣的基板也稱為中介載板(interposer)。貫通電極，是藉由在形成於基板的貫通孔配置導電體而形成。隨著被組裝的電路的高度積體化，貫通電極基板中亦要求高度積體化。例如，正在開發藉由與設有貫通孔的部分重疊而配置配線部，來有效率地連接配線部與貫通電極之技術。
貫通電極中，包括不填充貫通孔的內部而以導電體形成之共形(conformal)型的電極(共形通孔；conformal via)、及填充貫通孔的內部之填充型的電極(填孔；filled via)。共形型的情形下，不存在填充貫通電極的內部之電極，因此能夠減低製造成本、或使貫通電極引起的應力減低。另一方面，無法與設有貫通孔的部分重疊而配置配線部，因此若要高度積體化會伴隨設計的困難性。專利文獻1中，揭示一種即使是共形型的貫通電極，仍以堵塞貫通孔的基板表面側之方式配置導電體之技術。依此，揭示在基板的至少一方的面側有效率地配置配線部而使高度積體化變得容易之技術。 [先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2017/209296號 [專利文獻2]日本特開2008-227433號公報 [專利文獻3]國際公開第2011/127041號
按照專利文獻1，雖實現貫通電極基板的高度積體化，但在連接配線部與貫通電極的部分，有時也可能對貫通電極要求更高的強度。
本揭示的一實施形態之目的，在於提高貫通電極基板中的貫通電極的強度。
按照本揭示之一實施形態，提供一種貫通電極基板，具備：基板，具有第1面及第2面，包括貫通該第1面與該第2面之貫通孔；及貫通電極，配置於前述貫通孔的內部；前述貫通電極，包括於前述第1面側堵塞該貫通孔之第1部分、及沿著前述貫通孔的內側面而配置之第2部分，於前述第1部分沿著垂直於前述第1面的方向而最薄的部分具有厚度A，於前述第2部分最薄的部分具有厚度B，前述貫通孔的在前述第1面之徑具有長度C，滿足A＜C＜A+B×2的關係。
亦可以，前述第1部分，包括愈遠離前述貫通孔的中心軸則前述第1部分的厚度愈變厚之部分。
按照本揭示之一實施形態，提供一種貫通電極基板，具備：基板，具有第1面及第2面，包括貫通該第1面與該第2面之貫通孔；及 貫通電極，配置於前述貫通孔的內部； 前述貫通電極，包括於前述第1面側堵塞該貫通孔之第1部分、及沿著前述貫通孔的內側面而配置之第2部分， 前述第1部分，包括愈遠離前述貫通孔的中心軸則沿著垂直於前述第1面的方向之前述第1部分的厚度愈變厚之部分。
亦可以，當以包括前述貫通孔的中心軸之截面觀看的情形下，位於前述貫通孔的內部側之前述第1部分的表面，於前述第1部分的最薄的部分具有最大的曲率。
亦可以，於前述第1部分最薄的部分，位於和前述貫通孔的中心軸相對應之位置。
亦可以，前述貫通孔，具有前述貫通孔的徑成為極小值之極小部，前述極小部，位於前述第1面與前述第2面之間，於前述極小部，前述貫通電極未堵塞前述貫通孔。
亦可以，更具備：配線層，配置於前述基板的前述第1面側，與前述貫通電極接觸，當沿著垂直於前述第1面的方向觀看的情形下，前述配線層與前述貫通電極接觸之接觸區域，與前述貫通孔重疊。
亦可以，當沿著垂直於前述第1面的方向觀看的情形下，前述接觸區域，被在前述第1面之前述貫通孔的外緣圍繞。
亦可以，當沿著垂直於前述第1面的方向觀看的情形下，前述接觸區域，被在前述第1面之前述貫通孔的外緣重疊。
亦可以，前述接觸區域，包括複數個區域。
亦可以，在前述第1面側之前述第1部分的表面，位於前述貫通孔的內部。
亦可以，於前述貫通孔的內部，更包括位於前述貫通電極的金屬層以外的部分之填充體。
亦可以，前述填充體，包括具有導電性的材料。
亦可以，更具備：第2配線層，配置於前述基板的前述第2面側，與前述填充體接觸，當沿著垂直於前述第2面的方向觀看的情形下，前述第2配線層與前述填充體接觸之接觸區域，被前述貫通孔的在前述第2面之外緣圍繞。
亦可以，前述填充體，包括具有絕緣性的材料。
亦可以，當以包括前述貫通孔的中心軸之截面觀看的情形下，位於前述貫通孔的內部側之前述第1部分的表面，於前述第1部分的最薄的部分具有曲率半徑ra，前述貫通孔的在前述第1面之半徑，具有長度rb，滿足ra/rb≧0.2的關係。
按照本揭示之一實施形態，提供一種電子單元，具有：上述記載的貫通電極基板、及與前述貫通電極基板的前述貫通電極電性連接之電子元件。
亦可以，前述電子元件，包括與前述貫通電極電性連接之電極，前述電子元件的前述電極，當沿著垂直於前述貫通電極基板的前述第1面的方向觀看的情形下與前述貫通電極重疊。
按照本揭示之一實施形態，提供一種貫通電極基板的製造方法，包括：對於具有第1面及第2面而包括貫通該第1面與該第2面之貫通孔的基板，形成沿著前述貫通孔的內面之晶種層，藉由第1電解鍍覆條件，在前述晶種層上形成電解鍍覆層至前述貫通孔不被堵塞的厚度，藉由前述第1面側比前述第2面側還形成速度快的第2電解鍍覆條件，進一步形成前述電解鍍覆層而堵塞前述貫通孔的前述第1面側。
亦可以，使流體從前述第2面側流入前述貫通孔的內部，將前述流體固化，藉此於前述貫通孔的內部形成填充前述電解鍍覆層以外的部分之填充體。
按照本揭示之一實施形態，提供一種上述記載的電子單元的製造方法。電子單元的製造方法，亦可以，具備：在對前述電子元件施加朝向前述貫通電極基板的壓力之狀態下將前述電子元件加熱，藉此將前述貫通電極與前述電極予以電性連接之工程。
按照本揭示的一實施形態，能夠提高貫通電極基板中的貫通電極的強度。
以下，針對包括本揭示的一實施形態之貫通電極基板的電子單元，一面參照圖面一面詳細說明。另，以下所示各實施形態為本發明的實施形態之一例，本發明不受該些實施形態限定解釋。另，本實施形態中參照之圖面中，對於同一部分或具有同樣機能的部分標注同一符號或類似的符號(僅於數字之後標注A、B等之符號)，有時省略其反覆說明。此外，圖面的尺寸比率有時為了說明而和實際的比率相異，或構成的一部分有時從圖面省略。此外，針對形狀或幾何條件以及辨明它們的程度之例如「圓」或「垂直」等用語或長度或角度的值等，並不受限於嚴謹的意義，而是涵括預料可獲得同樣的機能的程度的範圍來解釋。
＜第1實施形態＞ [1.半導體基板的構成] 圖1為本揭示的第1實施形態中的電子單元的截面構造說明圖。電子單元1000，包括配線基板80、印刷配線板91及電子元件92、93。配線基板80，包括貫通電極基板10及配線構造部50。電子元件92、93與印刷配線板91，透過配線基板80而連接。配線基板80，為中介載板的一例。配線基板80，包括貫通電極基板10及配線層積體70。在貫通電極基板10，配置有貫通基板的貫通電極100。針對詳細的構成後述之。配線層積體70，形成有層積而成的銅配線。配置於配線基板80的第1面810之電極811、與在配線基板80的第2面820側露出之貫通電極100，是藉由配置於配線層積體70的配線而相互連接。
印刷配線板91，本例中為包括玻璃環氧樹脂等的樹脂之基板。印刷配線板91，為使用覆銅層積板而形成有銅配線之基板。本例中，配置於印刷配線板91的第1面910之電極911、與配置於印刷配線板91的第2面920之電極921，是藉由內部的銅配線而相互連接。電極911與貫通電極100藉由凸塊891而連接，藉此印刷配線板91與配線基板80電性連接。
電子元件92、93，包括藉由矽等的半導體而形成之元件等。例如，電子元件92、93為CPU、記憶體、FPGA、感測器等。另，電子元件亦可被構成為複數個半導體基板的層積體。例如，若為記憶體，則亦可具有記憶體控制器、與HBM(High Bandwidth Memory；高頻寬記憶體)這樣的記憶體的層積體組合而成之構造。
本例中，電子元件92的電極922與配線基板80的電極811藉由凸塊892而連接，藉此電子元件92與配線基板80電性連接。電子元件93的電極923與配線基板80的電極811藉由凸塊893而連接，藉此電子元件93與配線基板80電性連接。此外，電子元件92與電子元件93，透過配線基板80而電性連接。
[2.貫通電極基板的構成] 接著，說明貫通電極基板10及配置於其之貫通電極100。
圖2為本揭示的第1實施形態中的貫通電極基板的截面構造說明圖。圖2為將圖1中的區域A1放大之圖。貫通電極基板10，包括玻璃基板11及貫通電極100。玻璃基板11，具有第1面110及第2面120。在玻璃基板11的第1面110側，配置有連接至貫通電極100之配線層積體70。配線層積體70，包括層間絕緣層710及配線層720。層間絕緣層710可由聚醯亞胺、丙烯酸等的有機材料來形成，亦可由氧化矽等的無機材料來形成。配線層720，藉由半加成法(semi-additive)、雙鑲嵌法(dual damascene)等而形成。
在玻璃基板11，配置有貫通第1面110與第2面120的貫通孔15。貫通孔15的徑，於極小部15m成為極小值dcm。本例中，極小部15m位於第1面110與第2面120之間。本例中，沿著垂直於第1面110的方向觀看貫通孔15的情形下之貫通孔15的輪廓為圓。貫通孔15的徑，和此圓的直徑相對應。另，貫通孔15的輪廓亦可為圓以外的形狀。在此情形下，貫通孔15的徑，為複數個貫通孔15並排的方向之貫通孔15的尺寸。
貫通電極100，配置於貫通孔15的內部，以使透過貫通孔15將第1面110之側與第2面120之側導通。貫通電極100，包括墊部102、貫通部103及閉塞部105。閉塞部105，為於第1面110側將貫通孔15堵塞之導電體。亦將閉塞部105稱為第1部分。位於貫通孔15的內部側之閉塞部105的表面(圖3中的Bs)，位於比極小部15m還靠第1面110側。也就是說，極小部15m，未藉由閉塞部105而被堵塞。
貫通部103，為沿著貫通孔15的內側面配置之導電體。貫通部103，從閉塞部105接連而延伸直到貫通孔15的第2面120側。亦將貫通部103稱為第2部分。貫通部103，配置成不堵塞貫通孔15的內部當中的閉塞部105以外的區域(包括極小部15m)。因此，於貫通孔15的內部被貫通電極100圍繞的空間18，會透過開口180與玻璃基板11的第2面120側的空間連接。另，如後述的其他實施形態中說明般，在空間18的內部亦可填充有其他的導電體或絕緣體。
墊部102，從貫通部103接連而延伸至玻璃基板11的第2面120上。在墊部102，配置凸塊891。
[3.閉塞部的構造] 接著，利用圖3說明閉塞部105的詳細的構造。
圖3為本揭示的第1實施形態中的貫通電極的第1面側的構造(閉塞部)說明圖。圖3為將圖2中的閉塞部105鄰近放大示意之圖。首先，利用圖3定義各部。Ts為在第1面110側之閉塞部105的表面。表面Ts，本例中位於和玻璃基板11的第1面110幾乎同一表面。圖2中的配線層720，與表面Ts接觸。本例中，此接觸區域，當沿著垂直於第1面110的方向觀看的情形下，如圖2所示，被貫通孔15的在第1面110之外緣圍繞。雖未圖示，惟接觸區域亦可雖與貫通孔15重疊但不被貫通孔15的外緣圍繞。此接觸區域，是藉由形成於層間絕緣層710的對閉塞部105的開口而被規範。另，表面Ts，亦可位於比玻璃基板11的第1面110還靠貫通孔15的內部側，亦可位於貫通孔15的外部側。
Bs為在第2面120側(貫通孔15的內部側)之閉塞部105的表面。Vs，係假想地示意在閉塞部105被形成之前(圖7的製造階段)的導電體的位置。中心軸ac，對應於當垂直於1面110觀看貫通孔15的情形下之圓的中心。dc，對應於在第1面110之貫通孔15的直徑。dc1、dc2，示意從中心軸ac至位置P1、P2的距離，定義成成為dc1＜dc2的關係。
da，為沿著垂直於第1面110的方向之閉塞部105的厚度(以下簡稱「閉塞部105的厚度」)當中的最薄部分的厚度。本例中，閉塞部105的厚度最薄的部分，位於和中心軸ac相對應的位置。因此，da亦可說是在中心軸ac之閉塞部105的厚度。da1，為於第1面110的面內方向在從中心軸ac遠離恰好dc1的距離的位置之閉塞部105的厚度。da2，為於第1面110的面內方向在從中心軸ac遠離恰好dc2的距離的位置之閉塞部105的厚度。db，對應於貫通孔15的內部當中貫通電極100最薄的部分的厚度。也就是說，db對應於貫通部103當中最薄的部分的厚度。
在垂直於第1面110的方向之貫通部103的最薄的部分的位置，並無限定。例如，貫通部103的最薄的部分，可位於極小部15m，亦可位於比極小部15m還靠第1面110側，亦可位於比極小部15m還靠第2面120側。
閉塞部105的構造，以具有以下的關係性R1~R3之方式被決定。 R1：da＜dc＜da+db×2 R2：閉塞部105，包括閉塞部105的厚度隨著遠離中心軸ac而漸漸變厚的部分 (本例中為da＜da1＜da2，厚度的變化為連續性) R3：當以包括中心軸ac之截面觀看的情形下，表面Bs當中的閉塞部105最薄的部分具有比其他的部分還大的曲率
圖3例子中da＜da1＜da2，故關係性R2中規範的厚度的變化是連續性地發生。關係性R3，能夠換句話說成「當以包括中心軸ac之截面觀看的情形下，表面Bs於閉塞部105的最薄的部分具有最大的曲率」。
此處，將貫通電極100做成共形型的電極，也就是說以在貫通孔15的內部配置空間18之方式形成貫通電極100，藉此能夠減低製造成本、或減低應力。又，貫通電極100具有閉塞部105，藉此於與貫通孔15重疊的位置，能夠將貫通電極100的表面Ts與配線層720電性連接。
閉塞部105的構造，在圖3所示例子中，滿足關係性R1~R3的全部的條件，惟亦可為僅滿足其中1個條件之構造，亦可為滿足2個條件的組合(未滿足3個當中的其中一個條件)之構造。此外，關係性R2中，依中心軸ac、位置P1、至位置P2的順序之厚度的變化，不限於在全域為連續性的情形，只要其一部分為連續性即可。藉由滿足關係性R1~R3的至少1個條件，閉塞部105對於從表面Ts側朝向貫通孔15內部的力，能夠具有強的保持力。本例中，貫通孔15為包括極小部15m之構成，因此閉塞部105對於從表面Ts側朝向貫通孔15的內部的力具有更強的保持力。是故，於表面Ts與配線層720之連接，能夠獲得高穩定性。特別是，閉塞部105的表面Bs具有略拱型的構造，藉此能夠具有更強的保持力。
針對關係性R1~R3詳細說明之。
說明關係性R1中的「da＜dc」。 於將配線層積體70、印刷配線板91、電子元件92等連接至貫通電極基板10的貫通電極100之工程中，貫通電極基板10會被加熱。若貫通電極基板10被加熱，則貫通電極100會熱膨脹。當貫通電極100的熱膨脹係數和基板11的熱膨脹係數相異的情形下，熱膨脹引起的內部應力會在貫通電極100產生。內部應力愈大，愈容易發生破裂、剝離等的不良。破裂例如會在基板11發生。剝離例如會在閉塞部105與基板11之間發生。 藉由滿足「da＜dc」，變得容易使在貫通電極100的閉塞部105應生的內部應力藉由表面Ts而減緩。藉此，能夠抑制破裂、剝離等的不良。因此，閉塞部105能夠耐受從表面Ts側朝向貫通孔15的內部的力。
說明關係性R1中的「dc＜da+db×2」。 當貫通電極100的貫通部103的熱膨脹係數和基板11的熱膨脹係數相異的情形下，熱膨脹引起的內部應力會在貫通部103產生。貫通部103的厚度愈小，則由於內部應力而貫通部103愈容易從貫通孔15的內側面剝離。 藉由設定貫通部103的最薄的部分的厚度以滿足「dc＜da+db×2」，能夠抑制貫通部103從貫通孔15的內側面剝離。
作為關係性R1中的dc、da、db的值，使用複數個貫通孔15及貫通電極100中的dc、da、db的測定值的平均值。例如，使用50個以上的貫通孔15及貫通電極100中的dc、da、db的測定值的平均值。
說明dc、da、db的測定的測定方法。首先，如圖44A所示，實施準備工程，即準備具有寬度W的貫通電極基板10的樣本。樣本的寬度W，例如為500μm以上1mm以下。樣本，包括於寬度方向並排之複數個，例如5個以上的貫通孔15。
接著，實施切斷工程，即沿著圖44A所示切斷線E1-E1，藉由離子研磨(ion polishing)將樣本切斷。切斷工程中，以切斷線E1-E1通過於寬度方向並排的所有的貫通孔15之方式將樣本切斷。較佳是，切斷線E1-E1通過位於在寬度方向之中央的貫通孔15的中心。圖44B為將圖44A的貫通電極基板沿著線E1-E1切斷的情形下的截面圖。
接著，實施選擇工程，即選擇具有最大的徑dc的貫通孔15。圖44B所示例子中，位於在寬度方向之中央的貫通孔15具有最大的徑dc。接著，實施測定工程，即測定設於具有最大的徑dc的貫通孔15之貫通電極100的da及db。依此方式，便能獲得1個貫通孔15及貫通電極100中的dc、da、db的測定值。藉由將準備工程、切斷工程、選擇工程及測定工程實施50次，便能獲得50個以上的貫通孔15及貫通電極100中的dc、da、db的測定值。作為測定dc、da、db等的尺寸的測定器，能夠使用JEOL公司製之掃描電子顯微鏡(SEM)。
圖45A為貫通電極基板的樣本的另一例示意平面圖。如圖45A所示，切斷工程中，切斷線E2-E2可能不會通過位於在寬度方向之中央的貫通孔15的中心。在此情形下，如圖45B所示，截面圖中出現的複數個貫通孔15的徑dc相互相異。圖45B為將圖45A的貫通電極基板沿著線E2-E2切斷的情形下的截面圖。
圖45B所示例子中，亦如同圖44B所示例子的情形般，實施選擇工程，即選擇具有最大的徑dc的貫通孔15。圖45B所示例子中，圖中右邊數來第2個的貫通孔15具有最大的徑dc。接著，實施測定工程，即測定設於具有最大的徑dc的貫通孔15之貫通電極100的da及db。
按照上述的測定方法，即使切斷工程中樣本的切斷線偏離理想的情形下，仍能適當地選擇測定對象的貫通孔15。因此，能夠抑制dc、da、db的測定值不均。
說明關係性R2。 滿足關係性R2的閉塞部105中，貫通孔15的內部側的表面Bs，包括愈遠離中心軸ac則愈朝向第2面120側的部分。因此，閉塞部105的表面Bs具有拱型的構造。在此情形下，若閉塞部105受到從表面Ts側朝向貫通孔15的內部的力，則在表面Bs會產生壓縮力。因此，閉塞部105能夠耐受從表面Ts側朝向貫通孔15的內部的力。
說明關係性R3。 當閉塞部105的表面Bs具有拱型的構造的情形下，表面Bs的曲率愈大，愈能使在閉塞部105的內部產生的力分散。在閉塞部105的內部產生的力，愈靠近中心軸ac愈容易變大。 滿足關係性R3的閉塞部105中，表面Bs於閉塞部105的最薄的部分具有最大的曲率。閉塞部105的最薄的部分，會重疊於中心軸ac，或接近中心軸ac。藉由滿足關係性R3，容易使在閉塞部105的最薄的部分產生的力分散至周圍。藉此，能夠抑制在閉塞部105的最薄的部分發生破裂等的不良。
如圖3所示，貫通部103的最薄的部分的厚度db，比閉塞部105的最薄的部分的厚度da還小。db/da，例如為1/4以下，亦可為1/5以下。db/da，例如為1/10以上，亦可為1/9以上。
[4.貫通電極基板的製造方法] 接著，利用圖4至圖11說明上述的貫通電極基板10的製造方法。
圖4~圖11為本揭示的第1實施形態中的貫通電極基板的製造方法說明圖。首先，如圖4所示，準備玻璃基板11，在玻璃基板11形成貫通孔15。玻璃基板11等的基板的厚度，例如為100μm以上，亦可為200μm以上。基板的厚度，例如為1mm以下，亦可為500μm以下。玻璃基板11的厚度，本例中為400μm。亦可取代玻璃基板11，而使用由石英基板、矽晶圓、陶瓷等其他的無機材料所形成之基板，亦可使用由樹脂基板等的有機材料所形成之基板。當使用矽晶圓等具有導電性的基板的情形下，於形成了貫通孔15的狀態下，包括貫通孔15的內側面之基板表面會被絕緣體覆蓋。
貫通孔15，是對於玻璃基板11以規定的條件照射了雷射後，藉由規定的蝕刻液施以蝕刻處理，藉此形成為將第1面110與第2面120之間貫通。貫通孔15的徑的最大值，例如為25μm以上50μm以下。另一方面，本例中，於玻璃基板11的略中心部分，貫通孔15的徑具有極小值。極小值，例如為10μm以上30μm以下。貫通孔15的徑的極小值，亦可為貫通孔15的徑的最大值的40%以上60%以下。
接著，如圖5所示，對於形成了貫通孔15的玻璃基板11的第1面110、第2面120及貫通孔15的內側面，形成第1金屬層100a。第1金屬層100a，於後述的藉由電解鍍覆處理而形成第2金屬層100b之工程中，作用成為晶種層。本例中，第1金屬層100a，為藉由無電解鍍覆處理而形成之Cu。第1金屬層100a，理想是堆積成為0.1μm以上3μm以下的厚度，本例中以0.3μm的厚度堆積。另，第1金屬層100a，只要是作用成為電解鍍覆處理的晶種層之金屬即可，例如亦可為包括Ti、Ni、Cr、Ti、W等之金屬，亦可為將相異的金屬層積而成者。此外，晶種層的形成方法，不限於使用無電解鍍覆處理者，亦可為使用濺鍍法者。雖未圖示，惟於形成第1金屬層100a之前，亦可在玻璃基板11的第1面110、第2面120及貫通孔15的內側面形成密合層。對於玻璃基板11之密合層的密合性，比對於玻璃基板11之第1金屬層100a的密合性還高。構成密合層的材料的例子，為氧化鋅等的金屬氧化物。
接著，如圖6所示，在第1金屬層100a當中的玻璃基板11的第2面120側的規定區域形成阻劑遮罩RM。接著，藉由電解鍍覆處理，實施電解鍍覆工程，即在形成有阻劑遮罩RM的區域以外，亦即第1金屬層100a露出的區域使第2金屬層100b成長。電解鍍覆工程，包括以第1條件形成第2金屬層100b之第1電解鍍覆工程、及以從第1條件變更後的第2條件形成第2金屬層100b之第2電解鍍覆工程。
圖7為第1電解鍍覆工程示意圖。第1條件，被設定成在第1面110側之第2金屬層100b的成長速度與在第2面120側之第2金屬層100b的成長速度幾乎成為相同。 圖8為第2電解鍍覆工程示意圖。第2條件，被設定成在第1面110側之第2金屬層100b的成長速度比在第2面120側之第2金屬層100b的成長速度還大。例如，於第1面110側比起第2面120側，在鍍覆液變濃的環境下實施電解鍍覆處理即可。亦可於第1面110側比起第2面120側，在對貫通孔15供給的電流變大的環境下實施電解鍍覆處理。
藉由這樣的處理，貫通孔15當中的第1面110側的區域CA會藉由第2金屬層100b而被堵塞。另一方面，在區域CA以外的貫通孔15的區域，會形成被第2金屬層100b圍繞的空間18。於成為貫通孔15的極小部15m的部分，空間18的徑較佳是在極小部15m的徑dcm的10%以上50%以下。也就是說，在極小部15m之第1金屬層100a及第2金屬層100b的合計的厚度de，較佳是徑dcm的25%以上45%以下。本例中，第1金屬層100a及第2金屬層100b形成為使得此厚度de相對於貫通孔15的徑的最小值dcm成為略30%的厚度。此空間18與玻璃基板11的第2面120側的空間，透過開口180而連接。第2金屬層100b例如為Cu。另，第2金屬層100b亦可為包括Au、Ag、Pt、Al、Ni、Cr、Sn等之金屬。
在貫通孔15藉由閉塞部105而被堵塞之前，貫通孔15維持貫通的狀態，因此於貫通孔15亦可使鍍覆液通過。按照此製造方法，是最後形成閉塞部105，因此亦能穩定地形成第2金屬層100b。
參照圖30A~圖30D，詳細說明第1電解鍍覆工程及第2電解鍍覆工程的一例。
第1電解鍍覆工程中使用的鍍覆液，例如包括五水合硫酸銅及硫酸。五水合硫酸銅，以分子式CuSO4 ・5H2 O表示。硫酸，以分子式H2 SO4 表示。鍍覆液中的五水合硫酸銅的重量%，亦稱為第1比率L1。鍍覆液中的硫酸的重量%，亦稱為第2比率L2。第1電解鍍覆工程的鍍覆液中，較佳是第2比率L2比第1比率L1還大。藉此，能夠減低在玻璃基板11的第1面110或第2面120之鍍覆液的Cu濃度與在貫通孔15的內部之鍍覆液的Cu濃度之差距。
圖30A為第1電解鍍覆工程的一例示意圖。如圖30A所示，亦可從玻璃基板11的第1面110側及第2面120側對貫通孔15供給電流。從第1面110側供給至貫通孔15的電流亦稱為第1電流i1。從第2面120側供給至貫通孔15的電流亦稱為第2電流i2。第1電解鍍覆工程中，較佳是第1電流i1與第2電流i2之差距小。例如，第1電流i1為第2電流i2的0.8倍以上1.2倍以下。藉此，於第1面110、第2面120及貫通孔15的內部，能夠抑制第2金屬層100b的成長速度發生差距。
第2電解鍍覆工程中使用的鍍覆液，如同第1電解鍍覆工程的情形般，亦可包括五水合硫酸銅及硫酸。第2電解鍍覆工程的鍍覆液中，較佳是第1比率L1比第2比率L2還大。藉此，能夠使在玻璃基板11的第1面110或第2面120之鍍覆液的Cu濃度比在貫通孔15的內部之鍍覆液的Cu濃度還高。
圖30B~圖30D為第2電解鍍覆工程的一例示意圖。如圖30B所示，第2電解鍍覆工程中，較佳是第1電流i1比第2電流i2還大。例如，第1電流i1比第2電流i2的1.5倍還大。藉此，能夠使在第1面110之第2金屬層100b的成長速度比在第2面120之第2金屬層100b的成長速度還大。第1電流i1，可為第2電流i2的2.0倍以上，亦可為3.0倍以上，亦可為5.0倍以上。第1電流i1，亦可為第2電流i2的5.0倍以下。
第1面110側的貫通孔15的端部亦稱為第1端16，第2面120側的貫通孔15的端部亦稱為第2端17。鍍覆液中的第1比率L1比第2比率L2還大，或第1電流i1比第2電流i2還大，藉此如圖30C所示，能夠使在第1端16之第2金屬層100b的成長速度比在第2端17之第2金屬層100b的成長速度還大。例如，第2金屬層100b的截面，如圖30C所示，能夠部分地具有以第1端16為中心之圓的形狀。
當第1電流i1比第2電流i2還大的情形下，位於貫通孔15的內側面之第2金屬層100b的成長速度，愈靠近第1面110則愈大。因此，如圖30C所示，位於貫通孔15的內側面之第2金屬層100b的厚度，愈朝向第2面120側則愈小。其結果，形成於第1端16的周圍之第2金屬層100b的貫通孔15的內部側的表面Bs，愈遠離中心軸ac則愈朝向第2面120側。
在貫通孔15的第1端16的各位置的周圍成長之第2金屬層100b匯合，藉此如圖30D所示，於第1面110側，第2金屬層100b能夠將貫通孔15閉塞。依此方式，獲得包括第2金屬層100b之閉塞部105。
位於貫通孔15的內側面之第2金屬層100b的成長速度，愈遠離內側面則愈小。因此，重疊於中心軸ac的閉塞部105的部分的表面Bs的曲率容易成為最大。
閉塞部105的表面Bs的位置及形狀，能夠藉由調整第1電流i1及第2電流i2而變更。或者，閉塞部105的表面Bs的位置及形狀，能夠藉由調整第1比率L1及第2比率L2而變更。圖31為當將相對於第2電流i2之第1電流i1的比率較圖30B~圖30D的例子更增大的情形下獲得之閉塞部105示意截面圖。如圖31所示，藉由增大第1電流i1與第2電流i2之差距，能夠使閉塞部105的表面Bs的位置朝第2面120側變化。此外，藉由增大第1電流i1與第2電流i2之差距，能夠使在閉塞部105的最薄的部分之表面Bs的曲率半徑減小。
接著，如圖9所示，除去阻劑遮罩RM。接著，如圖10所示，將玻璃基板11的第1面110側的第1金屬層100a及第2金屬層100b，例如藉由CMP(Chemical Mechanical Polishing；化學機械研磨)處理而除去，使第1面110露出。另，第1金屬層100a與第2金屬層100b之除去，亦可運用濕蝕刻處理、翼形刀(fly cutter)所致之磨削處理、物理性的機械研磨等其他處理。圖10的處理，亦可在圖9的處理之前實施。
然後，如圖11所示，於玻璃基板11的第2面120側，以第2金屬層100b作為遮罩而除去第1金屬層100a。依此方式，便從玻璃基板11製造出配置有貫通電極100的貫通電極基板10。圖11的處理，亦可在圖10的處理之前實施。另，圖2中，示意貫通電極100作為將第1金屬層100a與第2金屬層100b整合而成之導電體。
[實施例] 圖12為貫通電極的截面的電子顯微鏡照片。圖12所示電子顯微鏡照片，為藉由上述的貫通電極基板10的製造方法而製造出的貫通電極100的截面。此截面為以包括貫通孔15的中心軸之方式切斷的面。如圖12所示，可實現於貫通電極100中具有閉塞部105之構造。
＜第2實施形態＞ 第2實施形態中的貫通電極，是藉由和上述的第1實施形態相異的方法而製造。
圖13~圖15為本揭示的第2實施形態中的貫通電極基板的製造方法說明圖。第2實施形態中，如圖13所示，如第1實施形態中的圖5般形成了第1金屬層100a後，未形成圖6所示阻劑遮罩RM，而形成圖7及圖8所示第2金屬層100b。在此狀態下，如圖14所示，於玻璃基板11的第1面110側及第2面120側這兩面，將第1金屬層100a及第2金屬層100b藉由CMP處理而除去，使玻璃基板11的兩面露出。
接著，如圖15所示，於第2面120側，藉由濺鍍法形成作為晶種層的第3金屬層100c。接著，在第3金屬層100c的一部分的區域之上形成阻劑遮罩RM。圖15中，僅在第2面120上形成有第3金屬層100c。雖未圖示，惟亦可在貫通孔15的內部的第2金屬層100b上形成有第3金屬層100c的一部分。其後，藉由電解鍍覆處理在第3金屬層100c上使金屬層成長。其後，除去阻劑遮罩RM，除去不要的金屬層。藉此，便獲得和圖2同樣構造的貫通電極100。藉由以金屬層容易在第2面120側的部分亦即第3金屬層100c上成長之條件(和使第2金屬層100b成長時相異之條件)進行電解鍍覆處理，藉此亦能使第2面120上的由金屬層所成之墊部102的厚度比貫通部103的厚度還厚。所謂不要的金屬層，示意了被阻劑遮罩RM覆蓋的部分的第3金屬層100c。依電解鍍覆處理的條件不同，有時也會從貫通孔15的區域至第1面110側也形成金屬層。在此情形下，第1面110側的金屬層亦被除去即可。
＜第3實施形態＞ 第3實施形態中的貫通電極，是藉由和上述的第1實施形態相異的方法而製造。
圖16~圖18為本揭示的第3實施形態中的貫通電極基板的製造方法說明圖。第3實施形態中，當如第1實施形態中的圖7般形成阻劑遮罩RM時，進一步在第1面110側亦形成覆蓋遠離貫通孔15的部分的第1金屬層100a之阻劑遮罩RM。其後，如圖16所示，藉由第1條件的電解鍍覆處理使第2金屬層100b成長。其後，如圖17所示，藉由第2條件的電解鍍覆處理進一步使第2金屬層100b成長。藉此，貫通孔15的區域CA會藉由第2金屬層100b而被堵塞。藉由在第1面110側形成阻劑遮罩RM，於第1面110側能夠限制第2金屬層100b成長的區域。因此，第2金屬層100b會在更短的時間成長。是故，會實現有效率的電解鍍覆處理。其後，如圖18所示，除去阻劑遮罩RM。其後，將從貫通孔15朝第1面110側突出的第1金屬層100a與第2金屬層100b藉由CMP處理等而除去。藉此，便獲得和圖2同樣構造的貫通電極100。
＜第4實施形態＞ 上述的第1實施形態中的貫通孔15，位於第1面110與第2面120之間，具有貫通孔15的徑成為最小之極小部15m。第4實施形態中，在玻璃基板11形成有具有和第1實施形態中的貫通孔15相異的形狀之貫通孔15A。具體而言，第4實施形態中的貫通孔15A，不具有此極小部15m。
圖19為本揭示的第4實施形態中的貫通電極的截面構造說明圖。在玻璃基板11，形成有貫通孔15A。貫通孔15A，具有從第1面110側朝向第2面120側而徑變大之形狀。貫通孔15A，例如是藉由從玻璃基板11的第2面120側實施噴砂處理而形成。貫通孔15A，亦可對於玻璃基板11以規定的條件照射了雷射後，藉由規定的蝕刻液施以蝕刻處理，藉此形成。貫通電極100A，包括墊部102A、貫通部103A及閉塞部105A。閉塞部105A，配置成堵塞貫通孔15A的第1面110側亦即貫通孔15的徑較小的側。於貫通孔15A的內部被貫通電極100A圍繞的空間18A，配置成會透過開口180A與玻璃基板11的第2面120側的空間連接。另，圖19及圖20中，亦如同圖2般，示意貫通電極100作為將第1金屬層100a與第2金屬層100b整合而成之導電體。
圖20為本揭示的第4實施形態中的貫通電極的第1面側的構造(閉塞部)說明圖。針對閉塞部105A的構造，亦和第1實施形態中的閉塞部105的構造同樣。若如圖20所示般定義各部，則閉塞部105A的構造亦滿足關係性R1~R3的至少1個條件。圖20所示例子中，閉塞部105A的構造滿足關係性R1~R3的所有條件。由於貫通孔的形狀的差異，從da往da1、da2增加的比例，閉塞部105A會比閉塞部105來得少，但閉塞部105A中同樣地，對於從表面Ts側朝向貫通孔15的內部的力能夠具有強的保持力。
＜第5實施形態＞ 第5實施形態中，說明在形成於第1實施形態中的貫通孔15的空間18配置了填充體之貫通電極100B。
圖21為本揭示的第5實施形態中的貫通電極的截面構造說明圖。首先，準備第1實施形態中的圖11所示狀態之玻璃基板11及貫通電極100。接著，如圖21所示，從開口180對空間18配置填充體109。填充體109，作為流體而從開口180流入空間18，其後被固化，藉此形成。本例中，填充體109可由絕緣性的材料來形成，亦可由金屬膏等的導電性的材料來形成。具有絕緣性的材料的例子，為有機樹脂、無機化合物等。有機樹脂的例子為聚醯亞胺、丙烯酸等。無機化合物的例子為矽氧化物等。填充體109，亦可包括有機樹脂及無機化合物雙方。金屬膏的例子為包括Cu、Ni、Ag、Au等的膏。為了形成填充體109而從開口180流入空間18的材料，可具有感光性，亦可不具有。藉由以上述材料形成填充體109，比起藉由電解鍍覆處理而以第2金屬層100b填充空間18之情形，能夠減低製造成本、或減低貫通電極引起的應力。雖未圖示，惟於維持貫通電極基板10的可靠性的限度下，在填充體109的內部或填充體109與基板11之間亦可存在孔隙(void)等的空間。
圖21所示例子中，填充體109的表面Fs位於和第2面120側的第2金屬層100b成為同一面。雖未圖示，惟表面Fs亦可位於不和第2金屬層100b為同一面。也就是說，表面Fs可位於形成和第2面120同一面，亦可位於貫通孔15的內部，亦可位於比第2金屬層100b還突出。
＜第6實施形態＞ 當第5實施形態中的填充體109為導電體的情形下，於第2面120側亦能在與貫通孔15重疊的位置將貫通電極100B與配線層連接。第6實施形態中，說明填充體109由具有導電性的材料而形成的情形下之貫通電極100C的例子。
圖22為本揭示的第6實施形態中的貫通電極的截面構造說明圖。圖22所示貫通電極100C，更包括配置於第2實施形態中的圖14所示狀態的貫通電極的內部之填充體109。填充體109為導電體。貫通電極100C，包括於第1面110側從貫通孔15露出之包含第2金屬層100b的閉塞部105、及於第2面120側從貫通孔15露出之填充體109C。另一方面，於貫通孔15以外的部分，玻璃基板11的第1面110及第2面120露出。
圖23為本揭示的第6實施形態中的配線基板的截面構造說明圖。圖23所示配線基板80C，除了第1實施形態1中的配線基板80外，更具有配置於玻璃基板11的第2面120側之配線層積體70C。配線層積體70C中的配線層720C，連接至貫通電極100C中的填充體109C。圖23中的配線層720C，與填充體109C的表面Fs接觸。本例中，填充體109C的表面Fs與配線層720C接觸之接觸區域，當沿著垂直於第2面120的方向觀看的情形下，如圖23所示，被貫通孔15的在第2面120之外緣圍繞。雖未圖示，惟接觸區域亦可雖與貫通孔15重疊但不被貫通孔15的外緣圍繞。此接觸區域，是藉由形成於層間絕緣層710C的開口而被規範。在開口，配置有連接至填充體109C之配線層720C。雖圖中省略，惟在位於和玻璃基板11相反側的配線層積體70C的面，亦可形成有與凸塊連接之墊。
＜第7實施形態＞ 第7實施形態中，說明將第6實施形態中的貫通電極100C的構造適用於圖19所示第4實施形態中的貫通電極100A之情形的例子。
圖24為本揭示的第7實施形態中的貫通電極的截面構造說明圖。圖24所示貫通電極100D，除下記要點外，和第4實施形態中的圖19所示貫通電極100A為同一。 ・未設有墊部102A。 ・在貫通電極的內部配置有填充體109。 圖24所示貫通電極100D，包括於第1面110側從貫通孔15A露出之包含第2金屬層100b的閉塞部105A、及於第2面120側從貫通孔15A露出之填充體109D。另一方面，於貫通孔15A以外的部分，玻璃基板11的第1面110及第2面120露出。藉由這樣的構造，如同第6實施形態的情形般，即使不使用墊部102A仍能將配線層連接至填充體109D。
＜第8實施形態＞ 第8實施形態中，說明製造實現關係性R1(da＜dc＜da+db×2)的貫通電極的另一方法。
圖25~圖28為本揭示的第8實施形態中的貫通電極基板的製造方法說明圖。首先，對於玻璃基板11從第2面120側藉由噴砂等而形成孔。或，亦可對於玻璃基板11以規定的條件照射了雷射後，藉由規定的蝕刻液施以蝕刻處理，藉此形成孔。如圖25所示，形成不貫通至第1面110側之孔150E。孔150E，具有位於第1面110側的底部。這樣的孔亦稱為有底孔。接著，如圖26所示，從第2面120側藉由濺鍍法形成作為晶種層的第1金屬層100a，形成阻劑遮罩RM，藉由電解鍍覆處理形成第2金屬層100b。此處的電解鍍覆處理，使用玻璃基板11的表面側的成長速度相對變慢之條件。例如，使用混入了添加劑的鍍覆液。藉此，第2金屬層100b中的有底孔150E的底部側的部分BP，比起第2金屬層100b的其他部分會變厚。此外，在有底孔150E的內部，被第2金屬層100b圍繞的空間18E，配置成會透過開口180E與玻璃基板11的第2面120側的空間連接。
接著，除去阻劑遮罩RM。接著，如圖27所示，除去配置有阻劑遮罩RM的部分的第1金屬層100a。其後，如圖28所示，將玻璃基板11的第1面110側藉由CMP處理等而蝕刻，在第1面110側使第2金屬層100b露出。藉此有底孔150E的底部被除去而形成貫通孔15E。另，亦可以留下第1金屬層100a之方式蝕刻，藉此使得第1金屬層100a在第1面110側露出。
藉此，便形成具有和圖19所示第4實施形態的貫通電極100A類似的構造之貫通電極100E。圖28中，示意規範關係性R1之各參數。此處，da示意作為在中心軸ac之厚度。貫通電極100A中，為滿足關係性R1、R2、R3的全部之構造，而貫通電極100E中為僅滿足關係性R1之構造。
＜第9實施形態＞ 上述的電子單元1000，例如搭載於行動終端(行動電話、智慧型手機及筆記型個人電腦等)、資訊處理裝置(桌上型個人電腦、伺服器、車用導航機等)、家電等各式各樣的電子機器。
圖29為本揭示的第1實施形態中的包括電子單元的電子機器說明圖。電子單元1000，例如搭載於行動終端(行動電話、智慧型手機及筆記型個人電腦等)、資訊處理裝置(桌上型個人電腦、伺服器、車用導航機等)、家電等各式各樣的電子機器。作為搭載有電子單元1000的電子機器的例子，示意了智慧型手機500及筆記型個人電腦600。該些電子機器，具有由執行應用程式而實現各種機能的CPU等所構成之控制部1100。各種機能中，包括使用來自電子單元1000的輸出訊號的機能。另，電子單元1000亦可具有控制部1100的機能。
＜第10實施形態＞ 第10實施形態中，參照圖32，說明貫通電極100的閉塞部105的最薄的部分的表面Bs的曲率半徑ra。曲率半徑ra，為閉塞部105的最薄的部分的表面Bs的曲率的倒數。
曲率半徑ra，亦可被規範為相對於在第1面110之貫通孔15的半徑rb的比率。ra/rb較佳為0.2以上。藉此，當閉塞部105被推壓的情形下，能夠抑制在閉塞部105的最薄的部分的表面Bs產生的壓縮力變得過大。因此，能夠抑制在閉塞部105的最薄的部分發生破裂等的不良。ra/rb亦可為0.4以上，亦可為0.6以上。
另一方面，若ra/rb太大，則當閉塞部105被推壓的情形下無法使在閉塞部105產生的壓縮力適當地分散至周圍，由此料想會發生閉塞部105的破壞。考慮這點，ra/rb較佳為1.5以下。ra/rb亦可為1.3以下，亦可為1.1以下。
適當地設定閉塞部105的最薄的部分的厚度da，是抑制破裂等的不良的有效手段。厚度da較佳為10μm以上。藉此，能夠確保閉塞部105的最薄的部分的機械性強度。厚度da亦可為20μm以上，亦可為30μm以上。另一方面，若厚度da過大，則在閉塞部105產生的內部應力會變得難以在表面Ts被減緩。在此情形下，料想會發生閉塞部105的破壞、基板11的破裂等。考慮這點，厚度da較佳為100μm以下。厚度da亦可為80μm以下，亦可為60μm以下。
＜第11實施形態＞ 第11實施形態中，參照圖33~圖35說明將貫通電極基板10的貫通電極100與電子元件92電性連接的例子。具體而言，說明在對電子元件92施加朝向貫通電極基板10的壓力之狀態下將電子元件92加熱，藉此將貫通電極100與電子元件92的電極予以電性連接的方法。此方法亦稱為TCB(Thermal Compression Bonding；熱壓接合)。
電子元件92，如圖33所示，包括第1面925及第2面926、及位於第1面925上的電極922。電極922亦可包括墊。電極922亦可包括墊、及位於墊上的柱。包括柱的電極922的構造，當電極922的間距P小的情形下尤其會被採用。間距P，例如為100μm以下。在電極922上亦可設有凸塊892。
首先，如圖33所示，在電子元件92的第2面926裝配接合頭200。接著，如圖34所示，使接合頭200朝向貫通電極基板10移動，藉此使凸塊892接觸貫通電極100的閉塞部105。此外，使用接合頭200將電子元件92加熱。藉此，便能實施加熱推壓工程，即在對電子元件92施加朝向貫通電極基板10的壓力之狀態下將電子元件92加熱。其後，在將朝向貫通電極基板10的壓力設為零或大約零之狀態下，將接合頭200的溫度保持一定。藉此，如圖35所示，便能透過凸塊892將電極922連接至閉塞部105。
為了藉由加熱推壓工程將電極922連接至閉塞部105，較佳是對1個電極922施加的力為閾值以上。閾值，例如為0.001kgf，亦可為0.006kgf，亦可為0.1kgf。在此情形下，閉塞部105會被要求耐受閾值以上的力。
本案的貫通電極基板10中，滿足上述的關係性R1~R3的至少1者。藉此，閉塞部105能夠耐受閾值以上的力。
＜第12實施形態＞ 第12實施形態中，說明用來將貫通電極基板10的閉塞部105與電子元件92的電極922電性連接之構造的一例。
如圖36所示，亦可在電子元件92的電極922上設有擴散防止膜94。擴散防止膜94，例如包括位於電極922上之鎳層、及位於鎳層上之金層。擴散防止膜94，亦可藉由無電解鍍覆或電解鍍覆而形成。
如圖36所示，亦可在貫通電極基板10的閉塞部105上設有擴散防止膜106。擴散防止膜106，亦可如同擴散防止膜94般，包括位於閉塞部105上之鎳層、及位於鎳層上之金層。
＜第13實施形態＞ 第13實施形態中，說明用來將貫通電極基板10的閉塞部105與電子元件92的電極922電性連接之構造的一例。
如圖37所示，亦可在貫通電極基板10的閉塞部105上設有電極107。電極107亦可包括墊。電極107亦可包括墊、及位於墊上的柱。
如同圖36例子般，亦可在電極107上設有擴散防止膜106。雖未圖示，惟亦可不設有擴散防止膜106。此外，如同圖36例子般，亦可在電極922上設有擴散防止膜94。雖未圖示，惟亦可不設有擴散防止膜94。
＜第14實施形態＞ 第14實施形態中，說明用來將貫通電極基板10的閉塞部105與電子元件92的電極922電性連接之構造的一例。如圖38所示，亦可不使用凸塊而將電子元件92的電極922連接至貫通電極基板10的閉塞部105。電極922及閉塞部105雙方亦可包括銅。在此情形下，能夠利用Cu-Cu接合來將電極922連接至閉塞部105。
＜第15實施形態＞ 第15實施形態中，說明用來將貫通電極基板10的閉塞部105與電子元件92的電極922電性連接之構造的一例。如圖39所示，亦可不使用凸塊而將電子元件92的電極922連接至貫通電極基板10的閉塞部105上的電極107。電極922及電極107雙方亦可包括銅。在此情形下，能夠利用Cu-Cu接合來將電極922連接至電極107。
＜第16實施形態＞ 第16實施形態中，參照圖40A及圖40B，說明連接至貫通電極基板10的閉塞部105之配線層720的截面構造的一例。圖40A為配線層示意截面圖。圖40B為配線層示意平面圖。圖40A為沿著圖40B的配線層的A-A線的截面圖。
如圖40A及圖40B所示，配線層720與閉塞部105接觸之接觸區域，亦可包括複數個區域。例如，配線層720亦可包括朝貫通電極基板10的第1面110的面內方向延伸之配線722、及將配線722連接至閉塞部105之複數個連接層721。如圖40B所示，當沿著垂直於第1面110的方向觀看的情形下，複數個連接層721亦可被在第1面110之貫通孔15的外緣圍繞。
＜第17實施形態＞ 第17實施形態中，參照圖41A及圖41B，說明連接至貫通電極基板10的閉塞部105之配線層720的截面構造的一例。圖41A為配線層示意截面圖。圖41B為配線層示意平面圖。圖41A為沿著圖41B的配線層的B-B線的截面圖。
如同圖40A及圖40B例子般，配線層720與閉塞部105接觸之接觸區域，亦可包括複數個區域。例如，配線層720亦可包括朝貫通電極基板10的第1面110的面內方向延伸之配線722、及將配線722連接至閉塞部105之複數個連接層721。如圖41B所示，當沿著垂直於第1面110的方向觀看的情形下，複數個連接層721亦可與在第1面110之貫通孔15的外緣重疊。
＜第18實施形態＞ 第18實施形態中，參照圖42A及圖42B，說明連接至貫通電極基板10的閉塞部105之配線層720的截面構造的一例。圖42A為配線層示意截面圖。圖42B為配線層示意平面圖。圖42A為沿著圖42B的配線層的C-C線的截面圖。
如圖42A及圖42B所示，當沿著垂直於第1面110的方向觀看的情形下，配線層720與閉塞部105接觸之接觸區域，亦可圍繞在第1面110之貫通孔15的外緣。例如，配線層720亦可包括朝貫通電極基板10的第1面110的面內方向延伸之配線722。配線722，亦可具有比在第1面110之貫通孔15的直徑dc還大的寬度w1。
＜第19實施形態＞ 第19實施形態中，參照圖43A及圖43B，說明連接至貫通電極基板10的閉塞部105之配線層720的截面構造的一例。圖43A為配線層示意截面圖。圖43B為配線層示意平面圖。圖43A為沿著圖43B的配線層的D-D線的截面圖。
如圖43A及圖43B所示，配線層720亦可包括連接至閉塞部105而朝第1面110的面內方向延伸之配線722。例如，配線層720亦可包括連接至閉塞部105而朝相互相異方向延伸之複數個配線722。
以上雖已說明了本發明的一實施形態，惟上述的各實施形態可相互組合、或置換而適用。此外，上述的各實施形態中，亦可如以下般變形而實施。例如，即使如第4實施形態(圖19)中的貫通電極100A般，形成不具有極小部15m的貫通孔15A的情形下，仍能以第1、第2或第3實施形態中說明的方法製造。
10:貫通電極基板 11:玻璃基板 15,15A,15E:貫通孔 15m:極小部 16:第1端 17:第2端 18,18A,18E:空間 50:配線構造部 70,70C:配線層積體 80,80C:配線基板 91:印刷配線板 92,93:電子元件 100,100A,100C,100D,100E:貫通電極 100a:第1金屬層 100b:第2金屬層 100c:第3金屬層 102,102A:墊部 103,103A:貫通部 105,105A:閉塞部 109,109C,109D:填充體 110,810,910:第1面 120,820,920:第2面 150E:有底孔 180,180A,180E:開口 500:智慧型手機 600:筆記型個人電腦 710:層間絕緣層 720,720C:配線層 811,911,921,922,923:電極 891,892,893:凸塊 1000:電子單元 1100:控制部
[圖1]本揭示的第1實施形態中的電子單元的截面構造說明圖。 [圖2]本揭示的第1實施形態中的貫通電極基板的截面構造說明圖。 [圖3]本揭示的第1實施形態中的貫通電極的第1面側的構造(閉塞部)說明圖。 [圖4]本揭示的第1實施形態中的貫通電極基板的製造方法說明圖。 [圖5]本揭示的第1實施形態中的貫通電極基板的製造方法說明圖。 [圖6]本揭示的第1實施形態中的貫通電極基板的製造方法說明圖。 [圖7]本揭示的第1實施形態中的貫通電極基板的製造方法說明圖。 [圖8]本揭示的第1實施形態中的貫通電極基板的製造方法說明圖。 [圖9]本揭示的第1實施形態中的貫通電極基板的製造方法說明圖。 [圖10]本揭示的第1實施形態中的貫通電極基板的製造方法說明圖。 [圖11]本揭示的第1實施形態中的貫通電極基板的製造方法說明圖。 [圖12]貫通電極的截面的電子顯微鏡照片。 [圖13]本揭示的第2實施形態中的貫通電極基板的製造方法說明圖。 [圖14]本揭示的第2實施形態中的貫通電極基板的製造方法說明圖。 [圖15]本揭示的第2實施形態中的貫通電極基板的製造方法說明圖。 [圖16]本揭示的第3實施形態中的貫通電極基板的製造方法說明圖。 [圖17]本揭示的第3實施形態中的貫通電極基板的製造方法說明圖。 [圖18]本揭示的第3實施形態中的貫通電極基板的製造方法說明圖。 [圖19]本揭示的第4實施形態中的貫通電極的截面構造說明圖。 [圖20]本揭示的第4實施形態中的貫通電極的第1面側的構造(閉塞部)說明圖。 [圖21]本揭示的第5實施形態中的貫通電極的截面構造說明圖。 [圖22]本揭示的第6實施形態中的貫通電極的截面構造說明圖。 [圖23]本揭示的第6實施形態中的配線基板的截面構造說明圖。 [圖24]本揭示的第7實施形態中的貫通電極的截面構造說明圖。 [圖25]本揭示的第8實施形態中的貫通電極基板的製造方法說明圖。 [圖26]本揭示的第8實施形態中的貫通電極基板的製造方法說明圖。 [圖27]本揭示的第8實施形態中的貫通電極基板的製造方法說明圖。 [圖28]本揭示的第8實施形態中的貫通電極基板的製造方法說明圖。 [圖29]本揭示的第1實施形態中的包括電子單元的電子機器說明圖。 [圖30A]第1電解鍍覆工程的一例說明圖。 [圖30B]第2電解鍍覆工程的一例說明圖。 [圖30C]第2電解鍍覆工程的一例說明圖。 [圖30D]第2電解鍍覆工程的一例說明圖。 [圖31]第2金屬層的截面構造的一例說明圖。 [圖32]貫通電極的閉塞部的截面構造的一例說明圖。 [圖33]電子單元的製造方法的一例說明圖。 [圖34]電子單元的製造方法的一例說明圖。 [圖35]電子單元的製造方法的一例說明圖。 [圖36]用來連接貫通電極基板的閉塞部與電子元件的電極之構造的一例說明圖。 [圖37]用來連接貫通電極基板的閉塞部與電子元件的電極之構造的一例說明圖。 [圖38]用來連接貫通電極基板的閉塞部與電子元件的電極之構造的一例說明圖。 [圖39]用來連接貫通電極基板的閉塞部與電子元件的電極之構造的一例說明圖。 [圖40A]連接至貫通電極基板的閉塞部之配線層的截面構造的一例說明圖。 [圖40B]圖40A的配線層示意平面圖。 [圖41A]連接至貫通電極基板的閉塞部之配線層的截面構造的一例說明圖。 [圖41B]圖41A的配線層示意平面圖。 [圖42A]連接至貫通電極基板的閉塞部之配線層的截面構造的一例說明圖。 [圖42B]圖42A的配線層示意平面圖。 [圖43A]連接至貫通電極基板的閉塞部之配線層的截面構造的一例說明圖。 [圖43B]圖43A的配線層示意平面圖。 [圖44A]貫通電極基板的樣本的一例示意平面圖。 [圖44B]將圖44A的貫通電極基板沿著線E1-E1切斷的情形下的截面圖。 [圖45A]貫通電極基板的樣本的另一例示意平面圖。 [圖45B]將圖45A的貫通電極基板沿著線E2-E2切斷的情形下的截面圖。
11:玻璃基板
15:貫通孔
15m:極小部
18:空間
100:貫通電極
103:貫通部
105:閉塞部
110:第1面

Claims (21)

  1. 一種貫通電極基板， 具備：基板，具有第1面及第2面，包括貫通該第1面與該第2面之貫通孔；及 貫通電極，配置於前述貫通孔的內部； 前述貫通電極，包括於前述第1面側堵塞該貫通孔之第1部分、及沿著前述貫通孔的內側面而配置之第2部分， 於前述第1部分沿著垂直於前述第1面的方向而最薄的部分具有厚度A，於前述第2部分最薄的部分具有厚度B，前述貫通孔的在前述第1面之徑具有長度C， 滿足A＜C＜A+B×2的關係。
  2. 如請求項1記載之貫通電極基板，其中，前述第1部分，包括愈遠離前述貫通孔的中心軸則前述第1部分的厚度愈變厚之部分。
  3. 一種貫通電極基板， 具備：基板，具有第1面及第2面，包括貫通該第1面與該第2面之貫通孔；及 貫通電極，配置於前述貫通孔的內部； 前述貫通電極，包括於前述第1面側堵塞該貫通孔之第1部分、及沿著前述貫通孔的內側面而配置之第2部分， 前述第1部分，包括愈遠離前述貫通孔的中心軸則沿著垂直於前述第1面的方向之前述第1部分的厚度愈變厚之部分。
  4. 如請求項1至請求項3中任一項記載之貫通電極基板，其中，當以包括前述貫通孔的中心軸之截面觀看的情形下，位於前述貫通孔的內部側之前述第1部分的表面，於前述第1部分的最薄的部分具有最大的曲率。
  5. 如請求項1至請求項3中任一項記載之貫通電極基板，其中，於前述第1部分最薄的部分，位於和前述貫通孔的中心軸相對應之位置。
  6. 如請求項1至請求項3中任一項記載之貫通電極基板，其中，前述貫通孔，具有前述貫通孔的徑成為極小值之極小部， 前述極小部，位於前述第1面與前述第2面之間， 於前述極小部，前述貫通電極未堵塞前述貫通孔。
  7. 如請求項1至請求項3中任一項記載之貫通電極基板，其中，更具備：配線層，配置於前述基板的前述第1面側，與前述貫通電極接觸， 當沿著垂直於前述第1面的方向觀看的情形下，前述配線層與前述貫通電極接觸之接觸區域，與前述貫通孔重疊。
  8. 如請求項7記載之貫通電極基板，其中，當沿著垂直於前述第1面的方向觀看的情形下，前述接觸區域，被在前述第1面之前述貫通孔的外緣圍繞。
  9. 如請求項7記載之貫通電極基板，其中，當沿著垂直於前述第1面的方向觀看的情形下，前述接觸區域，與在前述第1面之前述貫通孔的外緣重疊。
  10. 如請求項7記載之貫通電極基板，其中，前述接觸區域，包括複數個區域。
  11. 如請求項1至請求項3中任一項記載之貫通電極基板，其中，在前述第1面側之前述第1部分的表面，位於前述貫通孔的內部。
  12. 如請求項1至請求項3中任一項記載之貫通電極基板，其中，於前述貫通孔的內部，更包括位於前述貫通電極的金屬層以外的部分之填充體。
  13. 如請求項12記載之貫通電極基板，其中，前述填充體，包括具有導電性的材料。
  14. 如請求項13記載之貫通電極基板，其中，更具備：第2配線層，配置於前述基板的前述第2面側，與前述填充體接觸， 當沿著垂直於前述第2面的方向觀看的情形下，前述第2配線層與前述填充體接觸之接觸區域，被前述貫通孔的在前述第2面之外緣圍繞。
  15. 如請求項12記載之貫通電極基板，其中，前述填充體，包括具有絕緣性的材料。
  16. 如請求項1至請求項3中任一項記載之貫通電極基板，其中，當以包括前述貫通孔的中心軸之截面觀看的情形下，位於前述貫通孔的內部側之前述第1部分的表面，於前述第1部分的最薄的部分具有曲率半徑ra， 前述貫通孔的在前述第1面之半徑，具有長度rb， 滿足ra/rb≧0.2的關係。
  17. 一種電子單元，具有： 如請求項1至請求項16中任一項記載之貫通電極基板；及 與前述貫通電極基板的前述貫通電極電性連接之電子元件。
  18. 如請求項17記載之電子單元，其中，前述電子元件，包括與前述貫通電極電性連接之電極， 前述電子元件的前述電極，當沿著垂直於前述貫通電極基板的前述第1面的方向觀看的情形下與前述貫通電極重疊。
  19. 一種貫通電極基板的製造方法，包括： 對於具有第1面及第2面而包括貫通該第1面與該第2面之貫通孔的基板，形成沿著前述貫通孔的內面之晶種層， 藉由第1條件的電解鍍覆處理，在前述晶種層上形成電解鍍覆層至前述貫通孔不被堵塞的厚度， 藉由前述第1面側比前述第2面側還成長速度快的第2條件的電解鍍覆處理，進一步形成前述電解鍍覆層而堵塞前述貫通孔的前述第1面側。
  20. 如請求項19記載之貫通電極基板的製造方法，其中，使流體從前述第2面側流入前述貫通孔的內部， 將前述流體固化，藉此於前述貫通孔的內部形成填充前述電解鍍覆層以外的部分之填充體。
  21. 一種電子單元的製造方法，係如請求項18記載之電子單元的製造方法， 具備：在對前述電子元件施加朝向前述貫通電極基板的壓力之狀態下將前述電子元件加熱，藉此將前述貫通電極與前述電極予以電性連接之工程。
TW109112628A 2019-04-15 2020-04-15 貫通電極基板，電子單元，貫通電極基板的製造方法及電子單元的製造方法 TW202121595A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019077292 2019-04-15
JP2019-077292 2019-04-15

Publications (1)

Publication Number Publication Date
TW202121595A true TW202121595A (zh) 2021-06-01

Family

ID=72837898

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109112628A TW202121595A (zh) 2019-04-15 2020-04-15 貫通電極基板，電子單元，貫通電極基板的製造方法及電子單元的製造方法

Country Status (6)

Country Link
US (1) US20220148973A1 (zh)
JP (2) JP7457922B2 (zh)
KR (2) KR102615059B1 (zh)
CN (1) CN113711347A (zh)
TW (1) TW202121595A (zh)
WO (1) WO2020213624A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022151774A (ja) * 2021-03-23 2022-10-07 凸版印刷株式会社 ガラス基板及びガラスコア多層配線基板
KR20230081779A (ko) * 2021-11-29 2023-06-08 코닝 인코포레이티드 전기도금 층을 포함하는 비아들 및 비아들의 제조 방법들

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311919A (ja) * 2003-02-21 2004-11-04 Shinko Electric Ind Co Ltd スルーホールフィル方法
US7427562B2 (en) 2006-11-08 2008-09-23 Motorla, Inc. Method for fabricating closed vias in a printed circuit board
JP2008227433A (ja) 2007-03-16 2008-09-25 Mems Core Co Ltd 実装体及びその製造方法
US20110248405A1 (en) 2010-04-09 2011-10-13 Qualcomm Incorporated Selective Patterning for Low Cost through Vias
JP2015106655A (ja) 2013-11-29 2015-06-08 富士通株式会社 積層基板製造方法及び積層基板
JP6251629B2 (ja) * 2014-04-24 2017-12-20 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2016213296A (ja) 2015-05-07 2016-12-15 イビデン株式会社 プリント配線板
JP2017098402A (ja) * 2015-11-24 2017-06-01 大日本印刷株式会社 貫通電極基板及びその製造方法
US11195768B2 (en) 2016-06-03 2021-12-07 Dai Nippon Printing Co., Ltd. Through electrode substrate, manufacturing method thereof and mounting substrate
JP6858576B2 (ja) 2017-01-30 2021-04-14 新光電気工業株式会社 半導体装置の製造方法
JP7022365B2 (ja) * 2017-03-24 2022-02-18 大日本印刷株式会社 貫通電極基板及びその製造方法

Also Published As

Publication number Publication date
JP7457922B2 (ja) 2024-03-29
KR102615059B1 (ko) 2023-12-19
JPWO2020213624A1 (zh) 2020-10-22
US20220148973A1 (en) 2022-05-12
JP2024075666A (ja) 2024-06-04
KR20210151907A (ko) 2021-12-14
KR20230172626A (ko) 2023-12-22
WO2020213624A1 (ja) 2020-10-22
CN113711347A (zh) 2021-11-26

Similar Documents

Publication Publication Date Title
US9686861B2 (en) Glass core substrate for integrated circuit devices and methods of making the same
JP5224845B2 (ja) 半導体装置の製造方法及び半導体装置
TWI571191B (zh) 在無核心基體處理中之電解沉積及通孔充填技術
JP2024075666A (ja) 貫通電極基板
US9230899B2 (en) Packaging substrate having a holder, method of fabricating the packaging substrate, package structure having a holder, and method of fabricating the package structure
EP2058858A2 (en) Silicon interposer and semiconductor device package and semiconductor device incorporating the same
US9232644B2 (en) Wiring substrate
TW201524283A (zh) 印刷電路板及其製造方法與使用其之半導體封裝件
US11923287B2 (en) Method for manufacturing semiconductor device having chip stacked and molded
EP2056343A2 (en) Silicon interposer producing method, silicon interposer and seminconductor device package and semiconductor device incorporating silicon interposer
JP2008198706A (ja) 回路基板、その製造方法およびそれを用いた半導体モジュール
JP2004311598A (ja) 補強材付き基板、半導体素子と補強材と基板とからなる配線基板
JP2007081100A (ja) 配線基板およびその製造方法
TWI389276B (zh) 封裝基板結構及其製法
TW200843063A (en) Structure of semiconductor chip and package structure having semiconductor chip embedded therein
KR101124784B1 (ko) 배선 기판 및 그 제조 방법
JP2019062062A (ja) 配線基板、電子装置、及び、配線基板の製造方法
KR20100043811A (ko) 배선 기판 및 그 제조 방법
JP5057139B2 (ja) 半導体装置用テープキャリアの製造方法
JP2002246508A (ja) 半導体用パッケージ
TW202318929A (zh) 內埋式封裝結構
US20070259523A1 (en) Method of fabricating high speed integrated circuits
JPH01214035A (ja) 電気回路装置