JP2002246508A

JP2002246508A - 半導体用パッケージ

Info

Publication number: JP2002246508A
Application number: JP2001045356A
Authority: JP
Inventors: Susumu Okikawa; 進沖川
Original assignee: Hitachi Metals Ltd
Current assignee: Proterial Ltd
Priority date: 2001-02-21
Filing date: 2001-02-21
Publication date: 2002-08-30

Abstract

(57)【要約】【課題】本発明は、導電層の租面化処理を不要とし、
表皮効果による導電層の租面での損失、信号波形歪、伝
達遅れの無い半導体用パッケージを提供する。更に、従
来の製造設備、検査設備などのインフラストラクチュア
をそのまま利用できる、ハンドリング性に優れた半導体
用パッケージ提供する。【解決手段】本発明は、Ｃｕ若しくはＣｕ系合金、又
はＦｅ−Ｎｉ系合金で成る複数のメタルポストが貫設さ
れた厚さ７０μｍを超え２００μｍ以下の絶縁層と、該
絶縁層に積層されたＴｉ、Ｓｎ、Ｎｉ、Ａｌ、またはそ
れらの合金で成る厚さ１μｍ以下の易接着層と、該易接
着層に積層されたＣｕ若しくはＣｕ系合金、又はＦｅ−
Ｎｉ系合金で成る厚さ１８μｍ以下の導電層でなる配線
パターンを有する半導体用パッケージであって、１００
ＭＨｚ以上の高周波信号を処理する半導体に使用できる
ことを特徴とする半導体用パッケージである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、現在の半導体用パ
ッケージの主流であるリードフレームを用いた半導体用
パッケージ用の既存設備、インフラストラクチュアを有
効に活用できる新規な構造の半導体用パッケージであ
る。本発明はまた、半導体チップなどを表面に搭載して
インターポーザとして機能し表面に配線パターンを設け
たファインピッチ（微細ピッチ）の半導体用パッケージ
に関し、特に導電層の粗化処理を無くして高周波におけ
る電気特性を改良し、処理する信号が高速化、高周波化
する近年のニーズに適合するものに関する。例えば、Ｇ
ＳＭ系携帯電話、ＣＤＭＡの出現により多くの半導体チ
ップを搭載し且つ小形電話機に収納しなければならない
携帯電話や、ハンドヘルドＰＣなどに特に好適な半導体
用パッケージを提供する。

【０００２】

【従来の技術】半導体デバイスは小型化の一途を辿り、
半導体用パッケージとしてもＣＳＰ（Chip Size Pack
age）の微細ピッチ実装に対応できるものが要求されて
いる。

【０００３】また、従来の絶縁層上に銅箔などの導電層
が形成された半導体用パッケージにおいては、銅箔（未
粗化箔）は表面の凹凸が小さく絶縁層との必要な接着力
が得られないので、更に微小な粒子（粗化粒子）を凸状
に形成する等して粗化が行われる。パッド（半導体チッ
プ、ＩＣチップや電子部品を搭載する部分）を含む導電
層の表面に形成した微細な凹凸面（粗化面）は、アンカ
ーとして作用（投錨作用、インターロック作用）し、導
体回路と絶縁層層が密着されていた。この粗化面は、研
磨処理、エッチング処理、酸化還元処理およびめっき処
理のいずれかにより形成されていた。例えば特開平１０
−２６１８７０号公報では、粗化面の粗さを特定の導電
層の表面に半硬化状態の絶縁性接着層を設けたビルドア
ップ法多層配線板が知られている。該公報記載の発明で
は、電解によるメッキ析出条件を制御して、メッキ核の
発生密度を制御して粗化面の面粗さを所定範囲に制御し
ている。

【０００４】

【発明が解決しようとする課題】（１）既存設備、イン
フラストラクチュアの廃棄リードフレームを用いた半導体は、ＢＧＡ（Ball Grid
Array）などのリードレスなものに置換されてきた
が、現在でも依然として使用されている。リードフレー
ムによるハンドリング性（取扱性、生産性）が高いから
である。また、半導体メーカ、半導体ユーザ共にリード
フレーム用の既存設備、インフラストラクチュアへの設
備投資を回収したい。コストの安い回路実装工法は、現
行のインフラストラクチュアを利用したものであり、コ
スト面から現行のインフラストラクチュアを脱却できな
いという問題があった。しかも、発展途上国、ＮＩＥＳ
における活発な投資は、現行のインフラストラクチュア
をベースとしたものであり、既存設備、インフラストラ
クチュアの廃棄は困難であるという問題がある。但し、
リードフレームにはハンドリング性が良いという利点の
反面、外部リードの最小ピッチが約０．５ｍｍと微細化
する一方の半導体用パッケージには対応できないという
問題がある。高精細ピッチは、リードの共平面性および
リード曲がりを伴うという問題がある。

【０００５】（２）信号の高速伝送、高周波化最近の電子工業、通信工業の各分野において使用される
周波数が次第に高周波の領域に移行し、従来多用されて
いたキロヘルツ、メガヘルツから、ギガヘルツの領域に
なってきた。それに伴い半導体チップの処理する信号も
高速化し、高周波化している。高周波電流には表皮効果
があって電流が導電層の表面に集中する。導電層の粗化
は高周波信号に対しては抵抗分となるので、伝送線路と
しての導体損になり好ましくない。表皮効果は、周波数
が高くなるほど、電流が導体の表層部に集中する。電流
密度は表面から深くなるほど小さくなるが、表面の値の
１／ｅ（ｅは自然対数）となる深さを表皮深さ（ｓｋｉ
ｎｄｅｐｔｈ）といい、電流が流れる深さの目安とな
る。表皮深さは周波数に依存し、周波数が高くなるほど
小さくなる。ところが、周波数が高くなると表皮効果の
ため電流が表層に集中し、電気抵抗（表皮抵抗）が大き
くなる。その結果として、電流の損失が大きくなるばか
りでなく、表皮深さが導体の表面粗さより小さくなる
と、電流は導体の凹凸面を流れることとなって伝送距離
が長くなり、信号伝送に要する時間及び電流損失が大き
くなる。従って、導電層の粗化処理が問題となってい
た。

【０００６】特に近年は、半導体用パッケージの配線パ
ターンのファインピッチ（微細ピッチ）化の要請が強
く、図９（ａ）から図９（ｂ）に模式的に示すように、
使用する導電層（１）の厚み（ｔ）も減少傾向にある。
エッチングのアスペクト比の観点から、厚みを薄くした
方が微細幅のエッチングが可能になるためである。更
に、特性インピーダンスの低減化の要請からも導電層の
厚みは薄くなってきている。ある予測によると、現在の
動作周波数１００ＭＨｚ〜２ＧＨｚ、特性インピーダン
ス５０Ωが、２００３年には動作周波数が１０ＧＨｚに
達し、特性インピーダンスは２５Ωまで低減される。

【０００７】図９において、表皮深さ（δ）と導電層
（１）の厚み（ｔ）の関係が等しいか、あるいは逆にな
る傾向が有る。図９（ａ）の様に導電層（１）の厚み
（ｔ）が表皮深さ（δ）より遥かに大きい場合には、電
流は粗化面（９０）の影響を受けない。しかし、図９
（ｂ）に示すように、導電層（１）の厚み（ｔ）が表皮
深さ（δ）と同等まで薄くなると、電流は粗化面（９
０）の凹凸面を流れることとなって伝送距離が長くな
り、信号伝送に要する時間及び電流損失が大きくなると
いう問題が大きくなってきた。また、伝送距離が長くな
るため信号の伝送遅れも、クロック周波数が年々、高周
波化する近年において問題となっていた。

【０００８】（３）導電層と絶縁層間の接着強度そこで粗化面を省くと、導電層と絶縁層間の接着強度が
低下するという問題があった。このことは半導体用パッ
ケージの信頼性を劣化させる大問題である。

【０００９】（４）スルーホール間のピッチ、配線長、
並びに電気的接続、熱的接続従来の半導体用パッケージのスルーホールは、通常０．
３ｍｍのドリルで孔明けするし、補強材として入れたガ
ラス繊維が邪魔となって、ピッチを狭くすることは困難
で、せいぜい１．２７ｍｍ程度と粗いものしかできな
い。従って、年々ピッチの狭くなる半導体チップのバン
プ、半田ボールのピッチとは不整合が大きく、ビルドア
ップ層の配線で大きく電気的接続して、層間結合を所謂
スタッガ（ｓｔａｇｇｅｒ）方式としなければならず、
配線長を増大する。このことは、信号の伝送速度を遅ら
せ、動作周波数が１００ＭＨｚにも達する現状におい
て、高速化のニーズに反して問題である。半導体用パッ
ケージでの再配線長が長くなり、上側ビルドアップ層の
信号結線を制限する問題もある。また、層間の電気的接
続をスルーホール内壁のメッキなどで行なうため、メッ
キ処理の不具合などで電気的接続の信頼性が低下するこ
ともあった。ヒートサイクル、ヒートショックによるス
ルーホール電気接続の断線という問題もあった。また、
熱伝導路としてもスルーホールを用いていたが、余り効
率の良いものではなかった。

【００１０】（５）ランドの存在によるファインピッチ
化の阻害更に、従来の半導体用パッケージでは、図５（ａ）に示
すように、ランド（９１）を０．４〜１．２５ｍｍ程度
にとることが配線パターン（７）との接続の信頼性の為
に必須である。従って、ランド（９１）間には引回せる
配線パターンの本数が限られ、半導体用パッケージの高
密度化を阻害する問題もあった。

【００１１】（６）導体層の厚みによるファインピッチ
化の阻害更に、半導体用パッケージの最外層にアディティブ法の
銅メッキなどで配線パターンを形成する場合、従来の製
造方法では厚いメッキ層しか形成できないという問題が
あった。この為、エッチングによりファイン・パターン
を形成できないという問題があった。サイドエッチ、ア
ンダーカット等々、エッチングの限界が制約となるから
である。また、レーザ孔明けの際、反射防止のための黒
化処理工程が必須という問題もあった。その他、諸々の
工程が複雑に絡み合うという問題もあった。従って、本
発明は、従来の製造設備、検査設備などのインフラスト
ラクチュアをそのまま利用できる、ハンドリング性に優
れた半導体用パッケージの提供を目的とする。本発明は
又、導電層の粗化処理を無くして、高周波における電気
特性を改良して処理する信号が高速化、高周波化する近
年のニーズに適合すると共に、電気的接続が良好で且つ
熱放散性に優れた半導体用パッケージの提供を目的とす
る。

【００１２】

【課題を解決するための手段】本発明は、下記の構成を
主旨とする。括弧（）内の記号は、理解の容易の為に
参照する図面の記号を示す。本発明の技術的思想を限定
するものではない。〔１〕Ｃｕ若しくはＣｕ系合金、又はＦｅ−Ｎｉ系合金
で成る複数のメタルポスト（４）が貫設された厚さ７０
μｍを超え２００μｍ以下の絶縁層（３）と、該絶縁層
（３）に積層されたＴｉ、Ｓｎ、Ｎｉ、Ａｌ、またはそ
れらの合金で成る厚さ１μｍ以下の易接着層（２）と、
該易接着層（２）に積層されたＣｕ若しくはＣｕ系合
金、又はＦｅ−Ｎｉ系合金で成る厚さ１８μｍ以下の導
電層（１）でなる配線パターン（７）を有する半導体用
パッケージであって、１００ＭＨｚ以上の高周波信号を
処理する半導体に使用できることを特徴とする半導体用
パッケージ。

【００１３】〔２〕Ｐ：メタルポスト（４）間のピッチ、Ｄ：メタルポスト
（４）の直径、Ｓ：配線パターン（７）の間隔、Ｗ：
配線パターン（７）の幅とするとき、関係式：（Ｐ−Ｄ−２Ｓ）＞Ｗ０．１≦Ｐ≦１（ｍｍ）０．０１≦Ｄ≦０．５（ｍｍ）を満足することを特徴とする〔１〕記載の半導体用パッ
ケージ。

【００１４】〔３〕（Ｐ−Ｄ−２Ｓ）＞ｎＷ、且つｎ
≧２であることを特徴とする〔１〕記載の半導体用パッ
ケージ。〔４〕前記絶縁層（３）の材質が、ガラス繊維強化エポ
キシ樹脂、ガラス繊維強化ビスマレイミド・トリアジン
（ＢＴ）樹脂、またはポリエーテル・サルフォン（ＰＥ
Ｓ）配合エポキシ樹脂、ポリイミド樹脂、ポリアミドイ
ミド樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）の
うちのいずれか、又はそれらの重合体若しくは混合物で
あることを特徴とする〔１〕乃至〔３〕項のいずれかの
項に記載の半導体用パッケージ。

【００１５】〔５〕Ｃｕ若しくはＣｕ系合金、又はＦｅ
−Ｎｉ系合金で成る複数の貫通孔（１１）を有する孔明
き板部（９）と、前記貫通孔（１１）に孔内絶縁層（１
０）を介して配設したＣｕ若しくはＣｕ系合金、又はＦ
ｅ−Ｎｉ系合金で成る複数のメタルポスト（４）でなる
厚み７０μｍを超え２００μｍ以下のメタルコア層
（６）と、該メタルコア層（６）に積層されたＴｉ、Ｓ
ｎ、Ｎｉ、Ａｌ、またはそれらの合金で成る厚さ１μｍ
以下の易接着層（２）と、該易接着層（２）に積層され
たＣｕ若しくはＣｕ系合金、又はＦｅ−Ｎｉ系合金で成
る厚さ１８μｍ以下の導電層（１）でなる配線パターン
（７）を有する半導体用パッケージであって、１００Ｍ
Ｈｚ以上の高周波信号を処理する半導体に使用できるこ
とを特徴とする半導体用パッケージ。

【００１６】〔６〕Ｐ：メタルポスト（４）間のピッチ、Ｄ：メタルポスト
（４）の直径、Ｓ：配線パターン（７）の間隔、Ｗ：
配線パターン（７）の幅とするとき、関係式：（Ｐ−Ｄ−２Ｓ）＞Ｗ０．１≦Ｐ≦１（ｍｍ）０．０１≦Ｄ≦０．５（ｍｍ）を満足することを特徴とする〔５〕記載の半導体用パッ
ケージ。

【００１７】〔７〕（Ｐ−Ｄ−２Ｓ）＞ｎＷ、且つｎ
≧２であることを特徴とする〔５〕記載の半導体用パッ
ケージ。〔８〕前記孔内絶縁層（１０）の材質が、ガラス繊維強
化エポキシ樹脂、ガラス繊維強化ビスマレイミド・トリ
アジン（ＢＴ）樹脂、またはポリエーテル・サルフォン
（ＰＥＳ）配合エポキシ樹脂、ポリイミド樹脂、ポリア
ミドイミド樹脂、ポリテトラフルオロエチレン（ＰＴＦ
Ｅ）のうちのいずれか、又はそれらの重合体若しくは混
合物であることを特徴とする〔５〕乃至〔７〕のいずれ
かの項に記載の半導体用パッケージ。

【００１８】

【発明の実施の形態】本発明者は、微細な面積の接合が
多くなった半導体用パッケージにおいては、従来のよう
な粗化処理によるアンカー効果は段々と困難になってく
ることを予見して、原子レベルの接合について接着メカ
ニズムを見直した結果、本発明に到達した。

【００１９】即ち本発明の第１は、樹脂板などに金属製
のメタルポスト（４）が複数貫設された絶縁層（３）
と、この絶縁層（３）に積層され絶縁層（３）との接着
性が良好な易接着層（２）と、この易接着層（２）に積
層された導電層（１）でなる配線幅、配線間間隔が共に
小さい配線パターン（７）を有する半導体用パッケージ
である。この構成によると、絶縁層（３）に埋設され、
前記易接着層（２）と一端が接合されたメタルポスト
（４）を複数個、設けることにより、絶縁層（３）を主
体としたオーガニック・パッケージの良好な高周波特性
を活かして処理信号の高速化、高周波化に対応しつつ、
メタルポスト（４）による良好な放熱特性を活かして、
排熱密度の増加する一方の半導体チップに対応できる半
導体用パッケージを提供する。多ピン・微細化が進むと
共に、電気特性と放熱のマネージメントが重要になる半
導体用パッケージにおいて、本発明の意義は大きい。

【００２０】また本発明の第２は、複数の貫通孔（１
１）を有する金属製の孔明き板部（９）と、前記貫通孔
（１１）に樹脂などの孔内絶縁層（１０）を介して配設
した複数の金属製のメタルポスト（４）でなるメタルコ
ア層（６）と、このメタルコア層（６）に積層され前記
孔内絶縁層（１０）との接着性が良好な易接着層（２）
と、この易接着層（２）に積層された導電層（１）でな
る配線幅、配線間間隔が共に小さい配線パター（９）を
有する半導体用パッケージである。この構成によると、
メタルコア層（６）が主体となるので、放熱性の極めて
良好なメタルパッケージを得ることができる。金属板に
より熱放散性が各段に向上するだけでなく、導電体の面
積を大きくとれるので、抵抗と自己インダクタンスが小
さく、ビルドアップ基板を構成して、電源電位層、グラ
ンド層、信号配線層を層別構成すると、スイッチングに
よる電源電圧の変動などに伴うノイズの発生が激減す
る。また、この実施例で金属板の材質として熱膨張係数
の小さいＦｅ−Ｎｉ系合金を用いると、半導体用パッケ
ージの熱膨張係数を半導体チップの熱膨張係数に近づけ
ることができる。

【００２１】従来の半導体用パッケージで導電層に多く
用いられる銅箔は、空気中との酸素の反応により生じた
酸化銅、塩基性酸化銅などの薄い皮膜を表面に有してお
り、銅箔表面には水酸基や酸素原子が存在している。従
って、絶縁層との接着性が低いという問題点があった。
この原因は、金属銅とその表面に形成された酸化銅との
界面で剥離が起きるため、接着剤と銅との接着に関わら
ず引き剥がし強さが低くなっていると推測される。そこ
で、本発明は、銅などの導電層（１）と絶縁層（３）と
の間に、絶縁層（３）とは接着性が優れ、且つ導電層
（１）とは真空中の拡散接合法などで良好な接合を形成
できる易接着層（２）を設けることにより、この問題点
を解決した。本発明の構成が、租面化によるアンカー効
果（機械的なインターロッキング、投錨効果）を用いる
ことなく導電層（１）と絶縁層（３）との間の接着強度
を高くできる理由は、水素結合やファン・デル・ワール
ス力、或いは電子結合などの別の接着メカニズムによる
ものと推測される。特に、易接着層である金属表面に存
在する水酸基と、絶縁層である樹脂の水酸基の水素結合
力が有力と考えられる。

【００２２】前記導電層（１）の材質は、Ｃｕ若しくは
その合金、又はＦｅ−Ｎｉ系合金が好ましい。Ｃｕ若し
くはその合金は低コストで且つ導電性に優れるからであ
る。従って、本発明ではＣｕ若しくはその合金に限定す
るものではなく、コストが許す場合は貴金属を用いても
良い。Ｆｅ−Ｎｉ系合金を用いる理由は、熱膨張係数が
低く、半導体用パッケージとして半導体チップとの熱膨
張係数の差が小さい階層を実現でき、半導体チップの接
合部における熱サイクルによる断線などの不具合が一層
改善できる。Ｆｅ−Ｎｉ系合金としてはＦｅ−４２％Ｎ
ｉ合金、Ｆｅ−３６％Ｎｉ合金のいわゆるインバー合
金、Ｆｅ−３１％Ｎｉ−５％Ｃｏ合金のいわゆるスーパ
ーインバー合金、Ｆｅ−２９％Ｎｉ−１７％Ｃｏ合金等
のＮｉ３０〜６０％、残部ＦｅあるいはＮｉの一部をＣ
ｏで置換したものを基本元素とするものが使用できる。

【００２３】本発明者は、従来あまり考慮されてなかつ
た導電層（１）と絶縁層（３）との界面における電流の
通路を詳細に検討した結果、最近の高速化、高周波化し
た半導体用パッケージでは表皮効果が大きな因子となる
ことに着目した。表皮深さが表面粗さより小さくなるよ
うな高周波帯においては、従来の半導体用パッケージで
は信号電流が租面表面の凹凸に沿って流れることにな
る。従って、抵抗損失のみならず信号の伝送速度の遅れ
が問題になることを知見した。そこで、導電層（１）の
粗化処理をしないことを基本方針として研究を重ねた結
果、本発明に到達した。配線幅が従来の４０μｍ以上
で、動作周波数が１００ＭＨｚ未満の場合、導電層
（１）と絶縁層（３）との界面の格別の考慮は必要とさ
れてこなかった。しかし、配線幅が４０μｍ未満、２０
〜３０μｍ程度になると、界面の粗度が重要であること
を見出した。

【００２４】以下添付図面を参照して本発明を詳細に説
明する。図１は、本発明の一実施例を示す。材質がＴ
ｉ、Ｓｎ、Ｎｉ、Ａｌ、またはそれら合金等である易接
着層（２）の一方の主面に接合された銅箔などの導電層
（１）と、前記易接着層（２）の主面に接合された絶縁
層（３）で成る。Ｔｉ、Ｓｎ、Ｎｉ、Ａｌを選択した理
由は、表面に形成される酸化膜が強固であって、水素結
合性なども良好だからである。従って、このような特性
を有する材質ならば、本発明で利用できる。

【００２５】易接着層（２）の表面を、例えばシランカ
プリング剤で表面処理して接着性を向上することが出来
る。易接着層（２）の材質がＴｉの場合、クロム酸陽極
酸化法により表面を処理すると、更に接着性が向上す
る。微細な構造を持った二酸化チタニウムの表面を形成
するからである。

【００２６】前記絶縁層（３）の材質は、ガラス繊維強
化エポキシ樹脂、ガラス繊維強化ビスマレイミド・トリ
アジン（ＢＴ）樹脂、またはポリエーテル・サルフォン
（ＰＥＳ）配合エポキシ樹脂、ポリイミド樹脂、ポリア
ミドイミド樹脂、ポリテトラフルオロエチレン（ＰＴＦ
Ｅ）から選ばれた何れかが好適である。ＰＴＦＥ（ポリ
エチレンテレフタレート）を用いる場合は、その低誘電
率を活かして浮遊容量が小さく、処理信号の高速な半導
体用パッケージを提供できる。

【００２７】導電層（１）と易接着層（２）との接合は
従来から公知の方法を用いることが出来る。真空中での
加熱・加圧による拡散接合や、易接着層（２）の面上に
メッキ、スパッタリングなどで形成できる。導電層
（１）と易接着層（２）との接合は面活性化接合法によ
ることも出来る。表面活性化接合法は清浄な面同士を原
子間距離程度に近づけると自由電子のやり取りにより金
属結合が生じるという原理を利用したものである。一般
に物質の表面には酸化皮膜や水分、油脂などで汚染され
ており、これらの汚染層が接合面に存在すると接合の妨
げとなる。そこで、Ａｒイオンあるいは原子の照射によ
り接合面上の汚染層を除去して清浄化を行い、接合面が
再び汚染する前に清浄化した接合面同士を加圧により密
着させることで、低い温度での接合が可能となる。

【００２８】本発明の構成によると易接着層（２）と絶
縁層（３）との接着は、公知の接着方法で容易にでき
る。加熱して加圧する接着法、プリプレグによる接着法
などである。接着性を向上させるために脱脂処理、酸又
はアルカリによる化学処理、熱処理、プラズマ処理、コ
ロナ放電処理、サンドブラスト処理等通常知られている
表面処理を行なってもよい。また、シランカプリング剤
やチタン系カプリング剤を用いて接着性を向上すること
もできる。プライマー処理により接着性を向上すること
も可能である。

【００２９】図１（ｃ）は本発明の半導体用パッケージ
を、図１（ｄ）は導電層（１）をエッチングして配線パ
ターン（７）を配設した半導体用パッケージを説明す
る。易接着層（２）と、該易接着層の一方の主面に接合
された導電層（１）と、前記易接着層の他方の主面に接
合された絶縁層（３）と、該絶縁層に埋設され、前記易
接着層と一端が接合されたメタルポスト（４）で構成す
ることを特徴とする半導体用パッケージである。図１
（ａ）に示した絶縁層（３）にソリッド（ｓｏｌｉｄ）
状態のメタルポスト（４）が複数個、埋設された構成で
ある。ここで注意すべきは、図１（ｂ）におけるメタル
ポスト（４）の断面形状である。単純な円柱形ではな
く、易接着層（２）側が太くなったテーパ状である。こ
れはサイドエッチ効果による。本発明において絶縁層
（３）の厚みは７０μｍを超え２００μｍ以下と薄い
が、このテーパによりメタルポスト（４）の抜け防止効
果がある。図１（ｄ）の矢印方向に抜けないように機能
する。この形状は、絶縁層（３）との密着性、信頼性向
上においても効果的である。

【００３０】図１（ｅ）に、図１（ｂ）、（ｄ）の底面
から見た平面図を示す。林立したメタルポスト（４）間
でリレー式に熱が迅速に伝達、放熱される。また、電気
的接続も適宜メタルポスト（４）を選択して配線パター
ンと接続することもでき、半導体パッケージの設計者へ
の利便は大きい。

【００３１】本発明はエッチング法を使うので、微細な
加工が可能であり、メタルポストの直径が０．０．１〜
０．５ｍｍ、メタルポスト間のピッチが０．１〜１ｍｍ
にできる。前記範囲の下限値は、現状のエッチング技術
での下限値を示したので、これからのエッチング技術の
進歩によって下限値は引き下げることができる。図１で
はメタルポスト（４）が露出した状態を示すが、プリプ
レグ、スクリーンプリント法、カレンダーコート法など
で絶縁層を更に積層し、その上に更に導電層（１）を形
成、配線パターンを引回してビルドアップ配線板を形成
することは容易である。メタルポスト（４）はソリッド
であるから、従来のバインダを多く含む電導性ベースト
に比べて電導性が遥かに良い。また、ヒートポストとし
ての放熱特性も格段に優れている。誘電率などの観点か
ら処理信号の高速化、高周波化する半導体チップに対し
て近年主流になってきた所謂オーガニック・パッケージ
としての利点を活かしつつ、メタルポスト（４）による
層間導通、良好な放熱性を特徴とする。いわば、オーガ
ニック・パッケージとメタルコア・パッケージの利点を
共に活かしたハイブリッドである。

【００３２】以上述べたように本発明の構成は、熱的、
電気的に優れた構成である。図１でメタルポスト（４）
は略円柱状で等間隔ピッチで例示した。しかし、本発明
はそれに限定されるものでなく、非円柱状、不等間隔ピ
ッチで設置できる。

【００３３】一般に、半導体用パッケージにおけるマイ
クロストリップ線路の特性インピーダンスは、材料の透
磁率、誘電率を一定とした場合、自然対数ｌｎで表すｌｎ（４ｈ／（０．５３６ｗ+０．６７ｔ））なる値に比例することが、多くの教科書、例えば中沢喜
三郎他著「ＶＬＳＩシステム設計」で記載されている。
ここで、ｈは絶縁層厚、ｗは配線幅、ｔは配線厚であ
る。この関係式から、インピーダンス制御のために絶縁
層および導体層の各厚さ制御が重要であることが分か
る。特性インピーダンスが一定下（例えば５０Ω）で
は、配線幅が狭くなると絶縁厚も薄くなり、その公差も
小さくなる。また、幅、厚さについての管理がより厳し
くなる。すなわち、動作周波数が１００ＭＨｚ以上にも
なろうとする高速化時代には絶縁層および導体層の各厚
さ制御が重要である。本発明はエッチング法により厳密
に制御できるので、この要求に応えることが出来る。し
かし、従来の半導体用パッケージでは絶縁層および導体
層の各厚さ制御はバラツキが多く問題であった。機械的
研磨法に依っていたからである。空洞部に樹脂を充填し
て機械的に研磨して厚みを調整するやり方では、このよ
うな厚さ制御はできない。

【００３４】図２を用いて本発明の第２発明に係る半導
体用パッケージについて、製造方法の一例を説明する。
出発材料は、図１（ａ）で示した３層クラット板であ
る。クラッド方法は、圧延、共押出し、表面活性化接合
法、など適宜選択すれば良い。図１（ｂ）に示すメタル
ポスト（４）が複数個、林立するエッチング品と、図２
（ｂ）で示すエッチングした孔明き板部（９）とを構
設、接合して空洞部（８）を有する組立体を作る。化学
エッチング液としては、エチレンジアミン系のエンスト
リップＴＬ−１４２（メルテックス社製、商品名）濃縮
液、メテックＳＣＢ（マクダーミッド社製商品名）等の
市販の溶液や、硝酸と過酸化水素の混合物、クロム酸と
硫酸の混酸など公知のものが使える。次に空洞部（８）
にプリプレグやスクリーンプリント法などにより絶縁材
を充填して孔内絶縁層（１０）を充填する。これにより
複数のメタルポスト（４）が埋設されたメタルコア層
（６）が得られる。

【００３５】図３は、本発明の半導体用パッケージを用
いて半導体チップ（９５）を搭載して電子回路を形成し
た例を２つ例示する。図３（ａ）は、半導体チップ（９
５）をワイヤーボンドしてヒートシンク（９３）に搭載
した例を示す。図３（ｂ）は、半導体チップ（９５）を
ベアチップとして半田ボールで接続した例を示す。記号
９４は半田レジストである。図４は半導体チップ（９
５）を搭載した半導体用パッケージの平面図を示す。本
発明によると、従来のようにランド（９１）が不要であ
り、小径のメタルポスト（４）をファインピッチで配設
できるから、図示の様に複雑な配線パターンの半導体パ
ッケージが得られる。図３に示した半導体パッケージ
で、１００ＭＨｚ以上の高周波波形の伝達試験を行っ
た。伝送損失も従来の粗化処理した場合に比べて少な
く、波形歪を生ぜず高周波用途に充分使用できるもので
あった。また１０ＧＨｚにおける共振周波数特性ＱとＪ
ＩＳ−Ｃ６４８１に基づいて、本発明の半導体用パッケ
ージのＱ値と誘電率を調べたところ、高周波領域におい
て高周波損失の少ないことが確認できた。

【００３６】図５は、配線パターンの一部を示す。図５
（ａ）は従来の配線パターン、図５（ｂ）は本発明の配
線パターンを示す。従来はランド（９１）が必須であ
り、且つ配線パターン（７）の幅Ｗは大きいものしか出
来なかった。ランド（９１）の中心間ピッチＰと、メタ
ルポスト（４）の中心間ピッチＰを同一にし、且つ配線
パターン間の間隔Ｓを同一にして、従来例と本発明を比
較すると、従来例では記号Ｐ：メタルポスト間ピッチ、記号Ｄ：メタルポスト
直径、記号Ｗ：配線パターン幅として、概略値で従来例
と本発明を比較すると、従来例（図６（ａ））------ｄ＝３００〜４００μｍ、
ｗ＝７５μｍ本発明（図６（ｂ））------Ｄ＝８０μｍ、Ｗ＝２５μ
ｍと、本発明のものでは、ランド（９１）が不要で、直接
メタルポスト（４）に配線パターンを接続でき、且つ配
線パターンの幅も格段に狭く出来る。ファインピッチに
出来る最大の理由は、本発明では１８μ以下の極薄導電
箔等の導電層（１）を用いている為、アスペクト比の観
点から現状のエッチング技術でも十分に狭い幅のパター
ンを形成可能なことによる。

【００３７】図５に示す例で、従来例はランド（９１）
の中心間には１本の配線パターンしか引回せないのに対
して、本発明ではメタルポスト（４）の中心間に６本も
の配線パターンを引回すことができる。図５で、Ｐ：メ
タルポスト間ピッチ、Ｄ：メタルポスト直径、Ｓ：配線
パターン間隔、Ｗ：配線パターン幅とするとき、本発明
では、数式：（Ｐ−Ｄ−２Ｓ）＞Ｗを満足する。それ
に対して、図６（ａ）に示す従来のものはこの数式を充
足しない。なお、Ｐ：メタルポスト（４）間ピッチは、
従来例の図６（ａ）ではｐ：ランド（９１）間ピッチと
読替えて適用するものとする。

【００３８】図５で例示比較したことから分かるよう
に、本発明によるとファインピッチな配線が従来よりも
格段に可能となり、配線密度は少なくとも２倍以上は向
上するから、数式（Ｐ−Ｄ−２Ｓ）＞ｎＷ、且つｎ≧
２が充足される。

【００３９】本発明におけるメタルポストの直径は、
０．０１〜０．５ｍｍと小さい。この小さいメタルポス
トにより層間の電気的接続が可能である。それに対し
て、従来のスルーホールの内壁にメッキをして層間接続
しようとしても、直径０．０１〜０．５ｍｍではスルー
ホール内に確実にメッキを施すことは困難と成る。ま
た、電気抵抗も従来のスルーホール接続よりも各段に減
少する。

【００４０】図６は、配線の仕方を斜視図で例示したも
のである。図６（ａ）の従来例では配線パターン（７）
は、ランド（９１）の端部と必ず接続する必要があるの
に対して、図６（ｂ）の本発明ではメタルポスト（４）
と配線パターン（７）との関係は、図示の様に種々の配
置を取ることができるので、設計の自由度が上がる。

【００４１】図７は、本発明においてメタルコア層
（６）またはメタルポスト（４）の厚み（ｔ）を２００
μｍ以下に限定した理由を説明するための図である。７
０μｍを超える限定理由は、それ以下だと薄くてハンド
リング性が、従来の既存設備、インフラストラクチュア
によっては十分でなくなるからである。図７（ａ）から
図７（ｄ）にかけてポスト形成層（５）の厚み（ｔ）を
薄くしたとき、メタルポスト（４）の直径（Ｄ）がほぼ
同じになるようにエッチングした場合の断面図を拡大し
て示す。サイドエッチ効果により単純な円柱状ではなく
鼓状、テーパ状になっている。そして、メタルポスト
（４）間のピッチ（Ｐ）は、厚み（ｔ）を厚くするにつ
れて大きくせざるを得ないことが分かった。従って、本
発明の半導体用パッケージにおいてメタルポスト（４）
間のピッチ（Ｐ）を０．１〜１ｍｍにするにはメタルコ
ア層（６）またはメタルポスト（４）の厚み（ｔ）を、
２００μｍ以下に限定する必要がある。

【００４２】このように、本発明による半導体用パッケ
ージでは、エッチングによりメタルポスト（４）を加工
するからサイドエッチ効果により、図８に模式的に示す
ようにテーパ状の断面を呈する。これにより、本発明の
半導体用パッケージは、易接着層による接着強度の向上
だけでなく、楔効果により更に接着強度が向上する。

【００４３】更に本発明によると、従来の様に、導電層
に印加する電界強度が高くなると粗化面の凹凸に電界が
集中して絶縁破壊するという問題も無くなる。電界強度
は、印加電圧値のみならず配線パターンの幾何学的関係
にも左右されるから、電圧値が比較的低い用途でも粗化
面の電界集中は好ましくないという問題もある。その点
からも、本発明の効果は大きい。

【００４４】本発明に係る半導体用パッケージは、積木
細工の様に容易に積層できるメタルポストでなるから、
積層してビルドアップしてビルドアップ基板として実装
密度の向上を図ることもできる。また、本発明の半導体
用パッケージは、その技術的思想を拡張して、より高速
の信号処理に対し、信号線パターン層を電源とグランド
で囲み、更に上下層をも電源層、グランド層で挟む構成
にすることができる。

【００４５】

【発明の効果】本発明は、従来の製造設備、検査設備な
どのインフラストラクチュアをそのまま利用できる、ハ
ンドリング性に優れた半導体用パッケージを提供でき
る。本発明はまた、易接着層の一方の主面に接合された
導電層と前記易接着層の他方の主面に接合された絶縁層
とで構成して、導電層の租面化処理を不要としたので、
表皮効果による導電層の租面での損失、信号波形歪、伝
達遅れの無い半導体用パッケージを提供できる。本発明
は更に、前記絶縁層に埋設され、前記易接着層と一端が
接合された複数のメタルポストで構成したので、オーガ
ニック・パッケージの利点を活かしつつ、放熱性が極め
て良好な半導体用パッケージが提供できる。

【図面の簡単な説明】

【図１】本発明の半導体用パッケージについて、３層構
造とメタルポストが埋設されたものの製造プロセスを示
す図である。

【図２】本発明の半導体用パッケージについて、孔明き
板部とメタルポストの材質がことなるものを製造するプ
ロセスを示す図である。

【図３】本発明の半導体用パッケージについて、半導体
チップを実搭載したものを示す図である。

【図４】本発明の半導体用パッケージについて、半導体
チップを実搭載した平面図である。

【図５】本発明と従来例における配線パターンの一部を
示した図である。

【図６】本発明と従来例における配線パターンの一部斜
視図を示した図である。

【図７】板厚とメタルポスト間ピッチとの関係を示した
図である。

【図８】本発明の半導体用パッケージの部分拡大図であ
る

【図９】従来の粗化処理した租面を示した断面図であ
る。

【符号の説明】

１導電層、２易接着層、３絶縁層、４メタル
ポスト、５ポスト形成層、６メタルコア層、７配
線パターン、８空洞部、９孔明き板部、１０孔内
絶縁層、１１貫通孔、９０粗化面、９１ランド、
９２スルーホール、９３ヒートシンク、９４半田
レジスト、９５半導体チップ、９６レジストパターン

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１３年３月１日（２００１．３．１）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００３５

【補正方法】変更

【補正内容】

【００３５】図３は、本発明の半導体用パッケージを用
いて半導体チップ（９５）を搭載して電子回路を形成し
た例を２つ例示する。図３（ａ）は、半導体チップ（９
５）をワイヤーボンドしてヒートシンク（９３）に搭載
した例を示す。図３（ｂ）は、半導体チップ（９５）を
ベアチップとして半田ボールで接続した例を示す。記号
９４は半田レジスト、記号９７はアンダーフィルであ
る。図４は半導体チップ（９５）を搭載した半導体用パ
ッケージの平面図を示す。本発明によると、従来のよう
にランド（９１）が不要であり、小径のメタルポスト
（４）をファインピッチで配設できるから、図示の様に
複雑な配線パターンの半導体パッケージが得られる。図
３に示した半導体パッケージで、１００ＭＨｚ以上の高
周波波形の伝達試験を行った。伝送損失も従来の粗化処
理した場合に比べて少なく、波形歪を生ぜず高周波用途
に充分使用できるものであった。また１０ＧＨｚにおけ
る共振周波数特性ＱとＪＩＳ−Ｃ６４８１に基づいて、
本発明の半導体用パッケージのＱ値と誘電率を調べたと
ころ、高周波領域において高周波損失の少ないことが確
認できた。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】符号の説明

【補正方法】変更

【補正内容】

【符号の説明】１導電層、２易接着層、３絶縁層、４メタルポ
スト、５ポスト形成層、６メタルコア層、７配線
パターン、８空洞部、９孔明き板部、１０孔内絶縁
層、１１貫通孔、９０粗化面、９１ランド、９２
スルーホール、９３ヒートシンク、９４半田レジ
スト、９５半導体チップ、９６レジストパターン、
９７アンダーフィル

【手続補正３】

【補正対象書類名】図面

【補正対象項目名】図３

【補正方法】変更

【補正内容】

【図３】

Claims

【特許請求の範囲】

【請求項１】Ｃｕ若しくはＣｕ系合金、又はＦｅ−Ｎ
ｉ系合金で成る複数のメタルポストが貫設された厚さ７
０μｍを超え２００μｍ以下の絶縁層と、該絶縁層に積
層されたＴｉ、Ｓｎ、Ｎｉ、Ａｌ、またはそれらの合金
で成る厚さ１μｍ以下の易接着層と、該易接着層に積層
されたＣｕ若しくはＣｕ系合金、又はＦｅ−Ｎｉ系合金
で成る厚さ１８μｍ以下の導電層でなる配線パターンを
有する半導体用パッケージであって、１００ＭＨｚ以上
の高周波信号を処理する半導体に使用できることを特徴
とする半導体用パッケージ。
【請求項２】Ｐ：メタルポスト間のピッチ、Ｄ：メタ
ルポストの直径、Ｓ：配線パターンの間隔、Ｗ：配線パ
ターンの幅とするとき、関係式：（Ｐ−Ｄ−２Ｓ）＞Ｗ０．１≦Ｐ≦１（ｍｍ）０．０１≦Ｄ≦０．５（ｍｍ）を満足することを特徴とする請求項１記載の半導体用パ
ッケージ。
【請求項３】（Ｐ−Ｄ−２Ｓ）＞ｎＷ、且つｎ≧２で
あることを特徴とする請求項１記載の半導体用パッケー
ジ。
【請求項４】前記絶縁層の材質が、ガラス繊維強化エ
ポキシ樹脂、ガラス繊維強化ビスマレイミド・トリアジ
ン（ＢＴ）樹脂、またはポリエーテル・サルフォン（Ｐ
ＥＳ）配合エポキシ樹脂、ポリイミド樹脂、ポリアミド
イミド樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）
のうちのいずれか、又はそれらの重合体若しくは混合物
であることを特徴とする請求項１乃至３のいずれかの項
に記載の半導体用パッケージ。
【請求項５】Ｃｕ若しくはＣｕ系合金、又はＦｅ−Ｎ
ｉ系合金で成る複数の貫通孔を有する孔明き板部と、前
記貫通孔に孔内絶縁層を介して配設したＣｕ若しくはＣ
ｕ系合金、又はＦｅ−Ｎｉ系合金で成る複数のメタルポ
ストでなる厚み７０μｍを超え２００μｍ以下のメタル
コア層と、該メタルコア層に積層されたＴｉ、Ｓｎ、Ｎ
ｉ、Ａｌ、またはそれらの合金で成る厚さ１μｍ以下の
易接着層と、該易接着層に積層されたＣｕ若しくはＣｕ
系合金、又はＦｅ−Ｎｉ系合金で成る厚さ１８μｍ以下
の導電層でなる配線パターンを有する半導体用パッケー
ジであって、１００ＭＨｚ以上の高周波信号を処理する
半導体に使用できることを特徴とする半導体用パッケー
ジ。
【請求項６】Ｐ：メタルポスト間のピッチ、Ｄ：メタ
ルポストの直径、Ｓ：配線パターンの間隔、Ｗ：配線パ
ターンの幅とするとき、関係式：（Ｐ−Ｄ−２Ｓ）＞Ｗ０．１≦Ｐ≦１（ｍｍ）０．０１≦Ｄ≦０．５（ｍｍ）を満足することを特徴とする請求項５記載の半導体用パ
ッケージ。
【請求項７】（Ｐ−Ｄ−２Ｓ）＞ｎＷ、且つｎ≧２で
あることを特徴とする請求項５記載の半導体用パッケー
ジ。
【請求項８】前記孔内絶縁層の材質が、ガラス繊維強
化エポキシ樹脂、ガラス繊維強化ビスマレイミド・トリ
アジン（ＢＴ）樹脂、またはポリエーテル・サルフォン
（ＰＥＳ）配合エポキシ樹脂、ポリイミド樹脂、ポリア
ミドイミド樹脂、ポリテトラフルオロエチレン（ＰＴＦ
Ｅ）のうちのいずれか、又はそれらの重合体若しくは混
合物であることを特徴とする請求項５乃至７のいずれか
の項に記載の半導体用パッケージ。