KR100382631B1 - 금속기재다층회로기판과이를구비하는반도체모듈 - Google Patents

금속기재다층회로기판과이를구비하는반도체모듈 Download PDF

Info

Publication number
KR100382631B1
KR100382631B1 KR1019960010843A KR19960010843A KR100382631B1 KR 100382631 B1 KR100382631 B1 KR 100382631B1 KR 1019960010843 A KR1019960010843 A KR 1019960010843A KR 19960010843 A KR19960010843 A KR 19960010843A KR 100382631 B1 KR100382631 B1 KR 100382631B1
Authority
KR
South Korea
Prior art keywords
metal
circuit board
thickness
insulating adhesive
based multilayer
Prior art date
Application number
KR1019960010843A
Other languages
English (en)
Other versions
KR960040102A (ko
Inventor
도시끼 사이또
나오미 요네무라
도모히로 미야꼬시
마꼬또 후꾸다
Original Assignee
덴끼 가가꾸 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP8700295A external-priority patent/JP3199599B2/ja
Priority claimed from JP8700195A external-priority patent/JPH08148781A/ja
Priority claimed from JP8804595A external-priority patent/JP3282776B2/ja
Application filed by 덴끼 가가꾸 고교 가부시키가이샤 filed Critical 덴끼 가가꾸 고교 가부시키가이샤
Publication of KR960040102A publication Critical patent/KR960040102A/ko
Application granted granted Critical
Publication of KR100382631B1 publication Critical patent/KR100382631B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Laminated Bodies (AREA)

Abstract

금속판과, 하나 이상의 금속 산화몰 및/또는 하나 이상의 금속 질화물을 함유하는 제 1 절연성 접착층에 의하여 상기 금속판상에 결합되는 회로 기판으로 이루어지는 금속기재 다층 회로 기판이 제공되었다.

Description

금속기재 다층 회로 기판과 이를 구비하는 반도체 모듈
본 발명은 금속기재 다층 회로 기판에 관한 것으로, 특히 노이즈 차폐성과 내전압성이 우수하며, 열 소비성과 제조 공정이 우수한 금속기재 다층 회로 기판에 관한 것이다.
최근에 반도체를 장착하는 회로 기판에 대하여, 회로 기판의 소형화와 고밀토 패키핑화와 고성능화가 요구되고있다. 또한, 회로 기판 제조시에 장착되는 반도체 장치의 소형화와 고성능화와 고전력화에 따라서 반도체 장치에 의하여 발생된 열을 소비시키는 방법이 중요한 문제점으로 대두되고있다.
주로 전원에 있어서, 열 소비성이 우수하다는 이유로 인하여 금속기재 회로 기판이 사용되고있다. 그러나, 이러한 금속기재 회로기판은 회로를 형성하기 위하여 금속판상의 절연층에 의하여 금속 포일(foil)이 적층되는 구조로 이루어지며, 따라서 노이즈가 발생하는 문제점이 있으며, 모듈의 오동작이 일어날 수 있다.
노이즈를 차폐시키고 열 소비성을 개선시켜 고밀도 패키징화를 이루기 위하여, 금속기재 다층회로 기판이 제시되었으며 (일본 공개 공보 제 327169/1993), 여기에서, 양 측부상에 회로를 갖는 상부층 회로기판은 금속기재 회로 기판의 전체면 또는 일부분상의 접착제에 의하여 적층되며, 열 방출 전자 장치가 상부층 회로 기판상에 장착된다.
그러나, 이러한 금속기재 다층 회로 기판에 있어서, 열 전도성이 빈약한 수지로 만들어진 접착제는 금속판과 상부층 회로 기판사이에 있으며, 베이스 재료로는 에폭시 침지 유리천과 같은 열 소비성이 빈약한 재료가 사용된다. 따라서, 회로 기판의 상부층 회로 상에 열 방출 전자 장치가 장착되는 경우에, 열 소비성의 부적합성과 전자 장치의 온도 증가성과 모듈의 오동작동이 일어나는 문제점이 있었다.
본 발명은 이러한 문제점을 해결하기 위하여 연구하였으며, 전기 절연성과 접착성과 열 소비성을 동시에 갖춘 절연성 접착제를 사용하고, 접착층이 없는 구조를 채택하여 상기 문제점을 해결할 수 있음을 알았다.
본 발명의 목적은 금속기재 다층 회로 기판의 구조와 이를 구성하는 절연성 접착층의 열 도전성을 설정하여 열 소비성과 내전압성이 우수한 금속기재 다층 회로 기판을 제공하고, 이러한 회로 기판을 높은 생산성을 생산할 수 있는 제조 방법을 제공하는 것이다.
본 발명은 금속판과 하나 이상의 금속 산화물 및/또는 하나 이상의 금속 질화물을 함유하는 제 1 절연성 접착층에 의하여 상기 금속판상에 결합되는 회로 기판으로 이루어지는 금속기재 다층 회로 기판을 제공한다.
이러한 금속기재 다층 회로 기판에 있어서, 제 1 절연성 접착층의 열 전도성은 35×104cal/cm·sec·℃ 내지 150×104cal/cm·sec·℃ 이고, 두께는 20 ㎛ 내지 200 ㎛이다.
또한, 본 발명은 금속 산화물이 알루미늄 산화물 또는 규소 산화물, 금속 질화물이 보론 질화물인 금속기재 다층 회로 기판을 제공한다.
또한, 청구항 1에 청구된 본 발명의 금속기재 다층 회로 기판에 있어서, 제 1 절연성 접착층을 마주대하는 회로 기판상의 제 1 회로 도체층의 표면 거칠기 (Rz)는 0.1 내지 10 ㎛ 이며, 특히 제 1 절연성 접착층을 마주대하는 회로 기판의 제 1 회로 도체층은 구리도금되며, 특히 도금된 구리층은 최소한 니켈 또는 코발트를 포함한다.
또한, 청구항 1에 청구된 본 발명의 금속기재 다층 회로 기판에 있어서, 회로 기판은, 하나 이상의 금속 산화물 및/또는 하나 이상의 금속 질화물을 함유하는제 2 절연성 접착층에 의하여 결합되어 있는 두개 이상의 회로 도체층을 구비하며, 특히 제 2 절연성 접착층의 열 전도성은 35 × 104cal/cm·sec·℃ 내지 150×10-4cal/cm·sec·℃ 이며, 두께는 40 ㎛ 내지 200 ㎛이다.
또한, 청구항 1 에 청구된 본 발명의 금속기재 다층 회로 기판에 있어서, 열 전도성이 높은 전도성 접착제를 사용하여 제 1 절연성 접착층상에 열 방출 전자 장치를 장착하였으며, 특히 제 1 절연성 접착층과 열 전도성이 높은 전도성 접착제사이에 금속층이 제공되었다.
또한, 본 발명은 청구항 1 에 정의된 것처럼 금속기재 다층 회로 기판을 제조하는 방법을 제공하며, 그 제조 단계는
(1) 금속판과 제 1 절연성 접착층에 의하여 금속판상에 형성된 제 1 회로 도체층을 구비하는 금속기재 회로 기판의 제 1 회로 도체층상에 제 2 절연성 접착층 수단에 의하여 제 2 회로 도체층을 결합하는 단계와,
(2) 제 1 회로 도체층과 제 2 회로 도체층을 전기적으로 연결시키는 관통홀을 형성하는 단계와,
(3) 제 2 회로 도체층에 회로를 형성하는 단계로 이루어진다.
이러한 금속기재 다층 회로 기판을 제조하는 방법에 있어서, 제 1 절연성 접착층은 단계 (2) 전에 사전 경화된다.
또한, 본 발명의 관통홀을 형성하는 단계 (2) 에 있어서, 홀을 형성하기 위하여 제 2 회로 도체층의 소정 부분을 에칭하여 제거하였으며, 상기 홀을 통하여레이저 빔을 조사하여 제 2 절연성 접착층을 제거하여 관통홀을 형성하였으며, 특히 금속기재 다층 회로 기판을 제조하는 이러한 방법에서 제 1 회로 도체층의 두께는 5 ㎛ 내지 150 ㎛ 이다.
또한, 본 발명은 청구항 7 항에 정의된 금속기재 다층 회로 기판 및 그 위에 장착되어 알루미늄 와이어 또는 금 와이어등에 의하여 와이어 본딩된 반도체 장치로 이루어지는 반도체 모듈을 제공하며, 바람직하게는 이러한 반도체 모듈에서, 회로 기판의 제 1 절연성 접착층과 마주대하는 제 1 회로 도체층은 차폐 패턴으로 사용된다.
도면을 참조하여 본 발명을 기술하겠다.
제 1 도는 본 발명의 광속기재 다층 회로 기판의 한 실시예를 도시하는 단면도이다. 제 1 도에 도시된 본 발명의 금속기재 다층회로 기판에 있어서, 제 1 회로 도체층 (5B) 을 구성하는 금속층과 제 2 회로 도체층 (5A) 을 구성하는 금속층이 제 2 절연성 접착제 (8) 에 의하여 결합되어 있는 회로 기판 (10) 은, 제 2 절연성 접착층 (2) 에 의하여 금속판 (1) 상에 결합되고 집적되어있다. 회로 기판 (10) 의 상부 금속층을 구성하는 제 2 회로 도체층 (5A) 이 회로 패턴으로 형성된다. 도시되지는 않았지만, 필요한 경우에는 전자 장치가 장착될 수 있으며, 또는 와이어 본딩 등에 의하여 다른 장치와 연결될 수 있다. 회로 기판 (10) 은 금속판 (1) 의 주요부의 일부분상에 적층된다. 이는 개구부를 가질 수 있으며, 복수개의 회로 기판이 추가로 그 위에 적층될 수 있다.
제 1 절연성 접착층 (2) 은 하나이상의 금속 산화물 및/또는 하나이상의 금속 질화물을 포함하는 수지로 이루어진다. 금속 산화물과 금속 질화물은 우수한 열 전도성과 전기 절연성을 가진다. 예를들어, 금속 산화물은 알루미늄 산화물 또는 규소 산화물이며, 금속 질화물은 보론 질화물, 규소 질화물 또는 알루미늄 질화물이다. 이러한 재료는 단독으로 사용되거나, 두 개 이상의 조합으로 이용된다.
상기 금속 산화물로는, 전기 절연성과 열 전도성이 우수한 접착제이고 저가로 용이하게 구입할 수 있기 때문에, 알루미늄 산화물이 바람직하다. 상기 금속 질화물로는, 전기 절연성과 열 전도성이 우수하기 때문에, 보론 질화물이 바람직하다.
금속 산화물 및/또는 금속 질화물의 전체양은 48 vol% 내지 80 vol%이다. 전체양이 48 vol% 이하이면, 제 1 절연성 접착층 (2)의 열 전도성을 35×10-4cal/cm·sec·℃ 이상으로 만들기 어렵다. 결과적으로, 열 소비성이 우수한 금속기재 다층 회로 기판을 얻기가 어려워진다. 반면에, 80 vol%를 넘게되면, 수지와 혼합되었을때 공기 거품이 포함될 수 있다. 결과적으로, 내전압성이 우수한 금속기재 다층회로 기판을 얻기가 어려워진다.
제 1 절연성 접착층 (2) 의 열 전도성은 35×104cal/cm·sec·℃ 내지 150×104cal/cm·sec·℃ 이고, 그 두께는 20 ㎛ 내지 200 ㎛ 이다.
열 전도성이 35×104cal/cm·sec·℃ 이하이면, 열 소비성이 우수한 금속기재 다층 회로 기판을 얻기가 어렵다. 반면에, 산업적 측면에서, 열 전도성이150×104cal/cm·sec·℃ 를 초과하는 절연성 접착층은 얻기 어렵다.
상기 범위내의 열 전도성을 갖는 제 1 절연성 접착층 (2) 을 사용하여 열 소비성이 우수한 금속기재 다층 회로 기판을 얻기 위하여, 제 1 절연성 접착층의 두께는 20 ㎛ 내지 200 ㎛ 로 하는 것이 바람직하다. 두께가 200 ㎛ 를 초과하면, 우수한 열 소비성을 얻기 어렵고, 두께가 20 ㎛ 이하이면, 내전압성이 저하된다.
제 1 절연성 접착층 (2) 을 구성하는 수지로서, 금속층 (1) 과 우수한 결합력을 가지고 제 1 회로 도체층 (5B) 을 구성하는 금속층과 우수한 결합력을 가지며 내전압성과 같은 전기적 성질을 손상시키지 않는 수지가 선택되어 사용된다. 이러한 수지로는, 에폭시 수지, 페놀 수지, 폴리이미드 수지 및 두개이상의 조합으로서 만들어지는 다양한 공학적 플라스틱도 가능하다. 이들 중에서, 에폭시 수지가 바람직한데, 이는 금속을 상호 결합하는 능력이 우수하기 때문이다. 에폭시 수지 중에서, 바이스패놀 A 타입 에폭시 수지 또는 바이스페놀 F 타입 에폭시 수지가 더욱 바람직한데, 이는 상기 금속 산화물 및/또는 금속 질화물과의 혼합성이 우수하고 유동성 또한 우수하기 때문이다.
금속판(1) 으로는, 열 전도성이 높은, 알루미늄 또는 알루미늄 합금, 구리 또는 구리 합금, 또는 철 또는 철 합금, 구리/철-니켈 합금 또는 알루미늄/철-니켈 합금과 같은 합성물의 이중층, 또는 구리/철-니켈 합금/구리 또는 알루미늄/철-니켈 합금/알루미늄과 같은 합성물의 3 중층이 사용된다. 금속판 (1) 의 두께는 크게 제한적이지는 않으며, 일반적으로 0.5 mm 내지 3.0 mm 이다.
본 발명의 회로 기판 (10) 은 하나 이상의 금속 산화물 및/또는 하나이상의 금속 질화물을 포함하는 수지로 이루어진 제 2 절연성 접착층 (8) 으로 결합된 회로 도체층을 구성하는 두개 이상의 금속층으로 이루어진다 (이후, 이중-사이드 수지 기판이라 함). 그러나, 종래의 유리 에폭시 수지 기판, 페이퍼-페놀 수지 기판 또는 그 외의 굽힐 수 있는 기판 (이후 수지 기판이라함) 을 사용할 수 있다. 반면에, 전기 절연층이 있는 금속판상에 형성된 회로를 갖는 기판(이후, 금속 기판이라 함), 또는 세라믹판 상에 형성된 회로를 갖는 세라믹 기판이 사용될 수있다. 다층 회로 영역의 열 소비성을 증가시키기 위하여, 상기 수지 기판의 베이스 재료의 바람직한 두께는 20 ㎛ 내지 80 ㎛ 이고, 금속 기판의 바람직한 금속판 두께는 100 ㎛ 내지 1000 ㎛ 이다.
이중-사이드 수지 기판을 구성하는 제 2 절연성 접착층 (8) 의 열 전도성은 35×104cal/cm·sec·℃ 내지 150×10-4cal/cm·sec·℃ 이고, 그 두께는 40 ㎛ 내지 200 ㎛ 이다. 열 전도성이 35×104cal/cm·sec·℃ 이하이면, 금속기재 다층 회로 기판의 열 소비성은 제한적인 경우에만 적용 가능하다. 반면에, 산업상 적용에 있어서, 열 전도성이 150×10-4cal/cm·sec·℃ 를 초과하는 절연성 접착층을 얻기는 어렵다. 제 2 절연성 접착층 (8) 의 두께가 40 ㎛ 이하이면, 내전압성이 저하되며, 만약 200 ㎛ 를 초과하면, 열 소비성이 떨어지고, 따라서 금속기재 다층 회로 기판의 적용이 제한될 것이다.
이중-사이드 수지 기판의 제 2 절연성 접착층 (8) 내의 금속 산화물 및/또는금속 질화물은 우수한 열 전도성과 전기 절연성을 갖는 것이 바람직하다. 금속 산화물에는 알루미늄 산화물, 규소 산화물, 베릴륨 산화물 또는 마그네슘 산화물 등이 있으며, 금속 질화물에는 보론 질화물, 규소 질화물 또는 알루미늄 질화물 등이 있다. 이들 재료는 단독으로 사용되거나 두개이상의 혼합물로서 사용된다. 금속 산화물로는, 전기 절연성과 열 전도성이 우수한 접착제이고 저가로 용이하게 구입할 수 있기 때문에, 알루미늄 산화물 또는 규소 산화물이 바람직하다. 금속 질화물로는, 전기 절연성과 열 전도성이 우수하기 때문에, 보론 질화물이 바람직하다.
이중-사이드 수지 기판의 제 2 절연성 접착층 (8) 내의 금속 산화물 및/또는 금속 질화물의 전체양은 48 vol% 내지 80 vol% 이다. 전체양이 48 vol% 이하이면, 제 2 절연성 접착층 (8) 의 열 전도성을 35×104cal/cm·sec·℃ 이상으로 만들기 어렵다. 결과적으로, 열 소비성이 우수한 금속기재 다층 회로 기판을 얻기가 어려워지고 따라서 그 적용이 제한된다. 반면에, 80 vol% 를 넘게되면, 수지와 혼합되었을때 공기 거품이 포함될 수 있다. 결과적으로, 내전압성이 우수한 금속기재 다층 회로 기판을 얻기가 어려워진다.
이중-사이드 수지 기판의 제 2 절연성 접착층 (8) 을 구성하는 수지로서, 제 1 회로 도체층 (5B) 을 구성하는 금속층 및 제 2 회로 도체층 (5A) 을 구성하는 금속층과 우수한 결합력을 가지며 금속기재 다층 회로 기판의 성질을 손상시키지 않는 수지가 선택되어 사용된다. 이러한 수지로는, 에폭시 수지, 페놀 수지, 폴리이미드 수지 및 두개 이상의 조합으로서 만들어지는 다양한 공학적 플라스틱도 가능하다. 이들 중에서, 에폭시 수지가 바람직한데, 이는 금속을 상호 결합하는 능력이 우수하기 때문이다. 에폭시 수지중에서, 바이스페놀 A 타잎 에폭시 수지 또는 바이스페놀 F 타잎 에폭시 수지가 더욱 바람직한데, 이는 상기 금속 산화물 및/또는 금속 질화물과의 결합성이 우수하고 유동성 또한 우수하기 때문이다.
제 1 회로 도체층 (5B) 및 제 2 회로 도체층 (5A) 을 구성하는 금속층의 재료는 구리, 알루미늄, 니켈, 철, 틴 (tin), 은 및 티타늄중의 하나이거나, 둘 이상의 상기 재료로 이루어진 합금이거나 각각의 금속을 사용하는 클래드 포일이다. 이러한 포일은 전기 분해 방법 또는 롤링 방법에 의하여 제공되며, 니켈 도금, 니켈 + 금 도금 또는 땜납 도금과 같은 금속 도금을 포일상에 적용할 수 있다.
제 2 도는 본 발명의 금속기재 다층 회로 기판의 또다른 실시예를 도시하는 단면도이다. 본 발명의 금속기재 다층 회로 기판에 있어서, 하부측에 차폐 회로등을 구성하고 상부측에는 제 2 회로 도체층 (5A) 을 구성하는 하나 이상의 제 1 회로 도체층 (5B) 을 갖는 회로 기판 (10) 이 금속판 (1) 의 적어도 주요부상에 적층되고 집적된다. 도시되지는 않았지만, 필요한 경우에는 회로 기판 (10) 의 상부측에 회로뿐만 아니라 전자 장치도 장착될 수 있으며, 복수개의 다른 회로 기판이 추가로 회로 기판 (10) 상에 적층될 수 있다.
본 발명에 있어서, 회로 기판 (10) 의 제 1 절연성 접착층 (2) 과 접촉하고 있는 제 1 회로 도체층 (5B) 의 표면 거칠기 (Rz) 는 0.1 ㎛ 내지 10 ㎛ 이다. 제 1 절연성 접착층 (2) 에 의하여 금속판 (1) 상에 회로 기판 (10) 이 적층되며, 따라서 제 1 절연성 접착층 (2) 상의 제 1 회로 도체층 (5B) 에 의하여 형성된 회로의 표면 거칠기뿐만 아니라 제 1 절연성 접착층 (2) 과 접촉하고 있는 회로 기판 (10) 상의 제 2 절연성 접착층 (8) 과 제 1 회로 도체의 표면 상태와 재료에 의해서도 결합력이 영향을 받게된다. 이러한 점에서, 본 발명은 많은 연구를 하였으며, 제 1 절연성 접착층 (2) 과 접촉하고있는 제 1 회로 도체층 (5B) 표면의 표면 거칠기가 상기 결합력에 지대한 영향을 미치는 것을 알았으며, 제 1 회로 도체층 (5B) 의 표면이 구리 또는 니켈 또는 코발트등을 포함하는 도금된 구리층인 경우에 결합력이 크게 개선되었으며, 그 표면 거칠기는 0.1 ㎛ 이상이었다. 본 발명은 이러한 발견을 기초로하여 이루어졌다.
제 3 도는 본 발명의 금속기재 다층 회로 기판의 또다른 실시예를 도시하는 단면도이며, 제 1 회로 도체층 (5B) 상에서 도금된 구리층 또는 도금된 구리 합금층 (12) 으로서의 회로 기판 (10) 의 측부는 제 1 절연성 접착층 (2) 과 접촉하고있다.
제 1 절연성 접착층 (2) 과 접촉하고 있는 회로 기판 (10) 의 제 1 회로 도체층 (5B) 의 표면 거칠기 (RZ) 가 0.1 ㎛ 이하이면, 소정의 결합력을 기대할 수 없으며, 사용하는 동안이나 사용하기 전에 제 1 회로 도체층 (5B) 과 절연성 접착층 (2) 사이에 틈이 형성되는 경우가 있다. 결국, 열 소비성이 상당히 저하되게된다. 반면에, 표면 거칠기 (RZ) 가 10 ㎛ 이상이면, 거칠게 되어있는 표면 부분에 불균일 전계가 형성될 가능성이 있으며, 따라서 내전압성이 저하된다. 제 1 절연성 접착층 (2) 과 접촉하고있는 회로 기판 (10) 의 제 1 회로 도체층 (5B) 의 표면 재료로는구리가 바람직하며, 이는 그 메카니즘은 알려지지 않았지만 우수한 결합력을 얻을 수 있기 때문이다. 이러한 효과는 도금된 구리층 특히 니켈 또는 코발트를 포함하는 도금된 구리층이 적층되는 경우에 두드러진다.
제 1 절연성 접착층 (2) 과 접촉하고있는 회로 기판 (10) 의 측부상에 있는 제 1 회로 도체층 (5B) 의 재료로는 크게 제한되지 않으며, 구리, 알루미늄, 니켈, 철, 틴, 은 , 티타늄 또는 이런 금속의 합금 또는 둘 이상의 상기 재료로 이루어진 합금이거나 복수개의 상기 금속을 갖는 클래드 포일, 또는 니켈 도금, 니켈 + 금 도금과 같은 금속 도금이 도포된 것일 수 있다. 일반적으로, 이러한 금속 또는 합금은 두께가 9 내지 500 ㎛ 이고 표면 거칠기 (RZ) 가 0.1 ㎛ 이하인 박막의 포일 형태로 공급된다.
본 발명에 있어서, 제 1 절연성 접착층 (2) 과 접촉하고있는 회로 기판 (10) 의 측부에 있는 제 1 회로 도체층 (5B) 의 표면의 거칠기는 0.1 ㎛ 내지 10 ㎛ 이다. 표면 거칠기를 조정하는 방법으로는, 기계적 처리가 사용된다. 반면에, 제 1 절연성 접착층 (2) 과 접촉하고있는 회로 기판 측부에 있는 제 1 회로 도체층이 구리로 되어 있으면, 다양한 액체를 사용한 부식 처리 방법 (에칭 처리) 또는 산화액을 사용한 처리 방법(암화 처리 또는 브라운 처리)을 사용한다.
또한 본 발명에서는 구리 도금 상태를 선택함으로서 표면 거칠기 (RZ) 가 0.1 ㎛ 내지 10 ㎛ 인 도금된 구리층을 얻을 수 있다. 본 발명의 제 1 절연성 접착층 (2) 과 접촉하고있는 회로 기판 (10) 의 측부상의 제 1 회로 도체층 (5B) 의 표면상에 형성된 도금된 구리층 또는 도금된 구리 합금층(12) (이후, 도금된 구리층이라함) 의 표면 거칠기 (RZ)는 0.1 ㎛ 내지 10 ㎛ 이며, 니켈 또는 코발트를 포함한다.
구리 도금 또는 구리 합금 도금은 전기 구리 도금법 또는 비전기 구리 도금법에 의하여 행해진다. 본 발명에 있어서, 표면 거칠기 (RZ) 가 0.1 ㎛ 내지 10 ㎛ 되는 한 양 방법의 사용이 가능하다. 그러나, 다양한 합금 또는 표면 구조를 갖는 도금층을 얻기 위해서는 비전기 구리 도금법이 바람직하다.
환원제로서 포르말린, 글리옥실레이트 또는 차아인산나트륨을 함유하는 황산구리 수용액에 목적물을 담그어서 비전기 구리 도금을 용이하게 행할 수 있다. 전해질의 안정성을 보장하기 위하여, 보로산과 같은 완충제 또는 시트레이트 나트륨과 같은 착화제 등이 사용된다.
본 발명에 사용되는 구리 도금법의 일예에 있어서, 기준 물질로서 0.032 M 의 황산 구리, 0.27 M 의 차아인산 나트륨, 0.052 M 의 시트레이트 나트륨, 0.5 M 의 보로산으로 이루어지는 화합물의 욕조에, 필요한 경우에 황산 코발트 또는 황산 니켈을 첨가함으로서, 도금될 물체를 50 내지 70 ℃ 의 욕조에 수십초 내지 수 시간 침강시킨다. 이러한 도금 조건하에서 얻어지는 도금된 표면의 거칠기는 조절이 가능하다.
도금된 구리층(12) 의 니켈 및/또는 코발트의 함량은 크게 제한적이지는 않지만, 0.1 wt% 내지 15 wt% 가 바람직하다. 니켈 및/또는 코발트의 함량에 있어서,0.001 M 이상의 소정량이 구리 합금 도금시에 전해질에 첨가되며, 구리가 침전될때 핵 형성제의 역활을 한다고 알려져 있으며, 구리와 함께 상호 침전된다. 도금된 구리층 (12) 내의 니켈 및/또는 코발트가 15 wt%를 초과하면, 도금된 구리층 (12) 의 표면 거칠기는 때때로 10 ㎛ 를 초과한다. 따라서, 첨가되는 니켈 및/또는 코발트의 양을 조정함으로서, 후처리 과정없이, 표면 거칠기 (RZ) 가 0.1 ㎛ 내지 10 ㎛ 인 도금 구리층 (12) 을 얻을 수 있다.
유사하게, 구리 도금시에 전해질 온도를 저레벨로 유지함으로서, 표면 거칠기 (RZ) 가 0.1 ㎛ 내지 10 ㎛ 인 도금 구리층 (12) 을 얻을 수 있으며, 니켈 또는 코발트를 포함하지 않는다. 니켈 및/또는 코발트를 포함하는가와 무관하게, 도금된 구리층(12)의 바람직한 두께는 0.01 내지 10 ㎛ 이다. 도금된 구리층의 두께가 0.01 ㎛ 이하이면, 소정의 결합력을 얻을 수 없으며, 도금된 구리층의 두께가 10 ㎛ 이상이면, 도금된 층의 부식이 어려우며, 따라서 바람직한 결합력을 얻을 수 없다.
제 4 도는 본 발명의 금속기재 다층 회로 기판 구조의 실시예를 도시하는 단면도이고, 제 5 도는 본 발명의 청구항 1 에 따른 금속기재 다층 회로 기판 구조의 실시예를 도시하는 단면도이다. 제 4 도에서, 제 2 회로 도체층 (5A) 과 제 1 회로 도체층 (5B) 을 가지며 개구부가 있는 회로 기판 (10) 은 제 1 절연성 접착층 (2) 에 의하여 금속판 (1) 상에 적층되며, 열 전도성 접착층 (3) 에 의하여 절연성 접착층 (8) 상에 열 방출 전자 장치 (4) 가 장착된다.
제 5 도에 있어서, 열 방출 전자 장치 (4) 보다 더 큰 열 전도영역을 갖는 열 소비형 금속층 (6) 이 회로 기판 (10) 의 개구부에 대응하는 부분의 제 1 절연성 접착층 (2) 상에 형성되며, 그 위에는 열전도성 접착층 (3) 에 의하여 열 방출 전자 장치 (4) 가 장착되며, 따라서 열 방출 전자 장치 (4) 에 의하여 발생된 열은 열 소비용 금속 층 (6) 을 통하여 쉽게 소비된다. 금속층 (6) 은 회로 패턴으로 형성될 수도 있으며 형성되지 않을 수도 있다.
본 발명에 있어서, 열 방출 전자 장치 (4) 는 동작 주파수가 200 kHz이고 용량이 200 VA 이상인 고주파 변환기이거나 용량이 100 VA 이상인 다이오드 브릿지등으로 이루어진다. 다층 회로 부분상에 열 방출 전자 장치가 장착되었을때, 회로간에 존재하는 전기 절연층은 동시에 열 절연층으로서 동작하며, 따라서 열 방출성이 부적절하며 전자 장치의 온도가 상승하여 수명을 감소시킨다는 것을 기초로하여, 본 발명에서는 이러한 열 방출 전자 장치 (4) 가 금속 기판 (1) 상에 설치되었을때만 열 방출 전자 장치 (4) 에 의하여 발생된 열이 효과적으로 소비됨을 알았다. 본 발명은 이러한 발견을 기초로하여 이루어 졌다. 열 방출량이 적은 전자 장치에 있어서, 이런 장치는 다층회로 기판에 필요한 특성에 따라서 회로 기판 (10) 상에 장착되거나, 또는 본 발명에서처럼, 열 전도성 접착제 (3) 에의하여 제 1 절연성 접착층 (2) 상에 장착될 수 있다.
본 발명에 있어서, 열 방출 전자 장치 (4) 는 전술한 것처럼 회로 기판 (10) 에 의하지 않고서 제 1 절연성 접착층 (2) 상에 설치되며, 따라서 열 소비성이 개선되고 기판 자체의 온도 상승이 저하되며, 이로 인하여 전체 금속기재 다층 회로기판의 신뢰성이 개선되며 긴 수명을 얻을 수 있다. 다층 회로 기판에 요구되는 특성에 따라서, 이러한 열 방출 전자 장치가 복수개 장착될 수 있다.
제 11 도는 본 발명의 금속기재 다층 회로 기판의 또다른 실시예를 도시하는 단면도이다. 본 발명의 금속기재 다층 회로 기판 (15) 에 있어서, 제 2 회로 도체층 (5A)에 의하여 형성된 외부 회로는 금속기재 회로 기판 (13) 상의 제 2 절연성 접착층 (8) 에 의하여 적층되고 집적되며, 제 1 회로 도체층 (5B) 에 의하여 형성된 회로는 제 1 절연성 접착층 (2) 에 의하여 금속판 (1) 상에 형성되며, 제 1 회로 도체층 (5B) 에 의하여 형성된 회로와 외부 회로는 관통홀 (14) 을 통하여 전기적으로 연결된다. 도시되지는 않았지만, 반도체 장치와 같은 전자 장치가 외부층 회로에 장착될 수 있으면, 외부층 회로는 알루미늄 와이어 또는 금 와이어를 사용하는 와이어 본딩에 의하여 다른 장치와 연결 될 수 있다. 또한, 제 1 회로 도체층 (5B) 과 이로 인하여 형성된 회로와 상기 외부 회로는 금속판 (1) 의 소정 부분상에 적층되며, 복수개의 여타 회로 기판이 상기 외부층 회로상에 추가로 적층 될 수 있다.
본 발명의 금속기재 다층 회로 기판의 제조 방법을 제 11 도에 도시된 금속기재 다층 회로 기판 실시예를 참조하여 기술하겠다.
본 발명의 금속기재 다층 회로 기판의 제조 방법은, 제 1 절연성 접착층 (2) 에 의하여 금속판 (1) 상에 형성된 회로 도체층 (5B) 을 갖는 제 6 도의 금속기재 회로 기판 (13) 을 사용하여, 제 2 절연성 접착층 (8) 에 의하여 금속기재 회로 기판 (13) 의 제 1 회로 도체층(5B) 상의 제 2 회로 도체층 (5A) 을 본딩하는 단계 (이후, 제 1 단계라칭함)를 구비한다. 상기 단계에 의하여, 금속기재 회로 기판 (13) 의 구조는 제 7 도와 같다. 또한, 본 발명은 제 1 회로 도체층 (5B) 과 제 2 회로 도체층 (5A) 을 전기적으로 연결시키는 관통홀을 형성하는 단계 (이후, 제 2 단계라 함) 를 구비한다. 이 단계에 의하여, 제 7 도의 구조는 제 10 도에 도시된 것처럼 관통홀 (14) 을 갖는 구조로 변형된다. 또한, 본 발명은 제 2 회로 도체층 (5A) 상에 회로를 형성하는 단계 (이후, 제 3 단계라 함) 를 구비한다. 이 단계에 의하여, 제 10 도의 구조의 제 11 도에 도시된 금속기재 다층 회로 기판 (15) 을 구성할 것이다. 제 8 도와 제 9 도는 본 발명의 금속기재 다층 회로 기판의 재료 방법에서의 중간 단계를 도시한다. 제 8 도는 제 7 도에 도시된 구조를 갖는 중간 생산물이 제 3 단계에 의하여 처리되는 상태를 도시한다. 제 9 도는 제 8 도에서 얻어진 중간 생산물이 제 2 단계로 처리되어, 예를들면 레이저 조사에 의하여, 제 2 절연성 접착층 (8) 의 일부분이 제거된 상태를 도시한다.
본 발명의 제 1 단계에서, 통상적인 금속기재 회로 기판 (13) 이 사용되었다. 그러나, 금속기재 다층 회로 기판 (15) 의 내전압성 관점하에서, 금속기재 회로 기판 (13) 을 구성하는 제 1 절연성 접착층 (2) 을 충분하게 열 경화시키는 것이 바람직하다. 즉, 금속기재 회로 기판 (13) 의 제 1 절연성 접착층 (2) 은 금속기재 다층 회로 기판 (15) 의 제 1 절연성 접착층 (2) 이 된다. 따라서, 경화가 제대로 행해지지 않으면, 예를들어 휘발성 물질이 포함되면, 제 2 절연성 접착층 (8) 을 코팅하고 나서 경화하면 기포가 발생하는 문제점이 있으며, 또한 금속기재 다층 회로 기판 (15) 의 내전압성을 저하시키는 경향이있다.
제 1 단계에서, 제 2 절연성 접착층 (8) 을 경화시키기 위하여, 금속기재 회로 기판 (13) 상에 코팅된 제 2 절연성 접착층 (8) 이 절반 정도 경화된 상태에서, 열 압착 또는 라미네이터에 의하여 제 2 회로 도체층 (5A) 을 적층하는 것이 일반적이다. 본 발명에 있어서, 제 1 회로 도체층 (5B) 의 두께는 5 ㎛ 내지 150 ㎛ 이며, 제 2 절연성 접착층 (8) 은 제 1 회로 도체층에 의하여 형성된 회로 사이로 침투하여 상기 회로와 제 2 회로 도체층 (5A) 간의 내전압성을 강화시킨다. 제 1 회로 도체층 (5B) 의 두께가 5 ㎛ 이하인 금속기재 회로 기판 (13) 을 얻기는 쉽지 않으며, 두께가 150 ㎛ 를 초과하면, 내전압성이 우수한 금속기재 다층 회로 기판 (15) 을 얻을 수 있다는 보장이 없다.
본 발명에 있어서, 상기 제 1 및 제 2 및 제 3 단계를 채택하여, 종래에 문제시되었던 회로사이 또는 회로와 금속판 사이의 내전압성 저하나 기포 발생과 같은 것을 실질적으로 방지할 수 있다. 따라서, 생산성을 향상시키는 것이 가능하다. 즉, 본 발명에 있어서는, 회로가 형성되어있지 않으며 탄력성이 우수한 금속 포일이 본딩되며, 회로간의 내전압성의 저하가 없으며, 기포 발생이 방지된다. 또한, 사전에 안착된 금속판으로부터 절연성을 갖는 금속기재 회로 기판이 사용되어, 금속판과 회로간의 내전압에는 손상이 가지않는다.
본 발명의 제 2 단계는 물리적, 화학적 또는 기계적으로 제 2 회로 도체층 (5A)과 제 2 절연성 접착층 (8) 의 일부분을 제거하여 관통홀을 형성하고, 이렇게 형성된 공간에 도금법 또는 인쇄법에 의하여 도전성 물질을 채워 넣어, 제 1 회로 도체에 의하여 형성된 회로를 제 2 회로 도체층 (5A) 과 전기적으로 연결시키는 단계이다. 관통홀 형성 방법으로는, 드릴 등을 사용하는 기계적 처리 방법이외에 엑시머 레이저, CO2레이저 또는 YAG 레이저 등과 같은 다양한 방법을 사용 할 수 있다. 또한, 제 2 절연성 접착층 (8) 을 화학적 드릴링에 의하여 화학적으로 용해하는 방법이 사용된다. 또한, 전기적 연결을 위하여 도전성 물질을 채우는 방법으로는, 비전기 도금, 전기분해 도금 또는 직접 도금, 도체 코팅 재료의 도포, 또는 이러한 방법의 조합이 가능하다. 이런 방법 중에서, 도금 방법이 바람직한데, 이는 생산성이 높기 때문이다.
제 2 회로 도체층 (5A) 또는 이로부터 형성된 회로의 소정 부분을 에칭으로 제거하여 홀을 형성하는 단계와, 홀을 통하여 레이저 빔을 조사하여 제 2 절연성 접착층 (8) 을 제거하는 단계와, 관통홀을 형성하기 위하여 도금하는 단계로 이루어지는 본 발명의 제조 방법에서는 치수의 정확성이 매우 높으며, 따라서 주변부에 대한 손상이 없으며, 생산성도 높다. 또한, 관통홀 내의 도금 재료는 제 1 회로 도체층 (5B) 과 제 2 회로 도체층 (5A) 의 재료와 동일한 것이 바람직하며, 따라서 도체층 (5B, 5A) 과의 전기 저항은 증가하지 않으며, 도 체층 (5B, 5A) 층으로부터의 열 팽창 차이로 인한 누설은 거의 발생하지 않는다. 제 1 회로 도체층 (5B) 과 제 2 회로 도체층 (5A) 의 재료로는, 일반적으로 전기 저항이 낮은 구리가 사용된다. 따라서, 관통홀의 도금시에는 구리 도금이 바람직하다.
본 발명의 제 3 단계는 제 1 단계에서 금속기재 회로 기판 (13) 과 결합된 제 2 회로 도체층 (5A) 상에 회로를 형성하는 단계이며, 에칭등에 의한 회로 형성의 일반적 방법이 사용된다. 본 발명에 있어서, 제 1 단계가 처음 행해지면, 제 2 및 제 3 단계의 순서는 구속력을 갖는 것은 아니며, 3개 이상으로 적층되는 회로 도체층을 갖는 금속기재 다층 회로 기판을 얻기 위하여 필요한 경우에 있어서 제 2 및 제 3 단계를 반복할 수 있다.
본 발명에 있어서, 금속판 (1) 으로는 알루미늄 또는 알루미늄 합금, 구리 또는 구리 합금, 또는 철 또는 철 합금과, 구리/철-니켈 합금 또는 알루미늄/철-니켈 합금과 같은 이중층 합성물, 또는 구리/철-니켈 합금/구리, 또는 알루미늄/철--니켈 합금/알루미늄과 같은 3 중층 합성물이 사용되며, 우수한 열 전도성을 가진다. 금속판 (1) 의 두께는 크게 제한되지 않으며, 일반적으로 0.5 mm 내지 3.0 mm이다.
실시예를 참조하여 본 발명을 기술하겠다. 그러나, 본 발명이 실시예에 국한되는 것이 아니라는 것을 명심해야한다.
실시예 1
유리 에폭시 수지 베이스 재료의 두께는 60 ㎛ 이며, 두께가 35 ㎛ 인 그리 포일에 의하여 그려진 소정 회로가 양측부에 제공되는 유리 에폭시 수지 회로 기판 (R-1766, Matsushita Electric Works, Ltd) 에 관통홀이 형성된다. 다음에, 절연성 접착제인 바이스페놀 F 타입 에폭시 수지에 아민 타입 경화제를 첨가하여, 그 혼합물을 두께 200 ㎛ 로 510 mm × 510 mm × 1.5 mm의 알루미늄 판에 코팅한다. 그 다음, 그위에 상기 회로 기판이 적층되고 열 경화하여 금속기재 다층 회로 기판을 얻는다. 또한, 상기 절연성 접착제를 사용하여, 직경이 10 mm 이고 두께가 2 mm 인디스크 형태의 열 경화된 생성물을 준비하여 열 전도성을 측정하기위한 테스트 샘플로서 사용된다.
금속기재 다층 회로 기판의 열 저항과 내전압은 다음의 방법으로 측정된다. 또한, 각각의 간격이 2 mm 인 금속기재 다층 회로 기판상에 3개의 p-MOSFET 가 어셈블된 모듈이 제공되며, 전자 장치의 동작 안정성은 다음과 같은 측정 방법에 의하여 평가된다.
표 1 에 도시된 것처럼, 결과는 모두 우수하다.
열 저항 측정 방법
금속기재 다층 회로 기판의 다층 부분을 절단하여 40 mm × 30 mm 의 테스트 견본을 얻는다. 테스트 견본의 중앙 부근의 최외각 금속층은 에칭되어 치수가 10 mm × 14 mm 인 패드를 형성하며, 트랜지스터 (2SC2233, TO220, 도시바에서 제작) 가 이 부분에 땜납된다. 금속판의 뒷쪽이 냉각되고, 트랜지스터가 동작되며, 따라서, 금속판의 뒤쪽과 절연성 접착제측상의 트랜지스터 표면 사이의 온도차와, 트랜지스터에 의하여 소비된 전력 (콜렉터에서의 에너지 손실) 으로부터 열저항이 측정된다 (Denka HITT 판 카탈로그 참조).
절연성 접착제의 열 전도성 측정 방법
열 전도성 측정 장치 ("LF/TCM-FA-8501B", Ri) 에의한 레이저 플래쉬 방법을 사용하여, ATT 범위 : 20 μV, 샘플링 비율 : 1000 μsec, 필터 : 100 Hz 의 조건하에서 열 전도성을 측정한다.
내전압 측정 방법
사전에 회로 형태로 준비된 직경 20 mm 의 원형 회로 부분을 사용하여, JIS C 2110 에서 규정된 것처럼 계단식 전압 상승 방법으로서 내전압을 측정한다.
전자 장치의 동작 안정성 평가 방법
장치는 96 시간동안 연속적으로 동작하며, 장치 당 소비 전력은 100 ℃ 에서 10 W 이다. 오동작이 발생하지 않으면, 소비된 전력은 또 다른 장치에 대하여 10 W 상승하며, 테스트가 반복된다. 이러한 방식으로, 소비 전력은 점차 증가하며, 따라서 전자 장치의 동작 안정성은 오동작이 발생하였을때의 소비 전력으로 평가된다.
표 1
표 1 (계속)
실시예 2
51 vol%의 보론 질화물 (GP, Denki Kagaku Kogyo K.K.에서 제조) 를 포함하는 바이스페놀 A 타입 에폭시 수지 (Epikote 828, Yuka Shell Co., Ltd 제조) 가 절연성 접착제로 사용되었다는 것을 제외하고는, 실시예 1 과 동일한 방식으로 금속기재 다층 회로 기판이 준비된다. 상기 회로 기판에 대하여, 열 저항과 내전압이 측정되고, 상기 금속기재 다층 회로 기판을 사용하는 모듈에 대하여, 전자 장치의 동작안정성이 조사된다. 표 1에 도시된 것처럼, 결과는 양호하다.
실시예 3
54 vol% 의 알루미늄 산화물 (A-42-2, Showa Denko K.K.에서 제조) 을 포함하는 폴리이미드 수지 (LARC-TPI, Mitsui Toatsu Chemicals, Inc 제조) 가 절연성 접착제로 사용되었다는 것을 제외하고는, 실시예 1과 동일한 방식으로 금속기재 다층 회로 기판과 이를 이용한 모둘이 준비된다. 상기 회로 기판과 모듈에 대하여, 열 저항과 내전압과 전자 장치의 동작 안정성이 조사된다. 표 1 에 도시된 것처럼, 결과는 양호하다.
실시예 4
54 vol% 의 알루미늄 산화물을 포함하는 규소 수지 (SE1880, Toray Dow Corning Silicone K.K. 제조) 가 절연성 접착제로 사용되었다는 것을 제외하고는, 실시예 1 과 동일한 방식으로 금속기재 다층 회로 기판이 준비된다. 상기 회로 기판에 대하여, 열 저항은 2.5 ℃/W 이었다. 또한, 열 방출 전력 전자 장치의 동작 안정성은 50 W 이상으로 양호하였다.
실시예 5
30 vol% 의 알루미늄 산화물과 30 vol% 의 보론 질화물(GP, Denki Kagaku Kogyo K.K. 에서 제조) 를 포함하는 바이스페놀 F 타입 에폭시 수지가 절연성 접착제로 사용되었다는 것을 제외하고는, 실시예 1 과 동일한 방식으로 광속기재 다층회로 기판과 모듈이 준비된다. 회로 기판과 모듈에 대하여, 열 저항과 내전압과 전자 장치의 동작안정성이 조사된다. 표 1 에 도시된 것처럼, 결과는 양호하다.
실시예 6
60 vol% 의 규소 질화물 파우더를 포함하는 바이스페놀 F 타입 에폭시 수지가 절연성 접착제로 사용되었다는 것을 제외하고는, 실시예 1 과 동일한 방식으로 금속기재 다층 회로 기판과 모듈이 준비된다. 회로 기판과 모듈에 대하여, 열 저항과 내전압과 전자 장치의 동작안정성이 조사된다. 표 1 에 도시된 것처럼, 결과는 양호하다.
실시예 7
54 vol% 의 알루미늄 산화물을 포함하는 바이스페놀 A 타입 에폭시 수지가 절연성 접착제로 사용되었다는 것을 제외하고는, 실시예 1 과 동일한 방식으로 금속기재 다층 회로 기판과 이를 이용한 모듈이 준비된다. 회로 기판과 모듈에 대하여, 열 저항과 내전압과 전자장치의 동작 안정성이 조사된다. 표 1 에 도시된 것처럼, 결과는 양호하다.
실시예 8
절연성 접착제로서, 63 vol% 의 규소 질화물을 포함하는 바이스페놀 F 타입 에폭시 수지를 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 510 mm × 510 mm × 0.1 mm 의 알루미늄 판위에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시킨후 열 경화시킨다. 다음에, 알루미늄과 구리를 에칭하여 소정의 회로 패턴을 형성한다. 다음에, 절연성 접착제의 일부분이 구리 회로 측부로부터 절단되어 알루미늄 회로를 노출시키며, 구리 회로와 알루미늄 회로의 일부분이 와이어 본딩에 의하여 전기적으로 연결되어 양측부상에 회로를 갖는 이중-사이드 수지 기판을 얻는다.
다음에, 절연성 접착제로서, 61 vol% 의 알루미늄 질화물 (AP10, Denki Kagaku Kogyo K.K. 제작) 를 포함하는 바이스페놀 A 타입 에폭시 수지를 사용하여, 200 ㎛ 의 두께로 510 mm × 510 mm × 1.5 mm 의 알루미늄 판위에 코팅한다. 다음에, 회로 기판의 알루미늄 회로 측부가 결합되도록 상기 회로 기판을 적층하여 금속기재 다층 회로 기판을 얻는다. 금속기재 다층 회로 기판과 이를 이용한 모듈에 대하여, 열 저항과 내전압과 전자 장치의 동작 안정성이 조사된다. 표 1 에 도시된 것처럼, 결과는 양호하다.
실시예 9
절연성 접착제로서, 53 vol%의 보론 질화물 (KBN-10, Shin-Etsu Chemical Co., Ltd. 제조)를 포함하는 바이스페놀 F 타입 에폭시 수지를 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 510 mm × 510 mm × 0.1 mm 의 알루미늄 판위에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층 시킨후 열 경화시킨다. 다음에, 알루미늄과 구리를 에칭하여 소정의 회로 패턴을 형성한다. 다음에, 절연성 접착제의 일부분이 구리 회로 측부로부터 절단되어 알루미늄 회로를 노출시키며, 구리 회로와 알루미늄 회로의 일부분이 와이어 본딩에 의하여 전기적으로 연결되어 양측부상에 회로를 갖는 이중-사이드 수지 기판을 얻는다.
다음에, 절연성 접착제로서, 53 vol%의 보론 질화물을 포함하는 바이스페놀 A 타입 에폭시 수지를 사용하여, 200 ㎛ 의 두께로 510 mm × 510 mm × 1.5 mm 의 알루미늄 판위에 코팅한다. 다음에, 회로기판의 알루미늄 회로 측부가 결합되도록 상기 회로 기판을 적층하여 금속기재 다층 회로 기판을 얻는다.
금속기재 다층 회로 기판과 이를 이용한 모듈에 대하여, 열 저항과 내전압과 전자 장치의 동작 안정성이 조사된다. 표 1 에 도시된 것처럼, 결과는 양호하다.
실시예 10
절연성 접착제로서, 57 vol% 의 알루미늄 산화물을 포함하는 바이스페놀 F 타입 에폭시 수지를 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 510 mm × 510 mm × 0.175 mm 의 알루미늄 판위에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시킨후 열 경화시켜 이중-사이드 수지 기판을 얻는다. 상기 이중-사이드 수지 기판상에 관통홀을 형성한후, 두께가 35 ㎛ 인 구리 포일의 측부에 차폐 패턴을 형성한다.
다음에, 절연성 접착제로서, 57 vol% 의 알루미늄 산화물을 포함하는 바이스페놀 F 타입 에폭시 수지 (Epikote 807, Yuka Shell Co., Ltd 제조)를 사용하여, 510 mm × 510 mm × 1.5 mm 의 알루미늄 판위에 코팅하며, 알루미늄판과 차폐 패턴간의 절연성 접착층의 두께는 200 ㎛ 이며, 기판의 차폐 패턴 측부가 본딩 측을 형성하도록 상기 이중-사이드 수지 기판이 적층된다. 다음에, 두께가 175 ㎛ 인 구리 포일을 회로 패턴내에 형성하여 금속기재 다층 회로 기판을 얻는다.
금속기재 다층 회로 기판과 이를 이용한 모듈에 대하여, 열 저항과 내전압과전자 장치의 동작 안정성이 조사된다. 표 1 에 도시된 것처럼, 결과는 양호하다.
실시예 11
76 vol% 의 알루미늄 산화물을 포함하는 바이스페놀 A 타입 에폭시 수지를 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 600 ㎛ 의 두께로 510 mm × 510 mm × 0.175 mm 의 구리 포일에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시킨후 열 경화시켜 이중-사이드 수지 기판을 얻는다.
상기 이중-사이드 수지 기판상에 관통홀을 형성한후, 두께가 35 ㎛ 인 구리 포일의 측부에 차폐 패턴을 형성한다.
다음에, 절연성 접착제로서, 76 vol% 의 알루미늄 산화물을 포함하는 바이스페놀 A 타입 에폭시 수지 (Epikote 807, Yuka Shell Co., Ltd 제조) 를 사용하여, 510 mm × 510 mm × 1.5 mm 의 알루미늄 판위에 코팅하며, 알루미늄판과 차폐 패턴간의 절연성 접착층의 두께는 20 ㎛ 이며, 기판의 차폐 패턴 측부가 본딩 측을 형성하도록 상기 이중-사이드 수지 기판이 적층된다. 다음에, 두께가 175 ㎛ 인 구리 포일의 회로 패턴을 형성하여 금속기재 다층 회로 기판을 얻는다.
금속기재 다층 회로 기판과 이를 이용한 모듈에 대하여, 열 저항과 내전압과 전자 장치의 동작 안정성이 조사된다. 표 1 에 도시된 것처럼, 결과는 양호하다.
실시예 12
57 vol% 의 규소 질화물을 포함하는 바이스페놀 F 타입 에폭시 수지를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 300 ㎛ 의 두께로 510 mm × 510 mm × 0.175 mm 의 구리 포일에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시킨후 열 경화시켜 이중-사이드 수지 기판을 얻는다.
상기 이중-사이드 수지 기판상에 관통홀을 형성한후, 두께가 35 ㎛ 인 구리 포일의 측부에 차폐 패턴을 형성한다.
다음에, 절연성 접착제로서, 57 vol% 의 알루미늄 산화물을 포함하는 바이스페놀 F 타입 에폭시 수지를 사용하여, 510 mm × 510 mm × 1.5 mm 의 알루미늄 판위에 코팅하며, 알루미늄판과 차폐 패턴간의 절연성 접착층의 두께는 200 ㎛ 이며, 기판의 차폐 패턴 측부가 본딩측을 형성하도록 상기 이중-사이드 수지 기판이 적층된다. 다음에, 두께가 175 ㎛ 인 구리 포일의 회로 패턴을 형성하여 금속기재 다층 회로 기판을 얻는다.
금속기재 다층 회로 기판과 이를 이용한 모듈에 대하여, 열 저항과 내전압과 전자 장치의 동작 안정성이 조사된다. 표 2 에 도시된 것처럼, 결과는 양호하다.
표 2
표 2 (계속)
실시예 13
실시예 12 와 같은 이중-사이드 수지 기판이 준비된다. 다음에, 절연성 접착제로서, 54 vol% 의 알루미늄 질화물을 포함하는 바이스페놀 A 타입 에폭시 수지를 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 코팅하며, 따라서 알루미늄 판과 차폐 패턴간의 절연성 접착제의 두께는 200 ㎛ 이고, 차폐 패턴 측부가 본딩 측부를 구성하도록 상기 이중-사이드 수지 기판이 적층된다. 다음에, 두께가 175 ㎛ 인 구리 포일의 회로 패턴을 형성하여 금속기재 다층 회로 기판을 얻는다.
금속기재 다층 회로 기판과 이를 이용한 모듈에 대하여, 열 저항과 내전압과 전자 장치의 동작 안정성이 조사된다. 표 2 에 도시된 것처럼, 결과는 양호하다.
실시예 14
55 vol% 의 알루미늄 질화물을 포함하는 바이스페놀 F 타입 에폭시 수지를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 510 mm × 510 mm × 0.175 mm 의 구리 포일에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시킨후 열 경화시켜 이중-사이드 수지 기판을 얻는다.
상기 이중-사이드 수지 기판상에 관통홀을 형성한후, 두께가 35 ㎛ 인 구리 포일의 측부에 차폐 패턴을 형성한다.
다음에, 절연성 접착제로서, 57 vol% 의 알루미늄 산화물을 포함하는 바이스페놀 F 타입 에폭시 수지를 사용하여, 510 mm × 510 mm × 1.5 mm 의 알루미늄 판위에 코팅하며, 알루미늄판과 차폐 패턴간의 절연성 접착층의 두께는 10 ㎛ 이며, 기판의 차폐 패턴 측부가 본딩측을 형성하도록 상기 이중-사이드 수지 기판이 적층된다. 다음에, 두께가 175 ㎛ 인 구리 포일의 회로 패턴을 형성하여 금속기재 다층 회로 기판을 얻는다.
금속기재 다층 회로 기판과 이를 이용한 모듈에 대하여, 열 저항과 내전압과전자 장치의 동작 안정성이 조사된다. 표 2 에 도시된 것처럼, 결과는 양호하다.
실시예 15
57 vol% 의 규소 질화물을 포함하는 바이스페놀 F 타입 에폭시 수지를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 60 ㎛ 의 두께로 510 mm × 510 mm × 0.175 mm 의 구리 포일에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시킨후 열 경화시켜 이중-사이드 수지 기판을 얻는다. 상기 이중-사이드 수지 기판상에 관통홀을 형성한후, 두께가 35 ㎛ 인 구리 포일의 측부에 차폐 패턴을 형성한다.
다음에, 절연성 접착제로서. 44 %의 알루미늄 산화물을 포함하는 바이스페놀 F 타입 에폭시 수지를 사용하여, 510 mm × 510 mm × 1.5 mm 의 알루미늄 판위에 코팅하며, 알루미늄판과 차폐 패턴간의 절연성 접착층의 두께는 20 ㎛ 이며, 기판의 차폐 패턴 측부가 본딩측을 형성하도록 상기 이중-사이드 수지 기판이 적층된다. 다음에, 두께가 175 ㎛ 인 구리 포일의 회로 패턴을 형성하여 금속기재 다층 회로 기판을 얻는다.
금속기재 다층 회로 기판과 이를 이용한 모듈에 대하여, 열 저항과 내전압과 전자 장치의 동작 안정성이 조사된다. 표 2 에 도시된 것처럼, 결과는 양호하다.
실시예 16
실시예 15 와 동일한 방식으로 이중-사이드 수지 기판이 준비된다. 57 vol% 의 규소 질화물을 포함하는 바이스페놀 F 타입 에폭시 수지를 절연성 접착제로 사용되어 510 mm × 510 mm × 1.5 mm 의 알루미늄 판위에 코팅되며, 알루미늄판과차폐 패턴간의 절연성 접착층의 두께는 20 ㎛ 이며, 기판의 차폐 패턴 측부가 본딩 측을 형성하도록 상기 이중-사이드 수지 기판이 적층된다. 다음에,두께가 175 ㎛ 인 구리 포일의 회로 패턴을 형성하여 금속기재 다층 회로 기판을 얻는다.
금속기재 다층 회로 기판과 이를 이용한 모듈에 대하여, 열 저항과 내전압과 전자 장치의 동작 안정성이 조사된다. 표 2 에 도시된 것처럼, 결과는 양호하다.
실시예 17
60 vol% 의 규소 질화물을 포함하는 바이스페놀 F 타입 에폭시 수지를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 60 ㎛ 의 두께로 510 mm × 510 mm × 0.175 mm 의 구리 포일에 코팅한다. 다음에, 두께가 35 ㎛인 구리 포일을 적층시킨후 열 경화시켜 이중-사이드 수지 기판을 얻는다. 상기 이중-사이드 수지 기판상에 관통홀을 형성한후, 두께가 35 ㎛ 인 구리 포일의 측부에 차폐 패턴을 형성한다.
다음에, 절연성 접착제로서, 76 vol% 의 알루미늄 산화물을 포함하는 바이스페놀 F 타입 에폭시 수지를 사용하여, 510 mm × 510 mm × 1.5 mm 의 알루미늄 판위에 코팅하며, 알루미늄판과 차폐 패턴간의 절연성 접착층의 두께는 20 ㎛ 이며, 기판의 차폐 패턴 측부가 본딩 측을 형성하도록 상기 이중-사이드 수지 기판이 적층된다. 다음에, 두께가 175 ㎛ 인 구리 포일의 회로 패턴을 형성하여 금속기재 다층 회로기판을 얻는다.
금속기재 다층 회로 기판과 이를 이용한 모듈에 대하여, 열 저항과 내전압과 전자 장치의 동작 안정성이 조사된다. 표 2 에 도시된 것처럼, 결과는 양호하다.
실시예 18
실시예 17 와 동일한 방식으로 이중-사이드 수지 기판이 준비된다. 다음에, 54 vol% 의 알루미늄 산화물을 포함하는 바이스페놀 F 타입 에폭시 수지를 절연성 접착제로 사용되어 510 mm × 510 mm × 1.5 mm 의 알루미늄 판위에 코팅되며, 알루미늄판과 차폐 패턴간의 절연성 접착층의 두께는 20 ㎛ 이며, 기판의 차폐 패턴 측부가 본딩 측을 형성하도록 상기 이중-사이드 수지 기판이 적층된다. 다음에, 두께가 175 ㎛ 인 구리 포일의 회로 패턴을 형성하여 금속기재 다층 회로 기판을 얻는다.
금속기재 다층 회로 기판과 이를 이용한 모듈에 대하여, 열 저항과 내전압과 전자 장치의 동작 안정성이 조사된다. 표 2 에 도시된 것처럼, 결과는 양호하다.
실시예 19
실시예 17 와 동일한 방식으로 이중-사이드 수지 기판이 준비된다. 다음에, 52 vol% 의 알루미늄 질화물을 포함하는 바이스페놀 F 타입 에폭시 수지를 절연성 접착제로 사용되어 510 mm × 510 mm × 1.5 mm 의 알루미늄 판위에 코팅되며, 알루미늄판과 차폐 패턴간의 절연성 접착층의 두께는 20 ㎛ 이며, 기판의 차폐 패턴 측부가 본딩 측을 형성하도록 상기 이중-사이드 수지 기판이 적층된다. 다음에, 두께가 175 ㎛ 인 구리 포일의 회로 패턴을 형성하여 금속기재 다층 회로 기판을 얻는다.
금속기재 다층 회로 기판과 이를 이용한 모듈에 대하여, 열 저항과 내전압과 전자 장치의 동작 안정성이 조사된다. 표 2 에 도시된 것처럼, 결과는 양호하다.
비교 실시예 1
절연성 접착제로서, 76 vol% 의 알루미늄 산화물을 포함하는 바이스페놀 F 타입 에폭시 수지를 150 ㎛ 의 두께로 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시킨후 열 경화시킨다. 다음에, 구리 포일을 에칭하여 제거함으로서 회로 기판용 절연성 기판을 얻는다.
반면에, 베이스 재료의 두께가 100 ㎛ 이며 베이스 재료의 양측부상에 35 ㎛ 의 두께의 포일을 갖는 소정의 회로 패턴을 갖는, 유리 에폭시 수지 회로 기판에 관통홀이 형성된다.
다음에, 두께가 50 ㎛ 인 접착성 시트 (Pyralux, Du Pont Co., Ltd 제조) 에 의하여 상기 유리 에폭시 수지 회로 기판은 상기 회로 기판용의 절연성 기판의 절연층상에 적층되어, 금속기재 다층 회로 기판을 얻는다.
금속기재 다층 회로 기판과 이를 이용한 모듈에 대하여, 열 저항과 내전압과 전자 장치의 동작 안정성이 조사된다. 표 2 에 도시된 것처럼, 열 저항은 높고, 전자 장치의 안정성은 떨어지지만, 내전압성은 우수하다.
또한, 열 결화된 상기 절연성 접착제에 대한 열 전도성을 측정하였다.
비교 실시예 2
베이스 재료의 두께가 60 ㎛ 이며 베이스 재료의 양 측부상에 35 ㎛ 의 두께의 포일을 갖는 소정의 회로 패턴을 갖는, 유리 에폭시 수지 회로 기판에 관통홀이 형성된다.
다음에, 절연성 접착제로서 100 ㎛ 의 두께를 갖는 유리 에폭시 수지 침투가공재의 사용에 의하여 상기 유리 에폭시 수지 회로 기판은 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 적층되어, 금속기재 다층 회로 기판을 얻는다.
금속기재 다층 회로 기판과 이를 이용한 모듈에 대하여, 열 저항과 내전압과 전자 장치의 동작 안정성이 조사된다. 표 2 에 도시된 것처럼, 열 저항은 높고, 전자 장치의 안정성은 떨어지지만, 내전압성은 우수하다.
실시예 20
분쇄된 78 wt% 의 알루미늄 산화물을 포함하는 에폭시 수지가 절연성 접착층으로서 1.5 mm 두께의 알루미늄 판위에 200 ㎛ 의 두께로 코팅된다. 또한, 베이스 재료의 두께가 60 ㎛ 이며 베이스 재료의 양 측부상에 35 ㎛ 의 두께의 금속층을 갖는, 유리 에폭시 수지 기판에 소정의 패턴과 관통홀이 형성된다. 다음에, 한 측부의 회로가 에칭 처리되어 표면을 거칠기 처리하고 구리를 도포한다. 여기서, 도금된 구리층의 표면 거칠기 (RZ) 는 0.1 ㎛이다.
다음에, 상기 알루미늄 판위의 절연성 접착층상에 기판을 직접 적층하여, 금속기재 다층 회로 기판을 얻는다.
상기 금속기재 다층 회로 기판에 대하여, JIS C6481에 의한 90° 필링 방법에 의하여 절연성 접착층과 회로 기판간의 결합력이 측정된다.
또한, 동일한 금속기재 다층 회로 기판을 260 ℃ 땜납 욕조에 60분 동안 플로우팅시켜, 결합력과 기포의 존재 유무를 조사한다. 땜납 욕조내에서의 처리 전후의 90° 필링력은 1.9 및 1.8 kgf/cm 정도로 양호하였다. 또한, 기포는 관측되지않았다.
실시예 21 내지 26 과 비교 실시예 3
도금되는 구리의 조건을 다양하게 변화시켰다는 것을 제외하고는, 실시예 20 에서와 동일한 방식으로 얻은 다양한 금속기재 다층 회로 기판에 대하여 실시예 20 에서처럼 동일한 평가를 실시하여 실시예 21 내지 26 이 동일함을 확인하였다.
비교 실시예 3
비교 실시예로서, 구리 도금을 하지 않고 에칭에의한 거칠기 처리를 행하지 않은 상태에서 동일한 작업과 평가를 행하였다. 표 3 에 도시된 결과는 실시예 20 의 결과와 함께 도시하였다.
실시예 27
분쇄된 78 wt% 의 알루미늄 산화물을 포함하는 에폭시 수지가 절연성 접착층으로서 1.5 mm 두께의 알루미늄 판위에 200 ㎛ 의 두께로 코팅된다. 또한, 베이스 재료의 두께가 60 ㎛ 이며 베이스 재료의 양 측부상에 35 ㎛ 의 두께의 금속층을 갖는, 유리 에폭시 수지 기판에 소정의 패턴과 관통홀이 형성된다. 다음에, 아염소산염이 주성분인 알카리 수용액을 사용하여 회로의 한 측부를 암화 처리한다. 여기서, 암화 처리된의 표면 거칠기 (RZ) 는 0.2 ㎛이다.
다음에, 암화 처리된 회로가 절연성 접착층과 마주대하도록 상기 알루미늄 판위의 절연성 접착층상에 기판을 직접 적층하여, 금속기재 다층 회로 기판을 얻는다.
금속기재 다층 회로 기관에 대하여, 실시예 20 과 동일한 평가가 실시되었다. 결과는 표 3 에 도시되었다.
실시예 28
암화 처리대신에 황산 과산화수소 수용액으로 에칭 처리하였다는 것을 제외하고는, 실시예 8 과 동일한 방식으로 줍된 금속기재 다층 회로 기판에 대하여, 실시예 20 과 동일한 평가를 실시하였다. 결과는 표 3 에 도시하였다.
표 3
실시예 29
두께가 60 ㎛ 인 유리 에폭시 재료를 가지며, 두께가 35 ㎛ 인 구리 포일에의하여 그려진 소정 패턴이 양 측부에 제공된 유리 에폭시 회로 기판 (R-1766, Matsushita Electric Works, Ltd. 제조) 에 관통홀이 형성된다. 다음에, 절연성 접착제로서, 72 vol% 의 규소 산화물 (FS-784, Denki Kagaku kogyo K.K. 제조)을 포함하는 바이스페놀 F 타입 에폭시 수지 (Epikote 807, Yuka Gell Co., Ltd 제조) 를 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 150 ㎛ 의 두께로 코팅한다. 다음에, 회로 기판을 적층시키고 열 경화시켜 기판 베이스 시트를 얻는다.
상기 기판 베이스 시트를 사용하여, 기판 사이즈가 100 × 150 mm 이고, 출력 전력이 150 W 이며, 동작 주파수가 300 kHz 인 DC/DC 변환기가 준비된다. 비바람직한 기판 용량의 영향을 줄이기 위하여, 유리 에폭시 회로 기판상에 전기 제어되는 장치가 설치되며, 열 방출 장치로서 고주파 변환기 (용량 : 150 VA, TDK Corp. 제조)가 규소 접착제에 의하여 절연성 접착층상에 부착된다.
본 모듈은 25 ℃ 의 실온에서 5시간동안 동작되었으며, 따라서 기판의 뒤쪽 온도는 112 ℃ 로 측정되었다. 이 기간동안, 모듈은 기능적으로 안정하게 동작하였다.
실시예 30
실시예 29 와 동일한 방식으로 기판 베이스 시트를 준비하였다. 이 기판 베이스 시트를 사용하여, 기판 사이즈가 100 × 150 mm 이고, 출력 전력이 150 W 이며, 동작 주파수가 300 kHz 인 DC/DC 변환기가 준비된다. 비바람직한 기판 용량의 영향을 줄이기 위하여, 유리 에폭시 회로 기판상에 전기 제어되는 장치가 설치되며, 열 방출 장치로서 고주파 변환기 (용량 150 VA, TDK Corp. 제조)가 규소 접착제에 의하여 절연성 접착층상에 부착된다. 여기서, 고주파 변환기와 회로패턴은 전기적으로 절연된다.
본 모듈은 25 ℃ 의 실온에서 5 시간동안 동작되었으며, 따라서 기판의 뒤쪽 온도는 107 ℃ 로 측정되었다. 이 기간동안, 모듈은 기능적으로 안정하게 동작하였다.
실시예 31
두께가 35 ㎛ 인 구리 포일에 의하여 그려진 소정 패턴이 양측부에 제공되며, 아민 타입의 경화제가 첨가된 72 vol% 의 알루미늄 산화물을 포함하는 바이스페놀 A 타입 에폭시 수지 (Epikote 828, Yuka Shell Co., Ltd 제조) 를 열경화 시켜 준비한, 두께 100 ㎛ 의 이중-사이드 수지 기판에 관통홀이 형성된다. 다음에, 절연성 접착제로서, 72 vol% 의 알루미늄 산화물을 포함하는 바이스페놀 F 타입 에폭시 수지를 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 150 ㎛ 의 두께로 코팅한다. 다음에, 회로 기판을 적층시키고 열 경화시켜 기판 베이스 시트를 얻는다.
다음에, 상기 기판 베이스 시트를 사용하여. 기판 사이즈가 100 × 150 mm 이고, 출력 전력이 250 W 이며, 동작 주파수가 300 kHz 인 DC/DC 변환기가 준비된다. 비바람직한 기판 용량의 영향을 줄이기 위하여, 이중-사이드 수지 기판의 회로에 전기 제어되는 장치가 설치되며, 열 방출 장치로서 고주파 변환기 (용량 : 250 VA, TDK Corp. 제조)가 규소 접착제에 의하여 절연성 접착층상에 부착된다.
본 모듈은 25 ℃ 의 실온에서 5 시간동안 동작되었으며, 따라서 기판의 뒤쪽 온도는 108 ℃ 로 측정되었다. 이 기간동안, 모듈은 기능적으로 안정하게 동작하였다.
실시예 32
두께가 35 ㎛ 인 구리 포일에 의하여 그려진 소정 패턴이 양측부에 제공되며, 아민 타입의 경화제가 첨가된 72 vol% 의 규소 산화물을 포함하는 바이스페놀 F 타입 에폭시 수지를 열 결화시켜 준비한, 두께 100 ㎛ 의 이중-사이드 수지 기판에 관통홀이 형성된다. 다음에, 절연성 접착제로서, 36 vol% 의 규소 산화물과 36 vol% 의 보론 질화물을 포함하는 바이스페놀 F 타입 에폭시 수지를 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 150 ㎛ 의 두께로 코팅한다. 다음에, 회로 기판을 적층시키고 열 경화시켜 기판 베이스 시트를 얻는다.
상기 기판 베이스 시트를 사용하여, 기판 사이즈가 100 × 150 mm 이고, 출력 전력이 150 W 이며, 동작 주파수가 300 kHz 인 DC/DC 변환기가 준비된다. 비바람직한 기판 용량의 영향을 줄이기 위하여, 이중-사이드 수지 기판의 회로에 전기 제어되는 장치가 설치되며, 열 방출 장치로서 고주파 변환기 (용량 : 250 VA, TDK Corp. 제조)가 규소 접착제에 의하여 절연성 접착층상에 부착된다.
본 모듈은 25 ℃ 의 실온에서 5 시간동안 동작되었으며, 따라서 기판의 뒤쪽 온도는 105 ℃ 로 측정되었으며, 모듈은 기능적으로 안정하게 동작하였다.
비교 실시예 4
절연성 접착제로서, 76 vol% 의 알루미늄 산화물을 포함하는 바이스페놀 F 타입 에폭시 수지를 150 ㎛ 의 두께로 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시킨후 열 경화시킨다. 다음에, 구리 포일을 에칭하여 제거함으로서 회로 기판용 절연성 기판을 얻는다.
또한, 베이스 재료의 두께가 100 ㎛ 이며 베이스 재료의 양 측부상에 35 ㎛ 의 두께의 포일을 갖는 소정의 회로 패턴을 갖는, 유리 에폭시 수지 회로 기판에 관통홀이 형성된다.
다음에, 두께가 50 ㎛ 인 접착성 시트 (Pyralux, Du Pont Co., Ltd 제조) 에 의하여 상기 유리 에폭시 수지 회로 기판은 상기 회로 기판용의 절연성 기판의 절연층상에 적층되어, 금속기재 다층 회로 기판을 얻는다.
상기 기판 베이스 시트를 사용하여, 기판 사이즈가 100 × 150 mm 이고, 출력 전력이 150 W 이며, 동작 주파수가 300 kHz 인 DC/DC 변환기가 준비된다. 유리 에폭시 회로 기판상의 회로에 전기 제어되는 장치가 설치되며, 열 방출 장치로서 고주파 변환기가 규소 접착제에 의하여 절연성 접착층상에 부착된다.
본 모듈은 25 ℃ 의 실온에서 5 시간동안 동작되었으며, 따라서 기판의 뒤쪽 온도는 193 ℃ 로 측정되었으며, 출력 전압의 변화는 컸으며, 동작은 불안정하였다.
비교 실시예 5
두께가 60 ㎛ 인 유리 에폭시 재료를 가지며, 두께가 35 ㎛ 인 구리 포일에 의하여 그려진 소정 회로가 양 측부에 제공된, 유리 에폭시 회로 기판에 관통홀이형성된다. 다음에, 절연성 접착제로서, 72 vol% 의 규소 산화물을 포함하는 바이스페놀 F 타입 에폭시 수지를 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 150 ㎛ 의 두께로 코팅한다. 다음에, 회로 기판을 적층시키고 열 경화시켜 기판 베이스 시트를 얻는다.
상기 기판 베이스 시트를 사용하여, 기판 사이즈가 100 ×150 mm 이고, 출력 전력이 150 W 이며, 동작 주파수가 300 kHz 인 DC/DC 변환기가 준비된다. 유리 에폭시 회로 기판상에 전기 제어되는 장치가 설치되며, 열 방출 장치로서 고주파 변환기 (용량 150 VA, TDK Corp. 제조)가 규소 접착제에 의하여 절연성 접착층상에 부착된다.
본 모듈은 25 ℃ 의 실온에서 5 시간동안 동작되었으며, 이로인한 기판의 뒤쪽 온도는 163 ℃ 로 측정되었으며, 출력 전압의 변화는 컸으며, 동작은 불안정하였다.
전술한 실시예 29 내지 32 의 결과와 비교 실시예 4 와 5 의 결과는 표 4 에 도시하였다.
표 4
실시예 33
53 vol% 의 보론 질화물(GP, Denki Kagaku Kogyo K.K.에서 제조)를 포함하는 바이스페놀 F 타입 에폭시 수지가 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 510 mm × 510 mm × 1.5 mm 의 구리 포일에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시킨다. 다음에, 코리 포일상에 차폐 패턴을 형성한다. 다음에, 아민 타입의 경화제가 상기 절연성 접착제에 첨가되어 그 혼합물이 200 ㎛ 의 두께로 구리 포일상에 코팅된다. 또한, 두께가 35 ㎛ 인 구리 포일이 적층되어 열 경화된다. 다음에, 외부 구리 포일의 소정 위치에 드릴을 사용하여 제 2 절연성 접착층까지 뚫어서 직경이 0.5 mm 인 둥근 홀을 형성한다. 다음에, 관통홀을 형성하기 위하여 구리 도금이 도포된다. 상기 표면을 에칭하여 소정 회로를 형성함으로서 금속기재 다층 회로 기판을 얻는다.
상기 금속기재 다층 회로 기판에 대하여, 전자 장치의 열 저항과 내전압과 동작 안정성을 측정하였으며, 또한 다음과 같은 방법으로 생산성을 측정하였다. 표 5 에 도시된 것처럼, 결과는 양호하다.
또한, 두께가 1 mm 이고 직경이 10 mm 인 디스크 형상의 열경화된 생산품을 절연성 접착제로부터 분리하여 준비하였으며, 레이저 방법으로 열 전도성을 측정하기위한 테스트 견본으로 사용하였다.
생산성 평가 방법
카드 사이즈가 90 mm × 55 mm 인 10,000 시트의 기판을 생성하는데 필요한 시간으로 생산성을 평가하였다.
실시예 34
54 vol% 의 알루미늄 산화물 (A-42-2, Showa Denko K.K. 제조) 을 포함하는 규소 수지 (SE1880, Toray Dow Corning Silicone K.K. 제조)를 절연성 접착제로 사용하였다는 것을 제외하고는, 실시예 33 과 동일한 방식으로 금속기재 다층 회로 기판을 준비하였다. 본 금속기재 다층 회로 기판에 대하여, 전자 장치의 열 저항과 내전압과 동작 안정성과 생산성을 동일한 방법으로 측정하였다. 표 5 에 도시된 것처럼, 결과는 양호하다.
실시예 35
54 vol% 의 알루미늄 산화물 (A-42-2, Showa Denko K.K. 제조) 을 포함하는 바이스페놀 A 타입 에폭시 수지 (Epicote 828, Yuka Shell Co., Ltd. 제조)를 절연성 접착제로 사용하였다는 것을 제외하고는, 실시예 33 과 동일한 방식으로 금속기재 다층 회로 기판을 준비하였다. 본 금속기재 다층 회로 기판에 대하여, 전자 장치의 열 저항과 내전압과 동작 안정성과 생산성을 측정하였다. 표 5에 도시된 것처럼, 결과는 양호하다.
실시예 36
54 vol% 의 알루미늄 산화물(A-42-2, Showa Denko K.K. 에서 제조)을 포함하는 바이스페놀 A 타입 에폭시 수지 (Epikote 828, Yuka Shell Co., Ltd. 제조)를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 코팅한다. 다음에, 두께가 5 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 이 구리 포일을 에칭 처리하여 차폐 패턴을 형성한다. 다음에, 아민 타입의 경화제가 상기 절연성 접착제에 첨가되어 그 혼합물이 200 ㎛ 의 두께로 상기 구리 포일상에 코팅된다. 다음에, 두께가 5 ㎛ 인 구리 포일이 적층되어 열 경화된다. 다음에, 외부 구리 포일의 소정 위치에 에칭법을 사용하여 직경이 0.5 mm 인 둥근 홀을 형성하고, 개구부에 레이저 빔을 조사하여 제 2 절연성 접착층의 일부분을 제거한다. 다음에, 관통홀을 형성하기 위하여 구리 도금이 도포된다. 다음에, 외부 구리 포일을 에칭 처리하여 소정 회로를 형성함으로서 금속기재 다층 회로 기판을 얻는다.
상기 금속기재 다층 회로 기판에 대하여, 전자 장치의 열 저항과 내전압과 동작 안정성과 생산성을 측정하였다. 표 5 에 도시된 것처럼, 결과는 양호하다.
실시예 37
54 vol% 의 알루미늄 산화물 (A-42-2, Showa Denko K.K.에서 제조)을 포함하는 바이스페놀 A 타입 에폭시 수지 (Epikote 828, Yuka Shell Co., Ltd. 제조)를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 510 mm × 510 mm ×1.5 mm의 알루미늄 판에 코팅한다. 다음에, 두께가 150 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 이 구리 포일을 에칭 처리하여 차폐 패턴을 형성한다. 다음에, 아민 타입의 경화제가 상기 절연성 접착제에 첨가되어 그 혼합물이 200 ㎛ 의 두께로 상기 구리 포일상에 코팅된다. 다음에, 두께가 150 ㎛ 인 구리 포일이 적층되어 열 경화된다. 다음에, 외부 구리 포일의 소정 위치에 에칭법을 사용하여 직경이 0.5 mm인 둥근 홀을 형성하고, 개구부에 레이저 빔을 조사하여 제 2 절연성 접착층의 일부분을 제거한다. 다음에, 관통홀을 형성하기 위하여 구리 도금이 도포된다. 다음에, 외부 구리 포일을 에칭 처리하여 소정 회로를 형성함으로서 금속기재 다층 회로 기판을 얻는다.
상기 금속기재 다층 회로 기판에 대하여, 전자 장치의 열 저항과 내전압과 동작 안정성과 생산성을 측정하였다. 표 5 에 도시된 것처럼, 결과는 양호하다.
실시예 38
56 vol% 의 알루미늄 산화물(A-42-2, Showa Denko K.K.에서 제조)을 포함하는 바이스페놀 A 타입 에폭시 수지 (Epikote 828, Yuka Shell Co., Ltd. 제조)를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 이 구리 포일을 에칭 처리하여 차폐 패턴을 형성한다. 다음에, 54 vol% 의 알루미늄 산화물을포함하는 바이스페놀 A 타입 에폭시 수지 (Epikote 828, Yuka Shell Co., Ltd. 제조)를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 250 ㎛ 의 두께로 구리 포일에 코팅한다.
다음에, 두께가 35 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다.
다음에, 외부 구리 포일의 소정 위치에 에칭법을 사용하여 직경이 0.5 mm 인 둥근 홀을 형성하고, 개구부에 레이저 빔을 조사하여 제 2 절연성 접착층의 일부분을 제거한다. 다음에, 관통홀을 형성하기 위하여 구리 도금이 도포된다. 다음에, 외부층 구리 포일을 에칭처리하여 소정 회로를 형성함으로서 금속기재 다층 회로 기판을 얻는다.
상기 금속기재 다층 회로 기판에 대하여, 전자 장치의 열 저항과 내전압과 동작 안정성과 생산성을 측정하였다. 표 5 에 도시된 것처럼, 결과는 양호하다.
실시예 39
56 vol% 의 알루미늄 산화물(A-42-2, Showa Denko K.K. 에서 제조)을 포함하는 바이스페놀 A 타입 에폭시 수지 (Epikote 828, Yuka Shell Co., Ltd. 제조)를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 20 ㎛ 의 두께로 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 이 구리 포일을 에칭처리하여 차폐 패턴을 형성한다. 다음에, 54 vol% 의 알루미늄 산화물을 포함하는 상기 바이스페놀 A 타입 에폭시 수지 (Epikote 828, Yuka Shell Co., Ltd. 제조)를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 250 ㎛ 의 두께로 구리 포일에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 외부 구리 포일의 소정 위치에 에칭법을 사용하여 직경이 0.5 mm 인 둥근 흘을 형성하고, 개구부에 레이저 빔을 조사하여 제 2 절연성 접착층의 일부분을 제거한다. 다음에, 관통홀을 형성하기 위하여 구리 도금이 도포된다. 다음에, 외부층 구리 포일을 에칭 처리하여 소정 회로를 형성함으로서 금속기재 다층 회로 기판을 얻는다.
상기 금속기재 다층 회로 기판에 대하여, 전자 장치의 열 저항과 내전압과 동작 안정성과 생산성을 측정하였다. 표 5 에 도시된 것처럼, 결과는 양호하다.
실시예 40
56 vol% 의 알루미늄 산화물(A-42-2, Showa Denko K.K. 에서 제조)을 포함하는 바이스페놀 A 타입 에폭시 수지 (Epikote 828, Yuka Shell Co., Ltd. 제조)를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 이 구리 포일을 에칭처리하여 차폐 패턴을 형성한다. 다음에, 상기 절연성 접착제에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 구리 포일에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 외부 구리 포일의 소정 위치에 에칭법을 사용하여 직경이 0.5 mm 인 둥근 홀을 형성하고, 개구부에 레이저 빔을 조사하여 제 2 절연성 접착층의 일부분을 제거한다. 다음에, 관통홀을 형성하기 위하여 구리 도금이 도포된다. 다음에, 외부층 구리 포일을 에칭 처리하여 소정 회로를 형성함으로서 금속기재 다층 회로 기판을 얻는다.
상기 금속기재 다층 회로 기판에 대하여, 전자 장치의 열 저항과 내전압과 동작 안정성과 생산성을 측정하였다. 표 5 에 도시된 것처럼, 결과는 양호하다.
실시예 41
56 vol% 의 알루미늄 산화물(A-42-2, Showa Denko K.K. 에서 제조)을 포함하는 바이스페놀 A 타입 에폭시 수지 (Epikote 828, Yuka Shell Co., Ltd. 제조)를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 이 구리 포일을 에칭처리하여 차폐 패턴을 형성한다. 다음에, 상기 절연성 접착제에 아민 타입의 경화제를 첨가하여, 그 혼합물을 40 ㎛ 의 두께로 구리 포일에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 외부 구리 포일의 소정 위치에 에칭법을 사용하여 직경이 0.5 mm 인 둥근 홀을 형성하고, 개구부에 레이저 빔을 조사하여 제 2 절연성 접착층의 일부분을 제거한다. 다음에, 관통홀을 형성하기 위하여 구리 도금이 도포된다. 다음에, 외부층 구리 포일을 에칭 처리하여 소정 회로를 형성함으로서 금속기재 다층 회로 기판을 얻는다.
상기 금속기재 다층 회로 기판에 대하여, 전자 장치의 열 저항과 내전압과 동작 안정성과 생산성을 측정하였다. 표 5 에 도시된 것처럼, 결과는 양호하다.
실시예 42
80 vol% 의 알루미늄 산화물(A-42-2, Showa Denko K.K.에서 제조)을 포함하는 바이스페놀 F 타입 에폭시 수지 (Epikote 807, Yuka Shell Co., Ltd. 제조)를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 이 구리 포일을 에칭처리하여 차폐 패턴을 형성한다. 다음에, 상기 절연성 접착제에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 구리 포일에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 외부 구리 포일의 소정 위치에 드릴을 사용하여 제 2 절연성 접착층까지 뚫어서 직경이 0.5 mm 인 둥근 홀을 형성한다. 다음에, 관통홀을 형성하기 위하여 구리 도금이 도포된다. 다음에, 외부층 구리 포일을 에칭 처리하여 소정 회로를 형성함으로서 금속기재 다층 회로 기판을 얻는다.
상기 금속기재 다층 회로 기판에 대하여, 전자 장치의 열 저항과 내전압과 동작 안정성과 생산성을 측정하였다. 표 5 에 도시된 것처럼, 결과는 양호하다.
실시예 43
48 vol% 의 규소 질화물 (SN-9, Denki Kagaku Kogyo K.K. 에서 제조) 을 포함하는 바이스페놀 F 타입 에폭시 수지 (Epikote 807, Yuka Shell Co., Ltd. 제조)를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 이 구리 포일을 에칭 처리하여 차폐 패턴을 형성한다. 다음에, 56 vol% 의 알루미늄산화물(A-42-2, Showa Denko K.K. 에서 제조) 을 포함하는 바이스페놀 F 타입 에폭시 수지를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 구리 포일에 코팅 한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 외부층 구리 포일의 소정 위치에 드릴을 사용하여 제 2 절연성 접착층까지 뚫어서 직경이 0.5 mm 인 둥근 홀을 형성한다. 다음에, 관통홀을 형성하기 위하여 구리 도금이 도포된다. 다음에, 외부층 구리 포일을 에칭 처리하여 소정 회로를 형성함으로서 금속기재 다층 회로 기판을 얻는다.
상기 금속기재 다층 회로 기판에 대하여, 전자 장치의 열 저항과 내전압과 동작 안정성과 생산성을 측정하였다. 표 5 에 도시된 것처럼, 결과는 양호하다.
실시예 44
56 vol% 의 알루미늄 산화물 (A-42-2, Showa Denko K.K. 에서 제조) 을 포함하는 바이스페놀 F 타입 에폭시 수지 (Epikote 807, Yuka Shell Co., Ltd. 제조)를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 이 구리 포일을 에칭 처리하여 차폐 패턴을 형성한다. 다음에, 48 vol% 의 규소 질화물 (SN-9, Denki Kagaku Kogyo K.K.에서 제조)을 포함하는 바이스페놀 F 타입 에폭시 수지를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 구리 포일에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을적층시키고 열 경화시킨다. 다음에, 외부층 구리 포일의 소정 위치에 드릴을 사용하여 제 2 절연성 접착층까지 뚫어서 직경이 0.5 mm 인 둥근 홀을 형성한다. 다음에, 관통홀을 형성하기 위하여 구리 도금이 도포된다. 다음에, 외부층 구리 포일을 에칭 처리하여 소정 회로를 형성함으로서 금속기재 다층 회로 기판을 얻는다.
상기 금속기재 다층 회로 기판에 대하여, 전자 장치의 열 저항과 내전압과 동작 안정성과 생산성을 측정하였다. 표 5 에 도시된 것처럼, 결과는 양호하다.
비교 실시예 6
두께가 60 ㎛ 인 베이스 재료를 가지며 베이스 재료의 양 측부상에 두께가 35 ㎛ 인 소정 패턴을 갖는 유리 에폭시 수지 회로 기판의 소정 위치에 드릴을 사용하여 직경 0.5 mm 의 관통홀을 형성한다. 다음에, 구리 도금을 도포하여 관통홀을 형성한다. 또한, 양측부상의 구리 포일을 에칭 처리하여 소정 패턴을 형성한다. 다음에, 510 mm × 510 mm × 1.5 mm 인 알루미늄 판상에 100 ㎛ 두께로 유리 에폭시 수지 침투 가공재를 코팅한다. 그 위에, 상기 유리 에폭시 수지 회로 기판을 설치한후, 열 결화시켜 금속기재 다층 회로 기판을 얻는다.
상기 금속기재 다층 회로 기판의 전자 장치의 동작 안정성과, 열 저항과, 내전압과, 생산성은 실시예 33 과 동일합 방법으로 측정되었다. 그 결과, 열 저항은 3.8 ℃/W 이고, 전력 전자 장치의 동작안정성은 20 W 로, 양호하지 못하였다.
비교 실시예 7
양 측부에 두께가 35 ㎛ 인 구리 포일로 만들어진 소정 회로가 제공되어있는 유리 에폭시 수지 회로 기판 (R-1766, Matsushita Electric Works, Ltd. 제조) 의소정 위치에 그릴을 사용하여 직경 0.5 mm 의 관통홀을 형성하였으며, 유리 에폭시 수지로 만들어진 베이스 재료의 두께는 60 ㎛ 이다. 다음에, 57 vol% 의 규소 질화물 (SN-9, Denki Kagaku Kogyo K.K. 제조)을 함유하는 바이스페놀 F 타입 에폭시 수지(Epikote 807, Yuka Shell Co., Ltd. 제조) 를 사용하고, 여기에 아민 타입의 경화제를 부가하여, 그 혼합물을 510 mm × 510 mm × 1.5 mm 의 알루미늄 판상에 200 ㎛ 두께로 코팅한다. 다음에, 그 위에 상기 유리 에폭시 수지 회로 기판을 적층시킨후, 열 경화시켜 금속기재 다층 회로 기판을 얻는다.
상기 금속기재 다층 회로 기판의 전자 장치의 동작 안정성과, 열 저항과, 내전압과, 생산성은 실시예 33 과 동일합 방법으로 측정되었다. 그 결과, 표 5 에 도시된 것처럼, 전자 장치의 동작 안정성과, 열 저항과, 내전압은 양호하였지만, 생산성은 떨어졌다.
표 5
표 5 (계속)
실시예 45
53 vol% 의 보론 질화물 (GP, Denki Kagaku Kogyo K.K. 에서 제조) 을 포함하는 바이스페놀 F 타입 에폭시 수지 (Epikote 807, Yuka Shell Co., Ltd. 제조)를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 상기 절연성 접착제에 아민 타입의 경화제를 첨가하여 그 혼합물을 200 ㎛ 의 두께로 상기 구리 포일상에 코팅한다. 또한, 두께가 35 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 외부층 구리 포일의 소정 위치에 드릴을 사용하여 제 2 절연성 접착층까지 뚫어서 직경이 0.5 mm 인 둥근 홀을 형성한다. 다음에, 관통홀을 형성하기 위하여 구리 도금이 도포된다. 상기 표면에 대하여, 에칭 처리하여 소정 회로를 형성함으로서 금속기재 다층 회로 기판을 얻는다.
상기 기판 베이스 시트를 사용하여, 기판 사이즈가 100 × 150 mm 이고, 출력 전력이 150 W 이며, 동작 주파수가 300 kHz 인 DC/DC 변환기가 준비된다. 제 11 도에 도시된 것처럼 회로용 도체층 (6) 상에 전기 제어되는 장치가 설치되며, 열 방출 장치로서 고주파 변환기 (용량 : 150 VA, TDK Corp. 제조)가 규소 접착제에 의하여 절연성 접착층상에 부착된다.
본 모듈은 25 ℃ 의 실온에서 5 시간동안 동작되었으며, 측정된 기판의 뒤쪽 온도는 92 ℃ 로 측정되었으며, 이 기간동안, 모듈은 기능적으로 안정하게 동작하였다.
실시예 46
54 vol% 의 알루미늄 산화물 (A-42-2, Showa Denko K.K.에서 제조) 을 포함하는 바이스페놀 A 타입 에폭시 수지 (Epikote 828, Yuka Shell Co., Ltd. 제조)를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 코팅한다. 다음에, 두께가 5 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 상기 절연성 접착제에 아민 타입의 경화제를 첨가하여 그 혼합물을 200 ㎛ 의 두께로 상기 구리 포일상에 코팅한다. 또한, 두께가 5 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 외부층 구리 포일의 소정위치에 에칭법을 사용하여 직경이 0.5 mm 인 둥근 홀을 형성하고, 개구부에 레이저 빔을 조사하여 제 2 절연성 접착층의 일부분을 제거한다. 다음에, 관통홀을 형성하기 위하여 구리 도금이 도포된다. 외부층 구리 포일을 에칭 처리하여 소정 회로를 형성함으로서 금속기재 다층 회로 기판을 얻는다.
상기 기판 베이스 시트를 사용하여, 기판 사이즈가 100 × 150 mm 이고, 출력 전력이 150 W 이며, 동작 주파수가 300 kHz 인 DC/DC 변환기가 준비된다. 제 11 도에 도시된 것처럼 회로용 도체층 (6) 상에 전기 제어되는 장치가 설치되며, 열 방출 장치로서 고주파 변환기 (용량 : 150 VA, TDK Corp. 제조)가 규소 접착제에 의하여 절연성 접착층상에 부착된다.
본 모듈은 25 ℃ 의 실온에서 5 시간동안 동작되었으며, 측정된 기판의 뒤쪽 온도는 92 ℃ 로 측정되었으며, 이 기간동안 모듈은 기능적으로 안정하게 동작하였다.
실시예 47
53 vol% 의 보론 질화물 (GP, Denki Kagaku Kogyo K.K. 에서 제조) 을 포함하는 바이스페놀 A 타입 에폭시 수지 (Epikote 828, Yuka Shell Co., Ltd. 제조) 를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 상기 절연성 접착제에 아민 타입의 경화제를 첨가하여 그 혼합물을 200 ㎛ 의 두께로 상기 구리 포일상에 코팅한다. 또한, 두께가 35 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 외부층 구리 포일의 소정 위치에 드릴을 사용하여 제 2 절연성 접착층까지 뚫어서 직경이 0.5 mm 인 둥근 홀을 형성한다. 다음에, 관통홀을 형성하기 위하여 구리 도금이 도포된다. 상기 표면에 대하여, 소정 회로를 에칭하여 형성함으로서 금속기재 다층 회로 기판을 얻는다.
상기 기판 베이스 시트를 사용하여, 기판 사이즈가 100 × 150 mm 이고, 출력 전력이 250 W 이며, 동작 주파수가 300 kHz 인 DC/DC 변환기가 준비된다. 제 11 도에 도시된 것처럼 회로용 도체층 (6) 상에 전기 제어되는 장치가 설치되며, 열 방출 장치로서 고주파 변환기 (용량 : 250 VA, TDK Corp. 제조)가 규소 접착제에 의하여 절연성 접착층상에 부착된다.
본 모듈은 25 ℃ 의 실온에서 5 시간동안 동작되었으며, 측정된 기판의 뒤쪽 온도는 110 ℃ 로 측정되었으며, 이 기간동안, 모듈은 기능적으로 다소 불안정하게 동작하였다.
실시예 48
54 vol% 의 알루미늄 산화물 (A-42-2, Showa Denko K.K. 에서 제조) 을 포함하는 바이스페놀 A 타입 에폭시 수지 (Epikote 828, Yuka Shell Co., Ltd. 제조) 를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 코팅한다. 다음에, 두께가 5 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 상기 절연성 접착제에 아민 타입의 경화제를 첨가하여 그 혼합물을 200 ㎛ 의 두께로 상기 구리 포일상에 코팅한다. 또한, 두께가 5 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 외부층 구리 포일의 소정위치에 에칭법을 사용하여 직경이 0.5 mm 인 둥근 홀을 형성하고, 개구부에 레이저 빔을 조사하여 제 2 절연성 접착층의 일부분을 제거한다. 다음에, 관통홀을 형성하기 위하여 구리 도금이 도포된다. 다음에, 외부층 구리 포일을 에칭하여 소정 회로를 형성함으로서 금속기재 다층 회로 기판을 얻는다.
상기 기판 베이스 시트를 사용하여, 기판 사이즈가 100 × 150 mm 이고, 출력 전력이 250 W 이며, 동작 주파수가 300 kHz 인 DC/DC 변환기가 준비된다. 제 11 도에 도시된 것처럼 회로용 도체층 (6) 상에 전기 제어되는 장치가 설치되며, 열 방출 장치로서 고주파 변환기 (용량 : 250 VA, TDK Corp. 제조)가 규소 접착제에 의하여 절연성 접착층상에 부착된다.
본 모듈은 25 ℃ 의 실온에서 5 시간동안 동작되었으며, 측정된 기판의 뒤쪽 온도는 110 ℃ 로 측정되었으며, 이 기간동안, 모듈은 기능적으로 다소 불안정하게 동작하였다.
실시예 49
53 vol% 의 보론 질화물 (GP, Denki Kagaku Kogyo K.K. 에서 제조) 을 포함하는 바이스페놀 F 타입 에폭시 수지 (Epikote 807, Yuka Shell Co., Ltd. 제조) 를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시킨다. 다음에, 상기 구리 포일을 에칭 처리하여 차폐 패턴을 형성한다. 다음에, 상기 절연성 접착제에 아민 타입의 경화제를 첨가하여 그 혼합물을 200 ㎛ 의 두께로 상기 구리 포일상에 코팅한다. 또한, 두께가 35 ㎛ 인 구리 포일을 적층시키고 열경화시킨다. 다음에, 외부층 구리 포일의 소정 위치에 드릴을 사용하여 제 2 절연성 접착층까지 뚫어서 직경이 0.5 mm 인 둥근 홀을 형성한다. 다음에, 관통홀을 형성하기 위하여 구리 도금이 도포된다. 상기 표면에 대하여, 소정 회로를 에칭하여 형성함으로서 금속기재 다층 회로 기판을 얻는다.
상기 기판 베이스 시트를 사용하여, 기판 사이즈가 100 × 150 mm 이고, 출력 전력이 150 W 이며, 동작 주파수가 300 kHz 인 DC/DC 변환기가 준비된다. 제 11 도에 도시된 것처럼 회로용 도체층 (6) 상에 전기 제어되는 장치가 설치되며, 열 방출 장치로서 고주파 변환기 (용량 : 150 VA, TDK Corp. 제조)가 규소 접착제에 의하여 절연성 접착층상에 부착된다.
본 모듈은 25 ℃ 의 실온에서 5 시간동안 동작되었으며, 측정된 기판의 뒤쪽 온도는 92 ℃ 로 측정되었으며, 이 기간동안, 모듈은 기능적으로 매우 안정하게 동작하였다.
실시예 50
54 vol% 의 알루미늄 산화물 (A-42-2, Showa Denko K.K. 에서 제조) 을 포함하는 바이스페놀 A 타입 에폭시 수지 (Epikote 828, Yuka Shell Co., Ltd. 제조) 를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 코팅한다. 다음에, 두께가 5 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 상기 절연성 접착제에 아민 타입의 경화제를 첨가하여 그 혼합물을 200 ㎛ 의 두께로 상기 구리 포일상에 코팅한다. 또한, 두께가 5 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 상기 구리 포일을 에칭 처리하여 차폐 패턴을 형성한다. 다음에, 상기 절연성 접착제에 아민 타입의 경화제를 첨가하여 그 혼합물을 200 ㎛ 의 두께로 상기 구리 포일상에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 외부층 구리 포일의 소정 위치에 에칭법을 사용하여 직경이 0.5 mm 인 둥근 홀을 형성하고, 개구부에 레이저 빔을 조사하여 제 2 절연성 접착층의 일부분을 제거한다. 다음에, 관통홀을 형성하기 위하여 구리 도금이 도포된다. 다음에, 외부층 구리 포일을 에칭하여 소정 회로를 형성함으로서 금속기재 다층 회로 기판을 얻는다.
상기 기판 베이스 시트를 사용하여, 기판 사이즈가 100 × 150 mm 이고, 출력 전력이 150 W 이며, 동작 주파수가 300 kHz 인 DC/DC 변환기가 준비된다. 제 11 도에 도시된 것처럼 회로용 도체층 (6) 상에 전기 제어되는 장치가 설치되며, 열 방출 장치로서 고주파 변환기 (용량 : 150 VA, TDK Corp. 제조)가 규소 접착제에의하여 절연성 접착층상에 부착된다.
본 모듈은 25 ℃ 의 실온에서 5 시간동안 동작되었으며, 측정된 기판의 뒤쪽 온도는 92 ℃ 로 측정되었으며, 이 기간동안, 모듈은 기능적으로 매우 안정하게 동작하였다.
실시예 51
53 vol% 의 보론 질화물 (GP, Denki Kagaku Kogyo K.K. 에서 제조) 을 포함하는 바이스페놀 F 타입 에폭시 수지 (Epikote 807, Yuka Shell Co., Ltd. 제조) 를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 코팅한다. 다음에, 두께가 35 ㎛ 인 구리 포일을 적층시킨다. 다음에, 상기 구리 포일을 에칭 처리하여 차폐 패턴을 형성한다. 다음에, 상기 절연성 접착제에 아민 타입의 경화제를 첨가하여 그 혼합물을 200 ㎛ 의 두께로 상기 구리 포일상에 코팅한다. 또한, 두께가 35 ㎛ 인 구리 포일을 적층시키고 열경화시킨다. 다음에, 외부층 구리 포일의 소정 위치에 드릴을 사용하여 제 2 절연성 접착층까지 뚫어서 직경이 0.5 mm 인 둥근 홀을 형성한다. 다음에, 관통홀을 형성하기 위하여 구리 도금이 도포된다. 상기 표면에 대하여, 소정 회로를 에칭하여 형성함으로서 금속기재 다층 회로 기판을 얻는다.
상기 기판 베이스 시트를 사용하여, 기판 사이즈가 100 × 150 mm 이고, 출력 전력이 250 W 이며, 동작 주파수가 300 kHz 인 DC/DC 변환기가 준비된다. 제 11 도에 도시된 것처럼 회로용 도체층 (6) 상에 전기 제어되는 장치가 설치되며, 열방출 장치로서 고주파 변환기 (용량 : 250 VA, T DK Corp. 제조)가 규소 접착제에 의하여 절연성 접착층상에 부착된다.
본 모듈은 25 ℃ 의 실온에서 5 시간동안 동작되었으며, 측정된 기판의 뒤쪽 온도는 110 ℃ 로 측정되었으며, 이 기간동안, 모듈은 기능적으로 매우 불안정하게 동작하였다.
실시예 52
54 vol% 의 알루미늄 산화물 (A-42-2, Showa Denko K.K. 에서 제조) 을 포함하는 바이스페놀 A 타입 에폭시 수지 (Epikote 828, Yuka Shell Co., Ltd. 제조) 를 절연성 접착제로 사용하고, 여기에 아민 타입의 경화제를 첨가하여, 그 혼합물을 200 ㎛ 의 두께로 510 mm × 510 mm × 1.5 mm 의 알루미늄 판에 코팅한다. 다음에, 두께가 5 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 상기 구리 포일을 에칭 처리하여 차폐 패턴을 형성한다. 다음에, 상기 절연성 접착제에 아민 타입의 경화제를 첨가하여 그 혼합물을 200 ㎛ 의 두께로 상기 구리 포일상에 코팅한다. 다음에, 두께가 5 ㎛ 인 구리 포일을 적층시키고 열 경화시킨다. 다음에, 외부층 구리 포일의 소정 위치에 에칭법을 사용하여 직경이 0.5 mm 인 둥근 홀을 형성하고, 개구부에 레이저 빔을 조사하여 제 2 절연성 접착층의 일부분을 제거한다. 다음에, 관통홀을 형성하기 위하여 구리 도금이 도포된다. 다음에, 외부층 구리 포일을 에칭하여 소정 회로를 형성함으로서 금속기재 다층 회로 기판을 얻는다.
상기 기판 베이스 시트를 사용하여, 기판 사이즈가 100 × 150 mm 이고, 출력 전력이 250 W 이며, 동작 주파수가 300 kHz 인 DC/DC 변환기가 준비된다. 제 11도에 도시된 것처럼 회로용 도체층 (6) 상에 전기 제어되는 장치가 설치되며, 열 방출 장치로서 고주파 변환기 (용량 : 250 VA, TDK Corp. 제조)가 규소 접착제에 의하여 절연성 접착층상에 부착된다.
본 모듈은 25 ℃ 의 실온에서 5 시간동안 동작되었으며, 측정된 기판의 뒤쪽 온도는 110 ℃ 로 측정되었으며, 이 기간동안, 모듈은 기능적으로 매우 안정하게 동작하였다.
전술한 실시예 45 내지 52 의 결과는 표 6 에 나열하였다. 비교를 쉽게 하기 위하여, 비교 실시예 4 와 5 의 결과도 함께 나열하였다.
표 6
본 발명의 금속기재 다층 회로 기판은 열 소비성뿐만 아니라 노이즈 차폐성과 내전압성에 있어서도 우수하다. 따라서, 본 금속기재 다층 회로 기판을 사용하여 신뢰성이 높은 반도체 모듈을 용이하게 얻을수있다. 이러한 반도체 모듈은 종래의 모듈이 적용되지 못하였던 고전력 전력 분야를 포함한 다양한 분야에 적용 가능하다. 또한, 기존 분야의 반도체 모듈에 대하여 크기 축소와, 고밀도 패키징화와, 고성능화가 가능하다. 따라서, 본 발명은 매우 유용하다.
또한, 본 발명에 의한 금속기재 다층회로 기판의 제조 방법에 있어서, 생산성과 질이 높은 상기 금속기재 다층 회로 기판을 항상 얻을 수 있다. 따라서, 본 발명의 방법은 매우 유용하다.
제 1 도는 본 발명의 금속기재 (metal-base) 다층 회로 기판의 한 실시예를 설명하는 단면도.
제 2 도는 본 발명의 금속기재 다층 회로 기판의 또다른 실시예를 설명하는 단면도.
제 3 도는 본 발명의 금속기재 다층 회로 기판의 또다른 실시예를 설명하는 단면도.
제 4 도는 본 발명의 금속기재 다층 회로 기판의 또다른 실시예를 설명하는 단면도.
제 5 도는 본 발명의 금속기재 다층 회로 기판의 또다른 실시예를 설명하는 단면도.
제 6 도는 본 발명의 금속기재 다층 회로 기판으로 사용된 금속기재 회로 기판을 설명하는 단면도.
제 7 도는 본 발명의 제조 방법에서의 단계 (1) 후의 중간 생성물을 설명하는 단면도.
제 8 도는 본 발명의 제조 방법에서 단계 (2) 의 중간 과정을 도시하는 것으로, 제 2 회로 도체층에 홀이 형성된 상태를 도시하는 단면도.
제 9 도는 본 발명의 제조 방법에서 단계 (2) 의 중간 과정을 도시하는 것으로, 제 2 회로 도체층과 제 2 절연성 접착층에 홀이 형성된 상태를 도시하는 단면도.
제 10 도는 본 발명의 제조 방법에서 단계 (2) 의 중간 과정을 도시하는 것으로, 관통홀이 형성된 상태를 도시하는 단면도.
제 11 도는 본 발명의 금속기재 다층 회로 기판의 또다른 실시예를 설명하는 것으로, 본 발명의 제조 방법에서 단계 (3) 후의 상태를 도시하는 단면도.
* 도면의 주요 부호에 대한 간단한 설명 *
1 : 금속판 2 : 제 1 절연성 접착층
3 : 열 전도성 접착층 4 : 열 방출 전자 장치
5A : 제 2 회로 도체층 5B : 제 1 회로 도체층
6 : 열 소비형 금속층 8 : 절연성 접착층
10 : 회로 기판

Claims (6)

  1. i) 금속판과,
    ii) 제 1 절연층에 의하여 상기 금속판 상에 결합되며, 제 2 절연층에 의하여 결합된 적어도 두 개의 회로 도전체 층을 구비하는 회로기판을 구비하며,
    상기 회로 기판 상의 회로 표면과 금속판 사이의 열저항이 최대 2.5 ℃/W 이며, 회로 기판의 회로와 금속판 사이의 절연 내전압이 적어도 2.2 kV 이며,
    제 1 절연층은 20㎛ 내지 200㎛ 의 두께를 가지며, 금속산화물 중 적어도 하나, 또는 금속질화물 중 적어도 하나 또는 그 양자 중 적어도 하나의 전체양이 48 vol % 내지 80 vol % 이며, 35×10-4cal/cm·sec·℃ 내지 150×10-4cal/cm·sec·℃ 의 열전도성을 갖는 것을 특징으로 하는 금속기재 다층 회로기판.
  2. 제 1 항에 있어서, 상기 제 2 절연층은 금속산화물 중 적어도 하나 또는 금속질화물 중 적어도 하나 또는 그 양자 중 적어도 하나를 포함하며, 상기 제 2 절연층은 35 · 10-4cal/cm · sec · ℃ 내지 150 · 10-4cal/cm· sec · ℃ 의 열전도성과 적어도 40㎛ 의 두께를 갖는 것을 특징으로 하는 금속기재 다층 회로 기판.
  3. 제 1 항 혹은 제 2 항에 있어서, 열 전도성이 높은 전도성 접착제를 사용하여 상기 제 1 절연층 상에 열 방출 전자 장치를 장착함을 특징으로하는 금속기재다층 회로 기판.
  4. 제 3 항에 있어서, 상기 제 1 절연층과 상기 열 전도성이 높은 전도성 접착제 사이에 금속층이 제공됨을 특징으로하는 금속기재 다층 회로 기판.
  5. 청구항 제 1 항, 제 2 항 혹은 제 4 항에 기재된 금속기재 다층 회로 기판과 상기 회로 기판상에 장착된 반도체 장치를 구비하며, 알루미늄 와이어 또는 금 와이어에 의하여 와이어 본딩된 것을 특징으로하는 반도체 모듈.
  6. 제 5 항에 있어서, 상기 회로 기판의 제 1 절연층과 마주 대하는 상기 제 1 회로 도체층은 차폐 패턴으로 사용됨을 특징으로 하는 반도체 모듈.
KR1019960010843A 1995-04-12 1996-04-10 금속기재다층회로기판과이를구비하는반도체모듈 KR100382631B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP95-87001 1995-04-12
JP95-87002 1995-04-12
JP8700295A JP3199599B2 (ja) 1995-04-12 1995-04-12 金属ベース多層回路基板
JP8700195A JPH08148781A (ja) 1994-09-19 1995-04-12 金属ベース多層回路基板
JP8804595A JP3282776B2 (ja) 1995-04-13 1995-04-13 金属ベース多層回路基板
JP95-88045 1995-04-13
JP95-234001 1995-09-12
JP23400195 1995-09-12

Publications (2)

Publication Number Publication Date
KR960040102A KR960040102A (ko) 1996-11-25
KR100382631B1 true KR100382631B1 (ko) 2003-08-02

Family

ID=27467321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960010843A KR100382631B1 (ko) 1995-04-12 1996-04-10 금속기재다층회로기판과이를구비하는반도체모듈

Country Status (3)

Country Link
US (2) US6175084B1 (ko)
EP (1) EP0738007A3 (ko)
KR (1) KR100382631B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101773045B1 (ko) 2011-01-21 2017-08-30 삼성전자 주식회사 금속 기판 및 그 제조 방법

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6286207B1 (en) * 1998-05-08 2001-09-11 Nec Corporation Resin structure in which manufacturing cost is cheap and sufficient adhesive strength can be obtained and method of manufacturing it
DE19922176C2 (de) * 1999-05-12 2001-11-15 Osram Opto Semiconductors Gmbh Oberflächenmontierte LED-Mehrfachanordnung und deren Verwendung in einer Beleuchtungseinrichtung
US7214566B1 (en) * 2000-06-16 2007-05-08 Micron Technology, Inc. Semiconductor device package and method
JP4756200B2 (ja) * 2000-09-04 2011-08-24 Ｄｏｗａメタルテック株式会社 金属セラミックス回路基板
SE0003930D0 (sv) 2000-10-27 2000-10-27 Allgon Ab Shielded housing
US7069645B2 (en) * 2001-03-29 2006-07-04 Ngk Insulators, Ltd. Method for producing a circuit board
JP2003008311A (ja) * 2001-06-22 2003-01-10 Mitsubishi Electric Corp バランおよび該バランを有する半導体装置
TW567619B (en) * 2001-08-09 2003-12-21 Matsushita Electric Ind Co Ltd LED lighting apparatus and card-type LED light source
JP2003324214A (ja) * 2002-04-30 2003-11-14 Omron Corp 発光モジュール
US7119437B2 (en) * 2002-12-26 2006-10-10 Yamaha Hatsudoki Kabushiki Kaisha Electronic substrate, power module and motor driver
TW559461U (en) * 2003-01-20 2003-10-21 Power Mate Technology Corp Heat conducting structure for circuit board
US7023084B2 (en) * 2003-03-18 2006-04-04 Sumitomo Metal (Smi) Electronics Devices Inc. Plastic packaging with high heat dissipation and method for the same
TWM240768U (en) * 2003-05-23 2004-08-11 Lite On Technology Corp Shell device with printing circuit unit
JP2005197688A (ja) * 2003-12-29 2005-07-21 Siemens Ag 電子ユニット
CN100356554C (zh) * 2004-03-16 2007-12-19 私立逢甲大学 制作整合性散热基板的方法
US20050221067A1 (en) * 2004-04-01 2005-10-06 Ju-Liang He High-efficiency thermal conductive base board
DE102005031377A1 (de) * 2005-07-05 2007-01-11 Siemens Ag Kunststoffbauteil mit einer oberflächlich aufgebrachten Metallschicht zum in einem thermischen Befestigungsverfahren, insbesondere einem Lötverfahren erfolgenden elektrischen Kontaktieren von elektrischen Bauelementen
TWI270187B (en) * 2005-12-19 2007-01-01 Polytronics Technology Corp Thermal conductive apparatus and manufacturing method thereof
TWI449137B (zh) * 2006-03-23 2014-08-11 Ceramtec Ag 構件或電路用的攜帶體
KR200429400Y1 (ko) * 2006-07-28 2006-10-23 지아 쭁 엔터프라이즈 컴퍼니 리미티드 액정디스플레이의 이극체 기판구조
TWI302372B (en) * 2006-08-30 2008-10-21 Polytronics Technology Corp Heat dissipation substrate for electronic device
US7511961B2 (en) * 2006-10-26 2009-03-31 Infineon Technologies Ag Base plate for a power semiconductor module
KR20080037848A (ko) * 2006-10-27 2008-05-02 삼성전자주식회사 광차단막을 갖는 반도체 레이저 소자의 제조방법
KR20080054924A (ko) * 2006-12-14 2008-06-19 한춘자 금박 접합방법 및 이를 이용한 제품
CA2676947C (en) * 2007-01-30 2014-03-25 Denki Kagaku Kogyo Kabushiki Kaisha Led light source unit
TWI343109B (en) * 2007-03-23 2011-06-01 Unimicron Technology Corp Flip-chip substrate using aluminum oxide as its core sunbstrate
US8513534B2 (en) * 2008-03-31 2013-08-20 Hitachi, Ltd. Semiconductor device and bonding material
FR2932644B1 (fr) * 2008-06-16 2015-11-13 Valeo Equip Electr Moteur Dispositif electronique, notamment pour alternateur pour vehicule automobile
JP2010050166A (ja) * 2008-08-19 2010-03-04 Shin Etsu Polymer Co Ltd プリント配線板
JP5171520B2 (ja) * 2008-09-30 2013-03-27 日立オートモティブシステムズ株式会社 電力変換装置
SG161124A1 (en) * 2008-10-29 2010-05-27 Opulent Electronics Internat P Insulated metal substrate and method of forming the same
US20130199771A1 (en) * 2010-04-13 2013-08-08 Ube Industries, Ltd. Heat-dissipating substrate for led
TWI442526B (zh) * 2010-09-17 2014-06-21 Subtron Technology Co Ltd 導熱基板及其製作方法
US9508498B2 (en) 2011-05-19 2016-11-29 Black & Decker, Inc. Electronic switching module for a power tool
JP6144003B2 (ja) * 2011-08-29 2017-06-07 富士通株式会社 配線構造及びその製造方法並びに電子装置及びその製造方法
KR20140072876A (ko) * 2011-09-13 2014-06-13 덴끼 가가꾸 고교 가부시키가이샤 Led 발광 소자 보유 기판용 클래드재 및 그 제조 방법
US9520378B2 (en) * 2012-12-21 2016-12-13 Intel Corporation Thermal matched composite die
US9554468B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US9522514B2 (en) 2013-12-19 2016-12-20 Intel Corporation Substrate or panel with releasable core
US9554472B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US9434135B2 (en) 2013-12-19 2016-09-06 Intel Corporation Panel with releasable core
JP6368657B2 (ja) 2015-02-02 2018-08-01 日本発條株式会社 金属ベース回路基板及びその製造方法
KR20180031626A (ko) * 2015-02-03 2018-03-28 셀링크 코포레이션 조합된 열 및 전기 에너지 전달을 위한 시스템 및 방법
TWI611740B (zh) 2015-02-05 2018-01-11 頎邦科技股份有限公司 可撓性基板
WO2018009269A1 (en) * 2016-07-06 2018-01-11 Lumileds Llc Printed circuit board for integrated led driver
US10608501B2 (en) 2017-05-24 2020-03-31 Black & Decker Inc. Variable-speed input unit having segmented pads for a power tool
EP3722091B1 (en) 2017-12-08 2023-11-15 Sekisui Chemical Co., Ltd. Laminate and electronic device
CN109041411B (zh) * 2018-08-31 2020-04-10 江门市江海区荣日电子有限公司 一种单面印制电路板
CN110113881B (zh) * 2019-04-04 2022-02-18 昆山市柳鑫电子有限公司 一种去除氮化铝陶瓷电路板中活性金属焊接层的方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB280782A (en) 1927-03-24 1927-11-24 Hoe & Co R Improvements in web feeding mechanisms for printing machines
JPS50112231A (ko) * 1974-02-15 1975-09-03
JPS55133597A (en) * 1979-04-06 1980-10-17 Hitachi Ltd Multilayer circuit board
US4396936A (en) 1980-12-29 1983-08-02 Honeywell Information Systems, Inc. Integrated circuit chip package with improved cooling means
JPS589399A (ja) 1981-07-08 1983-01-19 住友電気工業株式会社 金属芯印刷配線板の製造方法
US4410927A (en) * 1982-01-21 1983-10-18 Olin Corporation Casing for an electrical component having improved strength and heat transfer characteristics
US4767674A (en) 1984-01-27 1988-08-30 Dainichi-Nippon Cables, Ltd. Metal cored board and method for manufacturing same
EP0164564A1 (de) 1984-05-18 1985-12-18 Siemens Aktiengesellschaft Anordnung zur Sacklocherzeugung in einem laminierten Aufbau
US4642160A (en) 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
EP0247575B1 (en) 1986-05-30 1993-07-21 Furukawa Denki Kogyo Kabushiki Kaisha Multilayer printed wiring board and method for producing the same
US4775414A (en) * 1986-06-26 1988-10-04 Showa Denko Kabushiki Kaisha Inorganic adhesive
JPH01232795A (ja) * 1988-03-11 1989-09-18 Mitsubishi Cable Ind Ltd 金属ベース基板の製造方法
US5108553A (en) 1989-04-04 1992-04-28 Olin Corporation G-tab manufacturing process and the product produced thereby
JP3006617B2 (ja) * 1989-04-28 2000-02-07 電気化学工業株式会社 回路基板用絶縁接着剤組成物、混成集積回路基板及び混成集積回路
JPH0461193A (ja) * 1990-06-22 1992-02-27 Murata Mfg Co Ltd 金属ベース配線基板の製造方法
JPH04233258A (ja) 1990-07-23 1992-08-21 Internatl Business Mach Corp <Ibm> 超小型電子回路パッケージ
CA2072817A1 (en) 1991-07-02 1993-01-03 Miksa Desorgo Multi-layer circuit board
EP1132961B1 (en) 1991-07-24 2011-01-05 Denki Kagaku Kogyo Kabushiki Kaisha Method for producing a circuit substrate having a mounted semiconductor element
TW230290B (ko) 1991-11-15 1994-09-11 Nikko Guruder Foreer Kk
JPH05167212A (ja) * 1991-12-16 1993-07-02 Matsushita Electric Works Ltd 金属ベース基板
US5272375A (en) 1991-12-26 1993-12-21 E. I. Du Pont De Nemours And Company Electronic assembly with optimum heat dissipation
JPH05327169A (ja) 1992-05-22 1993-12-10 Denki Kagaku Kogyo Kk 金属ベース多層回路基板
US5285352A (en) 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
JPH06252285A (ja) 1993-02-24 1994-09-09 Fuji Xerox Co Ltd 回路基板
US5410449A (en) * 1993-05-24 1995-04-25 Delco Electronics Corp. Heatsink conductor solder pad
JP3198796B2 (ja) 1993-06-25 2001-08-13 富士電機株式会社 モールドモジュール
JP2756075B2 (ja) 1993-08-06 1998-05-25 三菱電機株式会社 金属ベース基板およびそれを用いた電子機器
JP3325351B2 (ja) 1993-08-18 2002-09-17 株式会社東芝 半導体装置
US5542175A (en) * 1994-12-20 1996-08-06 International Business Machines Corporation Method of laminating and circuitizing substrates having openings therein

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101773045B1 (ko) 2011-01-21 2017-08-30 삼성전자 주식회사 금속 기판 및 그 제조 방법

Also Published As

Publication number Publication date
EP0738007A3 (en) 1998-04-29
US6369332B1 (en) 2002-04-09
EP0738007A2 (en) 1996-10-16
KR960040102A (ko) 1996-11-25
US6175084B1 (en) 2001-01-16

Similar Documents

Publication Publication Date Title
KR100382631B1 (ko) 금속기재다층회로기판과이를구비하는반도체모듈
US5081562A (en) Circuit board with high heat dissipations characteristic
KR101131759B1 (ko) 다층프린트배선판
US6358351B1 (en) Sheet for a thermal conductive substrate, a method for manufacturing the same, a thermal conductive substrate using the sheet and a method for manufacturing the same
KR101044127B1 (ko) 방열기판 및 그 제조방법
KR100917841B1 (ko) 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈및 전자부품 모듈용 금속 기판 제조방법
JPH1154939A (ja) 配線基板
US7038310B1 (en) Power module with improved heat dissipation
JP3888943B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2801896B2 (ja) 金属ベース多層回路基板の製造法
JP4283753B2 (ja) 電気部品内蔵多層プリント配線板及びその製造方法
JP3156798B2 (ja) 半導体搭載用回路基板
JP2002170911A (ja) 熱伝導基板およびそれを用いた半導体モジュール
JP4549366B2 (ja) 多層プリント配線板
JP3174026B2 (ja) 金属ベース多層回路基板
JP3862454B2 (ja) 金属ベース多層回路基板
JP3068804B2 (ja) 金属ベース多層回路基板
JP3282776B2 (ja) 金属ベース多層回路基板
JP2002246506A (ja) 多層プリント配線板
JPH08148781A (ja) 金属ベース多層回路基板
JP2002222894A (ja) 半導体用パッケージ
KR100654669B1 (ko) 방열성이 우수한 반도체 칩 탑재용 인쇄 회로 기판 및 그제조 방법
JP4187082B2 (ja) 金属ベース回路基板とその製造方法
JP2000151119A (ja) 金属ベ―ス多層回路基板
JPH10117069A (ja) 金属ベース多層回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120409

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee