KR100917841B1 - 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈및 전자부품 모듈용 금속 기판 제조방법 - Google Patents

전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈및 전자부품 모듈용 금속 기판 제조방법 Download PDF

Info

Publication number
KR100917841B1
KR100917841B1 KR1020090016334A KR20090016334A KR100917841B1 KR 100917841 B1 KR100917841 B1 KR 100917841B1 KR 1020090016334 A KR1020090016334 A KR 1020090016334A KR 20090016334 A KR20090016334 A KR 20090016334A KR 100917841 B1 KR100917841 B1 KR 100917841B1
Authority
KR
South Korea
Prior art keywords
oxide film
metal
electronic component
base metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020090016334A
Other languages
English (en)
Inventor
이환철
심영조
오용준
Original Assignee
코아셈(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코아셈(주) filed Critical 코아셈(주)
Priority to PCT/KR2009/000936 priority Critical patent/WO2010011009A1/ko
Application granted granted Critical
Publication of KR100917841B1 publication Critical patent/KR100917841B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/858Means for heat extraction or cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09054Raised area or protrusion of metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10106Light emitting diode [LED]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/095Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

본 발명은 플라즈마 전해 산화법을 이용한 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈 및 전자부품 모듈용 금속 기판 제조방법에 관한 것으로,
본 발명에 따른 전자부품 모듈용 금속 기판은, 기지 금속과, 상기 기지 금속의 적어도 일면에 플라즈마 전해 산화법으로 형성된 1 내지 200㎛ 두께의 산화막과, 상기 산화막 위에 형성된 금속 배선층을 포함한다.
금속, 기판, 플라즈마 전해 산화, 비아홀

Description

전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈 및 전자부품 모듈용 금속 기판 제조방법{METAL SUBSTRATE FOR ELECTRONIC COMPONENTS MODULE AND ELECTRONIC COMPONENTS MODULE USING IT AND METHOD OF MANUFACTURING METAL SUBSTRATE FOR ELECTRONIC COMPONENTS MODULE}
본 발명은 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈 및 전자부품 모듈용 금속 기판 제조방법에 관한 것으로, 특히 플라즈마 전해 산화법을 이용한 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈 및 전자부품 모듈용 금속 기판 제조방법에 관한 것이다.
일반적으로, 인쇄 회로 기판(Printed Circuit Board; PCB)은 페놀수지 절연판 또는 에폭시 수지 절연판 등의 한쪽 면에 구리 등의 박판을 부착시킨 후, 미세회로 패턴을 구성하고, 부품들을 부착 탑재하기 위한 홀(hole)을 형성하여 제작된다. 이러한 인쇄 회로 기판은 다수의 전자부품을 유지하고, 탑재된 전자부품 상호간의 전기적 접속과, 인접하는 회로간을 절연하는 역할을 담당한다. 최근, 이동통 신기기와 전자제품들의 경박단소화가 급격히 확산됨에 따라 인쇄회로기판의 기술도 다층 고밀도 및 다기능을 가진 제품으로 급속도로 변화하고 있다. 특히, 오디오 파워 모듈, PDP용 파워모듈, 모터 컨트롤러, LED 조명, LED 백라이트 유닛(light emitting diode back light unit LED BLU), 열전재료, 고출력 반도체 소자 분야에서는 발열문제가 가장 중요하게 대두되고 있으며, 효과적인 방열구조를 채택하지 않으면 제품의 신뢰성에 문제가 발생된다.
일반 FR-4(Flame retardant) 인쇄 회로 기판의 경우 유리섬유에 에폭시를 함침한 절연층과 구리 박판(foil)을 가압 열처리하여 사용하고 있으나, 절연층의 열전도도는 대략 0.2 W/mK 정도로 매우 낮으며, 0.5W 이상의 LED를 실장하여 사용하기는 어려운 것으로 알려져 있다.
LED 소자 또는 고출력 반도체 소자의 발열문제를 효과적으로 해결하기 위해 대표적으로 사용하고 있는 것이 금속 인쇄 회로 기판(metal printed circuit board; metal PCB)이다. 종래 기술에 따른 금속 인쇄 회로 기판은 전자제품의 고속도화 및 고밀도화에 따른 방열효과를 극대화하기 위한 특수기판으로서, 인쇄 회로 기판에 열전도율이 좋은 알루미늄(Al)이나 구리(Cu), 철합금(Fe alloy)을 기지 금속으로 사용하고, 회로층은 구리 박판을 사용하며, 기지 금속과 회로층을 접합하기 위해 일반 FR-4 인쇄 회로 기판의 절연층과 달리 유리섬유를 사용하지 않고, 에폭시 수지에 열전도도를 높이기 위해 세라믹 충진재(filler)를 첨가시킨 절연층을 진공 가압 열처리하여 사용하고 있다. 세라믹 충진재로는 열전도율이 좋은 질화붕 소(Boron nitride, BN) 또는 알루미나(Alumina, Al2O3)를 주로 사용하며, 에폭시 수지에 약 30-50% 정도 넣고 있다. 그러나 에폭시 수지에 세라믹 충진재를 고르게 분산하는 것이 기술적으로 매우 어렵고, 제조 공정이 매우 복잡하다. 따라서, 절연층의 가격이 높아지는데 비해 충분한 열전도 특성을 개선하지 못하는 문제점이 있으며, 열전도 특성을 높이기 위해 세라믹 충진재의 함량을 높이면 절연층의 취성이 높아지고 인쇄 회로 기판의 에칭, 드릴링, 타발 등의 제조 공정에서 많은 불량이 발생하는 문제점이 있다. 또한 에폭시 수지의 유전율이 낮기 때문에 충분한 절연성을 얻기 위해서는 두꺼운 절연층을 사용하여야 한다. 절연층의 두께가 두꺼워지면 열저항이 급격하게 증가하는 단점과 함께, 에폭시 수지가 기지 금속과의 접착력이 부족하고 수분을 잘 흡수하기 때문에 제품의 신뢰성에 큰 문제가 있다.
참고로, 열전도율(W/mK)은 재료의 고유 특성이며, 열저항(K/W)은 재료의 두께 변수가 고려된 값이다. 즉, 열전도율이 아무리 좋은 절연층을 사용한다고 하더라도 절연층의 두께가 증가하면 상대적으로 열저항은 커지게 되고, 열전도율이 낮은 재료라고 하더라도 절연층의 두께를 얇게 하면 열저항은 낮아지게 된다.
금속 인쇄 회로 기판을 제조하기 위한 또 다른 종래 기술은 아노다이징 양극산화처리법을 이용하여 절연층을 제조하는 것이다. 아노다이징 양극산화처리법에서는 알루미늄을 양극으로 하고 통전하면 양극에서 발생하는 산소와 알루미늄이 반응하여 다공성 알루미나(alumina, Al2O3)층이 생기게 된다. 이러한 양극산화 알루미나 층은 대단히 단단하고, 내식성이 크지만, 많은 기공 및 불순물, 섬유상을 가지고 있으므로, 금속 인쇄 회로 기판에서 요구되는 충분한 절연특성을 얻기가 매우 어렵다. 통상적으로 양극산화를 이용한 다공성 산화물층을 절연층으로 이용하기 위해서는 상기 다공성 산화물층을 수십 내지 수백 ㎛의 두께로 충분히 두껍게 성장시켜야 하며, 두껍게 형성됨에도 불구하고 절연파괴 전압은 보통 250V 정도 밖에 나오지 않는 것으로 알려져 있다. 또한, 일반적인 양극산화의 경우 알루미늄 기지 금속에 비아홀(via hole)이 있으면, 비아홀의 모서리 부근의 산화막을 균일하게 형성하기 어렵고, 쉽게 깨지거나 절연특성이 매우 나쁜 문제가 있다. 또한, 약 200㎛ 두께의 알루미늄 기지 금속을 양극산화를 이용하여 두께 방향으로 완전히 절연하기 위해서는 보통 10여 시간 이상 장시간의 공정시간이 필요하며, 이와 같은 양극산화를 시킨 판재는 다루기가 어려울 정도의 취성을 가지고 있는 문제점이 있다.
상기한 바와 같은 문제점을 해결하기 위해, 기지 금속의 표면에 생성되는 산화막의 열전도율 및 절연성, 균일성, 접착력을 향상시키고, 제조공정 시간을 단축할 수 있는 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈 및 전자부품 모듈용 금속 기판 제조방법을 제공한다.
또한, 기존 전자부품 모듈용 금속 기판에서 비아홀 형성이 어려웠던 문제점을 해결하는 방법을 제공한다.
상기한 바와 같은 목적을 달성하기 위한 본 발명에 따른 전자 부품 모듈용 기판은,
기지 금속과, 상기 기지 금속의 적어도 일면에 플라즈마 전해 산화법으로 형성된 1 내지 200㎛ 두께의 산화막과, 상기 산화막 상에 형성된 금속 배선층을 포함한다.
상기 기지 금속은 알루미늄, 마그네슘, 티타늄, 지르코늄 또는 이들의 합금으로 이루어질 수 있다.
상기 기지 금속은 적어도 일면에 형성된 방열핀을 포함할 수 있다.
상기 기지 금속의 타면에 순차적으로 형성되는 접합층 및 다공성 금속층을 더 포함할 수 있다. 이때, 상기 다공성 금속층은 구리, 알루미늄, 철, 니켈 중 적 어도 어느 하나일 수 있다.
상기 기지 금속은 비아홀을 구비하며, 상기 산화막은 상기 기지 금속의 상하면과 측면 및 비아홀의 내주면에 형성될 수 있다.
상기 기지 금속의 상면 및 하면의 일부 영역을 노출시킨 열 방출 통로를 더 구비할 수 있다.
상기 산화막은 알루미늄, 마그네슘, 티타늄, 그리고 지르코늄 중 적어도 어느 하나를 함유할 수 있다.
상기 산화막에 충진되어 형성되는 열경화성 충진층을 더 포함할 수 있으며, 이때, 상기 열경화성 충진층은 에폭시 또는 폴리이미드를 함유하는 것이 바람직하다.
본 발명에 따른 전자부품 모듈은,
플라즈마 전해 산화법에 의해 형성되며, 1 내지 200㎛ 두께를 가지는 산화막을 구비한 기판과, 상기 기판의 일면에 장착되는 적어도 하나 이상의 전자부품을 포함한다.
상기 전자부품은 열을 방출하는 전자부품인 것이 바람직하다. 예를 들면, 상기 전자부품은 파워칩, 발광 다이오드 소자, 열전 소자, 또는 반도체 소자일 수 있다.
상기 기판은 열 방출 통로를 구비한 기판이고, 상기 전자부품은 상기 열 방출 통로 위에 장착되며, 상기 전자부품에서 발생한 열은 상기 열 방출 통로를 통해 방출되는 것이 바람직하다.
본 발명에 따른 전자부품 모듈용 기판 제조 방법은,
전해 용액과 기지 금속을 준비하는 단계, 상기 전해 용액 내에 상기 기지 금속을 투입하는 단계, 상기 기지 금속의 표면에 플라즈마 전해 산화법을 이용하여 1 내지 200㎛ 두께로 산화막을 형성하는 단계, 및, 상기 산화막 위에 금속 배선층을 형성하는 단계를 포함한다.
상기 전해용액을 준비하는 단계는, 알칼리 금속의 수산화물, 또는 알칼리 금속의 수산화물과 물유리를 첨가한 전해용액을 준비하는 단계를 포함하는 것이 바람직하다.
상기 기지 금속을 준비하는 단계는, 상기 기지 금속에 비아홀을 형성하는 단계를 더 포함할 수 있다.
또한 상기 기지 금속을 준비하는 단계는, 상기 기지 금속의 상하면의 일부 영역에 마스크를 형성하는 단계를 더 포함할 수 있다.
상기 산화막을 형성하는 단계는, 200V 이상의 전압과 3A/dm2 이상의 전류밀도를 인가하여 산화막을 형성하는 것이 바람직하다.
상기 산화막을 형성하는 단계는, 플라즈마 전해 산화법을 이용하여 형성된 산화막에 열경화성 물질을 충진시킨 후, 경화 열처리하는 단계를 더 포함할 수 있다.
상기 산화막을 형성하는 단계는, 플라즈마 전해 산화법을 이용하여 형성된 산화막에 열경화성 물질을 충진시킨 후, 진공 가압 접착하는 단계를 더 포함할 수 있다.
상기 금속 배선층을 형성하는 단계는, 상기 산화막에 열경화성 물질을 충진한 후 경화 열처리하는 단계, 상기 열경화성 물질이 충진된 산화막 상에 스퍼터링법으로 접착층 및 시드층을 형성하는 단계, 상기 시드층 상에 배선층을 도금하는 단계를 포함할 수 있다.
상기한 바와 같은 본 발명에 의하면, 플라즈마 전해 산화법으로 다양한 형상의 기지 금속 표면을 소정의 두께로 산화시킴으로써, 기지 금속의 표면에 생성되는 산화막의 열전도율 및 절연성, 접착성을 향상시키고, 제조공정의 시간을 단축시킨 전자부품 모듈용 금속 기판을 제공할 수 있다.
또한, 기지 금속의 일면을 방열핀 형상으로 형성하여 방열성능이 더욱 우수한 전자부품 모듈용 금속 기판을 제공할 수 있으며, 기지 금속에 비아홀이 형성된 경우 비아홀 전체적으로 치밀한 산화막을 형성하여 절연성능이 향상된 전자부품 모듈용 금속 기판을 제공할 수 있다.
또한, 종래의 에폭시 수지 절연층보다 2배 이상 높은 유전율을 가지는 알루미나 산화막의 절연층을 형성함으로써 절연층의 두께를 감소시켜 열저항을 효과적으로 낮출 수 있다. 또한, 알루미나 산화막에 에폭시와 같은 물질을 충진하여 경화 시킴으로써 산화막의 절연파괴 전압을 크게 높일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역 등의 부분이 다른 부분 “상부에” 또는 “상에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
본 특허에서 플라즈마 전해 산화(Plasma Electrolytic Oxidation)는 염기성 수용액 중에서 알루미늄, 티타늄, 마그네슘 등의 금속을 양극에 연결하여 고전압의 교류 및 펄스 직류를 인가하여 전기분해에서 발생하는 산소가 금속 표면과 반응함으로써 산화물이 형성되는 것이다. 플라즈마 전해산화는 micro plasma oxidation, anode spark electrolysis, plasma electrolytic anode treatment 등의 다른 이름을 가지고 있으나, 본 명세서에서는 플라즈마 전해산화법으로 통칭한다.
도 1은 본 발명의 제 1 실시예에 따른 전자부품 모듈용 금속 기판을 사용한 전자부품 모듈의 사시도이고, 도 2a는 도 1의 선 A-A에서 바라본 단면도이다.
본 발명의 제 1 실시예에 따른 전자부품 모듈용 금속 기판(100)은 도 1 및 도 2a에 도시된 바와 같이, 기지 금속(110)과, 상기 기지 금속(110)의 일면에 형성된 산화막(120)과 상기 산화막 위의 소정의 영역에 형성되는 배선층(130)을 포함한다.
전자부품 모듈은 예를 들면 LED 패키지(150)와 같은 전자부품을 포함하여 설치될 수 있다. 이를 위해, 배선층(130) 위에 배선층(130)을 보호하기 위한 솔더레지스트라는 절연층(미도시)를 형성하고, 솔더레지스트가 오픈된 영역에 LED 패키지(150)의 리드 프레임(151)과 배선층(130)을 솔더접합(180)을 이용하여 표면실장한다. 도면에서 상기 LED 패키지(150)는 히트슬러그를 가지는 플라스틱 LED 패키지를 도시하였으며, 히트슬러그와 솔더접합(180)을 하기 위한 구리 패턴(170)이 산화막(120) 위에 형성되어 있다. 상기 LED 패키지(150)의 히트슬러그가 단순하게 LED 칩이 에폭시와 같은 접착제를 이용하여 다이 접합되어 있을 경우에는 구리 패턴(170)이 전기적으로 연결되지 않아도 되지만, 수직형 LED 칩의 경우 상기 히트 슬러그와 솔더접합(180)으로 연결된 구리 패턴(170)이 하나의 전극 역할을 할 수도 있다. 상기 LED 패키지 등과 같은 전자부품에 대한 설명은 후술하는 제 2 및 제 3 실시예에 따른 전자부품 모듈용 금속 기판(200, 300)(이하, '금속 기판'이라 한다)에도 동일하게 적용된다.
상기 기지 금속(base metal, 110)은 금속 기판(100)을 지지하며 내부 회로를 구성하기 위한 것으로서, 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 지르코늄(Zr) 또는 그들의 합금을 포함한다. 본 실시예에서는 소정 두께를 가지며 평면도를 기준으로 사각형상인 통상적인 기판의 형상과 동일한 기지 금속(110)을 예시한다. 물론, 기지 금속(110)의 형상은 이에 한정되는 것은 아니며, 금속 기판(100)의 용도에 따라 기지 금속(110)의 형상은 평면도를 기준으로 원형, 타원형 또는 다각형일 수 있다.
상기 산화막(120)은 도전성 물질인 기지 금속(110)을 절연하며 열전도 특성을 향상시키기 위해 플라즈마 전해산화법을 이용하여 형성된 산화막이다. 상기 산화막(120)은 제 1 산화막(122)과 제 1 산화막(122) 상에 형성된 제 2 산화막(124) 및 제 2 산화막(124) 상에 형성된 제 3 산화막(126)을 포함한다. 여기서, 상기 제 2 산화막(124)이 산화막(120) 전체 두께의 90% 이상을 차지하며, 나머지 10%의 두께는 제 1 및 제 3 산화막(122, 126)이 차지한다. 이때, 본 실시예에 따른 산화막(120)은 기지 금속(110)의 일면에만 형성되는 메탈 베이스 기판을 예시하였으나, 이에 한정되는 것은 아니다.
상기 제 1 산화막(122)은 기지 금속(110)의 표면에 형성되며 천이확산층을 포함한다. 상기 천이확산층은 기지 금속(110)의 표면이 플라즈마 산화반응에 의해 산화물로 변화되어가는 중간상으로써, 기지 금속(110)과 플라즈마 전해산화 코팅의 피막층이 강력한 결합강도(예를 들어, 약70MPa 이상) 및 절연파괴 전압을 가지게 된다. 이때, 천이확산층은 약 1㎛이하의 매우 얇은 층으로 형성될 수 있다. 물론, 제 1 산화막(122)의 두께는 제조공정의 조건에 따라 달라질 수 있다.
상기 제 2 산화막(124)은 제 1 산화막(122) 상에 형성되며 핵심기능층을 포 함한다. 상기 핵심기능층은 제 3 산화막(126)이 일정 두께로 형성된 이후 생성되며, 제 2 산화막(124)에 의해 금속 기판(100)의 초경, 내마모, 내부식, 높은 절연파괴 전압 등의 특성이 나타난다. 이러한 제2 산화막(124)은 예를 들어, 기지 금속(110)이 알루미늄 합금일 경우, α-Al2O3 및 γ- Al2O3상으로 구성되며, 제 1 산화막(122)에 근접할수록 α- Al2O3의 분율이 증가한다. 또한, α-Al2O3 및 γ-Al2O3상의 색상은 흰색이지만, 기지 금속(110)의 합금성분(Cu, Mg, Si 및 Zn 등)에 따라 합금원소의 산화물 색상에 의해 핵심기능층은 검은색, 유백색 및 회색을 이루게 되며, 기지 금속(110) 내의 석출물(금속간 화합물 등)에 의해 부분적인 무늬가 나타나기도 한다. 또한, 플라즈마 전해산화법을 이용하여 산화막을 형성하면 기지 금속의 금속 성분이 함유된 혼합 세라믹층이 형성된다. 기지 금속이 알루미늄인 경우, 알루미나 혼합 세라믹층이 형성되며, 마그네슘인 경우, 산화마그네슘(MgO)을 주성분으로 하는 산화마그네슘 혼합세라믹층(예를 들어, 마그네슘 합금인 AZ91D의 경우 MgAl2O4)이 형성되며, 티타늄인 경우 산화티타늄(TiO2) 혼합세라믹층이 형성된다.
상기 제 3 산화막(126)은 제 2 산화막(124) 상에 형성되며 비정질 다공층을 포함한다. 상기 비정질 다공층은 플라즈마 전해 산화 피막처리 후에 얻어지는 최외곽층이다. 예를 들어, 기지 금속(110)이 알루미늄 합금일 경우, 비평형 γ-Al2O3상으로 형성되며, 전해용액 내의 화학성분들과의 화합물 형태로 형성되는 준안정상(meta-stable) 및 비평형상(non-equilibrium phase)으로 구성된다. 이때, 예를 들어, 금속 기판(100)의 내마모성을 향상시키기 위해 실리콘(Si) 또는 이산화규 소(SiO2) 성분이 포함된 전해용액을 사용할 경우, 멀라이트(3Al2O3·2 SiO2, Mullite) 상이 융착 상태로 얻어진다. 또한, 제 3 산화막(126), 즉, 비정질 다공층은 제 2 산화막(124)에 비해서 치밀하지 못하며, 비정질상들 간의 결합력이 약하므로, 제 2 산화막(124)까지 빠르고 쉽게 연마된다. 따라서, 제 2 산화막(124)을 활용할 목적으로 플라즈마 전해 산화 피막처리를 할 경우 제 3 산화막(126)을 간편하게 제거하고 제 2 산화막(124)을 사용목적에 맞는 거칠기로 연마하여 사용할 수도 있다. 또한 제 3 산화막(126)은 다공성의 특징을 가지므로, 피막층 내부의 유효 공간에, 예를 들면 에폭시나 폴리이미드와 같은 열경화성 물질을 충진시킨 후 경화 열처리함으로써 이들 소재와의 결합력 뿐만 아니라 절연파괴 전압을 높일 수 있다. 또한, 후술하는 실험예에서 에폭시를 제 3 산화막에 충진시키는 경우, 산화막(120)의 절연파괴 전압는 충진 전의 절연파괴 전압과 비교하여 산화막(120)의 두께에 따라 1.7 내지 2.9배로 증가하였음을 확인하였다. 따라서, 예를 들어 금속 기판(100)을 발광 다이오드 모듈의 기판으로 제조할 때, 기지 금속(110) 위에 플라즈마 전해법으로 산화막(120)만을 형성하는 경우, 상기 산화막은 약 7.0㎛ 이상이어야 충분한 절연파괴 전압을 확보할 수 있지만, 산화막(120)에 에폭시를 충진하는 경우, 상기 산화막이 약 4.0㎛ 정도로 얇게 형성되어도 충분한 절연파괴 전압을 확보할 수 있게 된다. 또한, 상기 산화막(120)에 에폭시 충진시킨 후 진공 가압 접착을 하는 경우, 상기 산화막이 약 1.0 ㎛ 정도로 얇게 형성되어도 충분한 절연파괴 전압을 확보할 수 있게 된다. 물론, 발광 다이오드 모듈이 아닌 다른 전자부품에 사용되는 경우, 그에 필요한 절연파괴 전압의 정도에 따라 상기 산화막의 두께는 적절히 조절될 수 있는데, 바람직하게는 약 1.0㎛ 이상으로 형성한다.
상술한 바와 같이, 본 실시예에 따른 금속 기판(100)은 기지 금속(110)의 적어도 일면에 플라즈마 전해 산화법으로 산화막(120)을 1.0 내지 200㎛ 두께로 형성하거나, 상기 산화막(120)에 에폭시나 폴리이미드를 충진하고 경화 열처리하여 절연성, 기지 금속(110)에 대한 산화막(120)의 접착성, 열전도율, 내마모성, 내부식성, 절연파괴 전압 등이 우수한 전자부품 모듈용 금속 기판(100)을 제공할 수 있다. 여기서, 상기 산화막(120)이 1.0㎛ 미만인 경우, 절연파괴 전압이 충분하지 않아서 각종 전자부품이 실장될 금속 기판으로 사용하는 경우 그 성능이 저하되어 전자부품용 금속 기판으로는 부적절하다. 또한, 200㎛를 초과하는 산화막을 형성하기 위해서는 공정 변수에 의해 약간의 차이가 있으나 시간 단위의 많은 공정 시간이 필요하며, 상술한 제 3 산화막(126)의 비정질 다공층의 비율이 높아져서 플라즈마 전해산화법의 장점이 크게 감소한다. 특히, 발광 다이오드용 금속 기판으로 사용하는 경우, 이에 필요한 절연파괴 전압(250V)와 낮은 열저항을 구비하기 위해 상기 산화막의 두께는 7 내지 200㎛인 것이 바람직하다. 에폭시 등을 충진하고 경화 열처리한 경우, 4 내지 200㎛인 것이 바람직하다. 또한, 에폭시 등을 충진하고 진공 가압 접착을 한 경우, 1.0 내지 200㎛인 것이 바람직하다. 또한, 산화막 형성의 공정 시간을 분 단위로 단축시키면서도 최소한의 절연파괴 전압과 낮은 열저항을 구비하기 위해선 상기 산화막의 두께는 1.0 내지 40㎛인 것이 더욱 바람직하다.
또한, 도 2ab에 도시된 바와 같이, 본 실시예에 따른 금속 기판(100)은 기지 금속(110)의 일면에는 상술한 산화막(120)과 배선층(130)이 형성되고, 상기 기지 금속(110)의 타면에는 순차적으로 형성된 접합층(181)과 다공성 금속층(190)을 더 포함할 수 있다. 상기 접합층(181)은 기지 금속(110)과 다공성 금속층(190)을 접합하기 위한 것으로, 기지 금속(110)과 다공성 금속층(190)을 접합시키기 위해서는 솔더 접합, 용접, 초음파 접합, 체결부를 이용한 접합 등 다양한 공지의 기술이 있으므로 이에 대한 설명은 생략한다. 상기 다공성 금속층(190)은 예를 들어 구리, 알루미늄, 철, 니켈 등의 다공성 금속으로 이루어질 수 있으며, 상기 다공성 금속층(190)을 통해 금속 기판(100)에 실장될 전자부품에서 발생한 열을 효과적으로 방출할 수 있게 된다.
한편, 상기 산화막(120)의 두께와 구성에 대한 설명은 후술하는 제 2 및 제 3 실시예에 따른 금속 기판에 형성되는 산화막(220, 320)에도 동일하게 적용된다.
도 3은 본 발명의 제 2 실시예에 따른 금속 기판을 사용한 전자부품 모듈의 개략 사시도이고, 도 4는 도 3의 선 B-B에서 바라본 단면도이다.
본 발명의 제 2 실시예에 따른 금속 기판(200)은 도 3 및 도 4에 도시된 바와 같이, 일 면에 방열핀(211) 형상이 형성된 기지 금속(210)과, 상기 기지 금속(210)에 위에 형성된 산화막(220)과 상기 산화막 위의 소정의 영역에 형성되는 배선층(230)을 포함한다. 제 1 실시예와 비교하면, 제 2 실시예에 따른 금속 기판(200)은 기지 금속(210)의 형상이 상이할 뿐, 상기 산화막(220)과 배선층(230)은 제 1 실시예와 동일하므로 이에 대한 설명은 생략한다.
제 2 실시예에 따른 전자부품 모듈(200)은 기지 금속(210)의 일면을 방열핀(211) 형상으로 형성하여 전자부품 모듈(200)의 방열 성능을 증가시킬 수 있다. 이 경우, 산화막(220)은 기지 금속(210)의 방열핀이 형성되지 않은 상면에만 형성되거나, 방열핀을 포함하는 기지 금속(210)의 전체면에 형성될 수 있다. 물론, 플라즈마 전해 산화법으로 형성한 산화막(220)이 일정 두께 이상이 되면 열전도도가 급격하게 떨어지지만, 산화막(220) 표면적의 증가에 따라 공기와의 접촉 면적이 증가함으로써 대류현상에 의해 열방출이 효과적으로 이루어 진다. 추가적으로 방열핀을 포함하는 기지 금속(210)의 전체면에 산화막을 형성할 때, 기지 금속을 검은 색으로 착색을 하면 대류에 의한 열전달을 향상시킬 수 있다. 한편, 플라즈마 전해 산화법으로 산화막(220)을 형성시킬 때 방열핀이 형성된 쪽에는 실링 처리를 하거나, 또는 적당한 지그를 제작하여 전해액이 닿지 않도록 함으로써 불필요한 산화막 형성을 방지할 수 있다. 배선층(230) 형성이나 LED 패키지의 표면 실장은 상기 제 1 실시예와 동일한 방법으로 적용하면 된다.
도 5는 본 발명의 제 3 실시예에 따른 금속 기판을 사용한 전자부품 모듈의 개략 사시도이고, 도 6은 도 5의 선 C-C에서 바라본 단면도이다.
본 발명의 제 3 실시예에 따른 금속 기판(300)은 도 5 및 도 6에 도시된 바와 같이, 기지 금속(310)과, 전자부품 모듈(300)의 상면에서 하면으로 관통하는 비아홀(311)과, 상기 기지 금속(310)의 상면과 하면 및 비아홀(311)의 내주면에 형성 된 산화막(320)과, 상기 기지 금속(310)의 상면 및 하면에 형성된 산화막 위에 형성된 제1 배선층(331)과 상기 비아홀을 충진시켜 형성된 제2 배선층(332)을 포함한다.
상기 산화막(320)은 비아홀(311)의 내주면과 상기 기지 금속(310)의 상면, 하면 및 측면에 형성된다. 또한, 제조 공정시에 마스크를 이용하는 등의 방법으로 LED 등의 전자부품이 실장될 부분 및 이와 대응하는 기지 금속의 하면에는 산화막이 형성되지 않도록 할 수 있다. 이렇게 기지 금속에서 산화막이 형성되지 않은 부분은 LED 등의 전자부품에 의해 발생한 열이 기판을 통해 방출되도록 하는 열 방출 통로의 역할을 하게 되어 열을 효과적으로 외부로 방출할 수 있게 된다. 본 명세서에서는 산화막이 형성되지 않은 부분을 열 방출 통로(340)이라 한다. 미설명 도면부호 350은 솔더 접합(380)이 가능한 구리 패턴이다. 제 3 실시예에 따른 금속 기판은 상기 열 방출 통로(340)를 필요에 따라 선택적으로 추가할 수 있다.
상기 비아홀(311)에 구리와 같은 도전성 금속을 충진시키거나, 또는 무전해 전기 도금 방법 등을 이용하여 제2 배선층(332)을 형성한다. 이때, 산화막(320)과 제1 및 제2 배선층(331, 332)의 접착력을 향상시키기 위해 비아홀 주위의 산화막에는 접착층(미도시)이 형성될 수도 있다. LED 소자 등은 열 방출 통로(340) 위에 형성되고, 리드 프레임 단자에 의해 배선층과 LED 소자의 전극이 연결된다.
상술한 바와 같은 제 3 실시예에 따른 금속 기판(300)은 비아홀을 형성한 후 플라즈마 전해 산화법으로 기지 금속(310)의 상면과 하면 및 비아홀(311)의 내주면에 산화막(320)을 형성함으로써, 비아홀 내주면 표면을 포함하여 전체적으로 치밀 한 산화막이 형성되어 기존의 비아홀이 형성된 금속 기판에 비해 절연 성능이 우수한 장점이 있다. 또한 선택적으로 열 방출 통로(340)를 형성하여 외부로 열을 효과적으로 방출할 수 있으며, 이러한 열 방출 통로(340)는 제 3 실시예에만 적용되는 것이 아니라, 상기 제 1 실시예 및 제 2 실시예에도 적용할 수 있다.
본 발명의 전자부품 모듈용 금속 기판 제조방법에 대해 도면을 참조하여 설명한다.
도 7은 본 발명의 여러 실시예에 따른 금속 기판 제조시 기지 금속의 일면에 플라즈마 전해산화막을 형성하기 위한 장치의 개략도이다. 상기 장치는, 전원장치(1100), 상기 전원장치(1100)와 접속된 전극(1200)이 구비된 수조(1000)와, 냉각장치가 구비된 순환장치(1300)를 포함하여 구성될 수 있다. 이때, 전극(1200)은 수조 내에 설치된 양극(1220)과 음극(1210)을 포함할 수도 있으며, 수조(1000) 내에 음극(1210)을 별도로 설치하지 않고 수조(1000) 자체를 음극으로 사용할 수도 있다.
도 8a 내지 도 8c는 본 발명의 금속 기판 제조방법을 도시한 순서도이다.
도 8a에 도시된 바와 같이, 본 발명의 금속 기판 제조방법은 전해용액(1400)과 기지 금속(110, 210)을 준비하는 단계(S10), 전해용액(1400) 내에 판 형상의 기지 금속(110, 210)을 투입하는 단계(S20), 기지 금속(110, 210)의 표면에 산화막(120, 220)을 형성하는 단계(S30), 상기 산화막 위에 배선층(130, 230)을 형성하는 단계(S40)를 포함한다.
본 발명의 금속 기판을 제조하기 위해, 먼저 전해용액(1400)과 기지 금속을 준비한다.(S10) 상기 전해용액은 플라즈마 전해산화 공정을 수행하기 위한 용액으로 상기 수조(1000)에 수용된다. 상기 전해용액(1400)은 예를 들어, 증류수 또는 탈이온수(Deionized water)에 KOH 또는 NaOH와 같은 알칼리 금속의 수산화물이 첨가된 용액일 수 있다. 상기 전해용액(1400)에 추가적으로 물유리(SiO2Na2O)를 첨가하면 표면특성이 우수한 산화막을 형성할 수 있다. 전해질 수용액 속에 첨가되는 성분과 그 농도에 따라 산화막의 열전도율 및 절연성, 기공, 표면거칠기, 경도, 밀착성 등을 변화시킬 수 있다.
플라즈마 전해 산화막 형성시, 전해질 수용액을 적절하게 선택해야 한다. 알칼리 수산화물인 KOH 또는 NaOH 수용액의 경우에는 순수 알루미늄을 기지 금속으로 사용할 때 순수한 알루미나 전해산화 코팅층이 형성된다. 하지만, 순수 알루미늄을 기지 금속으로 하고 알칼리 수산화물인 KOH 또는 NaOH 전해용액(1400)에 물유리(SiO2Na2O)를 첨가할 경우 알루미나(Al2O3)-실리카(SiO2) 혼합세라믹층이 형성된다. 또한, 순수 알루미늄을 기지 금속으로 하고 증류수에 NaNO3가 첨가된 전해용액(1400)을 사용할 경우, 전해용액(1400)에 첨가된 질소가 양극에서 반응이 일어나므로 알루미나(Al2O3)-질화알루미늄(AlN) 혼합 세라믹층이 형성된다.
질화알루미늄(AlN)은 세라믹에도 불구하고 약 170 W/mK 내외의 매우 높은 열전도도를 가지므로, 상기 알루미나(Al2O3)-질화알루미늄(AlN) 혼합 세라믹층의 경 우, 기존의 알루미나층에 비해 열전도도가 획기적으로 높아진다. 또한, 기지 금속(110, 210)에 탄화물을 형성하기 위해서는 Na2CO3, 붕소화합물을 형성하기 위해서는 Na2B4O7, 질화붕소 화합물을 형성하기 위해서는 붕사(Na2B4O7)및 NaNO3를 혼합하면 된다. 하지만, 플라즈마 전해 산화에서는 기본적으로 수용액을 사용하기 때문에 질화물이나 탄화물, 붕소화합물, 질화붕소 화합물이 형성되지 않으며, 기지 금속의 산화물과, 전해질 수용액에 첨가된 물질이 혼합된 혼합 세라믹 화합물 코팅층이 형성된다. 추가적인 변수로 예를 들어, 알루미늄 합금을 사용하였을 경우 알루미늄에 첨가되어 있는 소량 불순물의 영향에 따라 플라즈마 전해산화막의 구조 및 열전도율, 절연성, 두께, 기공율이 변하게 된다. 본 발명의 금속 기판을 전자부품 모듈용 기판으로 활용하기 위해서는 열전도율이 매우 좋은 순수 알루미늄이나 알루미늄 합금을 사용하는 것이 바람직하다. 또한, 본 발명의 금속 기판이 우수한 열전도율 및 우수한 절연특성을 가지기 위해서는 질화알루미늄의 열전도율이 알루미나보다 5 내지 7배 정도 크므로 알루미나-질화알루미늄 혼합 세라믹 코팅층의 두께를 약 1 내지 200㎛로 형성하는 것이 바람직하다.
그 다음, 기지 금속(110, 210)을 수조(1000)에 담겨진 전해용액(1400) 내에 투입한다.(S20) 여기서, 상기 기지 금속은 제 1 또는 제 2 실시예에 따른 금속 기판(100, 200)에 사용되는 기지 금속(110, 210)으로 소정 두께를 가지며 평면도를 기준으로 사각형상인 통상적인 기판의 형상과 동일한 기지 금속(110), 또는 일 면에 방열핀(211) 형상이 형성된 기지 금속이다. 물론, 반드시 이에 한정되는 것은 아니다. 상기 기지 금속(110, 210)은 전해용액(1400) 내에 구비된 양극(1220)과 접속되도록 하여 전원장치에서 전류를 인가받을 수 있도록 한다. 이때, 본 발명의 제 1 실시예에 따른 금속 기판(100)은 기지 금속(110)의 일면에만 산화막(120)이 형성되므로, 산화막(120)이 형성되는 기지 금속(110)의 일면 이외의 영역은 절연시키거나 적절한 형상의 지그(Jig)를 이용하여 전해용액(1400)과 접하지 않도록 한다.
그 다음, 직류 펄스, 교류 또는 교류를 변형시킨 전류를 양극(1220)과 음극(1210)에 인가하여 양극(1220)에 위치된 기지 금속(110, 210)과 전해질 사이에 플라즈마 전해 산화를 유도하여 기지 금속(110, 210)의 표면에 산화막(120, 220)을 형성한다.(S30) 이때, 본 실시예에 따른 전자부품 모듈(100, 200)은 일반 아노다이징과는 달리 매우 높은 200V 이상의 전압과 3A/dm2 이상의 전류밀도를 인가해야 하며, 전압과 전류를 인가하는 방법에 따라 플라즈마 전해 산화법으로 형성된 산화막(120, 220)의 두께와 물리적 특성, 기공율이 변하게 된다. 한편, 플라즈마 전해 산화가 진행되는 동안 전해용액(1400)에서는 플라즈마 아크와 열이 발생되므로 냉각장치가 구비된 순환장치(1300)를 이용해 전해용액(1400)을 일정한 온도로 유지시켜주는 것이 바람직하다.
그 다음, 상기 산화막 위에 배선층을 형성한다.(S40) 배선층을 형성하는 방법으로는 크게 전해동박을 포함한 금속 박판을 이용하는 방법과 스퍼터링 및 전기도금을 이용하는 방법이 있으며, 이외에도 스크린 프린팅 방법 등이 있다.
먼저, 도 8b를 참조하여 금속 박판을 이용하여 배선층을 형성하는 단계를 설 명한다. 금속 박판을 이용하여 배선층을 형성하는 방법은, 산화막(120, 220) 속에 내재되어 있는 수분이나 전해질 등의 불순물을 제거하기 위해 기지 금속을 열처리하는 단계(S41)와, 상기 산화막 위에 충진층을 형성하는 단계(S42), 충진층 상에 금속 박판을 형성하는 단계(S43)로 이루어질 수 있다.
기지 금속을 열처리하는 단계(S41)는 플라즈마 전해 산화에 의해 산화막이 형성된 기지 금속(110, 210)을 150 내지 400℃로 30분 이상 열처리하여 수행한다. 그 결과, 다공질 세라믹의 기공에 포집되어 있는 수분 또는 전해질을 증발시킨다. 전자부품 모듈(100, 200)의 열전도율이나 절연성이 크게 문제되지 않을 때에는 열처리 단계(S41)를 생략할 수 있다.
산화막 위에 충진층을 형성하는 단계(S42)는 열처리된 기지 금속 표면에 예를 들면 에폭시 또는 폴리이미드 계열의 열경화성 물질을 스크린 프린팅하거나 잉크젯 프링팅 또는 롤 코팅, 디핑 등의 방법으로 균일한 충진층을 형성한다.
충진층 상에 금속 박판을 접착하는 단계(S43)는 충진층 상에 금속 박판, 예를 들어, 전해동박 또는 알루미늄 박판 등과 같은 금속을 위치시키고 열 및 압력을 가하여 진공 가압 접착한다. 바람직하게는 충진층의 특성에 따라 최고 가열온도는 대략 200℃ 내외, 압력은 20kgf/cm2 이상으로 시간에 따라 적절한 온도 프로파일을 부여하게 된다. 이때, 금속 박판, 예를 들어, 전해동박은 약 1oz(35㎛), 2oz(70㎛) 등의 두께를 갖는 구리(Cu) 박판을 사용할 수 있다.
다음으로, 도 8c를 참조하여 스퍼터링 및 전기도금을 이용하여 배선층(130, 230)을 형성하는 단계(S40)에 대해 설명한다. 스퍼터링 및 전기도금을 이용하여 배선층을 형성하는 방법은, 상기 산화막(120, 220)을 형성하는 단계(S30) 이후에 상기 산화막에 에폭시 또는 폴리이미드 등의 열경화성 물질을 충진하고 경화하는 단계(S44), 접착층 및 시드층을 형성하는 단계(S45), 시드층 상에 포토공정을 수행하여 시드층을 노출시키는 단계(S46), 노출된 시드층 위에 배선층을 도금하는 단계(S47), 배선층 도금 후 감광막 및 시드층, 접착층을 에칭하는 단계(S48)로 이루어질 수 있다.
먼저, 플라즈마 전해 산화법에 의해 형성된 산화막에 에폭시 또는 폴리이미드 등의 열경화성 물질을 충진시키고 경화시킨다.(S44) 이후, 필요에 따라 열경화성 물질이 충진되어 경화된 산화막(120, 220)의 표면을 연마하여 평탄화하는 작업을 수행할 수도 있고, 평탄화 과정을 생략할 수도 있다.
그 다음, 열경화성 물질이 충진된 산화막 위에 예를 들어 산화막과의 접착력이 우수한 크롬(Cr) 또는 티타늄-텅스텐 합금(TiW) 등과 같은 물질을 약 0.05 내지 0.3㎛의 두께로 스퍼터링하여 접착층을 형성한 후, 상기 접착층 상에 금속 시드층(seed layer)을 코팅한다.(S45) 이때, 시드층은 접착층과 비슷한 두께로 형성될 수 있다. 또한, 시드층은 시드층 상에 도금될 물질이 구리(Cu)일 경우, 동일한 금속인 구리(Cu)로 형성되는 것이 바람직하다.
그 다음, 시드층 상에 감광막을 코팅하고, 원하는 배선층 패턴의 마스크를 이용하여 노광하고, 현상, 인화하여 감광막에 마스크 패턴을 전사시켜서 포토공정을 수행한다.(S46) 이와 같은 포토공정은 PCB 업계 및 반도체 업계에서 일반적으로 사용하는 어떤 재료나 공정을 이용할 수 있다.
그 다음, 일반 전기도금을 이용하여 포토공정으로 노출된 시드층 위에 금속 배선층을 원하는 두께로 선택적으로 형성한다.(S47) 이때, 시드층으로 형성된 금속이 구리(Cu)일 경우, 금속 배선층도 구리(Cu)로 형성하는 것이 바람직하다.
그 다음, 감광막과 시드층, 접착층을 적당한 용매와 에칭액을 사용하여 제거하고, 최종적으로 세척 및 건조한다.(S48) 이후, LED 등의 전자부품을 산화막이 형성된 기지 금속 위에 표면 실장 등의 방법으로 설치하고 리드 프레임 단자 등을 배선층과 연결하여 전자부품 모듈을 완성한다.
배선층(130, 230)을 형성하는 또 다른 방법으로는, 무전해 도금 및 전기도금, 포토 공정을 이용하거나, 스크린 프린팅 및 열처리 방법으로도 형성할 수 있으며, 공지의 기술이므로 상세한 설명은 생략한다.
다음으로, 본 발명의 제 3 실시예에 따른 전자부품 모듈용 금속 기판(300)의 제조방법에 대해 도 9a 내지 9d를 참조하여 설명한다. 상술한 제 1 및 제 2 실시예에 따른 전자부품 모듈용 금속 기판(100, 200) 제조방법과 중복되는 내용은 생략하거나 간략하게 설명한다.
본 실시예는 기지 금속(310)에 비아홀(311)이 형성되어 있고, 또한 일부 영역에서는 산화막(320)이 형성되지 않은 열 방출 통로(340)을 형성해야 하므로, 도 9a에 도시된 바와 같이, 기지 금속(310)을 준비하는 단계에 마스크(P)를 형성하는 단계를 포함한다. 기지 금속(310)에 비아홀(311)을 형성하는 방법은 기지 금 속(310)에 CNC(Computer Numerical Control) 장비 또는 드릴링 장비 또는 레이저 드릴링 장비를 이용하여 필요한 위치에 비아홀(311)을 형성한다. 이 경우, 비아홀(311) 주위에 전해용액(1400)이 접촉한 부위에서는 전체적으로 기지 금속(310)의 산화층이 치밀하게 형성된다. 상기 마스크(P)는 일반적으로 인쇄회로기판 및 반도체 공정에서 많이 사용하는 감광성 수지(photo resist)를 이용해 포토 공정을 이용하여 형성한다. 물론, 이에 한정되는 것은 아니며, 스크린 프린팅 또는 기계적 가압 방법을 사용할 수도 있다. 이때, 상기 마스크(P)는 기지 금속(310)과의 접착력이 좋아야 하며, 전해질 수용액 속에서 녹지 않고 적절한 절연성을 가져야 한다.
그 다음, 도 9b를 참조하면, 기지 금속(310)의 표면에 산화막(320)을 형성하는 단계는 전술한 산화막 형성 과정과 동일하게 직류 펄스, 교류 또는 교류를 변형시킨 전류를 양극과 음극에 인가하여 양극에 위치된 기지 금속(310)과 전해질 사이에 마이크로 플라즈마 방전을 유도한다. 플라즈마 전해 산화법에 의해 형성된 산화막은 일반 아노다이징과 달리 비아홀(311) 모서리 근처에도 펄스 전류가 집중되므로 매우 치밀한 산화막(320)이 안정되게 형성된다.(도 11의 (b) 참조)
그 다음, 도 9c를 참조하면, 상기 마스크(P)를 제거한다. 마스크가 제거된 부분에는 플라즈마 전해 산화막이 형성되지 않은 열 방출 통로(340)가 형성된다. 이때, 필요에 따라 상기 산화막이 형성된 기지 금속을 연마하는 단계를 더 수행할 수 있다. 플라즈마 전해 산화가 된 영역은 플라즈마 전해 산화가 진행되지 않은 표면보다 약간 두껍게 형성 되는데, 코팅 표면의 단차가 문제가 된다면 연마 공정을 진행하여 표면을 동일하게 하기 위함이다.
그 다음, 도 9d를 참조하면, 비아홀(311)을 통해 전기전도 및 열전도가 가능하도록 하기 위해서 인쇄회로기판 업계에 잘 알려진 PTH(Plated Through Hole) 또는 플러깅(plugging) 기술을 이용하여 비아홀(311)에 도전성 물질을 충진한다. PTH 기술을 적용하기 위해서는 먼저 기지 금속(310)의 양면에 스퍼터링을 통해 접착층과 시드층을 얇게 형성한 후, 포토 공정을 이용하여 비아홀(311)이 형성된 부분 주변에만 선택적으로 표면 처리하여, 무전해 도금 또는 전기 도금하는 것이 바람직하다. PTH 기술은 당 업계에 잘 알려진 공지의 기술이므로 상세한 설명은 생략한다. 플러깅 기술은 산화막(320)이 형성된 비아홀(311)에 전기전도성이 있는 금속 페이스트를 스크린 프린팅하여 채워넣고 열처리하여 비아홀(311)을 통해 전기전도 및 열전도가 가능하도록 만드는 것이며, 이 또한 당 업계에 잘 알려진 공지의 기술이므로 상세한 설명은 생략한다. PTH 또는 플러깅 기술을 이용하여 비아홀(311)에 도전성 물질을 충진하여 제 2 배선층(332)을 형성한 후, 추가적인 포토 공정 및 선택적 구리 전기도금으로 제 1 배선층(331)을 형성한다. 이때, 배선층의 산화를 막기 위해 플럭스 처리 또는 금도금을 추가적으로 행할 수 있다.
다음으로, 본 발명에 따른 금속 기판의 절연파괴 전압에 대해 설명한다.
[표 1]은 플라즈마 전해 산화 시간에 따른 산화막(120, 220, 320)의 두께 및 절연파괴 전압 변화를 보여 주는 표이다. 이때, 플라즈마 전해액의 조성은 탈이온수(DI water): KOH: 물유리(SiO2Na2O)를 각각 1Liter: 15g: 24g의 비율로 혼합하여 총 20Liter를 만들어 사용하였으며, 플라즈마 전해산화를 위한 교류 전압은 400V, 전류밀도는 20A/dm2를 가해 주었다. 또한, 이때 사용한 알루미늄 합금은 1050(알루미늄 함유량 99.5%이고, 불순물의 함유량이 0.5%인 알루미늄 합금계열)이었으며, 기지 금속(110, 210, 310)의 크기는 40mm×60mm×1.0mm 이었다. 산화막의 두께는 에디전류(eddy current) 측정기를 이용하여 5회 측정하고 이를 평균하였다.
[표 1]플라즈마 전해 산화 시간에 따른 산화막의 두께 및 절연파괴 전압변화
0.5분 1분 2분 4분 5분 10분 20분 40분 80분
두 께(㎛) 0.9 2.1 4.3 7.0 10.8 20.9 41.3 99.1 217.1
절연파괴 전압A(V) 80 123 167 255 345 449 572 870 1004
절연파괴 전압B(V) 184 280 440 635 744 910 1360 2508 2914
절연파괴 전압C(V) 420 1074 1350 1955 2720 3985 >5000 >5000 >5000
[표 1]을 참조하면, 플라즈마 전해 산화막의 두께가 증가함에 따라 절연파괴 전압이 증가함을 알 수 있다. 여기서, 절연파괴 전압A는 산화막으로 플라즈마 전해 산화막을 형성한 후, 절연파괴 전압을 측정한 것이다. 절연파괴 전압 B는 플라즈마 전해 산화막에 에폭시를 충진하고 경화 열처리한 후, 절연파괴 전압을 측정한 것으로, 보다 구체적으로는 플라즈마 전해 산화막 위에 에폭시를 얇게 스크린 프린팅하고 핫플레이트 위에서 180에서 30분 동안 경화시키고 난 후의 절연파괴 전압을 측정한 것이다. 절연파괴 전압C는 플라즈마 전해 산화막에 에폭시를 충진하고 진공 가압 접착한 후, 절연파괴 전압을 측정한 것으로, 보다 구체적으로는 플라즈마 전해 산화막에 에폭시를 충진하고 200℃의 온도에서 2시간 동안, 50kgf/cm2의 압력을 가한 후의 절연파괴 전압을 측정한 것이다. 절연파괴 전압의 측정은 KS규격 D8514에 따라 Delta United Instrument 사의 DU-1336 테스터로 각 10 번씩 측정하여 평균하였으며, 장비의 특성상 5000V 이상의 절연파괴 전압의 측정은 불가능하였다.
일반적으로 LED용 금속 인쇄회로기판으로 응용하기 위해서는, 통상적으로 LED 칩이 3.2V 내외의 전압을 이용하므로 250V 이상의 절연파괴 전압을 가지면 되는 것으로 알려져 있다. 그러나 아직까지 국제적으로 표준이 정해져 있지 않은 상태이다. 일반적인 아노다이징법으로 형성한 산화막은 절연파괴 전압이 별도의 봉공 처리를 하지 않았을 경우 매우 낮은 절연파괴 전압을 가지는 것으로 알려져 있다. 이에 비해 플라즈마 전해 산화법으로 약 1.0㎛ 이상의 산화막을 형성하고 에폭시를 충진한 후, 진공 가압 접착을 하면 LED용 금속 인쇄회로 기판으로 사용할 수 있는 충분한 절연파괴 전압을 확보할 수 있음을 알 수 있다.
금속 기판에서 산화막의 열전도도는 재료의 고유 물성이 되며, 실제로는 두께가 얇을 수록 열저항은 감소한다. 따라서, 플라즈마 전해 산화법으로 제조된 산화막을 포함하는 본 발명의 금속 기판들은 종래의 산화막(예를 들면, 아노다이징법으로 제조한 산화막)을 포함하는 금속 기판에 비해, 일반적으로 요구되는 절연파괴 전압을 구비하면서도 산화막의 두께는 훨씬 얇으므로, 금속 기판 전체의 열저항을 크게 감소시키는 장점이 있다. 물론, 상술한 내용은 절연파괴 전압이 250V 이상일 것을 필요로 하는 LED 소자를 장착한 전자부품 모듈을 예시한 것이며, 이에 한정되지는 않는다.
도 10의 (a)와 (b)는 각각 0.2mm, 0.3mm, 0.4mm, 0.5mm 직경의 비아홀을 가 진 금속 기판의 표면 형상 및 비아홀 단면 형상을 보여준다. 크기가 240mm×180mm×0.2mm인 알루미늄 박판을 [표 1]과 동일한 플라즈마 전해 산화 조건을 이용하여 30분간 플라즈마 전해 산화를 진행하였으며, 이때 0.4mm 직경의 비아홀 주위에 형성된 플라즈마 전해 산화막의 두께와 절연파괴 전압는 각각 65㎛, 720V이었다. 비아홀의 단면 형상 사진(도 10의 (b) 참조)에서 보듯이 비아홀 전체적으로 치밀한 산화막이 형성되어 있음을 확인할 수 있다. 그러나, 이와 같이 비아홀이 있는 기판을 종래의 방법(예를 들면, 아노다이징)으로 처리할 경우 비아홀 모서리에는 산화막이 치밀하지 못하여 절연성능이 떨어지는 것으로 알려져 있다.
도 11은 본 발명에 따른 플라즈마 전해 산화막을 포함하는 금속 기판과 종래 금속 기판의 열저항을 측정하여 나타낸 그래프이다. 동일한 LED 패키지를 사용하여 본 발명의 금속 기판과 종래 금속 기판의 열저항을 정확하게 비교하기 위하여 각각 금속 기판의 치수 및 구리 회로 패턴을 모두 동일하게 제작하였다. 본 발명의 금속 기판은 플라즈마 전해 산화법으로 40㎛의 절연막 두께를 구비한 단면 금속 인쇄회로기판을 제조하였으며, 에폭시를 이용하여 구리 박판을 진공 가압 접착한 후 포토 공정하여 35㎛ 두께의 구리 배선층을 형성하였다. 열저항 측정장비는 Micred사의 T3ster 장비를 사용하였다. 도 11에서 굵은 실선은 본 발명에 따른 금속 기판의 열저항 변화를 보여주며, 점선은 종래 금속 기판의 열저항 변화를 보여준다. 도 11에서, 도면부호 A는 LED 패키지의 열저항, 도면부호 B는 산화막 및 배선층을 포함하는 본 발명 금속 기판의 열저항, 도면부호 C는 종래 기판의 열저항을 보여준다. 가로축은 열저항(K/W), 세로축은 열용량(J/K)을 뜻한다. 도 11을 참조하면, 본 발명 에 따른 금속 기판에서는 LED 패키지를 포함한 열저항이 약 6.5K/W로 수렴하며, 종래의 금속 기판에서는 LED 패키지를 포함한 열저항이 약 9.5K/W로 수렴함을 알 수 있다. 여기서, LED 패키지의 열저항 4.5K/W은 양자 공통이므로 이를 제외한 기판만의 열저항은 도시된 바와 같이, 종래의 금속 기판은 약 5K/W의 열저항을 가지는데 비해, 본 발명에 따른 금속 기판의 열저항은 약 2K/W로 열저항이 약 3K/W 정도로 크게 줄어들었음을 알 수 있다.
상술한 바와 같이, 금속 기판 제조시, 플라즈마 전해산화법을 이용하면 기존의 양극산화처리법과 달리 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 지르코늄(Zr) 또는 이들의 합금의 표면을 0.5분 내지 80분 정도의 짧은 시간에 약 1㎛ 내지 200㎛ 정도의 얇은 두께로 형성하면서도 충분한 절연파괴 전압과 열전도율을 가지는 산화막을 구현할 수 있다. 특히, 발광 다이오드 모듈용 금속 기판인 경우, 4분 내지 20분 정도의 짧은 시간에 약 7㎛ 내지 40㎛ 두께로 산화막을 형성하여 사용할 수 있다. 또한, 특히 산화막에 에폭시를 충진한 경우 1분 내지 20분 정도의 시간에 2㎛ 내지 40㎛ 두께로 산화막을 형성하여 사용할 수 있다. 또한, 산화막에 에폭시 충진하고 진공 가압 접착을 한 경우 0.5분 내지 20분 정도의 시간에 1 내지 40 ㎛두께로 산화막을 형성하여 사용할 수 있다. 이와 같이 플라즈마 전해산화법으로 형성한 산화막을 금속 인쇄회로기판의 절연막으로 사용하면, 기존의 FR-4 유리섬유와 에폭시의 열전도도가 약 0.25W/mK인 것에 비해 알루미나 산화막의 열전도도가 약 20 내지 35 W/mK로 매우 높다. 따라서, 플라즈마 전해산화법으로 형성한 산화막을 이용하면 구리와 같은 회로 배선층과 결합을 위해 에폭시와 같은 접착층을 약 5 내지 10㎛ 내외로 매우 얇게 형성할 수 있으므로 금속 인쇄회로기판의 열전도율과 절연성을 크게 높일 수 있으며, 산화막 표면의 비정질 다공성 산화막이 기지 금속과의 접착력을 향상시킬 수 있고, 기존의 방법에 비해 매우 빠르게 공정을 진행할 수 있는 장점을 가진다.
또한, 상술한 바와 같이 에폭시 접착층을 이용하지 않고, 스퍼터링을 이용하여 접착층과 시드층을 형성한 후 포토공정 및 전기도금을 하여 배선층을 형성하게 되면 에폭시를 이용한 것에 비해 훨씬 높은 열전도도와 낮은 열저항을 가지게 될 것을 예측할 수 있다. 또한, 기존의 세라믹 필러를 첨가한 에폭시 수지의 금속 인쇄회로기판 및 아노다이징을 이용한 금속 인쇄회로기판에서 제조가 불가능하였던 비아홀을 가지는 금속 인쇄회로기판을 쉽게 제조할 수 있다.
한편, 본 실시예는 이에 한정되는 것은 아니며, 100㎛ 내지 5mm 두께의 알루미늄 기지 금속에 플라즈마 전해 산화법을 이용하여 금속 인쇄회로 기판에서 요구되는 충분한 절연파괴 전압 및 열전도도를 가지는 치밀한 산화막을 형성할 수 있다. 또한 알루미늄 기지 금속에 방열핀이 형성된 히트싱크 위에도 동일하게 적용할 수 있다. 또한 금속 기판과 다공성 물질을 접합하여 열전달 성능을 크게 높일 수 있다.
한편, 상술된 방법에서 마스크를 사용하지 않고 기지 금속에 플라즈마 전해 산화를 진행할 경우, 기지 금속의 내부에는 알루미늄이 남아있고 전체 외곽 부위에는 절연성 및 열전도율이 우수한 산화막이 형성된다. 즉, 기지 금속의 양쪽 표면에 는 치밀한 산화막이 형성된 IMS(Insulated Metal Substrate)라는 기판을 제작할 수 있다. 이 경우, 종래에 반도체 패키지 기판으로 많이 사용하는 알루미나 기판을 제조하기 위해 고순도 알루미나 분말을 프레스 성형하고, 고온에서 소결해서 만들 수 있는 것에 비해 아주 간단한 방법으로 두께 1mm 이하의 매우 얇고 열전도율 및 절연성이 좋은 기판을 제작할 수 있다. 이와 같이 형성된 얇은 두께의 알루미나 기판은 양면에 다공성의 치밀한 산화막이 형성되어 있기 때문에 한쪽 면 또는 양면에 에폭시 접착층을 이용하여 구리 박판과 같은 배선층을 형성하거나 실버 페이스트를 이용하여 스크린 프린팅으로 배선층을 형성할 수 있다. 이와 같은 IMS 기판은 일반적으로 열전소자 모듈의 기판으로 사용하는 알루미나 보다 훨씬 얇게 만들 수 있고, 또한 기지 금속이 알루미늄이므로 열전도율을 크게 높일 수 있다.
본 발명에 따른 전자부품 모듈은, 기지 금속(110, 210, 310)과, 상기 기지 금속 상에 플라즈마 전해 산화법에 의해 형성된 산화막(120, 220, 320)과, 상기 산화막 위에 형성된 배선층(130, 230, 331, 332)을 포함하여 구성되는 금속 기판(100, 200, 300)과, 상기 금속 기판의 일면에 장착되는 적어도 하나 이상의 전자부품을 포함한다. 상기 전자부품은 예를 들어 LED 패키지일 수 있다. 상기 LED 패키지는 적어도 하나 이상이 상기 금속 기판의 일면에 매트릭스 형태로 장착될 수 있으며, 각각의 LED 패키지는 직렬 혹은 병렬 회로 패턴으로 금속 기판 위에 형성될 수 있다. 이와 같이 LED 패키지가 장착된 전자부품 모듈(즉, 발광 다이오드 모듈)은 LCD용 BLU(Back Light Unit, 백라이트유닛)나 평판형 LED 조명에 직접 응용 될 수 있다. 한편, 본 명세서에서는 설명의 편의상 LED 패키지를 예시하였으나, LED 칩(chip)을 금속 기판에 와이어 본딩 또는 솔더 접합으로 형성하고, 반사갓 및 형광체, 렌즈를 결합하여 어레이 타입(array type)으로 제조될 수도 있다. 또한, 상기 금속 기판에는 LED 패키지, LED 칩과 같은 LED 소자 외에 파워칩, 열전소자, 반도체 소자와 같은 각종 전자부품 소자를 실장할 수 있다. 특히, 열방출량이 많은 전자 소자를 실장하는 기판으로 매우 유용하다. 또한, 상기 금속 기판이 열 방출 통로(340)를 구비한 금속 기판(300)인 경우, 상기 전자부품은 열 방출 통로(340) 위에 장착되는 것이 바람직하다. 이 경우, 전자부품에서 발생한 열은 산화막이 형성되지 않은 열 방출 통로를 통해 더욱 용이하게 방출될 수 있는 장점이 있다.
이상과 같이 본 발명에 따른 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈 및 전자부품 모듈용 금속 기판 제조방법을 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상 범위내에서 당업자에 의해 다양한 변형이 이루어질 수 있음은 물론이다.
도 1은 본 발명의 제 1 실시예에 따른 전자부품 모듈용 금속 기판을 사용한 전자부품 모듈의 개략 사시도,
도 2a는 도 1의 선 A-A에서 바라본 단면도,
도 2b는 본 발명의 제 1 실시예를 응용한 전자부품 모듈용 금속 기판을 사용한 전자부품 모듈의 단면도,
도 3은 본 발명의 제 2 실시예에 전자부품 모듈용 금속 기판을 사용한 따른 전자부품 모듈의 개략 사시도,
도 4는 도 3의 선 B-B에서 바라본 단면도,
도 5는 본 발명의 제 3 실시예에 따른 전자부품 모듈용 금속 기판을 사용한 전자부품 모듈의 개략 사시도,
도 6은 도 5의 선 C-C에서 바라본 단면도,
도 7은 본 발명의 여러 실시예에 따른 전자부품 모듈용 금속 기판을 제조할 때 사용되는 플라즈마 전해 산화 장치의 개략도,
도 8a 내지 8c는 본 발명의 전자부품 모듈용 금속 기판 제조방법을 도시한 순서도,
도 9a 내지 9d는 본 발명의 제 3 실시예에 따른 전자부품 모듈용 금속 기판의 제조 방법을 도시한 공정도,
도 10은 본 발명에 따른 전자부품 모듈용 금속 기판의 사진으로, (a)는 비아홀을 가진 금속 기판의 표면 형상이고, (b)는 비아홀 단면 형상을 보여주는 사진,
도 11은 본 발명에 따른 전자부품 모듈용 금속 기판과 종래 전자부품 모듈용 금속 기판의 열저항을 측정하여 비교한 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
110, 210, 310 : 기지 금속
120, 220, 320 : 산화막
130, 230, 331, 332 : 배선층
150 : LED 소자

Claims (22)

  1. 알루미늄, 마그네슘, 티타늄, 지르코늄 또는 이들의 합금을 포함하는 기지 금속과, 상기 기지 금속의 적어도 일면에 형성된 산화막과, 상기 산화막 상에 형성된 금속 배선층을 포함하는 전자부품 모듈용 기판으로서,
    상기 산화막은 플라즈마 전해 산화법으로 7 내지 40㎛ 두께로 형성되거나,
    상기 산화막은 플라즈마 전해 산화법으로 형성된 후, 에폭시가 충진되고 경화 열처리된 산화막이며, 4 내지 40㎛ 두께로 형성되거나, 또는
    상기 산화막은 플라즈마 전해 산화법으로 형성된 후, 에폭시가 충진되고 진공 가압 접착된 산화막으로, 1 내지 40㎛ 두께로 형성되며,
    상기 산화막은 상기 기지 금속의 표면에 형성되며 천이확산층을 포함하는 제1 산화막과, 상기 제1 산화막 위에 형성되며 상기 기지 금속의 금속 성분을 함유하는 혼합 세라믹층을 구비한 핵심기능층을 포함하는 제2 산화막과, 상기 제2 산화막 위에 형성되며 비정질 다공층을 포함하는 제3 산화막으로 이루어지며, 상기 제2 산화막의 두께가 상기 산화막 두께의 90% 이상인 것을 특징으로 하는 전자부품 모듈용 기판.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 기지 금속은 적어도 일면에 형성된 방열핀을 포함하는 전자부품 모듈용 기판.
  4. 청구항 1에 있어서,
    상기 기지 금속의 타면에 순차적으로 형성되는 접합층 및 다공성 금속층을 더 포함하는 전자부품 모듈용 기판.
  5. 청구항 4에 있어서,
    상기 다공성 금속층은 구리, 알루미늄, 철, 니켈 중 적어도 어느 하나로 이루어지는 전자부품 모듈용 기판.
  6. 청구항 1에 있어서,
    상기 기지 금속은 비아홀을 구비하며, 상기 산화막은 상기 기지 금속의 상하면과 측면 및 비아홀의 내주면에 형성되는 전자부품 모듈용 기판.
  7. 청구항 1 또는 청구항 3 내지 청구항 6 중 어느 한 항에 있어서,
    상기 기지 금속의 상면 및 하면의 일부 영역을 노출시킨 열 방출 통로를 구비한 전자부품 모듈용 기판.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 알루미늄, 마그네슘, 티타늄, 지르코늄 또는 이들의 합금을 포함하는 기지 금속과, 상기 기지 금속의 적어도 일면에 형성된 산화막과, 상기 산화막 상에 형성된 금속 배선층을 포함하는 기판과, 상기 기판의 일면에 장착되는 적어도 하나 이상의 전자부품을 포함하는 전자부품 모듈으로서,
    상기 산화막은 플라즈마 전해 산화법으로 7 내지 40㎛ 두께로 형성되거나,
    상기 산화막은 플라즈마 전해 산화법으로 형성된 후, 에폭시가 충진되고 경화 열처리된 산화막이며, 4 내지 40㎛ 두께로 형성되거나, 또는
    상기 산화막은 플라즈마 전해 산화법으로 형성된 후, 에폭시가 충진되고 진공 가압 접착된 산화막으로, 1 내지 40㎛ 두께로 형성되며,
    상기 산화막은 상기 기지 금속의 표면에 형성되며 천이확산층을 포함하는 제1 산화막과, 상기 제1 산화막 위에 형성되며 상기 기지 금속의 금속 성분을 함유하는 혼합 세라믹층을 구비한 핵심기능층을 포함하는 제2 산화막과, 상기 제2 산화막 위에 형성되며 비정질 다공층을 포함하는 제3 산화막으로 이루어지며, 상기 제2 산화막의 두께가 상기 산화막 두께의 90% 이상인 전자부품 모듈.
  12. 청구항 11에 있어서,
    상기 전자부품은 열을 방출하는 전자부품인 전자부품 모듈.
  13. 청구항 11에 있어서,
    상기 전자부품은 파워칩, 발광 다이오드 소자, 열전 소자, 또는 반도체 소자인 전자부품 모듈.
  14. 청구항 11에 있어서,
    상기 기판은 열 방출 통로를 구비한 기판이고, 상기 전자부품은 상기 열 방출 통로 위에 장착되며, 상기 전자부품에서 발생한 열은 상기 열 방출 통로를 통해 방출되는 전자부품 모듈.
  15. 알칼리 금속의 수산화물, 또는 알칼리 금속의 수산화물과 물유리를 첨가한 전해 용액과 기지 금속을 준비하는 단계,
    상기 전해 용액 내에 상기 기지 금속을 투입하는 단계,
    상기 기지 금속의 표면에 200V 이상의 전압과 3A/dm2 이상의 전류밀도를 인가하여 플라즈마 전해 산화법으로 산화막을 형성하는 단계, 및,
    상기 산화막 위에 금속 배선층을 형성하는 단계를 포함하며,
    상기 산화막을 형성하는 단계는,
    플라즈마 전해 산화법으로 7 내지 40㎛ 두께로 산화막을 형성하거나,
    플라즈마 전해 산화법으로 형성한 후, 에폭시를 충진하고 경화 열처리하여, 4 내지 40㎛ 두께로 산화막을 형성하거나, 또는
    플라즈마 전해 산화법으로 형성한 후, 에폭시를 충진하고 진공 가압 접착하여, 1 내지 40㎛ 두께로 산화막을 형성하며,
    상기 산화막은 상기 기지 금속의 표면에 형성되며 천이확산층을 포함하는 제1 산화막과, 상기 제1 산화막 위에 형성되며 상기 기지 금속의 금속 성분을 함유하는 혼합 세라믹층을 구비한 핵심기능층을 포함하는 제2 산화막과, 상기 제2 산화막 위에 형성되며 비정질 다공층을 포함하는 제3 산화막으로 이루어지며, 상기 제2 산화막의 두께가 상기 산화막 두께의 90% 이상인 전자부품 모듈용 기판 제조 방법.
  16. 삭제
  17. 청구항 15에 있어서,
    상기 기지 금속을 준비하는 단계는,
    상기 기지 금속에 비아홀을 형성하는 단계를 더 포함하는 전자부품 모듈용 기판 제조 방법.
  18. 청구항 15에 있어서,
    상기 기지 금속을 준비하는 단계는,
    상기 기지 금속의 상하면의 일부 영역에 마스크를 형성하는 단계를 더 포함하는 전자부품 모듈용 기판 제조 방법.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 청구항 15에 있어서,
    상기 금속 배선층을 형성하는 단계는,
    상기 산화막에 열경화성 물질을 충진한 후 경화 열처리하는 단계, 상기 열경화성 물질이 충진된 산화막 상에 스퍼터링법으로 접착층 및 시드층을 형성하는 단계, 상기 시드층 상에 배선층을 도금하는 단계를 포함하는 전자부품 모듈용 기판 제조 방법.
KR1020090016334A 2008-07-25 2009-02-26 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈및 전자부품 모듈용 금속 기판 제조방법 Expired - Fee Related KR100917841B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2009/000936 WO2010011009A1 (ko) 2008-07-25 2009-02-27 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈 및 전자부품 모듈용 금속 기판 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080072961 2008-07-25
KR1020080072961 2008-07-25

Publications (1)

Publication Number Publication Date
KR100917841B1 true KR100917841B1 (ko) 2009-09-18

Family

ID=41355849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090016334A Expired - Fee Related KR100917841B1 (ko) 2008-07-25 2009-02-26 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈및 전자부품 모듈용 금속 기판 제조방법

Country Status (2)

Country Link
KR (1) KR100917841B1 (ko)
WO (1) WO2010011009A1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037334B1 (ko) * 2010-07-12 2011-05-26 카이네틱스 주식회사 플라즈마 전해 산화법을 이용한 인쇄 회로 기판의 제조방법과 인쇄회로기판 및 전자부품 모듈
KR101117160B1 (ko) 2009-12-11 2012-03-09 (주)엠에스티테크놀로지 금속회로기판 및 이의 제조방법
WO2012087107A1 (en) * 2010-12-23 2012-06-28 Anomax Corp., Ltd. Integrated plated circuit heat sink and method of manufacture
KR101242218B1 (ko) 2011-01-07 2013-03-11 에이텍 테크놀로지 코포레이션 발광 소자 및 그의 형성 방법
WO2015132189A1 (de) * 2014-03-06 2015-09-11 Osram Gmbh Led-modul mit substratkörper
KR101766462B1 (ko) * 2010-12-22 2017-08-08 엘지이노텍 주식회사 인쇄회로기판
KR20210130458A (ko) * 2020-04-22 2021-11-01 (주)포인트엔지니어링 양극산화막 구조체 및 이를 포함하는 프로브 카드
CN114894837A (zh) * 2022-05-02 2022-08-12 上海精密计量测试研究所 定量评估铝基板表面微弧氧化膜散热性和绝缘性的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9896777B2 (en) * 2015-10-30 2018-02-20 Essential Products, Inc. Methods of manufacturing structures having concealed components
US10158164B2 (en) 2015-10-30 2018-12-18 Essential Products, Inc. Handheld mobile device with hidden antenna formed of metal injection molded substrate
US9882275B2 (en) 2015-10-30 2018-01-30 Essential Products, Inc. Antennas for handheld devices
AT17081U1 (de) * 2020-04-14 2021-05-15 Zkw Group Gmbh Verfahren zur Herstellung einer Isolationsschicht auf einer IMS-Leiterplatte

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318316A (ja) 2002-04-25 2003-11-07 Hitachi Metals Ltd セラミックス回路基板
JP2006287068A (ja) 2005-04-01 2006-10-19 Seiko Epson Corp 転写用基板、可撓性配線基板の製造方法および電子機器の製造方法
JP2006348320A (ja) 2005-06-13 2006-12-28 Shinsuke Mochizuki セラミックス被覆金属材およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534356A (en) * 1995-04-26 1996-07-09 Olin Corporation Anodized aluminum substrate having increased breakdown voltage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318316A (ja) 2002-04-25 2003-11-07 Hitachi Metals Ltd セラミックス回路基板
JP2006287068A (ja) 2005-04-01 2006-10-19 Seiko Epson Corp 転写用基板、可撓性配線基板の製造方法および電子機器の製造方法
JP2006348320A (ja) 2005-06-13 2006-12-28 Shinsuke Mochizuki セラミックス被覆金属材およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101117160B1 (ko) 2009-12-11 2012-03-09 (주)엠에스티테크놀로지 금속회로기판 및 이의 제조방법
KR101037334B1 (ko) * 2010-07-12 2011-05-26 카이네틱스 주식회사 플라즈마 전해 산화법을 이용한 인쇄 회로 기판의 제조방법과 인쇄회로기판 및 전자부품 모듈
KR101766462B1 (ko) * 2010-12-22 2017-08-08 엘지이노텍 주식회사 인쇄회로기판
WO2012087107A1 (en) * 2010-12-23 2012-06-28 Anomax Corp., Ltd. Integrated plated circuit heat sink and method of manufacture
KR101242218B1 (ko) 2011-01-07 2013-03-11 에이텍 테크놀로지 코포레이션 발광 소자 및 그의 형성 방법
WO2015132189A1 (de) * 2014-03-06 2015-09-11 Osram Gmbh Led-modul mit substratkörper
KR20210130458A (ko) * 2020-04-22 2021-11-01 (주)포인트엔지니어링 양극산화막 구조체 및 이를 포함하는 프로브 카드
KR102361396B1 (ko) 2020-04-22 2022-02-10 (주)포인트엔지니어링 양극산화막 구조체 및 이를 포함하는 프로브 카드
CN114894837A (zh) * 2022-05-02 2022-08-12 上海精密计量测试研究所 定量评估铝基板表面微弧氧化膜散热性和绝缘性的方法

Also Published As

Publication number Publication date
WO2010011009A1 (ko) 2010-01-28
WO2010011009A9 (ko) 2011-02-03

Similar Documents

Publication Publication Date Title
KR100917841B1 (ko) 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈및 전자부품 모듈용 금속 기판 제조방법
KR100382631B1 (ko) 금속기재다층회로기판과이를구비하는반도체모듈
TW201517335A (zh) 熱處理電路材料、其製造方法及由其所形成的製品
KR100934476B1 (ko) 회로 기판 및 그 제조 방법
KR20020023667A (ko) 열전도 기판 및 이를 이용한 반도체 모듈
US20140041906A1 (en) Metal heat radiation substrate and manufacturing method thereof
KR101095100B1 (ko) 방열기판 및 그 제조방법
KR101027422B1 (ko) 엘이디 어레이 기판
KR101109359B1 (ko) 방열기판 및 그 제조방법
JP2012212788A (ja) 金属ベース基板およびその製造方法
JP5069485B2 (ja) 金属ベース回路基板
CN110913593A (zh) 电路板制备方法
JP2014116351A (ja) 高熱伝導性プリント配線板及びその製造方法
US20140054072A1 (en) Printed circuit board and method for manufacturing the same
KR101125752B1 (ko) 인쇄 회로 기판 및 그 제조 방법
CN113825306A (zh) 电路板及其制备方法
JP3862454B2 (ja) 金属ベース多層回路基板
KR101157446B1 (ko) 고방열용 메탈 인쇄회로 기판 및 그 제조방법
CN209964358U (zh) 复合散热型电路板及紫外光固化模组
KR20100138066A (ko) 엘이디 어레이 기판 및 이의 제조방법
KR20100110152A (ko) 열전도성을 높이기 위한 금속성 인쇄회로기판의 구조 및 제조 방법
JP4187082B2 (ja) 金属ベース回路基板とその製造方法
KR20090111071A (ko) 반도체 패키지용 기판 및 이를 이용한 반도체 패키지
KR101460749B1 (ko) 우수한 방열성을 갖는 Metal PCB 적층 기술 개발
KR101282479B1 (ko) 엘이디 칩 어레이 기판의 제조 방법 및 엘이디 칩 어레이 기판

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

A302 Request for accelerated examination
PA0302 Request for accelerated examination

St.27 status event code: A-1-2-D10-D17-exm-PA0302

St.27 status event code: A-1-2-D10-D16-exm-PA0302

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20140912

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20160911

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20160911

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000