KR101117160B1 - 금속회로기판 및 이의 제조방법 - Google Patents

금속회로기판 및 이의 제조방법 Download PDF

Info

Publication number
KR101117160B1
KR101117160B1 KR1020090122896A KR20090122896A KR101117160B1 KR 101117160 B1 KR101117160 B1 KR 101117160B1 KR 1020090122896 A KR1020090122896 A KR 1020090122896A KR 20090122896 A KR20090122896 A KR 20090122896A KR 101117160 B1 KR101117160 B1 KR 101117160B1
Authority
KR
South Korea
Prior art keywords
thin film
protective layer
electrically insulating
insulating protective
circuit board
Prior art date
Application number
KR1020090122896A
Other languages
English (en)
Other versions
KR20110066299A (ko
Inventor
김배연
김광엽
Original Assignee
(주)엠에스티테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)엠에스티테크놀로지 filed Critical (주)엠에스티테크놀로지
Priority to KR1020090122896A priority Critical patent/KR101117160B1/ko
Publication of KR20110066299A publication Critical patent/KR20110066299A/ko
Application granted granted Critical
Publication of KR101117160B1 publication Critical patent/KR101117160B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146—By vapour deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 금속회로기판 및 이의 제조방법에 관한 것으로서, 알루미늄(Al) 또는 마그네슘(Mg) 또는 티타늄(Ti) 또는 지르코늄(Zr) 또는 아연(Zn) 또는 나이오븀(Nb) 중 어느 하나 이상의 합금으로 마련되는 금속 판재와; 상기 금속 판재의 일면에 안착되어 회로패턴을 형성하는 박막;을 포함하는 금속회로기판에 있어서, 상기 금속 판재의 표면을 플라즈마 전해 산화법(PEO : Plasma Electronic Oxidation)에 의해 형성되는 산화피막으로 형성시킨 것을 특징으로 한다.
이에 의해, 금속 판재의 표면에 효과적인 절연층을 형성시킬 수 있을 뿐만 아니라 절연층 상부에 박막을 원하는 형태로 접합시킬 수 있어 장시간 사용이나 반복적인 on/off 에도 안정적으로 절연효과가 우수함과 동시에 450℃ 부근의 고온에서도 동작인 가능한 금속회로기판을 제조할 수 있다.
금속회로기판, 산화피막, PEO, 전기절연 보호층

Description

금속회로기판 및 이의 제조방법{METAL BASE CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 금속회로기판 및 이의 제조방법에 관한 것으로서, 보다 상세하게는, 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 지르코늄(Zr), 아연(Zn), 나이오븀(Nb) 계 합금으로 마련되는 금속 판재의 표면에 플라즈마 전해 산화법(PEO : Plasma Electronic Oxidation, 또는 Micro Arc Oxidation, 이하 PEO)에 의해 형성되는 산화피막을 형성시킨 후, 실란을 주성분으로 하는 전기절연 보호층을 입히고, 상기 전기절연 보호층 위에 구리 금속 박막 또는 도전성 페이스트 또는 탄소 등으로 마련되는 회로패턴을 형성시킨 금속회로기판에 관한 것이다.
이에 의해, 기존의 금속회로기판이 견디는 온도보다 높은 450℃ 부근의 고온에서도 전기회로의 동작이 가능하고, 상기 금속 판재와 전기절연 보호층의 계면 간 접합력을 산화피막이 획기적으로 향상시켜서 장기적인 사용 및 on/off 동작에도 전기절연 보호층이 박리되지 않고 유지될 수 있다.
일반적으로, 공업적이나 상업적으로 널리 사용되는 금속회로기판은 주로 알루미늄 기판 위에 프리프레그(prepreg)라고 불리는 에폭시계 물질을 주성분으로하 는 고분자를 사용하여 구리 박막을 부착하여 사용하는 것이 대부분이었다.
이 경우 전기절연성과 열전도성을 향상시키기 위하여 고순도의 알루미나 분말을 추가하여 사용하는 등의 성능 개선 작업이 이루어지고 있지만 에폭시계의 고분자의 열전도성이 낮을 뿐만 아니라 내열특성 또한 낮아서 고온에서 장시간의 사용이나 잦은 on/off 동작에서 발열에 의한 열팽창계수의 차이로 말미암아 에폭시 층의 열화와 접합계면의 탈락으로 인한 단선 등의 문제점이 있었다.
또한, 금속회로기판 표면에 절연피막을 형성하여 발열기판으로 사용하는 경우에는 절연피막의 구성 성분이 PET, 에폭시 또는 테플론 계라고 하더라도 상한온도가 200℃ 부근으로 제한되었다.
또한, 실란을 주로 한 세라믹 코팅이나 글래스플릿(glass frit)을 사용하는 경우에는 금속회로기판과 실란 및 세라믹 간의 접합력을 높이기 위하여 샌드블라스팅, 화학적 에칭(chemical etching), 아노다이징(anodizing) 등의 방법이 동원되고 있는 실정이나, 반복적인 승온과 냉각에 따른 열팽창계수 차이로 인한 접합계면의 박리가 일어나는 문제점이 있었다.
또한, 전술한 문제점이 극복된 금속회로기판을 만들기 위하여 기존의 아노다이징 방식에 의하여 Al 금속 표면의 산화 피막을 형성하는 방식이 제시되고는 있으나, Al 금속 표면과 아노다이징된 산화표면의 계면이 접합력이 약하여 실제 적용은 어려운 형편이다.
또한, 상기 아노다이징 방식으로 금속표면에 산화피막을 형성시키는 경우에는 산화피막의 기공율 때문에 절연파괴전압이 500V 수준으로 일반적인 금속회로기 판에서 요구되는 1.5kV 이상의 절연파괴전압을 형성하기가 어려운 단점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은, 금속 판재 상에 플라즈마 전해 산화법에 의해 형성되는 산화피막을 형성시켜 금속 판재와 산화피막의 접합력이 증대되는 금속회로기판 및 이의 제조방법을 제공하는 데 있다.
본 발명의 또 다른 목적은, 산화피막과 실란을 주성분으로 하는 전기절연 보호층의 계면 간 접합력을 획기적으로 향상시킴으로써, 반복적인 고온 발열에도 금속 판재와 전기절연 보호층의 박리가 방지될 수 있는 금속회로기판 및 이의 제조방법을 제공하는 데 있다.
본 발명의 또 다른 목적은, 상기 전기절연 보호층의 상부에 회로패턴(도전성 박막)을 형성시키는 데 있어서, 전기절연 보호층에 포함된 실란을 접착제로 이용하여 회로패턴을 동시 접착한 후, 실란계 페이스트를 회로패턴의 상부에 도포함으로써, 금속회로기판의 산화를 방지시킬 수 있는 금속회로기판 및 이의 제조방법을 제공하는 데 있다.
상기 목적은, 본 발명에 따라, 알루미늄(Al) 또는 마그네슘(Mg) 또는 티타늄(Ti) 또는 지르코늄(Zr) 또는 아연(Zn) 또는 나이오븀(Nb) 중 어느 하나 이상의 합금으로 마련되는 금속 판재와; 상기 금속 판재의 일면에 안착되어 회로패턴을 형성하는 박막;을 포함하는 금속회로기판에 있어서, 상기 금속 판재의 표면을 플라즈 마 전해 산화법(PEO : Plasma Electronic Oxidation)에 의해 형성되는 산화피막으로 형성시킨 금속회로기판에 의해 달성될 수 있다.
여기서, 상기 산화피막은 1~50(㎛)의 두께로 형성될 수 있다.
또한, 상기 산화피막 상에는 실란(Silane)을 포함하는 코팅제로 코팅되어 열처리되는 전기절연 보호층을 추가적으로 포함할 수 있다.
여기서, 상기 전기절연 보호층은 열처리 후 두께가 1~300(㎛)의 범위로 마련될 수 있다.
또한, 상기 산화피막과 전기절연 보호층은 상기 박막이 안착되는 부분에 선택적으로 형성되어 상기 금속 판재와 박막이 절연 처리될 수 있다.
여기서, 상기 전기절연 보호층은 알루미나 또는 알루미늄 질화물(aluminum nitride; AIN) 또는 글래스 플릿(glass frit) 또는 세라믹 분말 중 어느 하나 이상을 포함할 수 있다.
여기서, 상기 전기절연 보호층의 상부에 실란 또는 에폭시를 포함하는 접착제를 도포하여 상기 박막과 전기절연 보호층이 접합될 수 있다.
한편, 상기 박막은 에칭 또는 도금 또는 화학기상증착(CVD) 또는 물리기상증착(PVD) 또는 스크린 프린팅 또는 패드 전사 중 어느 하나에 의해 상기 금속 판재 상에 접합될 수 있다.
여기서, 상기 박막은 흑연을 포함할 수 있다.
또한, 상기 박막의 상부에는 본 박막의 산화를 방지하기 위한 산화방지층이 형성될 수 있다.
여기서, 상기 산화방지층은 실란(Silane)을 포함할 수 있다.
한편, 상기 목적은 본 발명에 따라, 금속 판재를 제조하는 단계와; 상기 금속 판재 상에 플라즈마 전해 산화법(PEO:Plasma Electronic Oxidation)에 의해 마련되는 산화피막을 형성시키는 단계와; 상기 산화피막이 형성된 금속 판재 상에 박막을 접합시키는 단계;를 포함하는 금속회로기판의 제조방법에 의해서도 달성될 수 있다.
여기서, 상기 산화피막을 형성시키는 단계에서 산화피막은 1~50(㎛)의 두께로 형성될 수 있다.
또한, 상기 산화피막을 형성시키는 단계와 박막을 접합시키는 단계 사이에는 상기 산화피막 상부에 실란(Silane)을 포함하는 코팅제로 코팅되어 열처리되는 전기절연 보호층을 형성시키는 단계를 추가적으로 포함할 수 있다.
여기서, 상기 산화피막과 전기절연 보호층은 상기 박막이 안착되는 부분에 선택적으로 형성되어 상기 금속 판재와 박막이 절연 처리될 수 있다.
또한, 상기 전기절연 보호층을 형성시키는 단계에서 상기 전기절연 보호층은 알루미나 또는 알루미늄 질화물(aluminum nitride; AIN) 또는 글래스 플릿(glass frit) 또는 세라믹 분말 중 어느 하나 이상을 포함할 수 있다.
여기서, 상기 전기절연 보호층을 형성시키는 단계에서 상기 전기절연 보호층은 1~300(㎛)의 두께로 형성될 수 있다.
또한, 상기 전기절연 보호층을 형성시키는 단계 이후에는 상기 전기절연 보호층의 상부에 실란 또는 에폭시를 포함하는 접착제를 도포하는 단계를 수행하여 상기 박막과 전기절연 보호층이 접합될 수 있다.
상기 박막을 접합시키는 단계에서 상기 박막은 도금 또는 화학기상증착(CVD) 또는 물리기상증착(PVD) 또는 스크린 프린팅 또는 패드 전사 중 어느 하나에 의해 상기 금속 판재 상에 접합되는 단계일 수 있다.
한편, 상기 금속회로기판의 제조방법은 상기 박막을 접합시키는 단계 이후에 박막의 상부에 본 박막의 산화를 방지하기 위한 산화방지층을 형성시키는 단계를 추가적으로 포함할 수 있다.
여기서, 상기 산화방지층을 형성시키는 단계에서 상기 산화방지층은 실란(Silane)을 포함할 수 있다.
한편, 상기 전기절연 보호층을 형성시키는 단계와 상기 박막을 접합시키는 단계는 동시에 수행될 수 있다.
또한, 상기 금속 판재는 알루미늄(Al) 또는 마그네슘(Mg) 또는 티타늄(Ti) 또는 지르코늄(Zr) 또는 아연(Zn) 또는 나이오븀(Nb) 중 어느 하나 이상의 합금으로 마련될 수 있다.
본 발명에 의해, 금속 판재 상에 플라즈마 전해 산화법에 의해 형성되는 산화피막을 형성시켜 금속 판재와 산화피막의 접합력이 증대된 금속회로기판을 제조할 수 있다.
또한, 산화피막과 실란을 주성분으로 하는 전기절연 보호층의 계면 간 접합력을 획기적으로 향상시킴으로써, 450℃ 부근의 높은 온도에서도 안정적으로 작동 할 수 있으며, 반복적인 사용에도 금속 판재와 전기절연 보호층의 박리나 탈락이 방지될 수 있다.
또한, 상기 전기절연 보호층의 상부에 회로패턴(도전성 박막)을 형성시키는 데 있어서, 전기절연 보호층에 포함된 실란을 접착제로 이용하여 회로패턴을 동시 접착한 후, 실란계 페이스트를 회로패턴의 상부에 도포함으로써, 금속회로기판의 산화를 방지시킬 수 있다.
이하, 본 발명의 구성을 상세히 설명하기로 한다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어는 사전적인 의미로 한정 해석되어서는 아니되며, 발명자는 자신의 발명을 최선의 방법으로 설명하기 위해 용어의 개념을 적절히 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야 한다.
따라서, 본 명세서에 기재된 실시예 및 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 표현하는 것은 아니므로, 본 출원 시점에 있어 이들을 대체할 수 있는 다양한 균등물과 변형예들이 존재할 수 있음을 이해하여야 한다.
본 발명에 따른 금속회로기판은, 알루미늄(Al) 또는 마그네슘(Mg) 또는 티타늄(Ti) 또는 지르코늄(Zr) 또는 아연(Zn) 또는 나이오븀(Nb) 중 어느 하나 이상의 합금으로 마련되는 금속 판재와; 상기 금속 판재의 일면에 안착되어 회로패턴을 형 성하는 박막;을 포함하는 금속회로기판에 있어서, 상기 금속 판재의 표면을 플라즈마 전해 산화법(PEO : Plasma Electronic Oxidation)에 의해 형성되는 산화피막으로 형성시킨다.
또한, 상기 플라즈마 전해 산화법에 의해 형성된 산화피막 상에 실란계 코팅제를 스핀 코팅(spin coating), 딥 코팅(dip coating), 스프래이 코팅(spray coating), 패드 전사 등의 다양한 방식으로 도포한 후 열처리되는 전기절연 보호층을 형성시킨 후, 회로패턴을 이루는 박막을 접합시켜 마련될 수 있다.
여기서, 상기 실란계 코팅제는 실란을 주 성분으로 하되, 열전도성과 전기전도성을 향상시키기 위하여, 알루미나 분말, 글래스 플릿 등의 세라믹 분말을 포함하는 코팅제로 마련될 수 있다.
상기 플라즈마 전해 산화법은 마이크로 아크 산화기술 또는 플라즈마 해산화 기술 등으로도 불리우는 코팅 및 표면처리 기술로써, 마그네슘(Mg), 알루미늄(Al), 티타늄(Ti) 등의 금속 모재에 산화피막을 형성시키는 방법이다.
여기서, 상기 플라즈마 전해 산화법은 알칼리 전해질 용액 내에 장입한 금속(양극)과 스테인리스 전극(음극) 사이에 수백 볼트의 고전압을 인가하여 금속 모재의 표면에서 플라즈마 반응을 형성시켜 초경질의 산화피막을 형성시킨다.
아울러, 상기 플라즈마 전해 산화법은 기존의 양극 산화, 전기도금 혹은 플라즈마 용사 코팅법 등의 방법으로는 제조할 수 없는 정도의 두께 및 성질을 갖는 산화피막을 형성시킬 수 있으며, 약알칼리 전해질 용액을 이용하므로 환경친화적인 공법이다.
또한, 상기 금속 모재의 표면에 형성되는 산화피막의 성분은 주로 금속 모재의 산화물이 차지하며, 전해질 용액의 성분 및 농도에 따라 상기 산화피막의 성분이 달라질 수 있다.
여기서, 상기 플라즈마 전해 산화법에 의해 금속 판재의 표면에 형성되는 상기 산화피막은 금속 판재인 알루미늄의 산화물인 산화알루미늄 성분을 포함하며, 바람직하게는 1~50(㎛)의 두께로 형성될 수 있다.
여기서, 상기 산화피막이 1㎛ 미만으로 형성되면, 금속 판재의 표면에 산화피막을 안정적으로 형성시키기 어려우며, 상기 산화피막이 50㎛ 를 초과하여 형성되면, 산화피막이 금속 판재의 표면에서 박리될 수 있다.
한편, 본 발명에 따른 금속회로기판은 상기 플라즈마 전해 산화법에 의해 금속 판재의 표면에 형성된 산화피막에 실란을 주성분으로 하는 코팅제로 코팅된 후 열처리되는 전기절연 보호층을 형성시킬 수 있다.
여기서, 상기 코팅제에는 상기 전기절연 보호층의 열전도성과 전기전도성을 향상시키기 위하여 알루미나 또는 글래스 플릿 등의 세라믹 분말이 첨가될 수 있다.
여기서, 상기 산화피막과 전기절연 보호층은 상기 금속 판재 전체 면적에 형성될 수 있으며, 상기 박막이 안착되는 부분, 즉 금속 판재 면적 중 선택적인 면적에 한하여 형성될 수도 있다.
여기서, 상기 선택적인 면적은 박막이 차지하는 면적과 근접된 면적을 뜻한다.
즉, 본 발명에 따른 금속회로기판은, 금속 판재의 전체 또는 선택적인 면적에 형성되는 산화피막과 본 산화피막의 상부에 형성되는 전기절연 보호층과 상기 전기절연 보호층에 접합되는 박막 및 후술할 박막의 상부에 형성되는 산화방지층으로 마련될 수 있다.
한편, 상기 전기절연 보호층은 다공성의 PEO 산화피막의 전기 절연성을 증대시키기 위한 목적으로 상기 산화피막의 상부에 형성되는 구성요소이다.
여기서, 상기 전기절연 보호층은 상기 금속 판재의 표면에 형성된 산화피막 상에 상기 코팅제를 분무 분사 또는 스크린 프린팅 또는 디핑 등의 방법으로 일회 또는 수차례 코팅시켜 형성시킬 수 있다.
또는, 상기 전기절연 보호층은 물 또는 유기용매에 글래스 플릿이나 세라믹 분말을 반죽한 페이스트를 스크린 프린팅 또는 디핑 또는 붓 등을 이용하여 도포한 후, 적절한 온도에서 열처리함으로써 형성시킬 수도 있다.
전술한 과정을 거치면, 상기 금속 판재는 상기 실란계 전기절연 보호층이 PEO에 의하여 형성된 산화피막과 강하게 결합됨으로써, 후술할 박막이 고온으로 가열되거나, 반복적인 on/off에 의한 열충격에도 박리 또는 절연파괴가 발생되지 않는 안정적인 전기 절연을 이룰 수 있게 된다.
바람직하게는, 상기 전기절연 보호층은 1~300(㎛)의 두께로 형성될 수 있으며, 상기 전기절연 보호층의 두께는 상기 PEO 에 의한 산화피막의 두께가 포함되지 않는 두께이다.
여기서, 상기 전기절연 보호층의 두께가 1㎛ 미만으로 형성될 경우, 안정적 인 전기절연 보호층을 형성시키기 어려우며, 상기 전기절연 보호층의 두께가 300㎛ 를 초과하여 형성되면, 상기 금속 판재와 전기절연 보호층의 열팽창계수의 차이에 의하여 산화피막 또는 전기절연 보호층이 박리될 수 있다.
상기 산화피막과 전기절연 보호층의 상부에 회로패턴을 형성하는 박막이 접합될 수 있다.
여기서, 상기 박막은 구리 등의 금속계 박막으로 마련될 수 있으며, 흑연을 포함하는 탄소계 박막으로도 마련될 수 있다.
여기서, 상기 박막의 접합은 상기 전기절연 보호층의 상부에 에폭시 또는 실란 또는 실란을 주성분으로 하는 접착제를 도포한 후, 박막을 안착시키는 방식으로 이루어질 수 있다.
여기서, 상기 박막의 접합이 이루어진 후, 선택적인 에칭을 통하여 회로패턴을 형성시킬 수도 있으며, 또는 미리 설정된 선택적인 회로패턴을 형성시킨 후, 상기 박막을 접합시킬 수도 있다.
또한, 상기 박막은 상기 전기절연 보호층을 형성시킴과 동시에 접합이 수행되어 공정을 단순화시킬 수도 있다.
즉, 상기 전기절연 보호층을 형성하는 실란을 박막의 접합용으로 사용하여 전기절연 보호층의 형성과 박막의 접합이 동시에 수행될 수 있는 것이다.
또는, 상기 박막은 도금 또는 화학기상증착(Chemical Vapor Deposition; CVD) 또는 물리기상증착(Physical Vapor Deposition ;PVD) 또는 스크린 프린팅 또는 패드 전사 중 어느 하나에 의해 상기 금속 판재 상에 접합될 수도 있다.
즉, 상기 절기절연 보호층을 형성시킨 후, 상기 박막을 도금, 화학기상증착, 물리기상증착, 스크린 프린팅, 패드 전사 등의 방식에 의하여 금속 판재상에 접합시킬 수도 있는 것이다.
상기 금속 판재에 회로패턴을 형성하는 박막이 접합된 후, 상기 박막의 상부에는 박막의 산화를 방지하기 위한 산화방지층을 형성시킬 수 있다.
여기서, 상기 산화방지층은 실란을 포함하여 박막 및 전기절연 보호층과의 접합력이 증대되어 금속회로기판의 산화를 효율적으로 방지할 수 있다.
특히, 상기 산화피막의 전기절연 보호층에 사용된 실란을 접착제로 사용하여 구리 등의 금속박막을 동시 접착하거나, 흑연계 전기회로를 코팅하고, 역시 실란계 페이스트를 흑연계 회로 상부에 흑연의 산화방지를 위하여 추가 도포하여 사용할 수도 있다.
즉, 본 발명에 따른 금속회로기판은 금속 판재의 표면에 PEO에 의한 산화피막을 형성시키고, 본 산화피막에 실란계 코팅제 또는 글래스 플릿을 주성분으로 하는 전기절연 보호층을 형성시킨 후, 박막을 접합시키고, 본 박막의 상부에 산화방지층을 형성시킴으로써 제조될 수 있다.
이하, 도 1 을 참조하여 본 발명에 따른 금속회로기판의 제조과정을 상세히 설명한다.
도 1 은 본 발명에 따른 금속회로기판의 제조과정을 나타낸 순서도이다.
도 1 을 참조하면, 본 발명에 따른 금속회로기판의 제조과정은, 금속 판재를 제조하는 단계(S10)와; 상기 금속 판재 상에 플라즈마 전해 산화법(PEO:Plasma Electronic Oxidation)에 의해 마련되는 산화피막을 형성시키는 단계(S20)와; 상기 산화피막이 형성된 금속 판재 상에 박막을 접합시키는 단계(S40);를 포함한다.
또한, 상기 금속 판재 상에 플라즈마 전해 산화법에 의해 마련되는 산화피막을 형성시키는 단계(S20)에서 상기 산화피막은 1~50(㎛)의 두께로 마련될 수 있다.
여기서, 상기 산화피막이 1㎛ 미만으로 형성되면, 금속 판재의 표면에 산화피막을 안정적으로 형성시키기 어려우며, 상기 산화피막이 50㎛ 를 초과하여 형성되면, 산화피막이 금속 판재의 표면에서 박리될 수 있다.
또한, 상기 산화피막을 형성시키는 단계(S20)와 박막을 접합시키는 단계(S40) 사이에는 상기 산화피막 상부에 실란(Silane)을 포함하는 코팅제로 코팅되어 열처리되는 전기절연 보호층을 형성시키는 단계(S30)를 추가적으로 포함할 수 있다.
여기서, 상기 산화피막과 전기절연 보호층은 상기 박막이 안착되는 부분에 선택적으로 형성되어 상기 금속 판재와 박막이 절연 처리될 수 있다.
여기서, 상기 전기절연 보호층은 상기 금속 판재의 표면에 형성된 산화피막 상에 상기 코팅제를 분무 분사 또는 스크린 프린팅 또는 디핑 등의 방법으로 일회 또는 수차례 코팅시킨 후 열처리함으로써 형성시킬 수 있다.
또는, 상기 전기절연 보호층은 물 또는 유기용매에 알루미나 또는 알루미늄 질화물 또는 글래스 플릿 또는 세라믹 분말을 반죽한 페이스트를 스크린 프린팅 또는 디핑 또는 붓 등을 이용하여 도포한 후, 적절한 온도에서 열처리함으로써 형성 시킬 수도 있다.
여기서, 상기 전기절연 보호층이 형성되는 단계(S30)에서 전기절연 보호층은 1~300(㎛)의 두께로 형성될 수 있다.
여기서, 상기 전기절연 보호층의 두께가 1㎛ 미만으로 형성될 경우, 안정적인 전기절연 보호층을 형성시키기 어려우며, 상기 전기절연 보호층의 두께가 300㎛ 를 초과하여 형성되면, 상기 금속 판재와 전기절연 보호층의 열팽창계수의 차이에 의하여 산화피막 또는 전기절연 보호층이 박리될 수 있다.
한편, 상기 산화피막에 전기 절연층을 형성시킨 후에는 상기 금속 판재 상에 박막을 접합시키는 단계(S40)가 수행된다.
여기서, 상기 박막은 구리 등의 금속계 박막으로 마련될 수 있으며, 흑연을 포함하는 탄소계 박막으로도 마련될 수 있다.
여기서, 상기 박막의 접합은 상기 전기절연 보호층의 상부에 에폭시 또는 실란 또는 실란을 주성분으로 하는 접착제를 도포한 후, 박막을 안착시키는 방식으로 이루어질 수 있다.
여기서, 상기 박막의 접합이 이루어진 후, 선택적인 에칭을 통하여 회로패턴을 형성시킬 수도 있으며, 또는 미리 설정된 선택적인 회로패턴을 형성시킨 후, 상기 박막을 접합시킬 수도 있다.
또한, 상기 박막은 상기 전기절연 보호층을 형성시킴과 동시에 접합이 수행되어 공정을 단순화시킬 수도 있다.
즉, 상기 전기절연 보호층을 형성하는 실란을 박막의 접합용으로 사용하여 전기절연 보호층의 형성과 박막의 접합이 동시에 수행될 수 있는 것이다.
또는, 상기 박막은 에칭 또는 도금 또는 화학기상증착(CVD) 또는 물리기상증착(PVD) 또는 스크린 프린팅 또는 패드 전사 중 어느 하나에 의해 상기 금속 판재 상에 접합될 수도 있다.
즉, 상기 절기절연 보호층을 형성시킨 후, 상기 박막을 도금, 화학기상증착, 물리기상증착, 스크린 프린팅, 패드 전사 등의 방식에 의하여 금속 판재상에 접합시킬 수도 있는 것이다.
상기 박막을 접합시키는 단계(S40) 이후에는 박막의 상부에 본 박막의 산화를 방지하기 위한 산화방지층을 형성시키는 단계(S50)가 수행될 수 있다.
여기서, 상기 산화방지층은 실란을 포함하여 구성되므로, 박막 및 전기절연 보호층과의 접합력이 증대되어 금속회로기판의 산화를 효율적으로 방지할 수 있다.
전술한 바와 같이, 본 발명에 따른 면상 발열체 및 이의 제조방법에 의해, 금속 판재 상에 플라즈마 전해 산화법에 의해 형성되는 산화피막을 형성시켜 금속 판재와 산화피막의 접합력이 증대된 금속회로기판을 제조할 수 있다.
또한, 산화피막과 실란을 주성분으로 하는 전기절연 보호층의 계면 간 접합력을 획기적으로 향상시킴으로써, 450℃ 부근의 높은 온도에서도 안정적으로 작동할 수 있으며, 반복적인 사용에도 금속 판재와 전기절연 보호층의 박리나 탈락이 방지될 수 있다.
또한, 상기 전기절연 보호층의 상부에 회로패턴(도전성 박막)을 형성시키는 데 있어서, 전기절연 보호층에 포함된 실란을 접착제로 이용하여 회로패턴을 동시 접착한 후, 실란계 페이스트를 회로패턴의 상부에 도포함으로써, 금속회로기판의 산화를 방지시킬 수 있다.
이상, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명의 기술적 사상은 이러한 것에 한정되지 않으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해, 본 발명의 기술적 사상과 하기 될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형 실시가 가능할 것이다.
첨부의 하기 도면들은, 전술한 발명의 상세한 설명과 함께 본 발명의 기술적 사상을 이해시키기 위한 것이므로, 본 발명은 하기 도면에 도시된 사항에 한정 해석되어서는 아니 된다.
도 1 는 본 발명에 따른 금속회로기판의 제조과정을 나타낸 순서도이다.

Claims (23)

  1. 알루미늄(Al) 또는 마그네슘(Mg) 또는 티타늄(Ti) 또는 지르코늄(Zr) 또는 아연(Zn) 또는 나이오븀(Nb) 중 어느 하나 이상의 합금으로 마련되는 금속 판재와;
    상기 금속 판재의 일면에 안착되어 회로패턴을 형성하는 박막;을 포함하는 금속회로기판에 있어서,
    상기 금속 판재의 표면을 플라즈마 전해 산화법(PEO : Plasma Electronic Oxidation)에 의해 형성되는 산화피막으로 형성시키며,
    상기 산화피막 상에는 실란(Silane)을 포함하는 코팅제로 코팅되어 열처리되는 전기절연 보호층을 추가적으로 포함하고,
    상기 산화피막과 전기절연 보호층은 상기 박막이 안착되는 부분에 선택적으로 형성되어 상기 금속 판재와 박막이 절연 처리되며,
    상기 박막의 상부에는 본 박막의 산화를 방지하기 위한 산화방지층이 형성되고,
    상기 산화방지층은 실란(Silane)을 포함하는 것을 특징으로 하는 금속회로기판.
  2. 제 1 항에 있어서,
    상기 산화피막은 1~50(㎛)의 두께로 형성되는 것을 특징으로 하는 금속회로기판.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 전기절연 보호층은 열처리 후 두께가 1~300(㎛)의 범위로 마련되는 것을 특징으로 하는 금속회로기판.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 전기절연 보호층은 알루미나 또는 알루미늄 질화물(aluminum nitride; AIN) 또는 글래스 플릿(glass frit) 또는 세라믹 분말 중 어느 하나 이상을 포함하는 것을 특징으로 하는 금속회로기판.
  7. 제 1 항에 있어서,
    상기 전기절연 보호층의 상부에 실란 또는 에폭시를 포함하는 접착제를 도포하여 상기 박막과 전기절연 보호층이 접합되는 것을 특징으로 하는 금속회로기판.
  8. 제 1 항에 있어서,
    상기 박막은 에칭 또는 도금 또는 화학기상증착(CVD) 또는 물리기상증착(PVD) 또는 스크린 프린팅 또는 패드 전사 중 어느 하나에 의해 상기 금속 판재 상에 접합되는 것을 특징으로 하는 금속회로기판.
  9. 제 8 항에 있어서,
    상기 박막은 흑연을 포함하는 것을 특징으로 하는 금속회로기판.
  10. 삭제
  11. 삭제
  12. 금속 판재를 제조하는 단계와;
    상기 금속 판재 상에 플라즈마 전해 산화법(PEO:Plasma Electronic Oxidation)에 의해 마련되는 산화피막을 형성시키는 단계와;
    상기 산화피막이 형성된 금속 판재 상에 박막을 접합시키는 단계;를 포함하며,
    상기 산화피막을 형성시키는 단계와 박막을 접합시키는 단계 사이에는 상기 산화피막 상부에 실란(Silane)을 포함하는 코팅제로 코팅되어 열처리되는 전기절연 보호층을 형성시키는 단계를 추가적으로 포함하며,
    상기 전기절연 보호층을 형성시키는 단계에서, 상기 산화피막과 전기절연 보호층은 상기 박막이 안착되는 부분에 선택적으로 형성되어 상기 금속 판재와 박막이 절연 처리되며,
    상기 박막을 접합시키는 단계 이후에 박막의 상부에 본 박막의 산화를 방지하기 위한 산화방지층을 형성시키는 단계를 추가적으로 포함하고,
    상기 산화방지층을 형성시키는 단계에서 상기 산화방지층은 실란(Silane)을 포함하는 것을 특징으로 하는 금속회로기판의 제조방법.
  13. 제 12 항에 있어서,
    상기 산화피막을 형성시키는 단계에서 산화피막은 1~50(㎛)의 두께로 형성되 는 것을 특징으로 하는 금속회로기판의 제조방법.
  14. 삭제
  15. 삭제
  16. 제 12 항에 있어서,
    상기 전기절연 보호층을 형성시키는 단계에서 상기 전기절연 보호층은 알루미나 또는 알루미늄 질화물(aluminum nitride; AIN) 또는 글래스 플릿(glass frit) 또는 세라믹 분말 중 어느 하나 이상을 포함하는 것을 특징으로 하는 금속회로기판의 제조방법.
  17. 제 16 항에 있어서,
    상기 전기절연 보호층을 형성시키는 단계에서 상기 전기절연 보호층은 1~300(㎛)의 두께로 형성되는 것을 특징으로 하는 금속회로기판의 제조방법.
  18. 제 17 항에 있어서,
    상기 전기절연 보호층을 형성시키는 단계 이후에는 상기 전기절연 보호층의 상부에 실란 또는 에폭시를 포함하는 접착제를 도포하는 단계를 수행하여 상기 박막과 전기절연 보호층이 접합되는 것을 특징으로 하는 금속회로기판의 제조방법.
  19. 제 12 항에 있어서,
    상기 박막을 접합시키는 단계에서 상기 박막은 도금 또는 화학기상증착(CVD) 또는 물리기상증착(PVD) 또는 스크린 프린팅 또는 패드 전사 중 어느 하나에 의해 상기 금속 판재 상에 접합되는 단계인 것을 특징으로 하는 금속회로기판의 제조방법.
  20. 삭제
  21. 삭제
  22. 제 12 항에 있어서,
    상기 전기절연 보호층을 형성시키는 단계와 상기 박막을 접합시키는 단계는 동시에 수행되는 것을 특징으로 하는 금속회로기판의 제조방법.
  23. 제 12 항에 있어서,
    상기 금속 판재는 알루미늄(Al) 또는 마그네슘(Mg) 또는 티타늄(Ti) 또는 지르코늄(Zr) 또는 아연(Zn) 또는 나이오븀(Nb) 중 어느 하나 이상의 합금으로 마련되는 것을 특징으로 하는 금속회로기판의 제조방법.
KR1020090122896A 2009-12-11 2009-12-11 금속회로기판 및 이의 제조방법 KR101117160B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090122896A KR101117160B1 (ko) 2009-12-11 2009-12-11 금속회로기판 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090122896A KR101117160B1 (ko) 2009-12-11 2009-12-11 금속회로기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20110066299A KR20110066299A (ko) 2011-06-17
KR101117160B1 true KR101117160B1 (ko) 2012-03-09

Family

ID=44399156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090122896A KR101117160B1 (ko) 2009-12-11 2009-12-11 금속회로기판 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101117160B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216521A (ja) 1999-01-22 2000-08-04 Hitachi Ltd 配線基板の製造方法及びそれを用いた配線基板
KR100917841B1 (ko) 2008-07-25 2009-09-18 코아셈(주) 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈및 전자부품 모듈용 금속 기판 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216521A (ja) 1999-01-22 2000-08-04 Hitachi Ltd 配線基板の製造方法及びそれを用いた配線基板
KR100917841B1 (ko) 2008-07-25 2009-09-18 코아셈(주) 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈및 전자부품 모듈용 금속 기판 제조방법

Also Published As

Publication number Publication date
KR20110066299A (ko) 2011-06-17

Similar Documents

Publication Publication Date Title
JP2014129601A (ja) ステンレス鋼の表面処理方法及びその方法によって製造されたハウジング
US10299374B2 (en) Flexible electronic substrate
US20130319734A1 (en) Package substrate and method of manufacturing the same
WO2015061649A1 (en) Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
CN103952742A (zh) 具有绝缘层的铜导线及其制备方法
KR101064698B1 (ko) 면상 발열체 및 이의 제조방법
JP6159563B2 (ja) 少なくとも１つのパワー半導体コンポーネント用の基板を製造するための方法
CN104362099A (zh) 高热导覆铜陶瓷基板的制备方法
KR100643320B1 (ko) 메탈코어 인쇄회로기판 및 그 제조방법
KR101419276B1 (ko) 플라즈마 전해 산화에 의한 코팅 형성 방법
TWI577257B (zh) 於基材絕緣表面形成導電線路的方法
US20120067623A1 (en) Heat-radiating substrate and method for manufacturing the same
CN105900181B (zh) 用于使大电流汇流条绝缘的系统
KR101117160B1 (ko) 금속회로기판 및 이의 제조방법
CN102740591A (zh) 超高导热双面铝基线路板及其制备方法
CN1233873C (zh) 一种具有优良抗热冲击性能的绝缘金属基板的制备方法
KR101075147B1 (ko) 금속 인쇄회로기판의 원판 및 그 제조방법
CN101298675B (zh) 绝缘导热金属基材的制造方法
KR20110015098A (ko) 메탈코어 인쇄회로기판의 제조방법
KR101173210B1 (ko) 급속 알루미늄 애노다이징 방법 및 이를 이용한 메탈 피씨비 제조 방법
CN102740593A (zh) 一种led散热用线路板及其制造方法
KR101037168B1 (ko) 절연 및 방열성능이 향상된 방열피씨비 및 이의 제조방법
CN111962074A (zh) 金属加热体的制造方法
KR101075938B1 (ko) 메탈코어 인쇄회로기판의 제조방법
CN101777621A (zh) 一种用于大功率led封装的高导热基板及制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161115

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181206

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200118

Year of fee payment: 9