JP2002223071A - ビルドアップコア基板、ビルドアップ配線基板、及びその製造方法 - Google Patents
ビルドアップコア基板、ビルドアップ配線基板、及びその製造方法Info
- Publication number
- JP2002223071A JP2002223071A JP2001019920A JP2001019920A JP2002223071A JP 2002223071 A JP2002223071 A JP 2002223071A JP 2001019920 A JP2001019920 A JP 2001019920A JP 2001019920 A JP2001019920 A JP 2001019920A JP 2002223071 A JP2002223071 A JP 2002223071A
- Authority
- JP
- Japan
- Prior art keywords
- build
- layer
- copper foil
- core substrate
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 形状寸法のバラツキが極めて少ない熱・電気
伝導性ポストを封入した基板の提供。 【解決手段】 下記の工程を主要工程とするビルドアッ
プコア基板の製造方法。 1.バリヤ層(Ni,Ti,Sn等)の一方の主面にポ
スト形成層(Cu、Cu系合金、Fe−Ni系合金)を
他方の主面にキャリヤ層を接合。 2.エッチングによりバリヤ層に達するまで除去、熱・
電気伝導性ポストが複数個林立し、その周囲を空洞部を
介して同材質の孔明き板部が配置されるパターンエッチ
ング品を作り、プリプレグを積層し、加熱加圧して積層
品を作る。 3.該積層品から前記キャリヤ層を除去。 4.前記バリヤ層を除去、プリプレグを積層、加熱加圧
してビルドアップコア基板を製造。ここで、極薄銅箔層
は好ましくは、キャリヤ銅箔層と剥離層を具備した複合
銅箔や転写法による銅箔を用いると生産性が良い。
伝導性ポストを封入した基板の提供。 【解決手段】 下記の工程を主要工程とするビルドアッ
プコア基板の製造方法。 1.バリヤ層(Ni,Ti,Sn等)の一方の主面にポ
スト形成層(Cu、Cu系合金、Fe−Ni系合金)を
他方の主面にキャリヤ層を接合。 2.エッチングによりバリヤ層に達するまで除去、熱・
電気伝導性ポストが複数個林立し、その周囲を空洞部を
介して同材質の孔明き板部が配置されるパターンエッチ
ング品を作り、プリプレグを積層し、加熱加圧して積層
品を作る。 3.該積層品から前記キャリヤ層を除去。 4.前記バリヤ層を除去、プリプレグを積層、加熱加圧
してビルドアップコア基板を製造。ここで、極薄銅箔層
は好ましくは、キャリヤ銅箔層と剥離層を具備した複合
銅箔や転写法による銅箔を用いると生産性が良い。
Description
【0001】
【発明の属する技術分野】本発明は、特に狭ピッチの半
導体パッケージを可能とする形状寸法の偏差が極めて少
ないものであり、且つ放熱性に優れ信頼性を向上したビ
ルドアップコア基板、及びビルドアップ層を付加したり
配線パターンを設けて、表面に半導体チップなどが実装
されて信号伝送が行われるビルドアップ配線基板及びそ
の製造方法に関する。
導体パッケージを可能とする形状寸法の偏差が極めて少
ないものであり、且つ放熱性に優れ信頼性を向上したビ
ルドアップコア基板、及びビルドアップ層を付加したり
配線パターンを設けて、表面に半導体チップなどが実装
されて信号伝送が行われるビルドアップ配線基板及びそ
の製造方法に関する。
【0002】
【従来の技術】半導体パッケージには多くの機能を兼備
することが要求されてきた。先ず小型で高密度(ファイ
ンピッチ)配線できること、それに伴う単位面積、単位
体積当たりの発熱量の増大による良好な放熱性である。
更に半導体チップが処理する信号の高速化にも対応でき
なくてはならない。また、電子パッケージに対するコス
トダウン要求は、年々過酷なものになっているから、製
造コストの低減も重要である。
することが要求されてきた。先ず小型で高密度(ファイ
ンピッチ)配線できること、それに伴う単位面積、単位
体積当たりの発熱量の増大による良好な放熱性である。
更に半導体チップが処理する信号の高速化にも対応でき
なくてはならない。また、電子パッケージに対するコス
トダウン要求は、年々過酷なものになっているから、製
造コストの低減も重要である。
【0003】半導体パッケージの高密度化は、配線パタ
ーンの幅、または二つの配線パターン間距離を指標とす
るCD(Critical Dimension)で評価され、年々小さ
くする努力がなされてきた。配線パターンの幅、または
二つの配線パターン間距離は、単に小型化だけでなく伝
送線路が長くなることによる伝送信号の遅延など、デバ
イス性能に与える影響は大きい。
ーンの幅、または二つの配線パターン間距離を指標とす
るCD(Critical Dimension)で評価され、年々小さ
くする努力がなされてきた。配線パターンの幅、または
二つの配線パターン間距離は、単に小型化だけでなく伝
送線路が長くなることによる伝送信号の遅延など、デバ
イス性能に与える影響は大きい。
【0004】半導体パッケージの配線パターン形成法に
は、セミアディティブ法、フルアディティブ法、サブト
ラクティブ法など多くの製法がある。セミアディティブ
法は、(基板のレーザ孔明け)→(樹脂の粗化処理)→
(ジンケート処理、即ちZnメッキ)→(レジストのコ
ート形成)→(レジストのエッチングによる選択除去)
→(電気銅メッキ)→配線パターンの完成という工程を
経る。ジンケート膜は、最後に除去することが、短絡防
止の為に必要である。フルアディティブ法は、(基板の
レーザ孔明け)→(粗化処理)→(レジスト形成)→
(レジストのエッチングによる選択除去)→(無電解銅
メッキ)→配線パターンの完成という工程を経る。サブ
トラクティブ法は、(レーザ孔明け)→(粗化処理)→
(銅メッキ)→(エッチング)→配線パターンの完成と
いう工程を経る。以上の様に、従来の製造方法は、多く
の複雑な工程を必要としてきた。従来の製法を、もう少
し詳しく述べる。
は、セミアディティブ法、フルアディティブ法、サブト
ラクティブ法など多くの製法がある。セミアディティブ
法は、(基板のレーザ孔明け)→(樹脂の粗化処理)→
(ジンケート処理、即ちZnメッキ)→(レジストのコ
ート形成)→(レジストのエッチングによる選択除去)
→(電気銅メッキ)→配線パターンの完成という工程を
経る。ジンケート膜は、最後に除去することが、短絡防
止の為に必要である。フルアディティブ法は、(基板の
レーザ孔明け)→(粗化処理)→(レジスト形成)→
(レジストのエッチングによる選択除去)→(無電解銅
メッキ)→配線パターンの完成という工程を経る。サブ
トラクティブ法は、(レーザ孔明け)→(粗化処理)→
(銅メッキ)→(エッチング)→配線パターンの完成と
いう工程を経る。以上の様に、従来の製造方法は、多く
の複雑な工程を必要としてきた。従来の製法を、もう少
し詳しく述べる。
【0005】銅張り基板の所要位置にスルーホールを穴
明けしたのち、無電解めっき処理及び銅めっき処理を施
して全面に銅めっき層を形成する。その後、全面にフォ
トレジスト膜を電着により形成したのち、フォトレジス
ト膜上にインクマスクをスクリーン印刷により形成す
る。その後、露光処理を行って、インクマスクを介して
露出するフォトレジスト膜を硬化させたのち、現像処理
してフォトレジスト膜中、光が照射されなかった部分を
溶解除去して、配線パターンに準じたレジストパターン
を形成する。その後、露出する銅めっき層及びその下層
の銅箔をエッチング除去したのち、レジストパターンを
剥離して、銅めっき層及び銅箔による所望の配線パター
ンを形成する。半導体パッケージは、高密度実装の為に
三次元実装、多層基板化しており、各層間の電気的接続
はスルーホールでなされている。
明けしたのち、無電解めっき処理及び銅めっき処理を施
して全面に銅めっき層を形成する。その後、全面にフォ
トレジスト膜を電着により形成したのち、フォトレジス
ト膜上にインクマスクをスクリーン印刷により形成す
る。その後、露光処理を行って、インクマスクを介して
露出するフォトレジスト膜を硬化させたのち、現像処理
してフォトレジスト膜中、光が照射されなかった部分を
溶解除去して、配線パターンに準じたレジストパターン
を形成する。その後、露出する銅めっき層及びその下層
の銅箔をエッチング除去したのち、レジストパターンを
剥離して、銅めっき層及び銅箔による所望の配線パター
ンを形成する。半導体パッケージは、高密度実装の為に
三次元実装、多層基板化しており、各層間の電気的接続
はスルーホールでなされている。
【0006】半導体素子は、また熱に弱い。そこで、半
導体素子の発する熱を効果的に放熱処理することができ
るとともに、構造を簡素にして安価なコストで製造する
ことができる半導体素子用基板の開発が活発に行われて
きた。従来、0.3mm程度のドリルで、複数のスルー
ホールをピッチ1.27mm程度で穴明け後、Cu等で
スルーホールメッキを施して基板の縦方向の導通を取っ
ていた。
導体素子の発する熱を効果的に放熱処理することができ
るとともに、構造を簡素にして安価なコストで製造する
ことができる半導体素子用基板の開発が活発に行われて
きた。従来、0.3mm程度のドリルで、複数のスルー
ホールをピッチ1.27mm程度で穴明け後、Cu等で
スルーホールメッキを施して基板の縦方向の導通を取っ
ていた。
【0007】例えば特開平10−313071号公報に
は、基板の他方の主面上に放熱パターンを形成し、この
放熱パターン上に、配線基板に搭載される際の接合面と
なる放熱板を接合し、さらに基板の厚さ方向に貫通する
ように放熱用スルーホールを穿設して放熱用スルーホー
ル内に金属材料を充填し、ベアチップの発する熱を金属
材料が充填された放熱用スルーホール及び放熱パターン
を介して放熱板に伝導するようにしたものが開示され
る。また、特開平9−199632号公報には、フレキ
シブル基板において、放熱性に優れ、穴明け加工を容易
に行うことができ、かつ、高密度配線が可能な、電子部
品搭載用基板を開示する。
は、基板の他方の主面上に放熱パターンを形成し、この
放熱パターン上に、配線基板に搭載される際の接合面と
なる放熱板を接合し、さらに基板の厚さ方向に貫通する
ように放熱用スルーホールを穿設して放熱用スルーホー
ル内に金属材料を充填し、ベアチップの発する熱を金属
材料が充填された放熱用スルーホール及び放熱パターン
を介して放熱板に伝導するようにしたものが開示され
る。また、特開平9−199632号公報には、フレキ
シブル基板において、放熱性に優れ、穴明け加工を容易
に行うことができ、かつ、高密度配線が可能な、電子部
品搭載用基板を開示する。
【0008】特開平9−199632号公報によると、
「電気絶縁性のフレキシブルフィルム及び該フレキシブ
ルフィルムの厚み方向に2層以上設けた導体回路よりな
る多層基板と、すべてのフレキシブルフィルムを貫通す
る貫通穴と、該貫通穴を覆うよう多層基板の上面側に設
けた放熱金属板と、上記貫通穴と放熱金属板とにより形
成される、電子部品を搭載するための搭載用凹部と、多
層基板に設けられ導体回路に導通するスルーホールとを
有する。フレキシブルフィルムの厚みは、30〜200
μmであることが好ましい。」 特開平9−199632号公報の実施例によると、製造
方法は次のとおりである。ガラス繊維入りエポキシ系材
料からなるフレキシブルフィルムを準備する。フレキシ
ブルフィルムは、厚み0.05mm、幅2.5〜15c
mの可撓性を有する帯状のフィルムである。このフレキ
シブルフィルムは、予めロール状に巻回しておき、複数
のロール体を形成しておく。次いで、上記ロール体から
フレキシブルフィルムを引き出しながら、該フレキシブ
ルフィルムの下面側に、熱可塑性のガラス繊維入りエポ
キシ系材料からなる絶縁性接着剤を接着する。次いで、
パンチング加工により、フレキシブルフィルムの略中央
部分に貫通穴を穿設する。次いで、フレキシブルフィル
ムの下面側に、前記絶縁性接着剤を介して、厚み35m
mの銅箔を接着する。そして、スルーホールの内部に、
半田を充填する。
「電気絶縁性のフレキシブルフィルム及び該フレキシブ
ルフィルムの厚み方向に2層以上設けた導体回路よりな
る多層基板と、すべてのフレキシブルフィルムを貫通す
る貫通穴と、該貫通穴を覆うよう多層基板の上面側に設
けた放熱金属板と、上記貫通穴と放熱金属板とにより形
成される、電子部品を搭載するための搭載用凹部と、多
層基板に設けられ導体回路に導通するスルーホールとを
有する。フレキシブルフィルムの厚みは、30〜200
μmであることが好ましい。」 特開平9−199632号公報の実施例によると、製造
方法は次のとおりである。ガラス繊維入りエポキシ系材
料からなるフレキシブルフィルムを準備する。フレキシ
ブルフィルムは、厚み0.05mm、幅2.5〜15c
mの可撓性を有する帯状のフィルムである。このフレキ
シブルフィルムは、予めロール状に巻回しておき、複数
のロール体を形成しておく。次いで、上記ロール体から
フレキシブルフィルムを引き出しながら、該フレキシブ
ルフィルムの下面側に、熱可塑性のガラス繊維入りエポ
キシ系材料からなる絶縁性接着剤を接着する。次いで、
パンチング加工により、フレキシブルフィルムの略中央
部分に貫通穴を穿設する。次いで、フレキシブルフィル
ムの下面側に、前記絶縁性接着剤を介して、厚み35m
mの銅箔を接着する。そして、スルーホールの内部に、
半田を充填する。
【0009】また、近年半導体パッケージ基板は、機器
の小型化にともない、パターンはファイン化の一途をた
どり、いわゆるビルドアップ配線基板と称し、コア基板
の両面に絶縁層を塗布しビルドアップ層を付加してメッ
キ法によってパターンを形成していく方法が行われてい
る。図11に従来のビルドアップ配線基板の一例を図示
する。ビルドアップ配線基板3は、ビルドアップコア基
板1と上下のビルドアップ層2a,2bでなる。ビルド
アップコア基板1は、ガラス繊維強化のエポキシ・リジ
ッド材料を用いることが多い。上側ビルドアップ層2a
は、配線パターン7、半田ボール5aを経て半導体(S
i)チップ4にC4接続される。C4接続とは、contro
lled collapsible chipconnectorの略語で、LSIチ
ップの電気信号と発生する熱を、パッドを経て基板へと
流れる電気的にも熱的にも有効な伝導路を形成する接続
手法である。記号4はLSI、CSPなどの半導体素子
である場合もある。アンダーフィル6は、樹脂などで耐
湿性および耐衝撃性向上の為に封止する機能がある。下
側ビルドアップ層2bは、半田ボール5bを経て、外部
回路に接続される。ビルドアップコア基板1は、スルー
ホール8の内壁にCuメッキして穴埋めし、樹脂を充填
して平坦化する。上下のビルドアップ層2a,2bは電
気的、熱的に接続されている。下側ビルドアップ層2b
は、通常、ビルドアップコア基板1を取り囲んで上下対
称にバランスをとって、ビルドアップ配線基板3全体と
して、反り無く平坦度を出す為に設けることが多い。ビ
ルドアップ層2a、2bは、1〜3層が一般的であり、
この層のCuはメッキで形成することが多い。回路パタ
ーンはメッキCuをエッチングまたはアディティブ法の
メッキで形成される。
の小型化にともない、パターンはファイン化の一途をた
どり、いわゆるビルドアップ配線基板と称し、コア基板
の両面に絶縁層を塗布しビルドアップ層を付加してメッ
キ法によってパターンを形成していく方法が行われてい
る。図11に従来のビルドアップ配線基板の一例を図示
する。ビルドアップ配線基板3は、ビルドアップコア基
板1と上下のビルドアップ層2a,2bでなる。ビルド
アップコア基板1は、ガラス繊維強化のエポキシ・リジ
ッド材料を用いることが多い。上側ビルドアップ層2a
は、配線パターン7、半田ボール5aを経て半導体(S
i)チップ4にC4接続される。C4接続とは、contro
lled collapsible chipconnectorの略語で、LSIチ
ップの電気信号と発生する熱を、パッドを経て基板へと
流れる電気的にも熱的にも有効な伝導路を形成する接続
手法である。記号4はLSI、CSPなどの半導体素子
である場合もある。アンダーフィル6は、樹脂などで耐
湿性および耐衝撃性向上の為に封止する機能がある。下
側ビルドアップ層2bは、半田ボール5bを経て、外部
回路に接続される。ビルドアップコア基板1は、スルー
ホール8の内壁にCuメッキして穴埋めし、樹脂を充填
して平坦化する。上下のビルドアップ層2a,2bは電
気的、熱的に接続されている。下側ビルドアップ層2b
は、通常、ビルドアップコア基板1を取り囲んで上下対
称にバランスをとって、ビルドアップ配線基板3全体と
して、反り無く平坦度を出す為に設けることが多い。ビ
ルドアップ層2a、2bは、1〜3層が一般的であり、
この層のCuはメッキで形成することが多い。回路パタ
ーンはメッキCuをエッチングまたはアディティブ法の
メッキで形成される。
【0010】
【発明が解決しようとする課題】従来のビルドアップコ
ア基板、ビルドアップ配線基板においては種々の課題が
ある。第1は、半導体チップとの熱膨張係数の大きな差
異による信頼性の低下、第2は狭ピッチへの対応困難、
第3はビルドアップ層の活用度の低下、第4は熱放散性
の低下、第5は加工工数と不均一、第6は浮遊容量の発
生、第7はスルーホール孔明け工程での問題である。以
下、問題点毎に説明する。
ア基板、ビルドアップ配線基板においては種々の課題が
ある。第1は、半導体チップとの熱膨張係数の大きな差
異による信頼性の低下、第2は狭ピッチへの対応困難、
第3はビルドアップ層の活用度の低下、第4は熱放散性
の低下、第5は加工工数と不均一、第6は浮遊容量の発
生、第7はスルーホール孔明け工程での問題である。以
下、問題点毎に説明する。
【0011】(1)半導体チップとの熱膨張係数の大き
な差異による信頼性の低下 FC−BGA(Flip Chip-Ball Grid Array)を構成
する半導体チップのSiは熱膨張係数が3.2(ppm
/℃)程度であるのに対して、PWB(Printed Wire
Board)は、材質にもよるが17(ppm/℃)程度
と両者の差は大きい。熱膨張差の影響によりチップとイ
ンターポーザの半田ボール接続が、温度サイクル(−5
5℃〜+125℃)試験により半田ボールの疲労断線が
発生する問題があった。
な差異による信頼性の低下 FC−BGA(Flip Chip-Ball Grid Array)を構成
する半導体チップのSiは熱膨張係数が3.2(ppm
/℃)程度であるのに対して、PWB(Printed Wire
Board)は、材質にもよるが17(ppm/℃)程度
と両者の差は大きい。熱膨張差の影響によりチップとイ
ンターポーザの半田ボール接続が、温度サイクル(−5
5℃〜+125℃)試験により半田ボールの疲労断線が
発生する問題があった。
【0012】(2)狭ピッチへの対応困難 従来のビルドアップコア基板1のスルーホール8は、通
常0.3mmのドリルで穴あけするし補強材として入れ
たガラス繊維が邪魔となって、ピッチを狭くすることは
困難で、せいぜい1.27mm程度と粗いものしかでき
ない。従って、年々ピッチの狭くなる半導体チップ4の
バンプ、半田ボール5aのピッチとは不整合が大きく、
ビルドアップ層2aの配線で大きく引き回して、層間結
合を所謂スタッガ方式としなければならず、配線長を増
大する。このことは、信号の伝送速度を遅らせ、動作周
波数が1GHzにも達する現状において、高速化のニー
ズに反して問題である。ビルドアップコア基板での再配
線長が長くなり、上側ビルドアップ層2aの信号結線を
制限する問題もある。また、狭ピッチを阻害する要因と
してランドの存在がある。従来のビルドアップコア基板
においては、図11に例示するように、直径0.4〜
1.25mm程度のランド71が必須であった。従っ
て、ランド間に配線パターンを設けたい場合、ランドと
の短絡防止の為に設けられる配線パターンの数に制約が
あるという問題もあった。
常0.3mmのドリルで穴あけするし補強材として入れ
たガラス繊維が邪魔となって、ピッチを狭くすることは
困難で、せいぜい1.27mm程度と粗いものしかでき
ない。従って、年々ピッチの狭くなる半導体チップ4の
バンプ、半田ボール5aのピッチとは不整合が大きく、
ビルドアップ層2aの配線で大きく引き回して、層間結
合を所謂スタッガ方式としなければならず、配線長を増
大する。このことは、信号の伝送速度を遅らせ、動作周
波数が1GHzにも達する現状において、高速化のニー
ズに反して問題である。ビルドアップコア基板での再配
線長が長くなり、上側ビルドアップ層2aの信号結線を
制限する問題もある。また、狭ピッチを阻害する要因と
してランドの存在がある。従来のビルドアップコア基板
においては、図11に例示するように、直径0.4〜
1.25mm程度のランド71が必須であった。従っ
て、ランド間に配線パターンを設けたい場合、ランドと
の短絡防止の為に設けられる配線パターンの数に制約が
あるという問題もあった。
【0013】(3)ビルドアップ層の活用度の低下 また、下側ビルドアップ層2bは、スルーホールの数が
少ないために有効利用できないという問題がある。BG
A用の半田ボール5bとの接続くらいにしか使えないか
らである。従来のようにドリルで穿孔する製造方法で
は、スルーホールの径が大きく、ピッチも大きく、配線
の展開がビルドアップ配線基板3の上面に偏りがちであ
る。ビルドアップコア基板のスルーホールが半導体チッ
プ4のバンプ密度より遥かに低いので、下側ビルドアッ
プ層2bのチャンネルを使いこなせないという問題があ
る。
少ないために有効利用できないという問題がある。BG
A用の半田ボール5bとの接続くらいにしか使えないか
らである。従来のようにドリルで穿孔する製造方法で
は、スルーホールの径が大きく、ピッチも大きく、配線
の展開がビルドアップ配線基板3の上面に偏りがちであ
る。ビルドアップコア基板のスルーホールが半導体チッ
プ4のバンプ密度より遥かに低いので、下側ビルドアッ
プ層2bのチャンネルを使いこなせないという問題があ
る。
【0014】(4)熱放散性の低下 また、図11に示す従来のビルドアップコア基板1では
放熱に関与できるのはスルーホール8の内壁のメッキ層
くらいであり熱放散性に劣るという問題があった。
放熱に関与できるのはスルーホール8の内壁のメッキ層
くらいであり熱放散性に劣るという問題があった。
【0015】(5)加工工数と不均一 更に、ビルドアップコア基板のCu板をハーフエッチン
グし、樹脂埋込み後、平面研磨手段によって複数の熱・
電気伝導性ポストの端部が露出するまで研磨する方法が
ある。この場合、露出する熱・電気伝導性ポストと、未
露出の熱・電気伝導性ポストとが混在して、バラツキが
大きいだけでなく、熱放散性が悪く信頼性と加工性に劣
るという問題があった。従来のCu板のエッチングで
は、エッチングで形成される孔の形状、深さがばらつく
のが通常である。場所によって被エッチング性にバラツ
キがあるためである。次に、プリプレグをラミネートし
てエッチングされた孔をすべて埋め、反転してCu層側
を裏面研磨して樹脂にCuの熱・電気伝導性ポストが所
定のピッチで複数個、埋め込まれたものを製造する場合
には、研磨面をどこで止めるかによって、Cu層の厚
さ、絶縁層の厚さが、その都度ばらついてしまうという
問題があった。図11を用いて、この問題点を詳細に説
明する。図11(a)は、従来のCu板のエッチング後
の断面形状を示す。エッチング深さのバラツキがあり、
理想的な台形からずれた形状である。これに図11
(b)に示すように樹脂を充填して、図11(b)のC
u板側からエッチングすると、図11(c)に示すよう
にエッチング残り、樹脂出っ張り、ショート(電気的短
絡)が発生する。この為、更に裏面の機械的な研磨が必
要となり、余計な工数がかかる上に均一性が悪いという
問題があった。これは信号の伝送速度を遅らせる問題と
なっていた。
グし、樹脂埋込み後、平面研磨手段によって複数の熱・
電気伝導性ポストの端部が露出するまで研磨する方法が
ある。この場合、露出する熱・電気伝導性ポストと、未
露出の熱・電気伝導性ポストとが混在して、バラツキが
大きいだけでなく、熱放散性が悪く信頼性と加工性に劣
るという問題があった。従来のCu板のエッチングで
は、エッチングで形成される孔の形状、深さがばらつく
のが通常である。場所によって被エッチング性にバラツ
キがあるためである。次に、プリプレグをラミネートし
てエッチングされた孔をすべて埋め、反転してCu層側
を裏面研磨して樹脂にCuの熱・電気伝導性ポストが所
定のピッチで複数個、埋め込まれたものを製造する場合
には、研磨面をどこで止めるかによって、Cu層の厚
さ、絶縁層の厚さが、その都度ばらついてしまうという
問題があった。図11を用いて、この問題点を詳細に説
明する。図11(a)は、従来のCu板のエッチング後
の断面形状を示す。エッチング深さのバラツキがあり、
理想的な台形からずれた形状である。これに図11
(b)に示すように樹脂を充填して、図11(b)のC
u板側からエッチングすると、図11(c)に示すよう
にエッチング残り、樹脂出っ張り、ショート(電気的短
絡)が発生する。この為、更に裏面の機械的な研磨が必
要となり、余計な工数がかかる上に均一性が悪いという
問題があった。これは信号の伝送速度を遅らせる問題と
なっていた。
【0016】(6)浮遊容量の発生 また、半導体素子4の受けパッドは信頼性確保の為、大
きくする必要があり、その為に上側ビルドアップ層2a
と下側ビルドアップ層2bのチャンネル静電容量のバラ
ンスが悪くなり、邪魔な浮遊容量を形成する問題もあっ
た。
きくする必要があり、その為に上側ビルドアップ層2a
と下側ビルドアップ層2bのチャンネル静電容量のバラ
ンスが悪くなり、邪魔な浮遊容量を形成する問題もあっ
た。
【0017】(7)スルーホール孔明け工程での問題 また、ガラス繊維強化エポキシ樹脂基板を用いる場合、
スルーホールのドリルによる穴あけはガラス繊維により
微細な穴あけが阻害されるのみならず、繊維の破断を来
たし、信頼性の低下、後のメッキ工程でのメッキ液の染
込みなど、種々の問題もある。また、熱膨張係数を調節
するために樹脂にフィラーを添加することが多くなって
いるが、微小ビア(スルーホール)加工の場合には、こ
のフィラーの粒径自体が妨げになるという問題もある。
そこで、本発明は、機械的研磨を用いずに熱・電気伝導
性ポストと絶縁層の厚みを均一に制御できる新規な製造
方法を提供し、その結果、半導体チップとの熱膨張係数
の差異を低減して信頼性を向上したビルドアップ配線基
板を提供することを目的とする。
スルーホールのドリルによる穴あけはガラス繊維により
微細な穴あけが阻害されるのみならず、繊維の破断を来
たし、信頼性の低下、後のメッキ工程でのメッキ液の染
込みなど、種々の問題もある。また、熱膨張係数を調節
するために樹脂にフィラーを添加することが多くなって
いるが、微小ビア(スルーホール)加工の場合には、こ
のフィラーの粒径自体が妨げになるという問題もある。
そこで、本発明は、機械的研磨を用いずに熱・電気伝導
性ポストと絶縁層の厚みを均一に制御できる新規な製造
方法を提供し、その結果、半導体チップとの熱膨張係数
の差異を低減して信頼性を向上したビルドアップ配線基
板を提供することを目的とする。
【0018】
【課題を解決するための手段】本発明は、前記問題点を
解決するため、下記の構成を趣旨とする。なお、括
弧()内に、図面で使用した記号を理解の容易の為に示
す。本発明の技術的思想が図示の実施例に限定されるも
のではない。 〔1〕板厚方向に複数の貫通孔を有する孔明き板部15
と、前記貫通孔内に設けられた島状に孤立した複数の熱
・電気伝導性ポスト16であって、前記孔明き板部と同
材質の熱・電気伝導性ポスト16と、該熱・電気伝導性
ポスト16の外周に設けられ、前記孔明き板部15との
間に介在して、前記熱・電気伝導性ポストを電気的に絶
縁する絶縁層17と、前記孔明き板部15の両主面に接
合された絶縁板12、13と、該絶縁板12、13の一
方または両方の主面上に設けられた厚み18μm以下の
極薄銅箔層20からなることを特徴とするビルドアップ
コア基板。
解決するため、下記の構成を趣旨とする。なお、括
弧()内に、図面で使用した記号を理解の容易の為に示
す。本発明の技術的思想が図示の実施例に限定されるも
のではない。 〔1〕板厚方向に複数の貫通孔を有する孔明き板部15
と、前記貫通孔内に設けられた島状に孤立した複数の熱
・電気伝導性ポスト16であって、前記孔明き板部と同
材質の熱・電気伝導性ポスト16と、該熱・電気伝導性
ポスト16の外周に設けられ、前記孔明き板部15との
間に介在して、前記熱・電気伝導性ポストを電気的に絶
縁する絶縁層17と、前記孔明き板部15の両主面に接
合された絶縁板12、13と、該絶縁板12、13の一
方または両方の主面上に設けられた厚み18μm以下の
極薄銅箔層20からなることを特徴とするビルドアップ
コア基板。
【0019】〔2〕前記熱・電気伝導性ポスト16と前
記孔明き板部15が、Cu若しくはCu系合金、又はF
e−Ni系合金でなる〔1〕記載のビルドアップコア基
板1。 〔3〕前記熱・電気伝導性ポスト16の直径が、0.0
1〜0.2mm、ピッチが0.1〜1.0mmであるこ
とを特徴とする〔1〕記載のビルドアップコア基板。 〔4〕前記絶縁層17及び前記絶縁板12、13が、ガ
ラス繊維強化エポキシ樹脂、ガラス繊維強化ビスマレイ
ミド・トリアジン(BT)樹脂、またはポリエーテル・
サルフォン(PES)配合エポキシ樹脂、ポリイミド樹
脂、ポリアミドイミド樹脂、ポリテトラフルオロエチレ
ン樹脂(PTFE)、又はそれらの混合物、のうちのい
ずれかであることを特徴とする〔1〕記載のビルドアッ
プコア基板。
記孔明き板部15が、Cu若しくはCu系合金、又はF
e−Ni系合金でなる〔1〕記載のビルドアップコア基
板1。 〔3〕前記熱・電気伝導性ポスト16の直径が、0.0
1〜0.2mm、ピッチが0.1〜1.0mmであるこ
とを特徴とする〔1〕記載のビルドアップコア基板。 〔4〕前記絶縁層17及び前記絶縁板12、13が、ガ
ラス繊維強化エポキシ樹脂、ガラス繊維強化ビスマレイ
ミド・トリアジン(BT)樹脂、またはポリエーテル・
サルフォン(PES)配合エポキシ樹脂、ポリイミド樹
脂、ポリアミドイミド樹脂、ポリテトラフルオロエチレ
ン樹脂(PTFE)、又はそれらの混合物、のうちのい
ずれかであることを特徴とする〔1〕記載のビルドアッ
プコア基板。
【0020】〔5〕前記熱・電気伝導性ポスト16の外
周に、絶縁層17と孔明き板部15を具備することを特
徴とする〔1〕記載のビルドアップコア基板。 〔6〕〔1〕記載のビルドアップコア基板1と、該ビル
ドアップコア基板1の両主面に形成されるビルドアップ
層2a,2bを備えたビルドアップ配線基板3。
周に、絶縁層17と孔明き板部15を具備することを特
徴とする〔1〕記載のビルドアップコア基板。 〔6〕〔1〕記載のビルドアップコア基板1と、該ビル
ドアップコア基板1の両主面に形成されるビルドアップ
層2a,2bを備えたビルドアップ配線基板3。
【0021】〔7〕下記の工程でなることを特徴とする
ビルドアップコア基板1の製造方法。 (1)バリヤ層9の一方の主面にポスト形成層10を、
他方の主面にキャリヤ層11を接合する (2)前記ポスト形成層10に、所定領域を除去するマ
スクを載置する (3)前記所定領域を、エッチングにより前記バリヤ層
9に達するまで除去して、熱・電気伝導性ポスト16が
複数個、林立するパターンエッチング品を作る (4)該パターンエッチング品に必要に応じて粗化処理
をする (5)絶縁板12を積層し、加熱加圧して積層品を作る (6)該積層品から前記キャリヤ層11を除去する (7)更に前記バリヤ層9を除去して積層品を得る (8)該積層品と絶縁板13を積層する (9)前記絶縁板12、13の一方または両方の主面上
に厚み18μm以下の極薄銅箔層19を設けてビルドア
ップコア基板を製造する
ビルドアップコア基板1の製造方法。 (1)バリヤ層9の一方の主面にポスト形成層10を、
他方の主面にキャリヤ層11を接合する (2)前記ポスト形成層10に、所定領域を除去するマ
スクを載置する (3)前記所定領域を、エッチングにより前記バリヤ層
9に達するまで除去して、熱・電気伝導性ポスト16が
複数個、林立するパターンエッチング品を作る (4)該パターンエッチング品に必要に応じて粗化処理
をする (5)絶縁板12を積層し、加熱加圧して積層品を作る (6)該積層品から前記キャリヤ層11を除去する (7)更に前記バリヤ層9を除去して積層品を得る (8)該積層品と絶縁板13を積層する (9)前記絶縁板12、13の一方または両方の主面上
に厚み18μm以下の極薄銅箔層19を設けてビルドア
ップコア基板を製造する
【0022】〔8〕下記の工程でなることを特徴とする
ビルドアップコア基板の製造方法。 (1)バリヤ層9の一方の主面にポスト形成層10を、
他方の主面にキャリヤ層11を接合する (2)前記ポスト形成層10に、所定領域を除去するマ
スクを載置する (3)前記所定領域を、エッチングにより前記バリヤ層
9に達するまで除去して、空洞部18を隔てて熱・電気
伝導性ポスト16が複数個、林立するパターンエッチン
グ品を作る (4)該パターンエッチング品に必要に応じて粗化処理
をする (5)前記空洞部18にスクリーンプリント法で樹脂を
充填する (6)前記キャリヤ層11をエッチング除去する (7)更に前記バリヤ層9をエッチング除去する (8)次いで主面両側から絶縁板12、13を積層する (9)前記絶縁板12、13の一方または両方の主面上
に厚み18μm以下の極薄銅箔層19を設けてビルドア
ップコア基板を製造する
ビルドアップコア基板の製造方法。 (1)バリヤ層9の一方の主面にポスト形成層10を、
他方の主面にキャリヤ層11を接合する (2)前記ポスト形成層10に、所定領域を除去するマ
スクを載置する (3)前記所定領域を、エッチングにより前記バリヤ層
9に達するまで除去して、空洞部18を隔てて熱・電気
伝導性ポスト16が複数個、林立するパターンエッチン
グ品を作る (4)該パターンエッチング品に必要に応じて粗化処理
をする (5)前記空洞部18にスクリーンプリント法で樹脂を
充填する (6)前記キャリヤ層11をエッチング除去する (7)更に前記バリヤ層9をエッチング除去する (8)次いで主面両側から絶縁板12、13を積層する (9)前記絶縁板12、13の一方または両方の主面上
に厚み18μm以下の極薄銅箔層19を設けてビルドア
ップコア基板を製造する
【0023】
〔9〕前記極薄銅箔19の厚みが5μm以
下であることを特徴とする〔1〕記載のビルドアップコ
ア基板。 〔10〕前記極薄銅箔の厚みが5μm以下であることを
特徴とする〔7〕または〔8〕記載のビルドアップコア
基板の製造方法。
下であることを特徴とする〔1〕記載のビルドアップコ
ア基板。 〔10〕前記極薄銅箔の厚みが5μm以下であることを
特徴とする〔7〕または〔8〕記載のビルドアップコア
基板の製造方法。
【0024】
【発明の実施の形態】本発明において、熱・電気伝導性
ポスト16と孔明き板部15の材質としてCu若しくは
Cu系合金を用いる場合、Cuの良好な熱・電気伝導性
を活かして、放熱性の良いビルドアップ配線基板などを
得ることが出来る。熱・電気伝導性ポスト16と孔明き
板部15のネットワークによって、層間の電気的接続を
容易,柔軟に確保できるだけではなく、半導体チップの
発生した熱をリレー式に迅速にヒートシンクなどに伝達
できるからである。本発明において、熱・電気伝導性ポ
スト16と孔明き板部15にFe−Ni系合金を用いる
場合、低熱膨張係数を活かしてインターポーザの全体的
な熱膨張係数を6〜12ppm/℃となるように制御で
きるので、従来の問題点であった半田ボールの温度サイ
クルによる疲労断線が5〜10倍改善されると共に放熱
性も良好であるという顕著な効果がある。また、Fe−
Ni系合金は樹脂との接着性がCuに比べて遥かに良好
なので,粗化処理などの接着性向上処理を不要にし得
る。更に、ビルドアップコア基板1の最外層に厚み18
μm以下、より好ましくは5μm以下、という極薄銅箔
層を設けたので、狭ピッチ(ファインピッチとも呼ばれ
る)の配線パターンをエッチングなどで精度良く容易に
形成できる。
ポスト16と孔明き板部15の材質としてCu若しくは
Cu系合金を用いる場合、Cuの良好な熱・電気伝導性
を活かして、放熱性の良いビルドアップ配線基板などを
得ることが出来る。熱・電気伝導性ポスト16と孔明き
板部15のネットワークによって、層間の電気的接続を
容易,柔軟に確保できるだけではなく、半導体チップの
発生した熱をリレー式に迅速にヒートシンクなどに伝達
できるからである。本発明において、熱・電気伝導性ポ
スト16と孔明き板部15にFe−Ni系合金を用いる
場合、低熱膨張係数を活かしてインターポーザの全体的
な熱膨張係数を6〜12ppm/℃となるように制御で
きるので、従来の問題点であった半田ボールの温度サイ
クルによる疲労断線が5〜10倍改善されると共に放熱
性も良好であるという顕著な効果がある。また、Fe−
Ni系合金は樹脂との接着性がCuに比べて遥かに良好
なので,粗化処理などの接着性向上処理を不要にし得
る。更に、ビルドアップコア基板1の最外層に厚み18
μm以下、より好ましくは5μm以下、という極薄銅箔
層を設けたので、狭ピッチ(ファインピッチとも呼ばれ
る)の配線パターンをエッチングなどで精度良く容易に
形成できる。
【0025】以下、図面を用いて本発明に係るビルドア
ップコア基板の製造方法を説明する。図1(a)はバリ
ヤ層9の両側にポスト形成層10、キャリヤ層11が接
合された3層複合板を示す。図1(b)はエッチングに
使うマスクの平面図を示す。このマスクは、図1(a)
に示す3層複合板から複数の熱・電気伝導性ポスト16
(図では林立した円柱のポスト形状の例を示す)と孔明
き板部15を残して、ポスト形成層10から空洞部18
をエッチング除去するのに使用する。図1(b)のA-
A矢視断面図を図1(c)に示す。バリヤ層9の両主面
に接合されたポスト形成層10と例えばFe−Ni系合
金のキャリヤ層11のうち、ポスト形成層10が複数の
熱・電気伝導性ポスト16と孔明き板部15を残して空
洞部18をエッチング除去した状態を示す。
ップコア基板の製造方法を説明する。図1(a)はバリ
ヤ層9の両側にポスト形成層10、キャリヤ層11が接
合された3層複合板を示す。図1(b)はエッチングに
使うマスクの平面図を示す。このマスクは、図1(a)
に示す3層複合板から複数の熱・電気伝導性ポスト16
(図では林立した円柱のポスト形状の例を示す)と孔明
き板部15を残して、ポスト形成層10から空洞部18
をエッチング除去するのに使用する。図1(b)のA-
A矢視断面図を図1(c)に示す。バリヤ層9の両主面
に接合されたポスト形成層10と例えばFe−Ni系合
金のキャリヤ層11のうち、ポスト形成層10が複数の
熱・電気伝導性ポスト16と孔明き板部15を残して空
洞部18をエッチング除去した状態を示す。
【0026】本発明におけるポスト形成層10の材質の
ひとつは、熱及び電気の良好な導体であるCuまたはそ
の合金である。Cuは、無酸素銅線(OFC:Oxygen
FreeCopper)、電解銅などを用いることができるが、バ
リヤ層9と接着ではなく拡散接合などの冶金学的接合を
用いる場合には、例えばSnを添加して耐熱性を改良し
たものが好ましい。或いは,Fe−Ni系合金としては
Fe−42%Ni合金、Fe−36%Ni合金のいわゆ
るインバー合金、Fe−31%Ni−5%Co合金のい
わゆるスーパーインバー合金、Fe−29%Ni−17
%Co合金等のNi30〜60%、残部FeあるいはN
iの一部をCoで置換したものを基本元素とするものが
使用できる。バリヤ層9の材質は、Ti,Sn,Niな
どが適当である。バリヤ層9の両面にエポキシ樹脂等で
ポスト形成層10とFe−Ni系合金のキャリヤ層11
を接合する。あるいは冶金学的な拡散接合に依ってもよ
い。また、本発明は図1に例示する所定のピッチで設け
なければならない限定も無く、円柱状である限定もな
い。必要に応じて不均一ピッチ、非円柱形状の熱・電気
伝導性ポスト16を形成することもできる。
ひとつは、熱及び電気の良好な導体であるCuまたはそ
の合金である。Cuは、無酸素銅線(OFC:Oxygen
FreeCopper)、電解銅などを用いることができるが、バ
リヤ層9と接着ではなく拡散接合などの冶金学的接合を
用いる場合には、例えばSnを添加して耐熱性を改良し
たものが好ましい。或いは,Fe−Ni系合金としては
Fe−42%Ni合金、Fe−36%Ni合金のいわゆ
るインバー合金、Fe−31%Ni−5%Co合金のい
わゆるスーパーインバー合金、Fe−29%Ni−17
%Co合金等のNi30〜60%、残部FeあるいはN
iの一部をCoで置換したものを基本元素とするものが
使用できる。バリヤ層9の材質は、Ti,Sn,Niな
どが適当である。バリヤ層9の両面にエポキシ樹脂等で
ポスト形成層10とFe−Ni系合金のキャリヤ層11
を接合する。あるいは冶金学的な拡散接合に依ってもよ
い。また、本発明は図1に例示する所定のピッチで設け
なければならない限定も無く、円柱状である限定もな
い。必要に応じて不均一ピッチ、非円柱形状の熱・電気
伝導性ポスト16を形成することもできる。
【0027】本発明においては、従来のようにドリルを
用いるのではないから、ピッチを従来の1.27mm程
度に比べて狭ピッチの1.0mm以下にすることが可能
である。本発明において、このピッチの下限は、エッチ
ング技術の進歩に伴って、年々下がっており、現状では
0.1mm程度までは可能である。今後、この下限はも
っと下がることは言うまでもない。図2(c)に、複数
個の熱・電気伝導性ポスト16が絶縁層17を介して孔
明き板部15の貫通孔20に設置された状態を示す。図
2(a)は貫通孔20を有する孔明き板部15を分解し
て模式図としたもの、図2(b)は貫通孔20の中に設
けられた熱・電気伝導性ポスト16を分解して模式図と
したものである。両者は図2(c)に示すように一体と
して形成される。従って,本発明の構成によると、熱・
電気伝導性ポスト16だけを絶縁板の中に埋設する場合
よりも,平坦度の良い孔明き板部15が絶縁層17を介
して熱・電気伝導性ポスト16を保持するので,極めて
平坦度の良好なビルドアップコア基板を得ることができ
る。ガラス繊維強化エポキシ樹脂などのプリプレグ12
に封入された断面斜視図を示す。本発明のビルドアップ
コア基板を用いると、図8に図示したように、熱は、複
数個の熱・電気伝導性ポスト16の縦方向のみならず、
隣接した他の熱・電気伝導性ポスト16へリレー式に伝
達、放熱され、極めて良好な放熱、排熱性が確保でき
る。
用いるのではないから、ピッチを従来の1.27mm程
度に比べて狭ピッチの1.0mm以下にすることが可能
である。本発明において、このピッチの下限は、エッチ
ング技術の進歩に伴って、年々下がっており、現状では
0.1mm程度までは可能である。今後、この下限はも
っと下がることは言うまでもない。図2(c)に、複数
個の熱・電気伝導性ポスト16が絶縁層17を介して孔
明き板部15の貫通孔20に設置された状態を示す。図
2(a)は貫通孔20を有する孔明き板部15を分解し
て模式図としたもの、図2(b)は貫通孔20の中に設
けられた熱・電気伝導性ポスト16を分解して模式図と
したものである。両者は図2(c)に示すように一体と
して形成される。従って,本発明の構成によると、熱・
電気伝導性ポスト16だけを絶縁板の中に埋設する場合
よりも,平坦度の良い孔明き板部15が絶縁層17を介
して熱・電気伝導性ポスト16を保持するので,極めて
平坦度の良好なビルドアップコア基板を得ることができ
る。ガラス繊維強化エポキシ樹脂などのプリプレグ12
に封入された断面斜視図を示す。本発明のビルドアップ
コア基板を用いると、図8に図示したように、熱は、複
数個の熱・電気伝導性ポスト16の縦方向のみならず、
隣接した他の熱・電気伝導性ポスト16へリレー式に伝
達、放熱され、極めて良好な放熱、排熱性が確保でき
る。
【0028】化学エッチング液としては、バリヤ層9が
Tiの場合には、エチレンジアミン系のエンストリップ
TL−142(メルテックス社製、商品名)濃縮液を用
いる。その他、バリヤ層9の材質に応じて、メテックS
CB(マクダーミッド社製商品名)等の市販の溶液や、
硝酸と過酸化水素の混合物、クロム酸と硫酸の混酸な
ど、公知のエッチング液が使える。
Tiの場合には、エチレンジアミン系のエンストリップ
TL−142(メルテックス社製、商品名)濃縮液を用
いる。その他、バリヤ層9の材質に応じて、メテックS
CB(マクダーミッド社製商品名)等の市販の溶液や、
硝酸と過酸化水素の混合物、クロム酸と硫酸の混酸な
ど、公知のエッチング液が使える。
【0029】本発明においては、前記バリヤ層9をエッ
チング・ストップ層として機能させるので、高さの不均
一が無く精密に制御された複数の熱・電気導電性ポスト
16のアレイを得ることができる。更に、余計な機械的
研磨も不要である。本発明によると、優れたエッチング
性を有し、配線部のコーナー部を顕微鏡で観察した結果
も、理想的な形状にエッチングされていることを確認し
た。
チング・ストップ層として機能させるので、高さの不均
一が無く精密に制御された複数の熱・電気導電性ポスト
16のアレイを得ることができる。更に、余計な機械的
研磨も不要である。本発明によると、優れたエッチング
性を有し、配線部のコーナー部を顕微鏡で観察した結果
も、理想的な形状にエッチングされていることを確認し
た。
【0030】本発明の高さの不均一が無いという特徴は
重要である。それは基板を電子回路に用いる場合のマイ
クロストリップ線路の特性インピーダンスで理解でき
る。特性インピーダンスは、材料の透磁率、誘電率を一
定とした場合、自然対数lnで表すln(4h/(0.
536w+0.67t))なる値に比例することが、多
くの教科書、例えば中沢喜三郎他著「VLSIシステム
設計」で知られている。ここで、記号hは絶縁層厚、記
号wは配線幅、記号tは配線厚である。この関係式か
ら、インピーダンス制御のために絶縁層および導体層の
各厚さ制御が重要であることが分かる。特性インピーダ
ンスが一定下(例えば50Ω)では、配線幅が狭くなる
と絶縁厚も薄くなり、その公差も小さくなる。また、
幅、厚さについての管理がより厳しくなる。すなわち、
動作周波数が1GHzにもなろうとする高速化時代には
絶縁層および導体層の各厚さ制御が重要である。
重要である。それは基板を電子回路に用いる場合のマイ
クロストリップ線路の特性インピーダンスで理解でき
る。特性インピーダンスは、材料の透磁率、誘電率を一
定とした場合、自然対数lnで表すln(4h/(0.
536w+0.67t))なる値に比例することが、多
くの教科書、例えば中沢喜三郎他著「VLSIシステム
設計」で知られている。ここで、記号hは絶縁層厚、記
号wは配線幅、記号tは配線厚である。この関係式か
ら、インピーダンス制御のために絶縁層および導体層の
各厚さ制御が重要であることが分かる。特性インピーダ
ンスが一定下(例えば50Ω)では、配線幅が狭くなる
と絶縁厚も薄くなり、その公差も小さくなる。また、
幅、厚さについての管理がより厳しくなる。すなわち、
動作周波数が1GHzにもなろうとする高速化時代には
絶縁層および導体層の各厚さ制御が重要である。
【0031】次に、図1を用いて本発明に係るビルドア
ップコア基板の製造方法の説明を続ける。図1(c)で
示すパターンエッチング品を、図1(a)に示すよう
に、ガラス繊維強化エポキシ樹脂などのプリプレグなど
の絶縁板12を積層し加熱加圧(ホットプレス)して積
層品(図1(d))を作り、該積層品から前記キャリヤ
層11を塩化第二鉄溶液により除去する。前記キャリヤ
層11は、その剛性によりそれまでの工程でのハンドリ
ング性を向上する機能がある。
ップコア基板の製造方法の説明を続ける。図1(c)で
示すパターンエッチング品を、図1(a)に示すよう
に、ガラス繊維強化エポキシ樹脂などのプリプレグなど
の絶縁板12を積層し加熱加圧(ホットプレス)して積
層品(図1(d))を作り、該積層品から前記キャリヤ
層11を塩化第二鉄溶液により除去する。前記キャリヤ
層11は、その剛性によりそれまでの工程でのハンドリ
ング性を向上する機能がある。
【0032】パターンエッチング品(図1(c))と絶
縁板12として用いるプリプレグとの接着力を向上する
ために、パターンエッチング品(図1(c))の金属面
を粗化処理することが好ましい。粗化処理の方法は、特
に限定されないが、メッキで瘤状の微小突起を形成した
り、機械的に研磨したりして金属面とエポキシ樹脂間の
接着力の向上を図る。本発明においてFe−Ni系合金
を用いる場合は、樹脂との接着性が良好であり,粗化処
理が不要である。適宜、必要に応じて選択すれば良い。
縁板12として用いるプリプレグとの接着力を向上する
ために、パターンエッチング品(図1(c))の金属面
を粗化処理することが好ましい。粗化処理の方法は、特
に限定されないが、メッキで瘤状の微小突起を形成した
り、機械的に研磨したりして金属面とエポキシ樹脂間の
接着力の向上を図る。本発明においてFe−Ni系合金
を用いる場合は、樹脂との接着性が良好であり,粗化処
理が不要である。適宜、必要に応じて選択すれば良い。
【0033】プリプレグの材質としては、ガラス繊維強
化エポキシ樹脂のほかに、ガラス繊維強化ビスマレイミ
ド・トリアジン(BT:bismallimide triazene)樹
脂、またはポリエーテル・サルフォン(PES:poly-et
her sulphon)配合エポキシ樹脂、ポリイミド樹脂、ポ
リアミドイミド樹脂、RCC(樹脂付き銅箔(Resin C
oated Copper))、ポリテトラフルオロエチレン樹脂
(PTFE)等が好適である。その他、未硬化ないしは
半硬化したプリプレグとしては、ガラス布、ガラス単繊
維、紙等の強化基材に、ポリイミド樹脂、エポキシ樹
脂、フェノール樹脂、ポリテトラフルオロエチレン(P
TFE)あるいはこれらの混合物等と、それぞれの樹脂
の硬化剤を含浸させたもの、あるいは、加熱して半硬化
状(B−ステージ)にしたものが使用できる。この樹脂
としては、弗素樹脂のように熱可塑性の樹脂をも用いる
ことができる。なお、本発明において絶縁層12、13
の形成は、プリプレグ(硬化剤を添加した樹脂、顔料、
離型剤などを予め混合したものを強化繊維にさせ、半硬
化状態にした成型材料)に限定されない。塗布、ホット
メルトなど公知の方法で樹脂などの絶縁層を形成すれば
良い。
化エポキシ樹脂のほかに、ガラス繊維強化ビスマレイミ
ド・トリアジン(BT:bismallimide triazene)樹
脂、またはポリエーテル・サルフォン(PES:poly-et
her sulphon)配合エポキシ樹脂、ポリイミド樹脂、ポ
リアミドイミド樹脂、RCC(樹脂付き銅箔(Resin C
oated Copper))、ポリテトラフルオロエチレン樹脂
(PTFE)等が好適である。その他、未硬化ないしは
半硬化したプリプレグとしては、ガラス布、ガラス単繊
維、紙等の強化基材に、ポリイミド樹脂、エポキシ樹
脂、フェノール樹脂、ポリテトラフルオロエチレン(P
TFE)あるいはこれらの混合物等と、それぞれの樹脂
の硬化剤を含浸させたもの、あるいは、加熱して半硬化
状(B−ステージ)にしたものが使用できる。この樹脂
としては、弗素樹脂のように熱可塑性の樹脂をも用いる
ことができる。なお、本発明において絶縁層12、13
の形成は、プリプレグ(硬化剤を添加した樹脂、顔料、
離型剤などを予め混合したものを強化繊維にさせ、半硬
化状態にした成型材料)に限定されない。塗布、ホット
メルトなど公知の方法で樹脂などの絶縁層を形成すれば
良い。
【0034】なお、近年、半田の鉛フリー化が急速に進
展している。鉛フリー化によるリフロー炉の温度上昇等
から、基材、ビルドアップ層のより高Tg(ガラス化温
度)化が求められている。本発明のビルドアップコア基
板、ビルドアップ層についても係る考慮も必要である。
展している。鉛フリー化によるリフロー炉の温度上昇等
から、基材、ビルドアップ層のより高Tg(ガラス化温
度)化が求められている。本発明のビルドアップコア基
板、ビルドアップ層についても係る考慮も必要である。
【0035】更に前記バリヤ層9をエンストリップTL
−142濃縮液などで除去して、更にプリプレグなどの
絶縁板13を積層し、加熱加圧してビルドアップコア基
板(図1(e))を得る。
−142濃縮液などで除去して、更にプリプレグなどの
絶縁板13を積層し、加熱加圧してビルドアップコア基
板(図1(e))を得る。
【0036】図1(e)に示す熱・電気伝導性ポスト1
6の外周に樹脂などの絶縁層10、その外周を孔明きの
ポスト形成層10を具備するビルドアップコア基板の部
分品が出来上がった。次に,図1(e)で示すメタルコ
ア品の最外層に銅箔層20を設ける。
6の外周に樹脂などの絶縁層10、その外周を孔明きの
ポスト形成層10を具備するビルドアップコア基板の部
分品が出来上がった。次に,図1(e)で示すメタルコ
ア品の最外層に銅箔層20を設ける。
【0037】なお、極薄銅箔層19の形成に、例えば図
3(f)に示す35μm程度のキャリヤ銅箔192に、
粘着性の剥離層191を介して、3〜5μm程度の極薄
銅箔19が設けられた部材を用いて極薄銅箔19を形成
しても良い。剥離層191は必ずしも粘着性のものに限
定されず、後で除去できるものであれば本発明の技術的
思想にとって、何ら妨げとなるものではない。他に、極
薄銅箔層19は、電解または無電解メッキ、蒸着等々、
公知の方法を適宜用いることができる。
3(f)に示す35μm程度のキャリヤ銅箔192に、
粘着性の剥離層191を介して、3〜5μm程度の極薄
銅箔19が設けられた部材を用いて極薄銅箔19を形成
しても良い。剥離層191は必ずしも粘着性のものに限
定されず、後で除去できるものであれば本発明の技術的
思想にとって、何ら妨げとなるものではない。他に、極
薄銅箔層19は、電解または無電解メッキ、蒸着等々、
公知の方法を適宜用いることができる。
【0038】図3を用いて本発明に係るビルドアップコ
ア基板の別の製造方法を説明する。熱・電気伝導性ポス
ト16が複数個、林立するパターンエッチング品(図3
(a))を作る工程までは、図1で説明した工程が利用
できる。次いで、前記パターンエッチング品(図3
(a))の空洞部18にスクリーンプリント法で樹脂な
どの絶縁層17を充填する(図3(b))。そして、前
記キャリヤ層11をエッチング除去する(図3
(c))。更に前記バリヤ層9をエッチング除去し(図
3(d))、主面両側からプリプレグ12、13を積層
し、加熱加圧してビルドアップコア基板を得る(図3
(e))。
ア基板の別の製造方法を説明する。熱・電気伝導性ポス
ト16が複数個、林立するパターンエッチング品(図3
(a))を作る工程までは、図1で説明した工程が利用
できる。次いで、前記パターンエッチング品(図3
(a))の空洞部18にスクリーンプリント法で樹脂な
どの絶縁層17を充填する(図3(b))。そして、前
記キャリヤ層11をエッチング除去する(図3
(c))。更に前記バリヤ層9をエッチング除去し(図
3(d))、主面両側からプリプレグ12、13を積層
し、加熱加圧してビルドアップコア基板を得る(図3
(e))。
【0039】本発明に係るビルドアップコア基板1の用
途は、図4に例示するように、このビルドアップコア基
板1の上下にビルドアップ層2a、2bを付加したビル
ドアップ配線基板3などである。ビルドアップ配線基板
とは、たとえばベース部分をガラスエポキシ積層板と
し、ベースの表面を接続するスルーホールはエポキシ樹
脂により埋められているものや、表面実装をビルドアッ
プしたもの、あるいは前記のビルドアップ配線基板と表
面実装とを組合せたものを言う。これらのビルドアップ
層2a上面及びビルドアップ層2b下面には、それぞれ
配線導体層が形成される。ビルドアップ層の数は、1層
に限定されず複数層であることが多い。本発明のビルド
アップコア基板1をビルドアップ配線基板として使用す
る際、封入された熱・電気伝導性ポストを例えば、レー
ザで開口して選択使用する。それにより極めて高精度に
熱・電気伝導性ポストを形成できる。この熱・電気伝導
性ポスト16はサーマルビアとして機能し、サーマルビ
アを介して熱を効率よく伝達する構成となる。
途は、図4に例示するように、このビルドアップコア基
板1の上下にビルドアップ層2a、2bを付加したビル
ドアップ配線基板3などである。ビルドアップ配線基板
とは、たとえばベース部分をガラスエポキシ積層板と
し、ベースの表面を接続するスルーホールはエポキシ樹
脂により埋められているものや、表面実装をビルドアッ
プしたもの、あるいは前記のビルドアップ配線基板と表
面実装とを組合せたものを言う。これらのビルドアップ
層2a上面及びビルドアップ層2b下面には、それぞれ
配線導体層が形成される。ビルドアップ層の数は、1層
に限定されず複数層であることが多い。本発明のビルド
アップコア基板1をビルドアップ配線基板として使用す
る際、封入された熱・電気伝導性ポストを例えば、レー
ザで開口して選択使用する。それにより極めて高精度に
熱・電気伝導性ポストを形成できる。この熱・電気伝導
性ポスト16はサーマルビアとして機能し、サーマルビ
アを介して熱を効率よく伝達する構成となる。
【0040】本発明によると熱・電気伝導性ポスト16
は積木細工の様に何層にでもビルドアップできる。従っ
て、図5に示す、より複雑なビルドアップ配線基板を製
造することも容易である。
は積木細工の様に何層にでもビルドアップできる。従っ
て、図5に示す、より複雑なビルドアップ配線基板を製
造することも容易である。
【0041】図5に示すビルドアップ配線基板3の製造
方法を、図6及び図7を用いて説明する。図6(a)は
バリヤ層9の一方の面に複数の林立したCuなどの熱・
電気伝導性ポスト16を、図7(b)はプリプレグ12
を、図7(c)は0.4mmピッチで直径0.3mmの
穴が明けられた孔明き板で、例えばパターンエッチング
で製造したものである。これらの熱・電気伝導性ポスト
16、プリプレグ12、パターンエッチング品を、図6
(d)に示すように、積層して、加熱された押板で加圧
してラミネート品を製造する。図7(a)は、図6
(d)で製造されたラミネート品を、反転した状態で示
した図である。このFe−Ni系合金のキャリヤ層11
と、次いでTiバリヤ層9の一部を、図7(b)に示す
ようにエッチング除去する。次にこれを、図7(c)に
示すプリプレグ13と積層して、加熱加圧して図7
(d)に示すラミネート品が得られる。
方法を、図6及び図7を用いて説明する。図6(a)は
バリヤ層9の一方の面に複数の林立したCuなどの熱・
電気伝導性ポスト16を、図7(b)はプリプレグ12
を、図7(c)は0.4mmピッチで直径0.3mmの
穴が明けられた孔明き板で、例えばパターンエッチング
で製造したものである。これらの熱・電気伝導性ポスト
16、プリプレグ12、パターンエッチング品を、図6
(d)に示すように、積層して、加熱された押板で加圧
してラミネート品を製造する。図7(a)は、図6
(d)で製造されたラミネート品を、反転した状態で示
した図である。このFe−Ni系合金のキャリヤ層11
と、次いでTiバリヤ層9の一部を、図7(b)に示す
ようにエッチング除去する。次にこれを、図7(c)に
示すプリプレグ13と積層して、加熱加圧して図7
(d)に示すラミネート品が得られる。
【0042】本発明で、熱・電気伝導性ポスト16と孔
明き板19をFe−Ni系合金で構成する場合、ビルド
アップコア基板やビルドアップ配線基板の熱膨張係数
は、半導体チップの熱膨張係数と近くなりヒートサイク
ルを受けた場合の信頼性向上効果が大きい。Fe−Ni
系合金は、低熱膨張特性を付与する目的で用いるため、
30℃〜300℃における平均熱膨張係数を4〜6pp
m/℃の範囲の合金薄板を配置することが望ましい。具
体的に使用するFe−Ni系合金としてはFe−42%
Ni合金、Fe−36%Ni合金のいわゆるインバー合
金、Fe−31%Ni−5%Co合金のいわゆるスーパ
ーインバー合金、Fe−29%Ni−17%Co合金等
のNi30〜60%、残部FeあるいはNiの一部をC
oで置換したものを基本元素とするものが使用できる。
このうち、例えばシリコンチップの上面に形成するに
は、シリコンチップ4の平均熱膨張係数に近似するFe
−36%Ni合金やFe−31%Ni−5%Co合金を
用いることが望ましい。従来、接続信頼性を大きく阻害
していた要因として、シリコンチップと、基板又はイン
ターポーザ(熱膨張係数16ppm/℃程度)との差に
起因した半田ボール部の断線の問題がある。この問題に
対して、基板の基材を低熱膨張化すると同時に、放熱特
性を付与できる本発明によると、シリコンチップで発生
した熱を複数の熱・電気伝導性ポスト16を介して、基
板の下面方向及び水平方向へ拡散してやることができ
る。なお、熱・電気伝導性ポストは導電性ポストとも呼
ばれる。
明き板19をFe−Ni系合金で構成する場合、ビルド
アップコア基板やビルドアップ配線基板の熱膨張係数
は、半導体チップの熱膨張係数と近くなりヒートサイク
ルを受けた場合の信頼性向上効果が大きい。Fe−Ni
系合金は、低熱膨張特性を付与する目的で用いるため、
30℃〜300℃における平均熱膨張係数を4〜6pp
m/℃の範囲の合金薄板を配置することが望ましい。具
体的に使用するFe−Ni系合金としてはFe−42%
Ni合金、Fe−36%Ni合金のいわゆるインバー合
金、Fe−31%Ni−5%Co合金のいわゆるスーパ
ーインバー合金、Fe−29%Ni−17%Co合金等
のNi30〜60%、残部FeあるいはNiの一部をC
oで置換したものを基本元素とするものが使用できる。
このうち、例えばシリコンチップの上面に形成するに
は、シリコンチップ4の平均熱膨張係数に近似するFe
−36%Ni合金やFe−31%Ni−5%Co合金を
用いることが望ましい。従来、接続信頼性を大きく阻害
していた要因として、シリコンチップと、基板又はイン
ターポーザ(熱膨張係数16ppm/℃程度)との差に
起因した半田ボール部の断線の問題がある。この問題に
対して、基板の基材を低熱膨張化すると同時に、放熱特
性を付与できる本発明によると、シリコンチップで発生
した熱を複数の熱・電気伝導性ポスト16を介して、基
板の下面方向及び水平方向へ拡散してやることができ
る。なお、熱・電気伝導性ポストは導電性ポストとも呼
ばれる。
【0043】本発明で熱・電気伝導性ポスト16と孔明
き板19にFe−Ni系合金を用いる場合には、半導体
チップ4とビルドアップ配線基板3との間には、良好な
熱膨張係数の傾斜,階層を得ることができ、ヒートサイ
クルやヒートショック等によるクラックなどによる信頼
性低下を大幅に改善できる。一実施例では、半導体チッ
プ4を搭載するビルドアップ配線基板3、ビルドアップ
配線基板3を搭載するプリント配線板PWB(図示せ
ず)の熱膨張係数は、各々、3.2ppm/℃、8〜1
0ppm/℃、17ppm/℃と、良好な熱膨張係数の傾
斜,階層を示している。
き板19にFe−Ni系合金を用いる場合には、半導体
チップ4とビルドアップ配線基板3との間には、良好な
熱膨張係数の傾斜,階層を得ることができ、ヒートサイ
クルやヒートショック等によるクラックなどによる信頼
性低下を大幅に改善できる。一実施例では、半導体チッ
プ4を搭載するビルドアップ配線基板3、ビルドアップ
配線基板3を搭載するプリント配線板PWB(図示せ
ず)の熱膨張係数は、各々、3.2ppm/℃、8〜1
0ppm/℃、17ppm/℃と、良好な熱膨張係数の傾
斜,階層を示している。
【0044】図5に例示するビルドアップ配線基板にお
いては、図中にVcc、Vssと示すように、電源電圧
層、アース層と回路構成に合わせて使い分けることが可
能となる。本発明によると、簡単にこのような構成を可
能とするため、チップのクロック周波数の増大により電
圧変動が生じやすくなっている現状において、安定した
電圧の供給と併せ、安定したアース(接地、グランドと
も呼ばれる)を可能とする。なお、図5では2層に重畳
された孔明き板19の例を示したが、本発明によると何
層でも容易に製造できる。積木細工の様に積層出来る本
発明の優れた利点である。
いては、図中にVcc、Vssと示すように、電源電圧
層、アース層と回路構成に合わせて使い分けることが可
能となる。本発明によると、簡単にこのような構成を可
能とするため、チップのクロック周波数の増大により電
圧変動が生じやすくなっている現状において、安定した
電圧の供給と併せ、安定したアース(接地、グランドと
も呼ばれる)を可能とする。なお、図5では2層に重畳
された孔明き板19の例を示したが、本発明によると何
層でも容易に製造できる。積木細工の様に積層出来る本
発明の優れた利点である。
【0045】図1、図3を用いて本発明に係るビルドア
ップコア基板の製造方法の一例を示したが、本発明はそ
れに限定されるものではなく、リールに巻かれた金属
箔、樹脂フィルムを用いてローラによって連続的にリー
ル・ツー・リール(reel-to-reel)工法でホトエッチン
グやラミネート工程までを連続的に処理することもでき
る。図9に一例を示す。図9(a)はリールに巻き取ら
れた状態を示し、その部分拡大図を図9(b)及び図9
(c)に示す。このようなリール形状にした場合には、
ハンドリング性が格段に向上して、電子パッケージの自
動生産が容易化する利点がある。
ップコア基板の製造方法の一例を示したが、本発明はそ
れに限定されるものではなく、リールに巻かれた金属
箔、樹脂フィルムを用いてローラによって連続的にリー
ル・ツー・リール(reel-to-reel)工法でホトエッチン
グやラミネート工程までを連続的に処理することもでき
る。図9に一例を示す。図9(a)はリールに巻き取ら
れた状態を示し、その部分拡大図を図9(b)及び図9
(c)に示す。このようなリール形状にした場合には、
ハンドリング性が格段に向上して、電子パッケージの自
動生産が容易化する利点がある。
【0046】本発明によると、熱・電気伝導性ポストを
複数個設けたインターポーザが容易に得られ、基板をエ
ッチングすることにより熱・電気伝導性ポストとして絶
縁基板より隔離された島状の熱・電気伝導性ポスト部分
が形成される。本発明の基板は優れたエッチング性を有
する導体板を用いるため、狭ピッチの高密度配線に好適
であることから、従来のビルドアップの積層枚数を少な
くできる。そのため、本発明の基板を用いれば、基板そ
のものの配線密度を高めることができ、本発明の基板を
積層したビルドアップ配線基板や、たとえばフリップチ
ップ実装、Wafer Level CSP等に特に有効である。ま
た、ビルドアップ層の層数の低減は、コストダウンに直
結する。
複数個設けたインターポーザが容易に得られ、基板をエ
ッチングすることにより熱・電気伝導性ポストとして絶
縁基板より隔離された島状の熱・電気伝導性ポスト部分
が形成される。本発明の基板は優れたエッチング性を有
する導体板を用いるため、狭ピッチの高密度配線に好適
であることから、従来のビルドアップの積層枚数を少な
くできる。そのため、本発明の基板を用いれば、基板そ
のものの配線密度を高めることができ、本発明の基板を
積層したビルドアップ配線基板や、たとえばフリップチ
ップ実装、Wafer Level CSP等に特に有効である。ま
た、ビルドアップ層の層数の低減は、コストダウンに直
結する。
【0047】また本発明は、ビルドアップ配線基板を用
いて半導体装置とすることができる。本発明の半導体装
置としては、特に限定されるものではないが、半導体チ
ップからの信号を外部に導く半田ボールを介し、フリッ
プチップ実装とし、さらにプリント基板が複数枚積層さ
れたビルドアップ配線基板に信号が伝達される半導体装
置とすることができ、狭ピッチに好適なエッチング性に
優れた導体板を用いることから、ビルドアップ配線基板
に直接実装する半導体装置に特に好適である。
いて半導体装置とすることができる。本発明の半導体装
置としては、特に限定されるものではないが、半導体チ
ップからの信号を外部に導く半田ボールを介し、フリッ
プチップ実装とし、さらにプリント基板が複数枚積層さ
れたビルドアップ配線基板に信号が伝達される半導体装
置とすることができ、狭ピッチに好適なエッチング性に
優れた導体板を用いることから、ビルドアップ配線基板
に直接実装する半導体装置に特に好適である。
【0048】また、本発明においては、狭ピッチの高密
度配線に好適であることから、本発明の基板を用いれ
ば、配線密度を高めることができるので、従来のビルド
アップの積層枚数を少なくできる。
度配線に好適であることから、本発明の基板を用いれ
ば、配線密度を高めることができるので、従来のビルド
アップの積層枚数を少なくできる。
【0049】本発明に係るビルドアップコア基板は、外
層の絶縁層12に更に銅箔21を貼付ける。貼付けに
は、キャリヤ銅箔層211(用済後、剥離除去する)と
極薄銅箔21との間に有機系などの剥離層212を有す
る複合銅箔を用いると良い。以下に、その製造方法を概
説する。キャリヤ銅箔層211として、厚さ35μmの
電解銅箔を用いる。このような電解銅箔は粗面(マット
面)および平滑(光沢)面を有している。その光沢面側
に、以下のようにして、有機系剥離層を形成し、次いで
1次銅電着、2次銅電着、粗化処理及び防錆処理を行
う。
層の絶縁層12に更に銅箔21を貼付ける。貼付けに
は、キャリヤ銅箔層211(用済後、剥離除去する)と
極薄銅箔21との間に有機系などの剥離層212を有す
る複合銅箔を用いると良い。以下に、その製造方法を概
説する。キャリヤ銅箔層211として、厚さ35μmの
電解銅箔を用いる。このような電解銅箔は粗面(マット
面)および平滑(光沢)面を有している。その光沢面側
に、以下のようにして、有機系剥離層を形成し、次いで
1次銅電着、2次銅電着、粗化処理及び防錆処理を行
う。
【0050】(イ)剥離層形成 35μmの銅箔を、30℃のカルボキシベンゾトリアゾ
ール(CBTA)2g/L溶液に30秒間浸漬した後に
取り出し、脱イオン水中で水洗いしてCBTAの有機系
剥離層を形成する。得られた有機系剥離層の厚さをSIM
(走査型イオン顕微鏡)で得られた像から測定したとこ
ろ、60Åであった。 (ロ)1次銅電着 形成された有機系剥離層の表面に、銅17g/L、ピロ
リン酸カリウム500g/Lを含む、pH8.5のピロ
リン酸銅電着浴を用いて、浴温50℃、電流密度3A/
dm2で陰極電解し、厚さ1μmの銅を析出させた。
ール(CBTA)2g/L溶液に30秒間浸漬した後に
取り出し、脱イオン水中で水洗いしてCBTAの有機系
剥離層を形成する。得られた有機系剥離層の厚さをSIM
(走査型イオン顕微鏡)で得られた像から測定したとこ
ろ、60Åであった。 (ロ)1次銅電着 形成された有機系剥離層の表面に、銅17g/L、ピロ
リン酸カリウム500g/Lを含む、pH8.5のピロ
リン酸銅電着浴を用いて、浴温50℃、電流密度3A/
dm2で陰極電解し、厚さ1μmの銅を析出させた。
【0051】(ハ)2次銅電着 形成された極薄銅箔の表面を水洗し、銅80g/Lおよ
び硫酸150g/Lを含む硫酸銅電着浴を用いて、浴温
50℃、電流密度60A/dm2で陰極電解し、5μm
の銅を析出させ、全体で6μmの極薄銅箔層とする。 (ニ)粗化処理 このように形成された極薄銅箔層の表面に粗化処理を施
する。電流密度を上昇させて極薄銅箔表面に導電性銅微
粒子群を形成する。 (ホ)防錆処理 粗化処理が施された極薄銅箔層の表面に電着により亜鉛
クロメートの防錆処理を施し、複合銅箔を得る。
び硫酸150g/Lを含む硫酸銅電着浴を用いて、浴温
50℃、電流密度60A/dm2で陰極電解し、5μm
の銅を析出させ、全体で6μmの極薄銅箔層とする。 (ニ)粗化処理 このように形成された極薄銅箔層の表面に粗化処理を施
する。電流密度を上昇させて極薄銅箔表面に導電性銅微
粒子群を形成する。 (ホ)防錆処理 粗化処理が施された極薄銅箔層の表面に電着により亜鉛
クロメートの防錆処理を施し、複合銅箔を得る。
【0052】極薄銅箔層の形成には「転写法」を用いる
こともできる。その概略を以下、説明する。キャリヤ材
としての電解銅箔をカソードとして、バリヤ材としての
Niメッキ層を形成した後、配線部形成材として硫酸銅
メッキを施し、三層の転写法用箔材を用意する。次に、
ドライフィルムレジストをラミネートし、露光、現像に
よって所望のするレジストパターンを形成し、配線部形
成材を選択エッチし、配線形成材上に残留するレジスト
を水酸化カリウム溶液を用いてレジストを剥離する。次
に、上記の工程によって得られた転写法用箔材を金型に
セットし、ガラスエポキシ樹脂へ銅配線パターン側を転
写し、キャリヤ材及びバリヤ材を選択エッチングし、転
写された銅配線パターンのみを残留させることができる
ものであり、配線幅50μm以下、配線間距離50μm
以下の狭ピッチの配線を形成するのに適した方法と言え
る。転写法による極薄銅箔の厚みは5〜18μm程度で
ある。従って、本発明に用いる銅箔は、転写法による場
合は18μm以下であり、前述の剥離層つきの複合銅箔
を用いる場合には5μm以下にすることができる。
こともできる。その概略を以下、説明する。キャリヤ材
としての電解銅箔をカソードとして、バリヤ材としての
Niメッキ層を形成した後、配線部形成材として硫酸銅
メッキを施し、三層の転写法用箔材を用意する。次に、
ドライフィルムレジストをラミネートし、露光、現像に
よって所望のするレジストパターンを形成し、配線部形
成材を選択エッチし、配線形成材上に残留するレジスト
を水酸化カリウム溶液を用いてレジストを剥離する。次
に、上記の工程によって得られた転写法用箔材を金型に
セットし、ガラスエポキシ樹脂へ銅配線パターン側を転
写し、キャリヤ材及びバリヤ材を選択エッチングし、転
写された銅配線パターンのみを残留させることができる
ものであり、配線幅50μm以下、配線間距離50μm
以下の狭ピッチの配線を形成するのに適した方法と言え
る。転写法による極薄銅箔の厚みは5〜18μm程度で
ある。従って、本発明に用いる銅箔は、転写法による場
合は18μm以下であり、前述の剥離層つきの複合銅箔
を用いる場合には5μm以下にすることができる。
【0053】本発明に係るビルドアップコア基板は、最
外層に極薄銅箔層を具備する。従って、ファインピッチ
のエッチングパターンが容易に形成できるので、半導体
パッケージの小型化、高密度化効果は大きい。なお、極
薄銅箔層の厚みは薄いほどエッチングによるファインピ
ッチに配線パターンが形成でき、少なくとも18μm以
下は必要であり,より好ましくは5ミクロン以下が望ま
しい。また、従来の様に、レーザ孔明けに際にレーザ光
線の反射を防止のための黒化処理が不要である。銅箔が
極めて薄いためレーザ光線が容易に銅箔を透過できるか
らである。
外層に極薄銅箔層を具備する。従って、ファインピッチ
のエッチングパターンが容易に形成できるので、半導体
パッケージの小型化、高密度化効果は大きい。なお、極
薄銅箔層の厚みは薄いほどエッチングによるファインピ
ッチに配線パターンが形成でき、少なくとも18μm以
下は必要であり,より好ましくは5ミクロン以下が望ま
しい。また、従来の様に、レーザ孔明けに際にレーザ光
線の反射を防止のための黒化処理が不要である。銅箔が
極めて薄いためレーザ光線が容易に銅箔を透過できるか
らである。
【0054】
【発明の効果】バリヤ層を用いたエッチング法によるの
で、形状寸法のバラツキが極めて少ない熱・電気伝導性
ポストを封入した基板が得られる。また、短距離配線を
可能にするので、動作周波数の高速化に容易に対応でき
る。また、本発明によると、メタルコアを使用している
ので、寸法安定性に優れ、薄くても剛性が高いのでハン
ドリング性も良い上に、微細で固体(ソリッド)の熱・
電気伝導性ポストを利用するので、従来のようにコア基
板のドリルやレーザによるスルーホールの穴あけ工程が
不要である。スルーホールの穴内面のメッキも不要であ
る。また、高密度に製造可能なのでビルドアップ層の上
下両面が有効に使えるので、層数の減少によるコストダ
ウンも可能である。
で、形状寸法のバラツキが極めて少ない熱・電気伝導性
ポストを封入した基板が得られる。また、短距離配線を
可能にするので、動作周波数の高速化に容易に対応でき
る。また、本発明によると、メタルコアを使用している
ので、寸法安定性に優れ、薄くても剛性が高いのでハン
ドリング性も良い上に、微細で固体(ソリッド)の熱・
電気伝導性ポストを利用するので、従来のようにコア基
板のドリルやレーザによるスルーホールの穴あけ工程が
不要である。スルーホールの穴内面のメッキも不要であ
る。また、高密度に製造可能なのでビルドアップ層の上
下両面が有効に使えるので、層数の減少によるコストダ
ウンも可能である。
【図1】本発明に係るビルドアップコア基板の一製造方
法を示す図である。
法を示す図である。
【図2】本発明に係るビルドアップコア基板の斜視・部
分断面図である。
分断面図である。
【図3】本発明に係るビルドアップコア基板の別の製造
方法を示す図である。
方法を示す図である。
【図4】本発明に係るビルドアップ配線基板の図であ
る。
る。
【図5】本発明に係る別のビルドアップ配線基板の図で
ある。
ある。
【図6】図5に示すビルドアップコア基板の製造工程の
前半を示す図である。
前半を示す図である。
【図7】図5に示すビルドアップコア基板の製造工程の
後半を示す図である。
後半を示す図である。
【図8】本発明に係るビルドアップ配線基板の放熱の状
況を示す模式図である。
況を示す模式図である。
【図9】本発明に係るビルドアップコア基板のリール・
ツー・リール形態を示す図である。
ツー・リール形態を示す図である。
【図10】従来のビルドアップ配線基板を示す図であ
る。
る。
【図11】従来のエッチング方法の問題点を説明する図
である。
である。
1 ビルドアップコア基板、2a 上側ビルドアップ
層、2b 下側ビルドアップ層、3 ビルドアップ配線
基板、4 半導体チップ、5a、5b 半田ボール、6
アンダーフィル、7 配線パターン、8 スルーホー
ル、9 バリヤ層、10 ポスト形成層、11 キャリ
ヤ層、12、13 絶縁板、14 充填樹脂、15 孔
明き板部、16 熱・電気伝導性ポスト、17 絶縁
層、18 空洞部、19 極薄銅箔層、20 貫通孔
層、2b 下側ビルドアップ層、3 ビルドアップ配線
基板、4 半導体チップ、5a、5b 半田ボール、6
アンダーフィル、7 配線パターン、8 スルーホー
ル、9 バリヤ層、10 ポスト形成層、11 キャリ
ヤ層、12、13 絶縁板、14 充填樹脂、15 孔
明き板部、16 熱・電気伝導性ポスト、17 絶縁
層、18 空洞部、19 極薄銅箔層、20 貫通孔
Claims (10)
- 【請求項1】 板厚方向に複数の貫通孔を有する孔明き
板部と、前記貫通孔内に設けられた島状に孤立した複数
の熱・電気伝導性ポストであって、前記孔明き板部と同
材質の熱・電気伝導性ポストと、該熱・電気伝導性ポス
トの外周に設けられ、前記孔明き板部との間に介在し
て、前記熱・電気伝導性ポストを電気的に絶縁する絶縁
層と、前記孔明き板部の両主面に接合された絶縁板と、
該絶縁板の一方または両方の主面上に設けられた厚み1
8μm以下の極薄銅箔層からなることを特徴とするビル
ドアップコア基板。 - 【請求項2】 前記熱・電気伝導性ポストと前記孔明き
板部が、Cu若しくはCu系合金、又はFe−Ni系合
金でなる請求項1記載のビルドアップコア基板。 - 【請求項3】 前記熱・電気伝導性ポストの直径が、
0.01〜0.2mm、ピッチが0.1〜1.0mmで
あることを特徴とする請求項1記載のビルドアップコア
基板。 - 【請求項4】 前記絶縁層及び前記絶縁板が、ガラス繊
維強化エポキシ樹脂、ガラス繊維強化ビスマレイミド・
トリアジン(BT)樹脂、またはポリエーテル・サルフ
ォン(PES)配合エポキシ樹脂、ポリイミド樹脂、ポ
リアミドイミド樹脂、ポリテトラフルオロエチレン樹脂
(PTFE)、又はそれらの混合物、のうちのいずれか
であることを特徴とする請求項1記載のビルドアップコ
ア基板。 - 【請求項5】 前記熱・電気伝導性ポストの外周に、絶
縁層と孔明き板部を具備することを特徴とする請求項1
記載のビルドアップコア基板。 - 【請求項6】 前記極薄銅箔の厚みが5μm以下である
ことを特徴とする請求項1記載のビルドアップコア基
板。 - 【請求項7】 請求項1記載のビルドアップコア基板
と、該ビルドアップコア基板の両主面に形成されるビル
ドアップ層を備えたビルドアップ配線基板。 - 【請求項8】 下記の工程でなることを特徴とするビル
ドアップコア基板の製造方法。 (1)バリヤ層の一方の主面にポスト形成層を、他方の
主面にキャリヤ層を接合する。 (2)前記ポスト形成層に、所定領域を除去するマスク
を載置する。 (3)前記所定領域を、エッチングにより前記バリヤ層
に達するまで除去して、熱・電気伝導性ポストが複数
個、林立するパターンエッチング品を作る。 (4)該パターンエッチング品に必要に応じて粗化処理
をする。 (5)絶縁板を積層し、加熱加圧して積層品を作る。 (6)該積層品から前記キャリヤ層を除去する。 (7)更に前記バリヤ層を除去して積層品を得る。 (8)該積層品と絶縁板を積層する。 (9)前記絶縁板の一方または両方の主面上に厚み18
μm以下の極薄銅箔層を設けてビルドアップコア基板を
製造する。 - 【請求項9】 下記の工程でなることを特徴とするビル
ドアップコア基板の製造方法。 (1)バリヤ層の一方の主面にポスト形成層を、他方の
主面にキャリヤ層を接合する。 (2)前記ポスト形成層に、所定領域を除去するマスク
を載置する。 (3)前記所定領域を、エッチングにより前記バリヤ層
に達するまで除去して、空洞部を隔てて熱・電気伝導性
ポストが複数個、林立するパターンエッチング品を作
る。 (4)該パターンエッチング品に必要に応じて粗化処理
をする。 (5)前記空洞部にスクリーンプリント法で樹脂を充填
する。 (6)前記キャリヤ層をエッチング除去する。 (7)更に前記バリヤ層をエッチング除去する。 (8)次いで主面両側から絶縁板を積層する。 (9)前記絶縁板の一方または両方の主面上に厚み18
μm以下の極薄銅箔層を設けてビルドアップコア基板を
製造する。 - 【請求項10】 前記極薄銅箔の厚みが5μm以下であ
ることを特徴とする請求項8または9に記載のビルドア
ップコア基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001019920A JP2002223071A (ja) | 2001-01-29 | 2001-01-29 | ビルドアップコア基板、ビルドアップ配線基板、及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001019920A JP2002223071A (ja) | 2001-01-29 | 2001-01-29 | ビルドアップコア基板、ビルドアップ配線基板、及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002223071A true JP2002223071A (ja) | 2002-08-09 |
Family
ID=18885709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001019920A Pending JP2002223071A (ja) | 2001-01-29 | 2001-01-29 | ビルドアップコア基板、ビルドアップ配線基板、及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002223071A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007036050A (ja) * | 2005-07-28 | 2007-02-08 | Shin Kobe Electric Mach Co Ltd | 積層回路基板の製造方法 |
JP2007036172A (ja) * | 2005-11-28 | 2007-02-08 | Shin Kobe Electric Mach Co Ltd | 積層回路基板 |
CN107492537A (zh) * | 2016-06-09 | 2017-12-19 | 日月光半导体制造股份有限公司 | 中介层、半导体封装结构及半导体工艺 |
CN113490351A (zh) * | 2021-07-30 | 2021-10-08 | 江西志浩电子科技有限公司 | 一种防止压合溢胶的线路板制作方法 |
CN117438379A (zh) * | 2023-12-15 | 2024-01-23 | 北京七星华创微电子有限责任公司 | 一种基板类封装结构和基板类封装结构的制作方法 |
-
2001
- 2001-01-29 JP JP2001019920A patent/JP2002223071A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007036050A (ja) * | 2005-07-28 | 2007-02-08 | Shin Kobe Electric Mach Co Ltd | 積層回路基板の製造方法 |
JP2007036172A (ja) * | 2005-11-28 | 2007-02-08 | Shin Kobe Electric Mach Co Ltd | 積層回路基板 |
CN107492537A (zh) * | 2016-06-09 | 2017-12-19 | 日月光半导体制造股份有限公司 | 中介层、半导体封装结构及半导体工艺 |
US10388598B2 (en) | 2016-06-09 | 2019-08-20 | Advanced Semiconductor Engineering, Inc. | Interposer, semiconductor package structure, and semiconductor process |
CN113490351A (zh) * | 2021-07-30 | 2021-10-08 | 江西志浩电子科技有限公司 | 一种防止压合溢胶的线路板制作方法 |
CN117438379A (zh) * | 2023-12-15 | 2024-01-23 | 北京七星华创微电子有限责任公司 | 一种基板类封装结构和基板类封装结构的制作方法 |
CN117438379B (zh) * | 2023-12-15 | 2024-03-19 | 北京七星华创微电子有限责任公司 | 一种基板类封装结构和基板类封装结构的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6909054B2 (en) | Multilayer printed wiring board and method for producing multilayer printed wiring board | |
US7041534B2 (en) | Semiconductor chip package and method for making the same | |
JP4895295B2 (ja) | チップパッケージおよびその製造方法 | |
US7656032B2 (en) | Semiconductor chip mounting wiring board, manufacturing method for same, and semiconductor module | |
US6711812B1 (en) | Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages | |
JP2003209366A (ja) | フレキシブル多層配線基板およびその製造方法 | |
US10256196B2 (en) | Semiconductor device and method for manufacturing same | |
US20070216019A1 (en) | Laminated ic packaging substrate and inter-connector structure thereof | |
US6838314B2 (en) | Substrate with stacked vias and fine circuits thereon, and method for fabricating the same | |
US11160165B2 (en) | Component carrier with through hole extending through multiple dielectric layers | |
JP2002190672A (ja) | ビルドアップコア基板、ビルドアップ配線基板、及びその製造方法 | |
JP2002222897A (ja) | 半導体用パッケージ | |
JP2002223071A (ja) | ビルドアップコア基板、ビルドアップ配線基板、及びその製造方法 | |
JP2002164663A (ja) | ビルドアップコア基板、ビルドアップ配線基板、及びその製造方法 | |
US6913814B2 (en) | Lamination process and structure of high layout density substrate | |
KR101109287B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
JP4187049B2 (ja) | 多層配線基板とそれを用いた半導体装置 | |
JP2002164664A (ja) | ビルドアップコア基板、ビルドアップ配線基板、及びその製造方法 | |
JP2002246506A (ja) | 多層プリント配線板 | |
JP2004111578A (ja) | ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板 | |
US20240021440A1 (en) | Component Carrier and Method of Manufacturing the Same | |
KR101119306B1 (ko) | 회로기판의 제조방법 | |
CN211320082U (zh) | 部件承载件 | |
US20220386464A1 (en) | Component Carrier Interconnection and Manufacturing Method | |
JP2010050154A (ja) | 多層配線基板及びそれを用いた電子装置 |