JP6858576B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6858576B2
JP6858576B2 JP2017014613A JP2017014613A JP6858576B2 JP 6858576 B2 JP6858576 B2 JP 6858576B2 JP 2017014613 A JP2017014613 A JP 2017014613A JP 2017014613 A JP2017014613 A JP 2017014613A JP 6858576 B2 JP6858576 B2 JP 6858576B2
Authority
JP
Japan
Prior art keywords
adhesive layer
layer
conductive paste
semiconductor chip
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017014613A
Other languages
English (en)
Other versions
JP2018125349A (ja
JP2018125349A5 (ja
Inventor
直 荒井
直 荒井
良和 平林
良和 平林
秀敏 荒井
秀敏 荒井
小平　正司
正司 小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2017014613A priority Critical patent/JP6858576B2/ja
Priority to US15/852,479 priority patent/US10121695B2/en
Publication of JP2018125349A publication Critical patent/JP2018125349A/ja
Publication of JP2018125349A5 publication Critical patent/JP2018125349A5/ja
Application granted granted Critical
Publication of JP6858576B2 publication Critical patent/JP6858576B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、半導体装置の製造方法に関する。
従来、配線基板上に半導体チップを実装した半導体装置が知られている。例えば、配線層が形成された絶縁層上に、配線層を選択的に露出する開口部を備えたソルダーレジスト層が形成された配線基板に、半導体チップを実装した半導体装置を挙げることができる。
この半導体装置では、開口部に形成されたはんだにより配線基板の配線層と半導体チップのバンプとが接合され、配線基板のソルダーレジスト層と半導体チップとの対向する部分にアンダーフィル樹脂が充填されている（例えば、特許文献１参照）。
特開２０１６−０２１４８２号公報
しかしながら、上記の半導体装置では、配線基板のソルダーレジスト層と半導体チップとの対向する部分に、アンダーフィル樹脂を充填するための隙間が必要となるため、半導体装置全体の厚さが厚くなるという問題があった。
本発明は、上記の点に鑑みてなされたものであり、薄型化が可能な半導体装置の製造方法を提供することを課題とする。
本半導体装置の製造方法は、絶縁層、及び前記絶縁層の一方の面に設けられた配線層、を備えた配線基板の前記配線層上に突起電極を形成する工程と、前記絶縁層の一方の面の全体に前記配線層を被覆して前記突起電極の端面を露出する接着層を形成する工程と、回路形成面に電極パッドが設けられた半導体チップを準備する工程と、前記電極パッド又は前記突起電極の端面に導電性ペーストを形成する工程と、前記電極パッドと前記突起電極が前記導電性ペーストを介して接し前記回路形成面が前記接着層と接するように前記半導体チップを前記接着層上に配置し、前記半導体チップを前記接着層側に押圧しながら前記導電性ペースト及び前記接着層を同時に硬化させる工程と、を有し、前記絶縁層及び前記導電性ペーストは、熱硬化性であり、前記導電性ペーストは、主成分となる金属粉末をバインダーとなる樹脂の中に分散させたものであり、前記硬化させる工程では、前記接着層が前記絶縁層の一方の面と前記回路形成面との対向部分の隙間を充填して前記配線基板と前記半導体チップとを接着し、前記接着層が前記半導体チップの側面に延伸してフィレットを形成し、前記フィレットは前記回路形成面側に向かって裾広がりの形状となることを要件とする。
開示の技術によれば、薄型化が可能な半導体装置の製造方法を提供できる。
第１の実施の形態に係る半導体装置を例示する断面図である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。 第１の実施の形態の変形例１に係る半導体装置の製造工程を例示する図である。 第１の実施の形態の変形例２に係る半導体装置を例示する断面図である。 第２の実施の形態に係る半導体装置を例示する断面図である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第２の実施の形態の変形例１に係る半導体装置を例示する断面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る半導体装置の構造］
まず、第１の実施の形態に係る半導体装置の構造について説明する。図１は、第１の実施の形態に係る半導体装置を例示する断面図であり、図１（ａ）は全体図、図１（ｂ）は図１（ａ）のＡ部の部分拡大断面図である。
図１を参照するに、第１の実施の形態に係る半導体装置１は、配線基板１０と、半導体チップ３０と、金属ピラー４０と、導電性ペースト５０と、接着層６０とを有している。配線基板１０は、絶縁層１１と、配線層１２と、配線層１３と、貫通配線１４と、ソルダーレジスト層１５とを有している。
なお、本実施の形態では、便宜上、半導体装置１の半導体チップ３０側を上側又は一方の側、ソルダーレジスト層１５側を下側又は他方の側とする。又、各部位の半導体チップ３０側の面を一方の面又は上面、ソルダーレジスト層１５側の面を他方の面又は下面とする。但し、半導体装置１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を絶縁層１１の一方の面の法線方向から視ることを指し、平面形状とは対象物を絶縁層１１の一方の面の法線方向から視た形状を指すものとする。
配線基板１０において、絶縁層１１は、例えば、ポリイミド系樹脂、ポリアミド系樹脂、液晶ポリマー等の可撓性を有する絶縁材料から形成することができる。又、絶縁層１１として、例えば、ガラスクロスにエポキシ系樹脂等の熱硬化性の絶縁性樹脂を含浸させた所謂ガラスエポキシ基板等のリジットな材料を用いてもよい。又、絶縁層１１として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂やポリイミド系樹脂等の熱硬化性の絶縁性樹脂を含浸させた基板等のリジットな材料を用いてもよい。絶縁層１１は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。絶縁層１１の厚さは、例えば、５〜５０μｍ程度とすることができる。
配線層１２は、絶縁層１１の上面（一方の面）に設けられている。配線層１３は、絶縁層１１の下面（他方の面）に設けられている。配線層１２と配線層１３とは、絶縁層１１を貫通する貫通孔１１ｘ内に充填された貫通配線１４を介して電気的に接続されている。貫通配線１４の平面形状は、例えば、直径が６０μｍ程度の円形とすることができる。
配線層１２及び１３の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１２及び１３の各々の厚さは、例えば、２〜３０μｍ程度とすることができる。貫通配線１４の材料としては、例えば、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）等を用いることができる。なお、配線層１２と貫通配線１４、又は配線層１３と貫通配線１４は、一体構造であってもよい。
ソルダーレジスト層１５は、絶縁層１１の下面に、配線層１３を被覆するように形成されている。ソルダーレジスト層１５は開口部１５ｘを有し、開口部１５ｘの底部には配線層１３の下面の一部が露出している。開口部１５ｘの底部に露出する配線層１３は、他の配線基板や半導体パッケージ、半導体チップ等と電気的に接続されるパッドとして機能する。ソルダーレジスト層１５の材料としては、例えば、感光性のエポキシ系絶縁性樹脂やアクリル系絶縁性樹脂等を用いることができる。ソルダーレジスト層１５の厚さは、例えば、１０〜３０μｍ程度とすることができる。
配線基板１０上には、半導体チップ３０がフリップチップ実装されている。具体的には、半導体チップ３０は、電極パッド３５が設けられた回路形成面を配線層１２側に向けて、配線基板１０上にフリップチップ実装されている。配線層１２の上面には突起電極である金属ピラー４０が形成され、金属ピラー４０の上端面には熱硬化性の導電性ペースト５０が形成されている。半導体チップ３０の電極パッド３５は、金属ピラー４０及び導電性ペースト５０を介して、配線層１２と電気的に接続されている。なお、電極パッド３５の下面は、半導体チップ３０の回路形成面と面一であってもよいし、半導体チップ３０の回路形成面より突起していてもよいし、半導体チップ３０の回路形成面より窪んでいてもよい。
金属ピラー４０の平面形状は、例えば、直径が３０μｍ程度の円形とすることができる。導電性ペースト５０の平面形状は、例えば、円形とすることができる。この場合、導電性ペースト５０の直径は、金属ピラー４０の直径と同程度とすることができる。但し、導電性ペースト５０と金属ピラー４０との接続信頼性が確保できれば、導電性ペースト５０の直径は金属ピラー４０の直径より小さくてもよいし、大きくてもよい。なお、導電性ペースト５０の直径を金属ピラー４０の直径より大きくする場合、導電性ペースト５０の直径は、例えば、６０μｍ程度とすることができる。
金属ピラー４０の材料としては、例えば、銅（Ｃｕ）等を用いることができる。金属ピラー４０の高さは、例えば、５〜４５μｍ程度とすることができる。導電性ペースト５０としては、例えば、銅ペーストを用いることができるが、銀ペーストや金ペースト等の銅ペースト以外の導電性ペーストを用いてもよい。導電性ペースト５０の厚さは、例えば、５〜４５μｍ程度とすることができる。なお、導電性ペーストとは、主成分となる金属粉末をバインダーとなる樹脂の中に分散させたものである。金属粉末としては、銅、銀、金等を好適に用いることができるが、２種以上の金属を合金化した金属粉末や、２種以上の金属粉末の混合物等を用いてもよい。バインダーとなる樹脂としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。
絶縁層１１の上面の全体に接着層６０が設けられている。接着層６０は、配線層１２の上面及び側面、金属ピラー４０の側面、並びに導電性ペースト５０の側面を被覆している。又、接着層６０は、絶縁層１１の上面と半導体チップ３０の回路形成面との対向部分を充填して配線基板１０と半導体チップ３０とを接着している。更に、接着層６０は、半導体チップ３０の側面に延伸してフィレット６０ｆを形成している。フィレット６０ｆは、例えば、半導体チップ３０の側面の下方を環状に被覆するように形成することができる。フィレット６０ｆは、半導体チップ３０の側面の全体を環状に被覆するように形成してもよい。フィレット６０ｆを除く部分の接着層６０の厚さＴ１は、例えば、１２〜８０μｍ程度とすることができる。
つまり、厚さＴ１は、絶縁層１１の上面と半導体チップ３０の回路形成面との間隔である。従来の半導体装置のように配線基板の絶縁層の上面と半導体チップとの間にソルダーレジスト層とアンダーフィル樹脂を設ける構造に比べて、厚さＴ１は３０μｍ程度薄くすることができる。
接着層６０としては、例えば、エポキシ系樹脂及びポリイミド系樹脂を含有する感光性の絶縁性樹脂（熱硬化性）を用いることができる。接着層６０として、エポキシ系樹脂及びポリイミド系樹脂を含有する非感光性の絶縁性樹脂（熱硬化性）を用いてもよい。或いは、接着層６０として、他の感光性又は非感光性の絶縁性樹脂（熱硬化性）を用いてもよい。接着層６０の材料は、絶縁層１１との密着性や熱膨張係数差等を考慮して適宜選択することができる。
［第１の実施の形態に係る半導体装置の製造方法］
次に、第１の実施の形態に係る半導体装置の製造方法について説明する。図２及び図３は、第１の実施の形態に係る半導体装置の製造工程を例示する図である。配線基板１０は、半導体装置１となる複数の領域が設けられた多数個取りの基板の状態で製造される。そして、最終的に個片化されて個々の半導体装置１となる。以下に、半導体装置１の具体的な製造方法について説明する。
まず、図２（ａ）に示す工程では、絶縁層１１を用意する。絶縁層１１の材料や厚さは、前述の通りである。そして、レーザ加工法等により絶縁層１１を貫通する貫通孔１１ｘを形成し、ディスペンサー等を用いて貫通孔１１ｘに導電性ペーストを充填後硬化させて貫通配線１４を形成する。貫通孔１１ｘに充填する導電性ペーストとしては、例えば、銅ペースト、金ペースト、銀ペースト等を用いることができる。
なお、ＹＡＧレーザやエキシマレーザを用いることで、内壁面が略垂直となる略円柱状の貫通孔１１ｘを形成することができる。絶縁層１１が感光性樹脂からなる場合には、露光及び現像により貫通孔１１ｘを形成してもよい。この場合には、露光パワーの調整により、内壁面が略垂直となる略円柱状の貫通孔１１ｘを形成することができる。
次に、図２（ｂ）に示す工程では、絶縁層１１の上面に配線層１２を、下面に配線層１３を形成する。配線層１２と配線層１３とは、貫通配線１４を介して電気的に接続される。配線層１２及び１３は、例えば、セミアディティブ法により形成することができる。配線層１２及び１３の各々の材料や厚さは、前述の通りである。
次に、図２（ｃ）に示す工程では、配線層１２の上面に金属ピラー４０を形成する。金属ピラー４０は、例えば、セミアディティブ法により形成することができる。金属ピラー４０の材料や高さは、前述の通りである。
なお、金属ピラー４０をセミアディティブ法により形成する場合は、例えば、銅のスパッタや無電解めっきで、絶縁層１１上面及び配線層１２上面の全体にシード層を形成する。次いで、シード層上に、金属ピラー形成部分に開口を有するめっきレジスト層を形成し、銅の電解めっきにより、めっきレジスト層の開口に露出するシード層上に金属ピラー４０を形成する。次いで、めっきレジスト層を除去し、金属ピラー４０形成部分以外のシード層を除去する。
次に、図２（ｄ）に示す工程では、絶縁層１１の上面の全体に配線層１２を被覆して金属ピラー４０の上端面を露出する接着層６０を形成する。具体的には、例えば、Ｂステージ状態（半硬化状態）の接着層６０を、配線層１２及び金属ピラー４０を被覆するように絶縁層１１の上面の全体にラミネートする。或いは、ペースト状の接着層６０を、配線層１２及び金属ピラー４０を被覆するように絶縁層１１の上面の全体に塗布する。そして、レーザ光の照射等により金属ピラー４０の上端面を被覆する接着層６０を除去し、金属ピラー４０の上端面を接着層６０の上面から露出させる。接着層６０の材料や厚さは、前述の通りである。
次に、図３（ａ）に示す工程では、回路形成面に電極パッド３５が設けられた半導体チップ３０を準備し、電極パッド３５にディスペンサー等を用いて導電性ペースト５０を形成（印刷）する。導電性ペースト５０の材料や厚さは、前述の通りである。そして、導電性ペースト５０が接着層６０の上面から露出する金属ピラー４０の上端面と接し、半導体チップ３０の回路形成面が接着層６０の上面と接するように、半導体チップ３０を接着層６０上に配置する。その後、半導体チップ３０を接着層６０側に押圧しながら導電性ペースト５０及び接着層６０を所定温度に加熱して硬化させる。
これにより、接着層６０が絶縁層１１の上面と半導体チップ３０の回路形成面との対向部分の隙間を充填して配線基板１０と半導体チップ３０とを接着する。又、接着層６０が半導体チップ３０の側面に延伸してフィレット６０ｆを形成する。又、半導体チップ３０の電極パッド３５は、導電性ペースト５０を介して、金属ピラー４０と電気的に接続される。なお、フィレット６０ｆは、例えば、半導体チップ３０の側面の下方を環状に被覆するように形成することができるが、半導体チップ３０の側面の全体を環状に被覆するように形成してもよい。
なお、導電性ペースト５０及び接着層６０を硬化させる所定温度は、例えば、１８０℃程度である。これは、導電性ペースト５０の代わりにはんだを用いる場合のはんだの溶融温度（例えば、２２０℃程度）よりも低いため、配線基板１０に発生する反りを低減できる。
次に、図３（ｂ）に示す工程では、絶縁層１１の下面に配線層１３を被覆するソルダーレジスト層１５を形成する。ソルダーレジスト層１５は、例えば、液状又はペースト状の感光性のエポキシ系絶縁性樹脂やアクリル系絶縁性樹脂等を、配線層１３を被覆するように絶縁層１１の下面にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、例えば、フィルム状の感光性のエポキシ系絶縁性樹脂やアクリル系絶縁性樹脂等を、配線層１３を被覆するように絶縁層１１の下面にラミネートすることにより形成してもよい。
そして、塗布又はラミネートした絶縁性樹脂を露光及び現像することで開口部１５ｘを形成する（フォトリソグラフィ法）。これにより、開口部１５ｘを有するソルダーレジスト層１５が形成され、開口部１５ｘの底部には配線層１３の下面の一部が露出する。なお、予め開口部１５ｘを形成したフィルム状の絶縁性樹脂を、配線層１３を被覆するように絶縁層１１の下面にラミネートしても構わない。
図３（ｂ）に示す工程の後、図３（ｂ）に示す構造体をスライサー等を用いて切断位置Ｃで切断することで、個々の半導体装置１とする。これにより、図１に示す半導体装置１が完成する。
なお、図３（ａ）に示す工程に代えて、図４に示すように、接着層６０の上面から露出する金属ピラー４０の上端面に導電性ペースト５０を形成し、その後半導体チップ３０を実装してもよい。又、図３（ｂ）に示すソルダーレジスト層１５の形成は、図２（ｃ）に示す工程の直後や図２（ｄ）に示す工程の直後に実行しても構わない。
このように、半導体装置１では、絶縁層１１の上面の全体に設けられた接着層６０が、配線層１２及び導電性ペースト５０を被覆すると共に、絶縁層１１の上面と半導体チップ３０の回路形成面との対向部分を充填して配線基板１０と半導体チップ３０とを接着している。すなわち、従来の半導体装置のように、配線基板の絶縁層の上面と半導体チップとの間に、ソルダーレジスト層とアンダーフィル樹脂を設ける構造ではないため、半導体装置１の全体を薄型化することができる。
又、接着層６０が半導体チップ３０の側面の少なくとも一部に延伸してフィレット６０ｆを形成するため、半導体チップ３０の耐湿性等を向上することができる。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、第１の実施の形態とは異なる方法で貫通配線１４を形成する例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図５は、第１の実施の形態の変形例１に係る半導体装置の製造工程を例示する図である。第１の実施の形態の図２（ａ）及び図２（ｂ）に示す工程に代えて、図５（ａ）〜図５（ｃ）に示す工程を実行してもよい。
まず、図５（ａ）に示す工程では、絶縁層１１を用意し、絶縁層１１の下面に配線層１３を形成する。配線層１３は、例えば、セミアディティブ法により形成することができる。配線層１３の材料や厚さは、前述の通りである。
次に、図５（ｂ）に示す工程では、レーザ加工法等により絶縁層１１を貫通する貫通孔１１ｘを形成する。貫通孔１１ｘ内には、配線層１３の上面が露出する。なお、絶縁層１１が感光性樹脂からなる場合には、露光及び現像により貫通孔１１ｘを形成してもよい。貫通孔１１ｘの形状の制御については前述の通りである。
次に、図５（ｃ）に示す工程では、貫通孔１１ｘ内に貫通配線１４を形成し、絶縁層１１の上面に配線層１２を形成する。貫通配線１４及び配線層１２は、例えば、セミアディティブ法により形成することができる。
具体的には、絶縁層１１の上面、貫通孔１１ｘの内壁面、及び貫通孔１１ｘ内に露出する配線層１３の上面を連続的に被覆するシード層を銅等により形成する。シード層は、例えば、スパッタや無電解めっきで形成することができる。次に、貫通孔１１ｘ及び配線層１２を形成する領域を露出する開口部を備えたレジスト層を形成し、シード層を給電層に利用した電解めっき法により、貫通孔１１ｘ内及び開口部内に銅等を析出させて電解めっき層を形成する。レジスト層を除去後、電解めっき層に被覆されていないシード層をエッチングにより除去することで、貫通配線１４及び配線層１２が形成される。この工法では、貫通配線１４及び配線層１２は、同一材料により形成された一体構造となる。
但し、配線層１２を先に形成し、その後、上記と同様の方法で貫通配線１４及び配線層１３を形成してもよい。この場合には、貫通配線１４及び配線層１３は、同一材料により形成された一体構造となる。
図５（ｃ）に示す工程の後、第１の実施の形態の図２（ｃ）以降の工程を実行することにより、図１に示す半導体装置１が完成する。
このように、貫通配線１４は、導電性ペーストを充填して形成してもよいし、めっき法等により形成してもよい。
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、配線基板と半導体チップとを接続する導電性ペーストの形状が第１の実施の形態と異なる例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図６は、第１の実施の形態の変形例２に係る半導体装置を例示する断面図であり、図６（ａ）は全体図、図６（ｂ）は図６（ａ）のＡ部の部分拡大断面図である。
図６を参照するに、第１の実施の形態の変形例２に係る半導体装置１Ａは、導電性ペースト５０が導電性ペースト５０Ａに置換された点が半導体装置１（図１参照）と相違する。導電性ペースト５０Ａは、金属ピラー４０の上端面の全体及び側面の全体を被覆するように形成されている。
第１の実施の形態の図３（ａ）に示す工程において、半導体チップ３０の電極パッド３５に導電性ペースト５０Ａを印刷する量と、導電性ペースト５０Ａ及び接着層６０を硬化させる際に半導体チップ３０を接着層６０側に押圧する量は、適宜調整できる。導電性ペースト５０Ａを印刷する量と、半導体チップ３０を接着層６０側に押圧する量を調整することで、導電性ペースト５０Ａの一部が金属ピラー４０の上端面から側面に延伸し、金属ピラー４０と接着層６０との界面に入り込む。その結果、図６に示すように、金属ピラー４０の上端面の全体及び側面の全体を被覆するように導電性ペースト５０Ａを形成することができる。
なお、金属ピラー４０の上端面の全体及び側面の一部（側面の上方）を被覆するように導電性ペースト５０Ａを形成してもよい。つまり、金属ピラー４０の側面の一部（側面の下方）が導電性ペースト５０Ａから露出してもよい。導電性ペースト５０Ａの材料や、金属ピラー４０の上端面に形成される導電性ペースト５０Ａの厚さは、例えば、第１の実施の形態の導電性ペースト５０と同様とすることができる。
このように、金属ピラー４０の上端面の全体及び側面の少なくとも一部を被覆するように導電性ペースト５０Ａを形成してもよい。これにより、金属ピラー４０と導電性ペースト５０Ａとの接触面積が大きくなるため、両者の接続信頼性を向上できる。
〈第２の実施の形態〉
第２の実施の形態では、配線基板と半導体チップとを接続する導電性ペーストの位置が第１の実施の形態と異なる例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
［第２の実施の形態に係る半導体装置の構造］
まず、第２の実施の形態に係る半導体装置の構造について説明する。図７は、第２の実施の形態に係る半導体装置を例示する断面図であり、図７（ａ）は全体図、図７（ｂ）は図７（ａ）のＡ部の部分拡大断面図である。
図７を参照するに、第２の実施の形態に係る半導体装置１Ｂは、金属ピラー４０と導電性ペースト５０との位置関係が上下入れ代わり、接着層６０Ｂが第１接着層６１と第２接着層６２との積層構造である点が半導体装置１（図１参照）と主に相違する。
半導体装置１Ｂでは、半導体チップ３０の電極パッド３５に金属ピラー４０が形成され、金属ピラー４０の下端面は、導電性ペースト５０を介して、配線基板１０の配線層１２と電気的に接続されている。金属ピラー４０の材料や高さは、例えば、第１の実施の形態と同様とすることができる。導電性ペースト５０の材料や厚さは、例えば、第１の実施の形態と同様とすることができる。
第１接着層６１は、配線層１２を被覆するように絶縁層１１の上面の全体に設けられ、半導体チップ３０の回路形成面との間に隙間を形成している。第１接着層６１の上面と半導体チップ３０の回路形成面との間の隙間を充填するように、第１接着層６１の上面の一部に、第２接着層６２が積層されている。
第１接着層６１及び第２接着層６２は、同一材料により一体的に形成されている。第１接着層６１及び６２としては、例えば、接着層６０と同様の絶縁性樹脂を用いることができる。第１接着層６１の厚さＴ２は、例えば、７〜５０μｍ程度とすることができる。フィレット６２ｆを除く部分の第２接着層６２の厚さＴ３は、例えば、５〜３０μｍ程度とすることができる。
第１接着層６１は、導電性ペースト５０の側面の全体及び金属ピラー４０の側面の下方側を被覆している。第２接着層６２は、金属ピラー４０の側面の上方側を被覆している。第２接着層６２の側面は、半導体チップ３０側から第１接着層６１側に行くにつれて末広がりとなる傾斜面である。第２接着層６２が半導体チップ３０の側面に延伸してフィレット６２ｆが形成されている。フィレット６２ｆは、例えば、半導体チップ３０の側面の下方を環状に被覆するように形成することができる。フィレット６２ｆは、半導体チップ３０の側面の全体を環状に被覆するように形成してもよい。
［第２の実施の形態に係る半導体装置の製造方法］
次に、第２の実施の形態に係る半導体装置の製造方法について説明する。図８は、第２の実施の形態に係る半導体装置の製造工程を例示する図である。
まず、第１の実施の形態の図２（ａ）及び図２（ｂ）に示す工程を実行する。そして、図８（ａ）に示す工程では、絶縁層１１の上面の全体に配線層１２を被覆するようにＢステージ状態（半硬化状態）の第１接着層６１を形成する。或いは、ペースト状の第１接着層６１を、配線層１２を被覆するように絶縁層１１の上面の全体に塗布する。そして、第１接着層６１に、導電性ペースト５０を形成する部分の第１接着層６１を除去し、配線層１２の上面を選択的に露出する開口部６１ｘを形成する。開口部６１ｘは、例えば、レーザ加工法により形成できる。第１接着層６１の材料や厚さは、前述の通りである。なお、第１接着層６１が感光性樹脂からなる場合には、露光及び現像により開口部６１ｘを形成してもよい。開口部６１ｘの形状の制御については貫通孔１１ｘの場合と同様である。
次に、図８（ｂ）に示す工程では、ディスペンサー等を用いて開口部６１ｘに導電性ペースト５０を充填する。なお、導電性ペースト５０は開口部６１ｘ内の少なくとも一部を充填するように形成すればよい。
次に、図８（ｃ）に示す工程では、回路形成面に電極パッド３５が設けられた半導体チップ３０を準備し、電極パッド３５に金属ピラー４０を形成する。そして、半導体チップ３０の回路形成面に金属ピラー４０を被覆するようにＢステージ状態（半硬化状態）の第２接着層６２を形成する。或いは、半導体チップ３０の回路形成面に金属ピラー４０を被覆するようにペースト状の第２接着層６２を塗布する。そして、金属ピラー４０の下端面を被覆する第２接着層６２を除去して金属ピラー４０の下端面を第２接着層６２から露出させる。金属ピラー４０の下端面を被覆する第２接着層６２は、例えば、レーザ光の照射等により除去できる。第２接着層６２の材料や厚さは、前述の通りである。
そして、金属ピラー４０の下端面が導電性ペースト５０と接し第２接着層６２が第１接着層６１と接するように、半導体チップ３０を第１接着層６１上に配置する。その後、半導体チップ３０を第１接着層６１側に押圧しながら導電性ペースト５０、第１接着層６１、及び第２接着層６２を硬化させる。
これにより、第１接着層６１及び第２接着層６２が一体化した接着層６０Ｂが形成され、接着層６０Ｂは絶縁層１１の上面と半導体チップ３０の回路形成面との対向部分の隙間を充填し、配線基板１０と半導体チップ３０とを接着する。又、接着層６０Ｂを構成する第２接着層６２が半導体チップ３０の側面に延伸してフィレット６２ｆを形成する。又、金属ピラー４０は、導電性ペースト５０を介して、配線層１２と電気的に接続される。なお、フィレット６２ｆは、例えば、半導体チップ３０の側面の下方を環状に被覆するように形成することができるが、半導体チップ３０の側面の全体を環状に被覆するように形成してもよい。
なお、図８（ｃ）に示す工程に代えて、図９に示すように、第２接着層６２から露出する金属ピラー４０の下端面に導電性ペースト５０を印刷してもよい。この場合、導電性ペースト５０の下端面が第１接着層６１の開口部６１ｘ内に露出する配線層１２の上面と接するように半導体チップ３０を第１接着層６１上に配置する。そして、半導体チップ３０を第１接着層６１側に押圧しながら導電性ペースト５０、第１接着層６１、及び第２接着層６２を硬化させる。
このように、半導体チップ３０の電極パッド３５に金属ピラー４０を形成し、金属ピラー４０の下端面に形成した導電性ペースト５０を介して、配線層１２と電気的に接続してもよい。又、配線基板１０側に第１接着層６１を設け、半導体チップ３０側に第２接着層６２を設け、両者を一体化して接着層６０Ｂを形成してもよい。この場合にも、第１の実施の形態と同様の効果を奏する。
〈第２の実施の形態の変形例１〉
第２の実施の形態の変形例１では、配線基板と半導体チップとを接続する導電性ペーストの形状が第２の実施の形態と異なる例を示す。なお、第２の実施の形態の変形例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１０は、第２の実施の形態の変形例１に係る半導体装置を例示する断面図であり、図１０（ａ）は全体図、図１０（ｂ）は図１０（ａ）のＡ部の部分拡大断面図である。
図１０を参照するに、第２の実施の形態の変形例１に係る半導体装置１Ｃは、導電性ペースト５０が導電性ペースト５０Ｃに置換された点が半導体装置１Ｂ（図７参照）と相違する。導電性ペースト５０Ｃは、金属ピラー４０の下端面の全体及び側面の全体を被覆するように形成されている。
第２の実施の形態の図８（ｂ）に示す工程において開口部６１ｘ内に導電性ペースト５０Ｃを充填する量と、図８（ｃ）に示す工程において導電性ペースト５０Ｃ等を硬化させる際に半導体チップ３０を第１接着層６１側に押圧する量は、適宜調整できる。導電性ペースト５０Ｃを充填する量と、半導体チップ３０を第１接着層６１側に押圧する量を調整することで、導電性ペースト５０Ｃの一部が金属ピラー４０の下端面から側面に延伸し、金属ピラー４０と第２接着層６２との界面に入り込む。その結果、図１０に示すように、金属ピラー４０の下端面の全体及び側面の全体を被覆するように導電性ペースト５０Ｃを形成することができる。
又、第２の実施の形態の図９に示す工程において金属ピラー４０の下端面に導電性ペースト５０Ｃを印刷する量と、導電性ペースト５０Ｃ等を硬化させる際に半導体チップ３０を第１接着層６１側に押圧する量は、適宜調整できる。導電性ペースト５０Ｃを充填する量と、半導体チップ３０を第１接着層６１側に押圧する量を調整することで、導電性ペースト５０Ｃの一部が金属ピラー４０の下端面から側面に延伸し、金属ピラー４０と第２接着層６２との界面に入り込む。その結果、図１０に示すように、金属ピラー４０の下端面の全体及び側面の全体を被覆するように導電性ペースト５０Ｃを形成することができる。
なお、金属ピラー４０の下端面の全体及び側面の一部（側面の下方）を被覆するように導電性ペースト５０Ｃを形成してもよい。つまり、金属ピラー４０の側面の一部（側面の上方）が導電性ペースト５０Ｃから露出してもよい。導電性ペースト５０Ｃの材料や、金属ピラー４０の下端面に形成される導電性ペースト５０Ｃの厚さは、例えば、第２の実施の形態の導電性ペースト５０と同様とすることができる。
このように、金属ピラー４０の下端面の全体及び側面の少なくとも一部を被覆するように導電性ペースト５０Ｃを形成してもよい。これにより、金属ピラー４０と導電性ペースト５０Ｃとの接触面積が大きくなるため、両者の接続信頼性を向上できる。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
例えば、上記の各実施の形態及び変形例に係る半導体装置では、２層の配線層を有する配線基板上に半導体チップを実装する例を示したが、これには限定されない。すなわち、３層以上の配線層を有する配線基板に半導体チップを実装する形態としても構わない。又、半導体チップを実装する配線基板の製造方法も特に限定されず、例えばビルドアップ工法により製造された配線基板に半導体チップを実装してもよいし、その他の工法により形成された配線基板に半導体チップを実装してもよい。
１、１Ａ、１Ｂ、１Ｃ 半導体装置
１０ 配線基板
１１ 絶縁層
１１ｘ 貫通孔
１２、１３ 配線層
１４ 貫通配線
１５ ソルダーレジスト層
１５ｘ、６１ｘ 開口部
３０ 半導体チップ
３５ 電極パッド
４０ 金属ピラー
５０、５０Ａ、５０Ｃ 導電性ペースト
６０、６０Ｂ 接着層
６０ｆ、６２ｆ フィレット
６１ 第１接着層
６２ 第２接着層

Claims (4)

  1. 絶縁層、及び前記絶縁層の一方の面に設けられた配線層、を備えた配線基板の前記配線層上に突起電極を形成する工程と、
    前記絶縁層の一方の面の全体に前記配線層を被覆して前記突起電極の端面を露出する接着層を形成する工程と、
    回路形成面に電極パッドが設けられた半導体チップを準備する工程と、
    前記電極パッド又は前記突起電極の端面に導電性ペーストを形成する工程と、
    前記電極パッドと前記突起電極が前記導電性ペーストを介して接し前記回路形成面が前記接着層と接するように前記半導体チップを前記接着層上に配置し、前記半導体チップを前記接着層側に押圧しながら前記導電性ペースト及び前記接着層を同時に硬化させる工程と、を有し、
    前記絶縁層及び前記導電性ペーストは、熱硬化性であり、
    前記導電性ペーストは、主成分となる金属粉末をバインダーとなる樹脂の中に分散させたものであり、
    前記硬化させる工程では、
    前記接着層が前記絶縁層の一方の面と前記回路形成面との対向部分の隙間を充填して前記配線基板と前記半導体チップとを接着し、
    前記接着層が前記半導体チップの側面に延伸してフィレットを形成し、
    前記フィレットは前記回路形成面側に向かって裾広がりの形状となる半導体装置の製造方法。
  2. 絶縁層、及び前記絶縁層の一方の面に設けられた配線層、を備えた配線基板の前記絶縁層の一方の面の全体に前記配線層を被覆する第１接着層を形成する工程と、
    前記第１接着層に、前記配線層を選択的に露出する開口部を形成する工程と、
    回路形成面に電極パッドが設けられた半導体チップを準備し、前記電極パッドに突起電極を形成する工程と、
    前記回路形成面に、前記突起電極の端面を露出する第２接着層を形成する工程と、
    前記開口部内又は前記突起電極の端面に導電性ペーストを形成する工程と、
    前記突起電極と前記開口部内に露出する前記配線層が前記導電性ペーストを介して接し前記第２接着層が前記第１接着層と接するように前記半導体チップを前記第１接着層上に配置し、前記半導体チップを前記第１接着層側に押圧しながら前記導電性ペースト、前記第１接着層、及び前記第２接着層を同時に硬化させる工程と、を有し、
    前記絶縁層及び前記導電性ペーストは、熱硬化性であり、
    前記導電性ペーストは、主成分となる金属粉末をバインダーとなる樹脂の中に分散させたものであり、
    前記硬化させる工程では、
    前記第１接着層及び前記第２接着層が前記絶縁層の一方の面と前記回路形成面との対向部分の隙間を充填して前記配線基板と前記半導体チップとを接着し、
    前記第２接着層が前記半導体チップの側面に延伸してフィレットを形成し、
    前記フィレットは前記回路形成面側に向かって裾広がりの形状となる半導体装置の製造方法。
  3. 前記導電性ペーストは、前記突起電極の端面から前記突起電極の側面に延伸する請求項１又は２に記載の半導体装置の製造方法。
  4. 前記導電性ペーストは、前記突起電極の側面の全体を被覆する請求項３に記載の半導体装置の製造方法。
JP2017014613A 2017-01-30 2017-01-30 半導体装置の製造方法 Active JP6858576B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017014613A JP6858576B2 (ja) 2017-01-30 2017-01-30 半導体装置の製造方法
US15/852,479 US10121695B2 (en) 2017-01-30 2017-12-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017014613A JP6858576B2 (ja) 2017-01-30 2017-01-30 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2018125349A JP2018125349A (ja) 2018-08-09
JP2018125349A5 JP2018125349A5 (ja) 2019-12-12
JP6858576B2 true JP6858576B2 (ja) 2021-04-14

Family

ID=62980766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017014613A Active JP6858576B2 (ja) 2017-01-30 2017-01-30 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10121695B2 (ja)
JP (1) JP6858576B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
CN113711347A (zh) * 2019-04-15 2021-11-26 大日本印刷株式会社 贯通电极基板、电子单元、贯通电极基板的制造方法以及电子单元的制造方法
CN111554639A (zh) * 2020-04-02 2020-08-18 珠海越亚半导体股份有限公司 嵌入式芯片封装及其制造方法
CN111668170A (zh) * 2020-06-05 2020-09-15 矽力杰半导体技术(杭州)有限公司 固晶结构及其制造方法
JP7449816B2 (ja) * 2020-08-21 2024-03-14 ＣＩＧ Ｐｈｏｔｏｎｉｃｓ Ｊａｐａｎ株式会社 光モジュール
EP4099807A1 (en) * 2021-06-01 2022-12-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier interconnection and manufacturing method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0623352B2 (ja) * 1986-02-21 1994-03-30 東芝ケミカル株式会社 半導体素子接着用ペ−スト
JP2002076055A (ja) * 2000-08-22 2002-03-15 Hitachi Ltd 半導体装置の実装方法および実装構造
JP2005039240A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP4492233B2 (ja) * 2003-11-27 2010-06-30 株式会社デンソー 半導体チップの実装構造および半導体チップの実装方法
US8963340B2 (en) * 2011-09-13 2015-02-24 International Business Machines Corporation No flow underfill or wafer level underfill and solder columns
WO2015159338A1 (ja) * 2014-04-14 2015-10-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6467797B2 (ja) 2014-07-14 2019-02-13 凸版印刷株式会社 配線基板、配線基板を用いた半導体装置およびこれらの製造方法
JP6510897B2 (ja) * 2015-06-09 2019-05-08 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置

Also Published As

Publication number Publication date
US10121695B2 (en) 2018-11-06
JP2018125349A (ja) 2018-08-09
US20180218941A1 (en) 2018-08-02

Similar Documents

Publication Publication Date Title
JP6858576B2 (ja) 半導体装置の製造方法
JP4182140B2 (ja) チップ内蔵基板
US10720392B2 (en) Wiring substrate
JPWO2007069606A1 (ja) チップ内蔵基板の製造方法
JP6161437B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP6761064B2 (ja) 配線基板及びその製造方法
JP6803249B2 (ja) 配線基板及びその製造方法
JP6566879B2 (ja) 電子部品内蔵基板
JP2007227586A (ja) 半導体素子内蔵基板及びその製造方法
JP6705718B2 (ja) 配線基板及びその製造方法
JP2002050871A (ja) ビルドアップ回路基板およびその製造方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
US20190261513A1 (en) Wiring substrate
JP4182144B2 (ja) チップ内蔵基板の製造方法
US20120218721A1 (en) Method of manufacturing component built-in module and component built-in module
JP5436837B2 (ja) 半導体装置内蔵基板の製造方法
JP7111457B2 (ja) 半導体装置及びその製造方法
US20230411264A1 (en) Laminated wiring board
US20230413452A1 (en) Laminated wiring board
JP4994099B2 (ja) 実装構造体の製造方法
JP2004221525A (ja) Ｉｃパッケージ及びその製造方法
JP2008181920A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP2000294675A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JP2008181921A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP2023142048A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191028

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210114

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210114

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210127

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210324

R150 Certificate of patent or registration of utility model

Ref document number: 6858576

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150