JP2002050871A - ビルドアップ回路基板およびその製造方法 - Google Patents
ビルドアップ回路基板およびその製造方法Info
- Publication number
- JP2002050871A JP2002050871A JP2000233918A JP2000233918A JP2002050871A JP 2002050871 A JP2002050871 A JP 2002050871A JP 2000233918 A JP2000233918 A JP 2000233918A JP 2000233918 A JP2000233918 A JP 2000233918A JP 2002050871 A JP2002050871 A JP 2002050871A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring pattern
- forming
- wire
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 より一層の高密度化を可能とする。
【解決手段】 第１の銅箔１１の上面の各所定の箇所に
ワイヤバンピング法により金や銅等からなるワイヤバン
プ１３を形成する。この場合、ワイヤバンプ１３の根元
１３ａはワイヤバンプ１３の径よりもやや大きくなる
が、ワイヤバンプ１３の径を１００μｍ程度以下とする
ことができる。次に、ワイヤバンプ１３を含む第１の絶
縁層１４の上面に第２の銅箔１５を積層する。次に、第
１および第２の銅箔１１、１５をパターニングし、第１
および第２の配線パターンを形成する。この状態では、
両配線パターンは、ワイヤバンプ１３からなる導通部を
介して接続されている。この場合、２層配線基板である
が、３層以上の配線基板とすることもできる。
ワイヤバンピング法により金や銅等からなるワイヤバン
プ１３を形成する。この場合、ワイヤバンプ１３の根元
１３ａはワイヤバンプ１３の径よりもやや大きくなる
が、ワイヤバンプ１３の径を１００μｍ程度以下とする
ことができる。次に、ワイヤバンプ１３を含む第１の絶
縁層１４の上面に第２の銅箔１５を積層する。次に、第
１および第２の銅箔１１、１５をパターニングし、第１
および第２の配線パターンを形成する。この状態では、
両配線パターンは、ワイヤバンプ１３からなる導通部を
介して接続されている。この場合、２層配線基板である
が、３層以上の配線基板とすることもできる。
Description
【０００１】
【発明の属する技術分野】この発明はビルドアップ回路
基板およびその製造方法に関する。
基板およびその製造方法に関する。
【０００２】
【従来の技術】ビルドアップ回路基板は、多層配線基板
の１種であり、上下の配線パターンを接続する導通部を
非メッキ導通部とし、つまり、メッキ工程を不要とし、
これにより安価で高密度化を可能としたものである。従
来のこのようなビルドアップ回路基板を製造する場合、
一例として、まず図１４に示すように、第１の銅箔１の
上面にスクリーン印刷法により銀ペーストからなる円錐
状のバンプ２を形成する。次に、図１５に示すように、
バンプ２を含む第１の銅箔１の上面にガラスクロスエポ
キシ樹脂フィルムからなる絶縁層３を熱圧着して積層
し、バンプ２が絶縁層３を貫通して絶縁層３上に突出す
る状態とする。この場合、絶縁層３には孔は予め形成さ
れておらず、円錐状のバンプ２が絶縁層３を貫通するこ
とにより、絶縁層３に孔が形成され、したがって孔明け
工程が不要である。
の１種であり、上下の配線パターンを接続する導通部を
非メッキ導通部とし、つまり、メッキ工程を不要とし、
これにより安価で高密度化を可能としたものである。従
来のこのようなビルドアップ回路基板を製造する場合、
一例として、まず図１４に示すように、第１の銅箔１の
上面にスクリーン印刷法により銀ペーストからなる円錐
状のバンプ２を形成する。次に、図１５に示すように、
バンプ２を含む第１の銅箔１の上面にガラスクロスエポ
キシ樹脂フィルムからなる絶縁層３を熱圧着して積層
し、バンプ２が絶縁層３を貫通して絶縁層３上に突出す
る状態とする。この場合、絶縁層３には孔は予め形成さ
れておらず、円錐状のバンプ２が絶縁層３を貫通するこ
とにより、絶縁層３に孔が形成され、したがって孔明け
工程が不要である。
【０００３】次に、図１６に示すように、絶縁層３の上
面に第２の銅箔４を熱圧着して積層し、絶縁層３上に突
出されたバンプ２をつぶす。次に、両銅箔１、４をパタ
ーニングし、図１７に示すように、絶縁層３の下面およ
び上面に第１および第２の配線パターン１ａ、４ａを形
成する。この状態では、両配線パターン１ａ、４ａはバ
ンプ２からなる導通部を介して接続されている。また、
この状態では、２層配線基板となっているが、３層以上
の配線基板とすることもできる。
面に第２の銅箔４を熱圧着して積層し、絶縁層３上に突
出されたバンプ２をつぶす。次に、両銅箔１、４をパタ
ーニングし、図１７に示すように、絶縁層３の下面およ
び上面に第１および第２の配線パターン１ａ、４ａを形
成する。この状態では、両配線パターン１ａ、４ａはバ
ンプ２からなる導通部を介して接続されている。また、
この状態では、２層配線基板となっているが、３層以上
の配線基板とすることもできる。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
このようなビルドアップ回路基板の製造方法では、バン
プ２を、当初、第１の銅箔１の上面にスクリーン印刷法
により形成した銀ペーストからなる円錐状のものによっ
て形成しているので、スクリーン印刷法の精度の関係か
ら、当該円錐状のものの底面の大きさが最小でも４００
μｍφ程度と比較的大きくなり、また位置精度もあまり
高くなく、したがって高密度化に限界があるという問題
があった。この発明の課題は、より一層の高密度化を可
能とすることである。
このようなビルドアップ回路基板の製造方法では、バン
プ２を、当初、第１の銅箔１の上面にスクリーン印刷法
により形成した銀ペーストからなる円錐状のものによっ
て形成しているので、スクリーン印刷法の精度の関係か
ら、当該円錐状のものの底面の大きさが最小でも４００
μｍφ程度と比較的大きくなり、また位置精度もあまり
高くなく、したがって高密度化に限界があるという問題
があった。この発明の課題は、より一層の高密度化を可
能とすることである。
【０００５】
【課題を解決するための手段】請求項１に記載の発明に
係るビルドアップ回路基板は、絶縁層と、該絶縁層下に
設けられた第１の配線パターンと、前記絶縁層上に設け
られた第２の配線パターンと、前記絶縁層内に上下方向
に貫通して設けられ、前記第１の配線パターンと前記第
２の配線パターンとを接続するワイヤバンプからなる導
通部とを具備したものである。請求項２に記載の発明に
係るビルドアップ回路基板は、請求項１に記載の発明に
おいて、前記第２の配線パターンを含む前記絶縁層上
に、上下の配線パターンを接続するワイヤバンプからな
る導通部を備えた上絶縁層および上配線パターンを少な
くとも１組設けたものである。請求項３に記載の発明に
係るビルドアップ回路基板は、請求項２に記載の発明に
おいて、前記第２の配線パターンおよび前記上配線パタ
ーンをその下の絶縁層上に導電性接着剤を介して設けた
ものである。請求項４に記載の発明に係るビルドアップ
回路基板は、請求項３に記載の発明において、前記ワイ
ヤバンプを当該ワイヤバンプを備えた絶縁層上にやや突
出させたものである。請求項５に記載の発明に係るビル
ドアップ回路基板は、請求項１〜４のいずれかに記載の
発明において、前記ワイヤバンプの表面にメッキ被膜を
設けたものである。請求項６に記載の発明に係るビルド
アップ回路基板の製造方法は、第１の金属上または第１
の金属層のその上に積層された絶縁膜に形成された開口
部を介して露出された露出面上にワイヤバンプを形成す
る工程と、前記ワイヤバンプを含む前記第１の金属層上
に絶縁層を形成する工程と、前記絶縁層の上面側を研磨
して前記ワイヤバンプの上端面を平滑化して露出させる
工程と、前記絶縁層上に第２の金属層を形成する工程
と、前記第１の金属層をパターニングして第１の配線パ
ターンを形成する工程と、前記第２の金属層をパターニ
ングして第２の配線パターンを形成する工程とを具備
し、前記第１の配線パターンと前記第２の配線パターン
とを前記ワイヤバンプからなる導通部を介して接続する
ようにしたものである。請求項７に記載の発明に係るビ
ルドアッフ回路基板の製造方法は、請求項６に記載の発
明において、前記第２の配線パターンを含む前記絶縁層
上に、ワイヤバンプを形成する工程、上絶縁層を形成す
る工程、前記上絶縁層の上面側を研磨する工程、前記上
絶縁層上に上金属層を形成する工程、前記上金属層をパ
ターニングして上配線パターンを形成する工程を少なく
とも１回経ることにより、上下の配線パターンを接続す
るワイヤバンプからなる導通部を備えた上絶縁層および
上配線パターンを少なくとも１組形成する工程を具備し
たものである。請求項８に記載の発明に係るビルドアッ
フ回路基板の製造方法は、金属フィルム上または金属フ
ィルムのその上に積層された絶縁膜に形成された開口部
を介して露出された露出面上にワイヤバンプを形成する
工程と、前記ワイヤバンプを含む前記金属フィルム上に
絶縁層を該絶縁層上から前記ワイヤバンプの上端部が突
出するように形成する工程と、前記絶縁層上に金属層を
形成する工程と、前記金属フィルムをパターニングして
第１の配線パターンを形成する工程と、前記金属層をパ
ターニングして第２の配線パターンを形成する工程とを
具備し、前記第１の配線パターンと前記第２の配線パタ
ーンとを前記ワイヤバンプからなる導通部を介して接続
するようにしたものである。請求項９に記載の発明に係
るビルドアッフ回路基板の製造方法は、請求項８に記載
の発明において、前記第２の配線パターンを含む前記絶
縁層上に、ワイヤバンプを形成する工程、上絶縁層を該
上絶縁層上から前記ワイヤバンプの上端部がやや突出す
るように形成する工程、前記上絶縁層上に上金属層を形
成する工程、前記上金属層をパターニングして上配線パ
ターンを形成する工程を少なくとも１回経ることによ
り、上下の配線パターンを接続するワイヤバンプからな
る導通部を備えた上絶縁層および上配線パターンを少な
くとも１組形成する工程を具備したものである。請求項
１０に記載の発明に係るビルドアッフ回路基板の製造方
法は、請求項７または９に記載の発明において、前記絶
縁層および前記上絶縁層をシリカ系セラミックやシリコ
ン系セラミック等からなるフィラーをエポキシ樹脂また
はＢＣＢ樹脂に混入してなるものを塗布して形成するよ
うにしたものである。請求項１１に記載の発明に係るビ
ルドアッフ回路基板の製造方法は、請求項７または９に
記載の発明において、前記絶縁層および前記上絶縁層を
プリプレグを軟化させた状態で圧着して形成するように
したものである。請求項１２に記載の発明に係るビルド
アッフ回路基板の製造方法は、請求項７、９、１０、１
１のいずれかに記載の発明において、前記第２の金属層
および前記上金属層をその各下面に予め設けられた導電
性接着剤と共に熱圧着して積層するようにしたものであ
る。そして、以上の発明によれば、絶縁層内に上下方向
に貫通して設けられたワイヤバンプにより、上下の配線
パターンを接続する導通部を形成しているので、導通部
の断面積がワイヤバンプ（実際にはその根元）の径によ
り決まり、このワイヤバンプの径を１００μｍ程度以下
（その根元の径はそれよりもやや大きいが）とすること
が可能であり、したがってより一層の高密度化を可能と
することができる。
係るビルドアップ回路基板は、絶縁層と、該絶縁層下に
設けられた第１の配線パターンと、前記絶縁層上に設け
られた第２の配線パターンと、前記絶縁層内に上下方向
に貫通して設けられ、前記第１の配線パターンと前記第
２の配線パターンとを接続するワイヤバンプからなる導
通部とを具備したものである。請求項２に記載の発明に
係るビルドアップ回路基板は、請求項１に記載の発明に
おいて、前記第２の配線パターンを含む前記絶縁層上
に、上下の配線パターンを接続するワイヤバンプからな
る導通部を備えた上絶縁層および上配線パターンを少な
くとも１組設けたものである。請求項３に記載の発明に
係るビルドアップ回路基板は、請求項２に記載の発明に
おいて、前記第２の配線パターンおよび前記上配線パタ
ーンをその下の絶縁層上に導電性接着剤を介して設けた
ものである。請求項４に記載の発明に係るビルドアップ
回路基板は、請求項３に記載の発明において、前記ワイ
ヤバンプを当該ワイヤバンプを備えた絶縁層上にやや突
出させたものである。請求項５に記載の発明に係るビル
ドアップ回路基板は、請求項１〜４のいずれかに記載の
発明において、前記ワイヤバンプの表面にメッキ被膜を
設けたものである。請求項６に記載の発明に係るビルド
アップ回路基板の製造方法は、第１の金属上または第１
の金属層のその上に積層された絶縁膜に形成された開口
部を介して露出された露出面上にワイヤバンプを形成す
る工程と、前記ワイヤバンプを含む前記第１の金属層上
に絶縁層を形成する工程と、前記絶縁層の上面側を研磨
して前記ワイヤバンプの上端面を平滑化して露出させる
工程と、前記絶縁層上に第２の金属層を形成する工程
と、前記第１の金属層をパターニングして第１の配線パ
ターンを形成する工程と、前記第２の金属層をパターニ
ングして第２の配線パターンを形成する工程とを具備
し、前記第１の配線パターンと前記第２の配線パターン
とを前記ワイヤバンプからなる導通部を介して接続する
ようにしたものである。請求項７に記載の発明に係るビ
ルドアッフ回路基板の製造方法は、請求項６に記載の発
明において、前記第２の配線パターンを含む前記絶縁層
上に、ワイヤバンプを形成する工程、上絶縁層を形成す
る工程、前記上絶縁層の上面側を研磨する工程、前記上
絶縁層上に上金属層を形成する工程、前記上金属層をパ
ターニングして上配線パターンを形成する工程を少なく
とも１回経ることにより、上下の配線パターンを接続す
るワイヤバンプからなる導通部を備えた上絶縁層および
上配線パターンを少なくとも１組形成する工程を具備し
たものである。請求項８に記載の発明に係るビルドアッ
フ回路基板の製造方法は、金属フィルム上または金属フ
ィルムのその上に積層された絶縁膜に形成された開口部
を介して露出された露出面上にワイヤバンプを形成する
工程と、前記ワイヤバンプを含む前記金属フィルム上に
絶縁層を該絶縁層上から前記ワイヤバンプの上端部が突
出するように形成する工程と、前記絶縁層上に金属層を
形成する工程と、前記金属フィルムをパターニングして
第１の配線パターンを形成する工程と、前記金属層をパ
ターニングして第２の配線パターンを形成する工程とを
具備し、前記第１の配線パターンと前記第２の配線パタ
ーンとを前記ワイヤバンプからなる導通部を介して接続
するようにしたものである。請求項９に記載の発明に係
るビルドアッフ回路基板の製造方法は、請求項８に記載
の発明において、前記第２の配線パターンを含む前記絶
縁層上に、ワイヤバンプを形成する工程、上絶縁層を該
上絶縁層上から前記ワイヤバンプの上端部がやや突出す
るように形成する工程、前記上絶縁層上に上金属層を形
成する工程、前記上金属層をパターニングして上配線パ
ターンを形成する工程を少なくとも１回経ることによ
り、上下の配線パターンを接続するワイヤバンプからな
る導通部を備えた上絶縁層および上配線パターンを少な
くとも１組形成する工程を具備したものである。請求項
１０に記載の発明に係るビルドアッフ回路基板の製造方
法は、請求項７または９に記載の発明において、前記絶
縁層および前記上絶縁層をシリカ系セラミックやシリコ
ン系セラミック等からなるフィラーをエポキシ樹脂また
はＢＣＢ樹脂に混入してなるものを塗布して形成するよ
うにしたものである。請求項１１に記載の発明に係るビ
ルドアッフ回路基板の製造方法は、請求項７または９に
記載の発明において、前記絶縁層および前記上絶縁層を
プリプレグを軟化させた状態で圧着して形成するように
したものである。請求項１２に記載の発明に係るビルド
アッフ回路基板の製造方法は、請求項７、９、１０、１
１のいずれかに記載の発明において、前記第２の金属層
および前記上金属層をその各下面に予め設けられた導電
性接着剤と共に熱圧着して積層するようにしたものであ
る。そして、以上の発明によれば、絶縁層内に上下方向
に貫通して設けられたワイヤバンプにより、上下の配線
パターンを接続する導通部を形成しているので、導通部
の断面積がワイヤバンプ（実際にはその根元）の径によ
り決まり、このワイヤバンプの径を１００μｍ程度以下
（その根元の径はそれよりもやや大きいが）とすること
が可能であり、したがってより一層の高密度化を可能と
することができる。
【０００６】
【発明の実施の形態】図１〜図８はそれぞれこの発明の
第１実施形態におけるビルドアップ回路基板の各製造工
程を示したものである。そこで、これらの図を順に参照
して、この実施形態におけるビルドアップ回路基板の構
造についてその製造方法と併せ説明する。
第１実施形態におけるビルドアップ回路基板の各製造工
程を示したものである。そこで、これらの図を順に参照
して、この実施形態におけるビルドアップ回路基板の構
造についてその製造方法と併せ説明する。
【０００７】まず、図１に示すように、第１の銅箔（金
属層）１１の下面にフォトレジスト膜１２を形成する。
次に、第１の銅箔１１の上面の各所定の箇所にワイヤボ
ンディング法により、すなわち、金や銅等からなるワイ
ヤを用いてキャピラリによりボールボンディングおよび
切断をしてワイヤバンプ１３を形成する。この場合、ワ
イヤバンプ１３の根元１３ａはワイヤバンプ１３の径よ
りもやや大きくなるが、ワイヤバンプ１３の径を１０〜
１００μｍ程度とすることができる。なお、ワイヤバン
プ１３の径が小さすぎて強度が足りない場合には、第１
の銅箔１１をメッキ電流路として銅やニッケル等の電解
メッキを行うことにより、ワイヤバンプ１３の表面にメ
ッキ被膜を形成するようにしてもよい。
属層）１１の下面にフォトレジスト膜１２を形成する。
次に、第１の銅箔１１の上面の各所定の箇所にワイヤボ
ンディング法により、すなわち、金や銅等からなるワイ
ヤを用いてキャピラリによりボールボンディングおよび
切断をしてワイヤバンプ１３を形成する。この場合、ワ
イヤバンプ１３の根元１３ａはワイヤバンプ１３の径よ
りもやや大きくなるが、ワイヤバンプ１３の径を１０〜
１００μｍ程度とすることができる。なお、ワイヤバン
プ１３の径が小さすぎて強度が足りない場合には、第１
の銅箔１１をメッキ電流路として銅やニッケル等の電解
メッキを行うことにより、ワイヤバンプ１３の表面にメ
ッキ被膜を形成するようにしてもよい。
【０００８】次に、図２に示すように、ワイヤバンプ１
３を含む第１の銅箔１１の上面全体に、ディスペンサ法
やスクリーン印刷法等により、シリカ系セラミックやシ
リコン系セラミック等からなるフィラーをエポキシ樹脂
またはＢＣＢ樹脂に混入してなるものでワイヤバンプ１
３をほぼ覆うように塗布し、第１の絶縁層１４を形成す
る。この場合、ワイヤバンプ１３を形成した後に第１の
絶縁層１４を塗布して形成しているので、ワイヤバンプ
１３を貫通させるための孔明け工程は不要である。次
に、第１の絶縁層１４の上面側を適宜に研磨することに
より、図３に示すように、ワイヤバンプ１３の上端面を
平滑化して露出させる。
３を含む第１の銅箔１１の上面全体に、ディスペンサ法
やスクリーン印刷法等により、シリカ系セラミックやシ
リコン系セラミック等からなるフィラーをエポキシ樹脂
またはＢＣＢ樹脂に混入してなるものでワイヤバンプ１
３をほぼ覆うように塗布し、第１の絶縁層１４を形成す
る。この場合、ワイヤバンプ１３を形成した後に第１の
絶縁層１４を塗布して形成しているので、ワイヤバンプ
１３を貫通させるための孔明け工程は不要である。次
に、第１の絶縁層１４の上面側を適宜に研磨することに
より、図３に示すように、ワイヤバンプ１３の上端面を
平滑化して露出させる。
【０００９】次に、図４に示すように、ワイヤバンプ１
３を含む第１の絶縁層１４の上面に第２の銅箔１５を熱
圧着して積層する。この場合、第２の銅箔１５をその下
面に予め設けられた導電性接着剤を介して積層するよう
にしてもよい。また、第２の銅箔１５の代わりに、無電
解メッキにより、銅等からなる金属層を形成するように
してもよい。次に、第２の銅箔１５をパターニングし、
図５に示すように、第１の絶縁層１４の上面に第２の配
線パターン１５ａを形成する。この場合、第１の銅箔１
１はフォトレジスト膜１２によって覆われているので、
エッチングされない。なお、図４に示す工程において、
ワイヤバンプ１３を含む第１の絶縁層１４の上面に第２
の銅箔１５を導電性接着剤を介して積層した場合には、
図５に示すパターニング後に、第１の絶縁層１４の上面
の第２の配線パターン１５ａが形成されていない領域に
不要に残存する導電性接着剤をアッシングして除去する
ようにしてもよい。
３を含む第１の絶縁層１４の上面に第２の銅箔１５を熱
圧着して積層する。この場合、第２の銅箔１５をその下
面に予め設けられた導電性接着剤を介して積層するよう
にしてもよい。また、第２の銅箔１５の代わりに、無電
解メッキにより、銅等からなる金属層を形成するように
してもよい。次に、第２の銅箔１５をパターニングし、
図５に示すように、第１の絶縁層１４の上面に第２の配
線パターン１５ａを形成する。この場合、第１の銅箔１
１はフォトレジスト膜１２によって覆われているので、
エッチングされない。なお、図４に示す工程において、
ワイヤバンプ１３を含む第１の絶縁層１４の上面に第２
の銅箔１５を導電性接着剤を介して積層した場合には、
図５に示すパターニング後に、第１の絶縁層１４の上面
の第２の配線パターン１５ａが形成されていない領域に
不要に残存する導電性接着剤をアッシングして除去する
ようにしてもよい。
【００１０】次に、図６に示すように、第２の配線パタ
ーン１５ａの先端パット部の上面にワイヤボンディング
法により金や銅等からなるワイヤバンプ１６を形成す
る。次に、上記と同様の工程を経ると、つまり、ワイヤ
バンプ１６および第２の配線パターン１５ａを含む第１
の絶縁層１４の上面全体に第２の絶縁層を形成する工
程、第２の絶縁層の上面側を研磨する工程、第２の絶縁
層上に第３の銅箔を熱圧着して積層する工程、第３の銅
箔をパターニングする工程を経ると、図７に示すものが
得られる。
ーン１５ａの先端パット部の上面にワイヤボンディング
法により金や銅等からなるワイヤバンプ１６を形成す
る。次に、上記と同様の工程を経ると、つまり、ワイヤ
バンプ１６および第２の配線パターン１５ａを含む第１
の絶縁層１４の上面全体に第２の絶縁層を形成する工
程、第２の絶縁層の上面側を研磨する工程、第２の絶縁
層上に第３の銅箔を熱圧着して積層する工程、第３の銅
箔をパターニングする工程を経ると、図７に示すものが
得られる。
【００１１】すなわち、ワイヤバンプ１６および第２の
配線パターン１５ａを含む第１の絶縁層１４の上面には
第２の絶縁層１７および第３の配線パターン１８ａが形
成されている。この状態では、第２の配線パターン１５
ａと第３の配線パターン１８ａとは、第２の絶縁層１７
内に上下方向に貫通して設けられたワイヤバンプ１６か
らなる導通部を介して接続されている。また、この場合
も、第１の銅箔１１はフォトレジスト膜１２によって覆
われているので、エッチングされない。
配線パターン１５ａを含む第１の絶縁層１４の上面には
第２の絶縁層１７および第３の配線パターン１８ａが形
成されている。この状態では、第２の配線パターン１５
ａと第３の配線パターン１８ａとは、第２の絶縁層１７
内に上下方向に貫通して設けられたワイヤバンプ１６か
らなる導通部を介して接続されている。また、この場合
も、第１の銅箔１１はフォトレジスト膜１２によって覆
われているので、エッチングされない。
【００１２】次に、第１の銅箔１１をパターニングし、
図８に示すように、第１の絶縁層１４の下面に第１の配
線パターン１１ａを形成する。この状態では、第１の配
線パターン１１ａと第２の配線パターン１５ａとは、第
１の絶縁層１４内に上下方向に貫通して設けられたワイ
ヤバンプ１３からなる導通部を介して接続されている。
なお、第１の銅箔１１のパターニングは、第３の銅箔の
パターニングと同時に行うようにしてもよい。また、こ
の状態では、３層配線基板となっているが、第１の銅箔
１１をパターニングする前に、上記と同様の工程を経る
ことにより、４層以上の配線基板を得ることもできる。
４層以上の配線基板を得る場合には、第１の銅箔１１の
パターニングは最上の銅箔のパターニングと同時に行う
ようにしてもよい。
図８に示すように、第１の絶縁層１４の下面に第１の配
線パターン１１ａを形成する。この状態では、第１の配
線パターン１１ａと第２の配線パターン１５ａとは、第
１の絶縁層１４内に上下方向に貫通して設けられたワイ
ヤバンプ１３からなる導通部を介して接続されている。
なお、第１の銅箔１１のパターニングは、第３の銅箔の
パターニングと同時に行うようにしてもよい。また、こ
の状態では、３層配線基板となっているが、第１の銅箔
１１をパターニングする前に、上記と同様の工程を経る
ことにより、４層以上の配線基板を得ることもできる。
４層以上の配線基板を得る場合には、第１の銅箔１１の
パターニングは最上の銅箔のパターニングと同時に行う
ようにしてもよい。
【００１３】このようにして得られたビルドアップ回路
基板では、第１および第２の絶縁層１４、１７内に上下
方向に貫通して設けられたワイヤバンプ１３、１６によ
り、第１の配線パターン１１ａと第２の配線パターン１
５ａとを接続する導通部および第２の配線パターン１５
ａと第３の配線パターン１８ａとを接続する導通部を形
成しているので、導通部の断面積がワイヤバンプ１３、
１６（実際にはその根元）の径により決まり、このワイ
ヤバンプ１３、１６の径を１０〜１００μｍ程度（その
根元の径はそれよりもやや大きいが）とすることが可能
であり、したがってより一層の高密度化を可能とするこ
とができる。
基板では、第１および第２の絶縁層１４、１７内に上下
方向に貫通して設けられたワイヤバンプ１３、１６によ
り、第１の配線パターン１１ａと第２の配線パターン１
５ａとを接続する導通部および第２の配線パターン１５
ａと第３の配線パターン１８ａとを接続する導通部を形
成しているので、導通部の断面積がワイヤバンプ１３、
１６（実際にはその根元）の径により決まり、このワイ
ヤバンプ１３、１６の径を１０〜１００μｍ程度（その
根元の径はそれよりもやや大きいが）とすることが可能
であり、したがってより一層の高密度化を可能とするこ
とができる。
【００１４】なお、上記第１実施形態では、例えば図２
に示す工程において第１の絶縁層１４をワイヤバンプ１
３をほぼ覆うように塗布して形成した場合について説明
したが、これに限定されるものではない。例えば、図９
に示すこの発明の第２実施形態のように、第１の絶縁層
１４を該第１の絶縁層１４上からワイヤバンプ１３の上
端部がやや突出するように塗布して形成するようにして
もよい。
に示す工程において第１の絶縁層１４をワイヤバンプ１
３をほぼ覆うように塗布して形成した場合について説明
したが、これに限定されるものではない。例えば、図９
に示すこの発明の第２実施形態のように、第１の絶縁層
１４を該第１の絶縁層１４上からワイヤバンプ１３の上
端部がやや突出するように塗布して形成するようにして
もよい。
【００１５】そして、この場合には、次に、図１０に示
すように、第１の絶縁層１４の上面に第２の銅箔１５を
熱圧着して積層し、第１の絶縁層１４上にやや突出され
たワイヤバンプ１３をつぶすようにしてもよい。また、
図１１に示すこの発明の第３実施形態のように、ワイヤ
バンプ１３を含む第１の絶縁層１４の上面に第２の銅箔
１５をその下面に予め設けられた導電性接着剤２１と共
に熱圧着して積層するようにしてもよい。この場合、第
１の絶縁層１４上にやや突出されたワイヤバンプ１３
は、導電性接着剤２１を貫通して第２の銅箔１５の下面
に接触し、且つ、導電性接着剤２１中の導電性粒子を介
して第２の銅箔１５と導電接続される。
すように、第１の絶縁層１４の上面に第２の銅箔１５を
熱圧着して積層し、第１の絶縁層１４上にやや突出され
たワイヤバンプ１３をつぶすようにしてもよい。また、
図１１に示すこの発明の第３実施形態のように、ワイヤ
バンプ１３を含む第１の絶縁層１４の上面に第２の銅箔
１５をその下面に予め設けられた導電性接着剤２１と共
に熱圧着して積層するようにしてもよい。この場合、第
１の絶縁層１４上にやや突出されたワイヤバンプ１３
は、導電性接着剤２１を貫通して第２の銅箔１５の下面
に接触し、且つ、導電性接着剤２１中の導電性粒子を介
して第２の銅箔１５と導電接続される。
【００１６】また、上記各実施形態では、第１の絶縁層
１４を塗布して形成した場合について説明したが、これ
に限定されるものではない。例えば、図９を参照して説
明すると、ワイヤバンプ１３を含む第１の銅箔１１の上
面に、厚さがワイヤバンプ１３の高さよりもやや薄いプ
リプレグを軟化させた状態で圧着することにより、第１
の絶縁層１４を形成するとともに、ワイヤバンプ１３が
第１の絶縁層１４を貫通して第１の絶縁層１４上にやや
突出されるようにしてもよい。この場合も、孔明け工程
は不要である。
１４を塗布して形成した場合について説明したが、これ
に限定されるものではない。例えば、図９を参照して説
明すると、ワイヤバンプ１３を含む第１の銅箔１１の上
面に、厚さがワイヤバンプ１３の高さよりもやや薄いプ
リプレグを軟化させた状態で圧着することにより、第１
の絶縁層１４を形成するとともに、ワイヤバンプ１３が
第１の絶縁層１４を貫通して第１の絶縁層１４上にやや
突出されるようにしてもよい。この場合も、孔明け工程
は不要である。
【００１７】さらに、上記各実施形態では、例えば図１
に示すように、上面に何も有しない第１の銅箔１１の上
面の各所定の箇所にワイヤバンプ１３を形成した場合に
ついて説明したが、これに限定されるものではない。例
えば、図１２に示すこの発明の第４実施形態のように、
第１の銅箔１１の上面に予め積層されたポリイミド等か
らなる絶縁膜２２の各所定の箇所にフォトリソグラフィ
法により開口部２３を形成し、この開口部２３内におけ
る第１の銅箔１１の上面にワイヤバンプ１３を形成する
ようにしてもよい。そして、この場合には、次に、例え
ば図１３に示すように、第１の絶縁層１４を塗布して形
成し、この第１の絶縁層１４によって絶縁膜２２の開口
部２３を埋めるようにすればよい。
に示すように、上面に何も有しない第１の銅箔１１の上
面の各所定の箇所にワイヤバンプ１３を形成した場合に
ついて説明したが、これに限定されるものではない。例
えば、図１２に示すこの発明の第４実施形態のように、
第１の銅箔１１の上面に予め積層されたポリイミド等か
らなる絶縁膜２２の各所定の箇所にフォトリソグラフィ
法により開口部２３を形成し、この開口部２３内におけ
る第１の銅箔１１の上面にワイヤバンプ１３を形成する
ようにしてもよい。そして、この場合には、次に、例え
ば図１３に示すように、第１の絶縁層１４を塗布して形
成し、この第１の絶縁層１４によって絶縁膜２２の開口
部２３を埋めるようにすればよい。
【００１８】
【発明の効果】以上説明したように、この発明によれ
ば、絶縁層内に上下方向に貫通して設けられたワイヤバ
ンプにより、上下の配線パターンを接続する導通部を形
成しているので、導通部の断面積がワイヤバンプ（実際
にはその根元）の径により決まり、このワイヤバンプの
径を１００μｍ程度以下（その根元の径はそれよりもや
や大きいが）とすることが可能であり、したがってより
一層の高密度化を可能とすることができる。
ば、絶縁層内に上下方向に貫通して設けられたワイヤバ
ンプにより、上下の配線パターンを接続する導通部を形
成しているので、導通部の断面積がワイヤバンプ（実際
にはその根元）の径により決まり、このワイヤバンプの
径を１００μｍ程度以下（その根元の径はそれよりもや
や大きいが）とすることが可能であり、したがってより
一層の高密度化を可能とすることができる。
【図１】この発明の第１実施形態におけるビルドアップ
回路基板の製造に際し、当初の工程を示す断面図。
回路基板の製造に際し、当初の工程を示す断面図。
【図２】図１に続く工程の断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】この発明の第２実施形態におけるビルドアップ
回路基板の製造に際し、所定の工程を示す断面図。
回路基板の製造に際し、所定の工程を示す断面図。
【図１０】図９に続く工程の断面図。
【図１１】この発明の第３実施形態におけるビルドアッ
プ回路基板の製造に際し、所定の工程を示す断面図。
プ回路基板の製造に際し、所定の工程を示す断面図。
【図１２】この発明の第４実施形態におけるビルドアッ
プ回路基板の製造に際し、所定の工程を示す断面図。
プ回路基板の製造に際し、所定の工程を示す断面図。
【図１３】図１２に続く工程の断面図。
【図１４】従来のビルドアップ回路基板の一例の製造に
際し、当初の工程を示す断面図。
際し、当初の工程を示す断面図。
【図１５】図１４に続く工程の断面図。
【図１６】図１５に続く工程の断面図。
【図１７】図１６に続く工程の断面図。
１１ 第１の銅箔 １１ａ 第１の配線パターン １２ フォトレジスト膜 １３ ワイヤバンプ（導通部） １４ 第１の絶縁層 １５ 第２の銅箔 １５ａ 第２の配線パターン １６ ワイヤバンプ（導通部） １７ 第２の絶縁層 １８ａ 第３の配線パターン
Claims (12)
- 【請求項１】 絶縁層と、該絶縁層下に設けられた第１
の配線パターンと、前記絶縁層上に設けられた第２の配
線パターンと、前記絶縁層内に上下方向に貫通して設け
られ、前記第１の配線パターンと前記第２の配線パター
ンとを接続するワイヤバンプからなる導通部とを具備す
ることを特徴とするビルドアップ回路基板。 - 【請求項２】 請求項１に記載の発明において、前記第
２の配線パターンを含む前記絶縁層上に、上下の配線パ
ターンを接続するワイヤバンプからなる導通部を備えた
上絶縁層および上配線パターンが少なくとも１組設けら
れていることを特徴とするビルドアップ回路基板。 - 【請求項３】 請求項２に記載の発明において、前記第
２の配線パターンおよび前記上配線パターンはその下の
絶縁層上に導電性接着剤を介して設けられていることを
特徴とするビルドアップ回路基板。 - 【請求項４】 請求項３に記載の発明において、前記ワ
イヤバンプは当該ワイヤバンプを備えた絶縁層上にやや
突出されていることを特徴とするビルドアップ回路基
板。 - 【請求項５】 請求項１〜４のいずれかに記載の発明に
おいて、前記ワイヤバンプの表面にメッキ被膜が設けら
れていることを特徴とするビルドアップ回路基板。 - 【請求項６】 第１の金属層上または第１の金属層のそ
の上に積層された絶縁膜に形成された開口部を介して露
出された露出面上にワイヤバンプを形成する工程と、前
記ワイヤバンプを含む前記第１の金属層上に絶縁層を形
成する工程と、前記絶縁層の上面側を研磨して前記ワイ
ヤバンプの上端面を平滑化して露出させる工程と、前記
絶縁層上に第２の金属層を形成する工程と、前記第１の
金属層をパターニングして第１の配線パターンを形成す
る工程と、前記第２の金属層をパターニングして第２の
配線パターンを形成する工程とを具備し、前記第１の配
線パターンと前記第２の配線パターンとを前記ワイヤバ
ンプからなる導通部を介して接続することを特徴とする
ビルドアップ回路基板の製造方法。 - 【請求項７】 請求項６に記載の発明において、前記第
２の配線パターンを含む前記絶縁層上に、ワイヤバンプ
を形成する工程、上絶縁層を形成する工程、前記上絶縁
層の上面側を研磨する工程、前記上絶縁層上に上金属層
を形成する工程、前記上金属層をパターニングして上配
線パターンを形成する工程を少なくとも１回経ることに
より、上下の配線パターンを接続するワイヤバンプから
なる導通部を備えた上絶縁層および上配線パターンを少
なくとも１組形成する工程を具備することを特徴とする
ビルドアップ回路基板の製造方法。 - 【請求項８】 第１の金属層上または第１の金属層のそ
の上に積層された絶縁膜に形成された開口部を介して露
出された露出面上にワイヤバンプを形成する工程と、前
記ワイヤバンプを含む前記第１の金属層上に絶縁層を該
絶縁層上から前記ワイヤバンプの上端部が突出するよう
に形成する工程と、前記絶縁層上に第２の金属層を形成
する工程と、前記第１の金属層をパターニングして第１
の配線パターンを形成する工程と、前記第２の金属層を
パターニングして第２の配線パターンを形成する工程と
を具備し、前記第１の配線パターンと前記第２の配線パ
ターンとを前記ワイヤバンプからなる導通部を介して接
続することを特徴とするビルドアップ回路基板の製造方
法。 - 【請求項９】 請求項８に記載の発明において、前記第
２の配線パターンを含む前記絶縁層上に、ワイヤバンプ
を形成する工程、上絶縁層を該上絶縁層上から前記ワイ
ヤバンプの上端部がやや突出するように形成する工程、
前記上絶縁層上に上金属層を形成する工程、前記上金属
層をパターニングして上配線パターンを形成する工程を
少なくとも１回経ることにより、上下の配線パターンを
接続するワイヤバンプからなる導通部を備えた上絶縁層
および上配線パターンを少なくとも１組形成する工程を
具備することを特徴とするビルドアップ回路基板の製造
方法。 - 【請求項１０】 請求項７または９に記載の発明におい
て、前記絶縁層および前記上絶縁層をシリカ系セラミッ
クやシリコン系セラミック等からなるフィラーをエポキ
シ樹脂またはＢＣＢ樹脂に混入してなるものを塗布して
形成することを特徴とするビルドアップ回路基板の製造
方法。 - 【請求項１１】 請求項７または９に記載の発明におい
て、前記絶縁層および前記上絶縁層をプリプレグを軟化
させた状態で圧着して形成することを特徴とするビルド
アップ回路基板の製造方法。 - 【請求項１２】 請求項７、９、１０、１１のいずれか
に記載の発明において、前記第２の金属層および前記上
金属層をその各下面に予め設けられた導電性接着剤と共
に熱圧着して積層することを特徴とするビルドアップ回
路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000233918A JP2002050871A (ja) | 2000-08-02 | 2000-08-02 | ビルドアップ回路基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000233918A JP2002050871A (ja) | 2000-08-02 | 2000-08-02 | ビルドアップ回路基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002050871A true JP2002050871A (ja) | 2002-02-15 |
Family
ID=18726367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000233918A Abandoned JP2002050871A (ja) | 2000-08-02 | 2000-08-02 | ビルドアップ回路基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002050871A (ja) |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008166589A (ja) * | 2006-12-28 | 2008-07-17 | Murata Mfg Co Ltd | 部品内蔵多層配線基板モジュールおよびその製造方法 |
| JP2008171938A (ja) * | 2007-01-10 | 2008-07-24 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2012129363A (ja) * | 2010-12-15 | 2012-07-05 | Fujitsu Ltd | 電子部品内蔵基板及びその製造方法 |
| JP2015515119A (ja) * | 2012-02-17 | 2015-05-21 | インヴェンサス・コーポレイション | 相互接続埋込み熱拡散基板 |
| JP2015517745A (ja) * | 2012-05-22 | 2015-06-22 | インヴェンサス・コーポレイション | ワイヤボンド相互接続を用いた基板レス積層可能パッケージ |
| JP2015523743A (ja) * | 2012-08-03 | 2015-08-13 | インヴェンサス・コーポレイション | Ｂｖａインタポーザ |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US10008477B2 (en) | 2013-09-16 | 2018-06-26 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
| US10008469B2 (en) | 2015-04-30 | 2018-06-26 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
| US10026717B2 (en) | 2013-11-22 | 2018-07-17 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
| US10062661B2 (en) | 2011-05-03 | 2018-08-28 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US10115678B2 (en) | 2015-10-12 | 2018-10-30 | Invensas Corporation | Wire bond wires for interference shielding |
| US10128216B2 (en) | 2010-07-19 | 2018-11-13 | Tessera, Inc. | Stackable molded microelectronic packages |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| US10460958B2 (en) | 2013-08-07 | 2019-10-29 | Invensas Corporation | Method of manufacturing embedded packaging with preformed vias |
| JPWO2018180744A1 (ja) * | 2017-03-27 | 2019-11-07 | 株式会社村田製作所 | 導体の接続構造、電子部品、導体の接続構造の製造方法及び電子部品の製造方法 |
| US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
| US10529636B2 (en) | 2014-01-17 | 2020-01-07 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US10658302B2 (en) | 2016-07-29 | 2020-05-19 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US10756049B2 (en) | 2011-10-17 | 2020-08-25 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US10806036B2 (en) | 2015-03-05 | 2020-10-13 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
-
2000
- 2000-08-02 JP JP2000233918A patent/JP2002050871A/ja not_active Abandoned
Cited By (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008166589A (ja) * | 2006-12-28 | 2008-07-17 | Murata Mfg Co Ltd | 部品内蔵多層配線基板モジュールおよびその製造方法 |
| JP2008171938A (ja) * | 2007-01-10 | 2008-07-24 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| US10128216B2 (en) | 2010-07-19 | 2018-11-13 | Tessera, Inc. | Stackable molded microelectronic packages |
| JP2012129363A (ja) * | 2010-12-15 | 2012-07-05 | Fujitsu Ltd | 電子部品内蔵基板及びその製造方法 |
| US11424211B2 (en) | 2011-05-03 | 2022-08-23 | Tessera Llc | Package-on-package assembly with wire bonds to encapsulation surface |
| US10593643B2 (en) | 2011-05-03 | 2020-03-17 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US10062661B2 (en) | 2011-05-03 | 2018-08-28 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US11189595B2 (en) | 2011-10-17 | 2021-11-30 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US11735563B2 (en) | 2011-10-17 | 2023-08-22 | Invensas Llc | Package-on-package assembly with wire bond vias |
| US10756049B2 (en) | 2011-10-17 | 2020-08-25 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| JP2015515119A (ja) * | 2012-02-17 | 2015-05-21 | インヴェンサス・コーポレイション | 相互接続埋込み熱拡散基板 |
| US10170412B2 (en) | 2012-05-22 | 2019-01-01 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| JP2015517745A (ja) * | 2012-05-22 | 2015-06-22 | インヴェンサス・コーポレイション | ワイヤボンド相互接続を用いた基板レス積層可能パッケージ |
| US10510659B2 (en) | 2012-05-22 | 2019-12-17 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| JP2015523743A (ja) * | 2012-08-03 | 2015-08-13 | インヴェンサス・コーポレイション | Ｂｖａインタポーザ |
| US10297582B2 (en) | 2012-08-03 | 2019-05-21 | Invensas Corporation | BVA interposer |
| US10460958B2 (en) | 2013-08-07 | 2019-10-29 | Invensas Corporation | Method of manufacturing embedded packaging with preformed vias |
| US10008477B2 (en) | 2013-09-16 | 2018-06-26 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
| US10290613B2 (en) | 2013-11-22 | 2019-05-14 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US10026717B2 (en) | 2013-11-22 | 2018-07-17 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US10629567B2 (en) | 2013-11-22 | 2020-04-21 | Invensas Corporation | Multiple plated via arrays of different wire heights on same substrate |
| US11404338B2 (en) | 2014-01-17 | 2022-08-02 | Invensas Corporation | Fine pitch bva using reconstituted wafer with area array accessible for testing |
| US10529636B2 (en) | 2014-01-17 | 2020-01-07 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| US10806036B2 (en) | 2015-03-05 | 2020-10-13 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| US10008469B2 (en) | 2015-04-30 | 2018-06-26 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
| US10559537B2 (en) | 2015-10-12 | 2020-02-11 | Invensas Corporation | Wire bond wires for interference shielding |
| US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
| US10115678B2 (en) | 2015-10-12 | 2018-10-30 | Invensas Corporation | Wire bond wires for interference shielding |
| US11462483B2 (en) | 2015-10-12 | 2022-10-04 | Invensas Llc | Wire bond wires for interference shielding |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
| US10325877B2 (en) | 2015-12-30 | 2019-06-18 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US10658302B2 (en) | 2016-07-29 | 2020-05-19 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
| JPWO2018180744A1 (ja) * | 2017-03-27 | 2019-11-07 | 株式会社村田製作所 | 導体の接続構造、電子部品、導体の接続構造の製造方法及び電子部品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002050871A (ja) | ビルドアップ回路基板およびその製造方法 | |
| US5260518A (en) | Multilayer circuit board for mounting ICs and method of manufacturing the same | |
| JP4431123B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
| KR100495957B1 (ko) | 배선회로기판 및 그 제조방법 | |
| JP4619223B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2001217337A (ja) | 半導体装置及びその製造方法 | |
| JP2005209689A (ja) | 半導体装置及びその製造方法 | |
| JP2008300507A (ja) | 配線基板とその製造方法 | |
| JP2003031719A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| US6637105B1 (en) | Method of manufacturing a multilayer printed wiring board | |
| JP7064349B2 (ja) | 配線基板及びその製造方法 | |
| TW200845835A (en) | Wiring substrate and method of manufacturing the same | |
| US20180218941A1 (en) | Semiconductor device | |
| JP2004311849A (ja) | 配線基板およびその製造方法 | |
| JP2001244591A (ja) | 配線基板及びその製造方法 | |
| JP4378511B2 (ja) | 電子部品内蔵配線基板 | |
| JP2019192730A (ja) | 配線基板及びその製造方法 | |
| JP4759981B2 (ja) | 電子部品内蔵モジュールの製造方法 | |
| JP7253946B2 (ja) | 配線基板及びその製造方法、半導体パッケージ | |
| JPH11112145A (ja) | 配線基板及びその製造方法 | |
| JP2002232102A (ja) | 配線基板 | |
| US7061084B2 (en) | Lead-bond type chip package and manufacturing method thereof | |
| JP4314731B2 (ja) | ビルドアップ回路基板の製造方法 | |
| JP3993047B2 (ja) | 配線板の製造方法、配線板 | |
| JP4330855B2 (ja) | 配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Effective date: 20060203 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
| A621 | Written request for application examination |
Effective date: 20060303 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060413 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080519 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A762 | Written abandonment of application |
Effective date: 20081107 Free format text: JAPANESE INTERMEDIATE CODE: A762 |