JP4314731B2 - ビルドアップ回路基板の製造方法 - Google Patents
ビルドアップ回路基板の製造方法 Download PDFInfo
- Publication number
- JP4314731B2 JP4314731B2 JP2000233917A JP2000233917A JP4314731B2 JP 4314731 B2 JP4314731 B2 JP 4314731B2 JP 2000233917 A JP2000233917 A JP 2000233917A JP 2000233917 A JP2000233917 A JP 2000233917A JP 4314731 B2 JP4314731 B2 JP 4314731B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- contact hole
- solder
- wiring pattern
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明はビルドアップ回路基板の製造方法に関する。
【０００２】
【従来の技術】
ビルドアップ回路基板は、多層配線基板の１種であり、上下の配線パターンを接続する導通部を非メッキ導通部とし、つまり、メッキ工程を不要とし、これにより安価で高密度化を可能としたものである。従来のこのようなビルドアップ回路基板を製造する場合、一例として、まず図１１に示すように、第１の銅箔１の上面にスクリーン印刷法により銀ペーストからなる円錐状のバンプ２を形成する。次に、図１２に示すように、バンプ２を含む第１の銅箔１の上面にガラスクロスエポキシ樹脂フィルムからなる絶縁層３を熱圧着して積層し、バンプ２が絶縁層３を貫通して絶縁層３上に突出する状態とする。この場合、絶縁層３には孔は予め形成されておらず、円錐状のバンプ２が絶縁層３を貫通することにより、絶縁層３に孔が形成され、したがって孔明け工程が不要である。
【０００３】
次に、図１３に示すように、絶縁層３の上面に第２の銅箔４を熱圧着して積層し、絶縁層３上に突出されたバンプ２をつぶす。次に、両銅箔１、４をパターニングし、図１４に示すように、絶縁層３の下面および上面に第１および第２の配線パターン１ａ、４ａを形成する。この状態では、両配線パターン１ａ、４ａはバンプ２からなる導通部を介して接続されている。また、この状態では、２層配線基板となっているが、３層以上の配線基板とすることもできる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のこのようなビルドアップ回路基板の製造方法では、バンプ２を、当初、第１の銅箔１の上面にスクリーン印刷法により形成した銀ペーストからなる円錐状のものによって形成しているので、スクリーン印刷法の精度の関係から、当該円錐状のものの底面の大きさが最小でも４００μｍφ程度と比較的大きくなり、また位置精度もあまり高くなく、したがって高密度化に限界があるという問題があった。
この発明の課題は、より一層の高密度化を可能とすることである。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明に係るビルドアップ回路基板の製造方法は、第１の金属フィルムの下面にフォトレジスト膜を形成する第１の工程と、前記第１の金属フィルムの上面にコンタクトホールを有する第１の絶縁層を形成する第２の工程と、
前記コンタクトホール内に、前記コンタクトホール内を充填するに必要な体積を有する半田ボールを配置する第３の工程と、熱圧着により前記第１の絶縁層上に第２の金属フィルムを積層する第４の工程と、前記第２の金属フィルムをパターニングして前記第１の絶縁層上に第２の配線パターンを形成する第５の工程と、
前記第５の工程の後、配線パターン上にコンタクトホールを有する絶縁膜を形成し、前記コンタクトホール内に半田ボールを配置し、前記絶縁層上に熱圧着により金属フィルムを積層し、前記金属フィルムをパターニングして配線パターンを形成する工程を少なくとも１回繰り返す第６の工程と、第６の工程の後、前記第１の金属フィルムをパターニングして第１の配線パターンを形成する第7の工程と、を具備するものである。
請求項２に記載の発明に係るビルドアップ回路基板の製造方法は、請求項１に記載の発明において、前記第３の工程は、前記コンタクトホール内にフラックスを塗布する工程を含むものである。
請求項３にビルドアップ回路基板の製造方法は、請求項１に記載の発明において、前記第４の工程は、前記コンタクトホール内に半田ボールを配置した後、前記絶縁膜上に熱圧着により金属フィルムを積層する前に前記半田ボールをリフローにより溶融する工程を含むものである。
【０００６】
【発明の実施の形態】
図１〜図８はそれぞれこの発明の一実施形態におけるビルドアップ回路基板の各製造工程を示したものである。そこで、これらの図を順に参照して、この実施形態におけるビルドアップ回路基板の構造についてその製造方法と併せ説明する。
【０００７】
まず、図１に示すように、第１の銅箔（金属フィルム）１１の下面にフォトレジスト膜１２を形成する。次に、第１の銅箔１１の上面にガラスクロスエポキシ樹脂フィルム等からなる第１の絶縁層１３を熱圧着して積層し、フォトリソグラフィ法、レーザドリル法、プラズマドリル法等により、第１の絶縁層１３の各所定の箇所に円柱状のコンタクトホール１４を形成する。この場合、コンタクトホール１４の孔径は、大体、後述する半田ボールの直径に対応するものであり、１０〜１００μｍφ程度とすることもできる。次に、コンタクトホール１４内における第１の銅箔１１の上面にインクジェット法等によりフラックス１５を塗布する。なお、コンタクトホール１４を含む第１の絶縁層１３の上面全体にフラックスを塗布し、第１の絶縁層１３の上面に不要に塗布されたフラックスを布等で拭き取って除去するようにしてもよい。
【０００８】
次に、図２に示すように、コンタクトホール１４を含む第１の絶縁層１３の上面に、コンタクトホール１４内を必要且つ十分に充填するのに必要な体積を有する半田ボール１６を散布する。したがって、第１の絶縁層１３の膜厚にもよるが、その膜厚がコンタクトホール１４の孔径より少々小さい程度の場合には、半田ボール１６の直径がコンタクトホール１４の孔径より少し小さいものを用いればよい。ここで、半田ボールは、ＳｎとＰｂの合金のみならず、ＳｎのみのものやＰｂレスのものも含めて低融点金属からなるボールを意味するものである。そして、超音波等による振動を加え、すべてのコンタクトホール１４内に半田ボール１６が配置されるようにする。この状態では、コンタクトホール１４内に配置された半田ボール１６はフラックス１５に付着されている。そこで、次に、機械的振動やエアの吹き付け等により、第１の絶縁層１３の上面に不要に配置された半田ボール１６を除去する。
【０００９】
次に、図３に示すように、リフローを行い、コンタクトホール１４内に半田１６ａを充填させるとともに、当該半田１６ａをコンタクトホール１４内の第１の銅箔１１の上面に接合させる。この状態では、フラックス１５は蒸発して無くなっている。次に、この時点ですべてのコンタクトホール１４内に半田１６ａが充填されているか否かの検査を行い、半田１６ａが充填されていないコンタクトホール１４があれば、それに対して半田を補填する。また、この時点で第１の絶縁層１３の上面に半田ボール１６が不要に残存している場合には、当該半田ボール１６はボールの状態で第１の絶縁層１３の上面に弱く付着しているので、当該半田ボール１６を布等でこすって除去する。
【００１０】
次に、図４に示すように、半田１６ａを含む第１の絶縁層１３の上面に第２の銅箔１７を熱圧着して積層する。次に、第２の銅箔１７をパターニングし、図５に示すように、第１の絶縁層１３の上面に第２の配線パターン１７ａを形成する。この場合、第１の銅箔１１はフォトレジスト膜１２によって覆われているので、エッチングされない。なお、図４に示す工程において、半田１６ａを含む第１の絶縁層１３の上面に第２の銅箔１７を導電性接着剤を介して積層した場合には、図５に示すパターニング後に、第１の絶縁層１３の上面の第２の配線パターン１７ａが形成されていない領域に不要に残存する導電性接着剤をアッシングして除去するようにしてもよい。
【００１１】
次に、図６に示すように、第２の配線パターン１７ａを含む第１の絶縁層１３の上面にガラスクロスエポキシ樹脂フィルム等からなる第２の絶縁層１８を熱圧着して積層し、フォトリソグラフィ法、レーザドリル法、プラズマドリル法等により、第２の絶縁層１８の各所定の箇所に円柱状のコンタクトホール１９を形成する。次に、上記と同様の工程を経ると、つまり、第２の絶縁層１８のコンタクトホール１９内における第２の配線パターン１７ａ上にフラックスを塗布する工程、第２の絶縁層１８のコンタクトホール１９内に半田ボールを配置してリフローする工程、第２の絶縁層１８上に第３の銅箔を熱圧着して積層する工程、第３の銅箔をパターニングする工程を経ると、図７に示すものが得られる。
【００１２】
すなわち、第２の配線パターン１７ａを含む第１の絶縁層１３の上面には、半田２０ａが充填されたコンタクトホール１９を有する第２の絶縁層１８および第３の配線パターン２１ａが形成されている。この状態では、第２の配線パターン１７ａと第３の配線パターン２１ａとは、第２の絶縁層１８のコンタクトホール１９内に充填された半田２０ａからなる導通部を介して接続されている。また、この場合も、第１の銅箔１１はフォトレジスト膜１２によって覆われているので、エッチングされない。
【００１３】
次に、第１の銅箔１１をパターニングし、図８に示すように、第１の絶縁層１３の下面に第１の配線パターン１１ａを形成する。この状態では、第１の配線パターン１１ａと第２の配線パターン１７ａとは、第１の絶縁層１３のコンタクトホール１４内に充填された半田１６ａからなる導通部を介して接続されている。なお、第１の銅箔１１のパターニングは、第３の銅箔のパターニングと同時に行うようにしてもよい。また、この状態では、３層配線基板となっているが、第１の銅箔１１をパターニングする前に、上記と同様の工程を経ることにより、４層以上の配線基板を得ることもできる。４層以上の配線基板を得る場合には、第１の銅箔１１のパターニングは最上の銅箔のパターニングと同時に行うようにしてもよい。
【００１４】
このようにして得られたビルドアップ回路基板では、第１および第２の絶縁層１３、１８に形成されたコンタクトホール１４、１９内に充填された半田１６ａ、２０ａにより、第１の配線パターン１１ａと第２の配線パターン１７ａとを接続する導通部および第２の配線パターン１７ａと第３の配線パターン２１ａとを接続する導通部を形成しているので、導通部の断面積がコンタクトホール１４、１９の孔径により決まり、このコンタクトホール１４、１９の孔径を１０〜１００μｍφ程度とすることが可能であり、したがってより一層の高密度化を可能とすることができる。
【００１５】
なお、上記実施形態では、図１に示す工程においてフラックス１５を塗布し、図２に示す工程において半田ボール１６を散布した場合について説明したが、これに限定されるものではない。例えば、図９に示すように、半田ボール転写板３１に設けられた吸引孔３２下に吸着された半田ボール１６を第１の絶縁層１３のコンタクトホール１４内のみに転写して配置するようにしてもよい。この場合、フラックスは塗布しなくてもよい。
【００１６】
また、図１０に示すように、例えば図８に示す第１および第２の絶縁層１３、１８のコンタクトホール１４、１９の配置位置に対応する位置に吸引孔３２を有する半田ボール転写板３１を用いて半田ボール１６を転写配置するようにしてもよい。この場合、例えば図２に示すように、第１の絶縁層１３およびそのコンタクトホール１４に対しては、第１の絶縁層１３の上面に半田ボール１６が不要に転写されて配置されるが、コンタクトホール１４内にフラックス１５を塗布した場合には、機械的振動やエアの吹き付け等により、第１の絶縁層１３の上面に不要に配置された半田ボール１６を除去するようにすればよい。一方、コンタクトホール１４内にフラックスを塗布しない場合には、リフロー後に、第１の絶縁層１３の上面にボールの状態で弱く付着している不要な半田ボール１６を布等でこすって除去するようにすればよい。このようにすれば、多層配線基板であっても、半田ボール転写板３１として共通のものを１つ用意すればよい。
【００１７】
また、半田ボールを用いずに、スクリーン印刷法、転写印刷法、マルチノズル・ディスペンサ法、インジェクション法、メタルジェット法等により、溶融半田や半田ペースト等の流動性半田を塗布し、リフローして、絶縁層のコンタクトホール内に半田を充填するようにしてもよい。これらの場合、半田を絶縁層の上面に塗布すると、非ボール状に塗布されるが、リフロー後では、表面張力によりボール状となって絶縁層の上面に弱く付着するので、布等でこすって除去することができる。したがって、これらの場合も、例えばスクリーンマスクとして共通のものを１つ用意するようにしてもよい。また、流動性半田を塗布してリフローすることにより、絶縁層のコンタクトホール内に半田を自立的に充填しているので、スクリーン印刷法等に要求される精度をある程度緩和することができる。
【００１８】
また、上記実施形態では、例えば図４に示すように、半田１６ａを含む第１の絶縁層１３の上面に第２の銅箔１７を熱圧着して積層し、次いで第２の銅箔１７をパターニングし、図５に示すように、第１の絶縁層１３の上面に第２の配線パターン１７ａを形成した場合について説明したが、これに限定されるものではない。例えば、図６を参照して説明すると、コンタクトホール１９を有しない第２の絶縁層１８の下面に第２の配線パターン１７ａが形成されたものを用意し、図３に示す工程後に、図３に示すものの上面にこの用意したものを熱圧着して積層し、次いで図６に示すように、第２の絶縁層１８の各所定の箇所にコンタクトホール１９を形成するようにしてもよい。
【００１９】
さらに、上記実施形態では、図１に示すように、第１の銅箔１１の下面にフォトレジスト膜１２を設け、第１の銅箔１１の上面に第１の絶縁層１３を熱圧着して積層した場合について説明したが、これに限定されるものではない。例えば、図示していないが、ガラスクロスエポキシ樹脂等からなるベース基板の上面に第１の配線パターンを形成し、その上に第１の絶縁膜を熱圧着して積層するようにしてもよい。また、ベース基板の上面に、下面に第１の配線パターンが形成された、コンタクトホールを有しない第１の絶縁層を熱圧着して積層するようにしてもよい。また、上下の配線パターンを導通する部材としては、半田ボール以外に、樹脂の表面を導電材料で被覆した導電粒子でもよく、その場合には、金属フィルムを熱圧着する際に導電粒子を弾性変形して上下の配線パターンを導通するものである。
【００２０】
【発明の効果】
以上説明したように、この発明によれば、絶縁層に形成されたコンタクトホール内に充填された半田等により、上下の配線パターンを接続する導通部を形成しているので、導通部の断面積がコンタクトホールの孔径により決まり、このコンタクトホールの孔径を１０〜１００μｍφ程度とすることが可能であり、したがってより一層の高密度化を可能とすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態におけるビルドアップ回路基板の製造に際し、当初の工程を示す断面図。
【図２】図１に続く工程の断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】半田ボールの配置方法の他の例を説明するために示す断面図。
【図１０】半田ボールの配置方法のさらに他の例を説明するために示す断面図。
【図１１】従来のビルドアップ回路基板の一例の製造に際し、当初の工程を示す断面図。
【図１２】図１１に続く工程の断面図。
【図１３】図１２に続く工程の断面図。
【図１４】図１３に続く工程の断面図。
【符号の説明】
１１ 第１の銅箔
１１ａ 第１の配線パターン
１２ フォトレジスト膜
１３ 第１の絶縁層
１４ コンタクトホール
１５ フラックス
１６ 半田ボール
１６ａ 半田（導通部）
１７ 第２の銅箔
１７ａ 第２の配線パターン
１８ 第２の絶縁層
１９ コンタクトホール
２０ａ 半田（導通部）
２１ａ 第３の配線パターン
【発明の属する技術分野】
この発明はビルドアップ回路基板の製造方法に関する。
【０００２】
【従来の技術】
ビルドアップ回路基板は、多層配線基板の１種であり、上下の配線パターンを接続する導通部を非メッキ導通部とし、つまり、メッキ工程を不要とし、これにより安価で高密度化を可能としたものである。従来のこのようなビルドアップ回路基板を製造する場合、一例として、まず図１１に示すように、第１の銅箔１の上面にスクリーン印刷法により銀ペーストからなる円錐状のバンプ２を形成する。次に、図１２に示すように、バンプ２を含む第１の銅箔１の上面にガラスクロスエポキシ樹脂フィルムからなる絶縁層３を熱圧着して積層し、バンプ２が絶縁層３を貫通して絶縁層３上に突出する状態とする。この場合、絶縁層３には孔は予め形成されておらず、円錐状のバンプ２が絶縁層３を貫通することにより、絶縁層３に孔が形成され、したがって孔明け工程が不要である。
【０００３】
次に、図１３に示すように、絶縁層３の上面に第２の銅箔４を熱圧着して積層し、絶縁層３上に突出されたバンプ２をつぶす。次に、両銅箔１、４をパターニングし、図１４に示すように、絶縁層３の下面および上面に第１および第２の配線パターン１ａ、４ａを形成する。この状態では、両配線パターン１ａ、４ａはバンプ２からなる導通部を介して接続されている。また、この状態では、２層配線基板となっているが、３層以上の配線基板とすることもできる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のこのようなビルドアップ回路基板の製造方法では、バンプ２を、当初、第１の銅箔１の上面にスクリーン印刷法により形成した銀ペーストからなる円錐状のものによって形成しているので、スクリーン印刷法の精度の関係から、当該円錐状のものの底面の大きさが最小でも４００μｍφ程度と比較的大きくなり、また位置精度もあまり高くなく、したがって高密度化に限界があるという問題があった。
この発明の課題は、より一層の高密度化を可能とすることである。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明に係るビルドアップ回路基板の製造方法は、第１の金属フィルムの下面にフォトレジスト膜を形成する第１の工程と、前記第１の金属フィルムの上面にコンタクトホールを有する第１の絶縁層を形成する第２の工程と、
前記コンタクトホール内に、前記コンタクトホール内を充填するに必要な体積を有する半田ボールを配置する第３の工程と、熱圧着により前記第１の絶縁層上に第２の金属フィルムを積層する第４の工程と、前記第２の金属フィルムをパターニングして前記第１の絶縁層上に第２の配線パターンを形成する第５の工程と、
前記第５の工程の後、配線パターン上にコンタクトホールを有する絶縁膜を形成し、前記コンタクトホール内に半田ボールを配置し、前記絶縁層上に熱圧着により金属フィルムを積層し、前記金属フィルムをパターニングして配線パターンを形成する工程を少なくとも１回繰り返す第６の工程と、第６の工程の後、前記第１の金属フィルムをパターニングして第１の配線パターンを形成する第7の工程と、を具備するものである。
請求項２に記載の発明に係るビルドアップ回路基板の製造方法は、請求項１に記載の発明において、前記第３の工程は、前記コンタクトホール内にフラックスを塗布する工程を含むものである。
請求項３にビルドアップ回路基板の製造方法は、請求項１に記載の発明において、前記第４の工程は、前記コンタクトホール内に半田ボールを配置した後、前記絶縁膜上に熱圧着により金属フィルムを積層する前に前記半田ボールをリフローにより溶融する工程を含むものである。
【０００６】
【発明の実施の形態】
図１〜図８はそれぞれこの発明の一実施形態におけるビルドアップ回路基板の各製造工程を示したものである。そこで、これらの図を順に参照して、この実施形態におけるビルドアップ回路基板の構造についてその製造方法と併せ説明する。
【０００７】
まず、図１に示すように、第１の銅箔（金属フィルム）１１の下面にフォトレジスト膜１２を形成する。次に、第１の銅箔１１の上面にガラスクロスエポキシ樹脂フィルム等からなる第１の絶縁層１３を熱圧着して積層し、フォトリソグラフィ法、レーザドリル法、プラズマドリル法等により、第１の絶縁層１３の各所定の箇所に円柱状のコンタクトホール１４を形成する。この場合、コンタクトホール１４の孔径は、大体、後述する半田ボールの直径に対応するものであり、１０〜１００μｍφ程度とすることもできる。次に、コンタクトホール１４内における第１の銅箔１１の上面にインクジェット法等によりフラックス１５を塗布する。なお、コンタクトホール１４を含む第１の絶縁層１３の上面全体にフラックスを塗布し、第１の絶縁層１３の上面に不要に塗布されたフラックスを布等で拭き取って除去するようにしてもよい。
【０００８】
次に、図２に示すように、コンタクトホール１４を含む第１の絶縁層１３の上面に、コンタクトホール１４内を必要且つ十分に充填するのに必要な体積を有する半田ボール１６を散布する。したがって、第１の絶縁層１３の膜厚にもよるが、その膜厚がコンタクトホール１４の孔径より少々小さい程度の場合には、半田ボール１６の直径がコンタクトホール１４の孔径より少し小さいものを用いればよい。ここで、半田ボールは、ＳｎとＰｂの合金のみならず、ＳｎのみのものやＰｂレスのものも含めて低融点金属からなるボールを意味するものである。そして、超音波等による振動を加え、すべてのコンタクトホール１４内に半田ボール１６が配置されるようにする。この状態では、コンタクトホール１４内に配置された半田ボール１６はフラックス１５に付着されている。そこで、次に、機械的振動やエアの吹き付け等により、第１の絶縁層１３の上面に不要に配置された半田ボール１６を除去する。
【０００９】
次に、図３に示すように、リフローを行い、コンタクトホール１４内に半田１６ａを充填させるとともに、当該半田１６ａをコンタクトホール１４内の第１の銅箔１１の上面に接合させる。この状態では、フラックス１５は蒸発して無くなっている。次に、この時点ですべてのコンタクトホール１４内に半田１６ａが充填されているか否かの検査を行い、半田１６ａが充填されていないコンタクトホール１４があれば、それに対して半田を補填する。また、この時点で第１の絶縁層１３の上面に半田ボール１６が不要に残存している場合には、当該半田ボール１６はボールの状態で第１の絶縁層１３の上面に弱く付着しているので、当該半田ボール１６を布等でこすって除去する。
【００１０】
次に、図４に示すように、半田１６ａを含む第１の絶縁層１３の上面に第２の銅箔１７を熱圧着して積層する。次に、第２の銅箔１７をパターニングし、図５に示すように、第１の絶縁層１３の上面に第２の配線パターン１７ａを形成する。この場合、第１の銅箔１１はフォトレジスト膜１２によって覆われているので、エッチングされない。なお、図４に示す工程において、半田１６ａを含む第１の絶縁層１３の上面に第２の銅箔１７を導電性接着剤を介して積層した場合には、図５に示すパターニング後に、第１の絶縁層１３の上面の第２の配線パターン１７ａが形成されていない領域に不要に残存する導電性接着剤をアッシングして除去するようにしてもよい。
【００１１】
次に、図６に示すように、第２の配線パターン１７ａを含む第１の絶縁層１３の上面にガラスクロスエポキシ樹脂フィルム等からなる第２の絶縁層１８を熱圧着して積層し、フォトリソグラフィ法、レーザドリル法、プラズマドリル法等により、第２の絶縁層１８の各所定の箇所に円柱状のコンタクトホール１９を形成する。次に、上記と同様の工程を経ると、つまり、第２の絶縁層１８のコンタクトホール１９内における第２の配線パターン１７ａ上にフラックスを塗布する工程、第２の絶縁層１８のコンタクトホール１９内に半田ボールを配置してリフローする工程、第２の絶縁層１８上に第３の銅箔を熱圧着して積層する工程、第３の銅箔をパターニングする工程を経ると、図７に示すものが得られる。
【００１２】
すなわち、第２の配線パターン１７ａを含む第１の絶縁層１３の上面には、半田２０ａが充填されたコンタクトホール１９を有する第２の絶縁層１８および第３の配線パターン２１ａが形成されている。この状態では、第２の配線パターン１７ａと第３の配線パターン２１ａとは、第２の絶縁層１８のコンタクトホール１９内に充填された半田２０ａからなる導通部を介して接続されている。また、この場合も、第１の銅箔１１はフォトレジスト膜１２によって覆われているので、エッチングされない。
【００１３】
次に、第１の銅箔１１をパターニングし、図８に示すように、第１の絶縁層１３の下面に第１の配線パターン１１ａを形成する。この状態では、第１の配線パターン１１ａと第２の配線パターン１７ａとは、第１の絶縁層１３のコンタクトホール１４内に充填された半田１６ａからなる導通部を介して接続されている。なお、第１の銅箔１１のパターニングは、第３の銅箔のパターニングと同時に行うようにしてもよい。また、この状態では、３層配線基板となっているが、第１の銅箔１１をパターニングする前に、上記と同様の工程を経ることにより、４層以上の配線基板を得ることもできる。４層以上の配線基板を得る場合には、第１の銅箔１１のパターニングは最上の銅箔のパターニングと同時に行うようにしてもよい。
【００１４】
このようにして得られたビルドアップ回路基板では、第１および第２の絶縁層１３、１８に形成されたコンタクトホール１４、１９内に充填された半田１６ａ、２０ａにより、第１の配線パターン１１ａと第２の配線パターン１７ａとを接続する導通部および第２の配線パターン１７ａと第３の配線パターン２１ａとを接続する導通部を形成しているので、導通部の断面積がコンタクトホール１４、１９の孔径により決まり、このコンタクトホール１４、１９の孔径を１０〜１００μｍφ程度とすることが可能であり、したがってより一層の高密度化を可能とすることができる。
【００１５】
なお、上記実施形態では、図１に示す工程においてフラックス１５を塗布し、図２に示す工程において半田ボール１６を散布した場合について説明したが、これに限定されるものではない。例えば、図９に示すように、半田ボール転写板３１に設けられた吸引孔３２下に吸着された半田ボール１６を第１の絶縁層１３のコンタクトホール１４内のみに転写して配置するようにしてもよい。この場合、フラックスは塗布しなくてもよい。
【００１６】
また、図１０に示すように、例えば図８に示す第１および第２の絶縁層１３、１８のコンタクトホール１４、１９の配置位置に対応する位置に吸引孔３２を有する半田ボール転写板３１を用いて半田ボール１６を転写配置するようにしてもよい。この場合、例えば図２に示すように、第１の絶縁層１３およびそのコンタクトホール１４に対しては、第１の絶縁層１３の上面に半田ボール１６が不要に転写されて配置されるが、コンタクトホール１４内にフラックス１５を塗布した場合には、機械的振動やエアの吹き付け等により、第１の絶縁層１３の上面に不要に配置された半田ボール１６を除去するようにすればよい。一方、コンタクトホール１４内にフラックスを塗布しない場合には、リフロー後に、第１の絶縁層１３の上面にボールの状態で弱く付着している不要な半田ボール１６を布等でこすって除去するようにすればよい。このようにすれば、多層配線基板であっても、半田ボール転写板３１として共通のものを１つ用意すればよい。
【００１７】
また、半田ボールを用いずに、スクリーン印刷法、転写印刷法、マルチノズル・ディスペンサ法、インジェクション法、メタルジェット法等により、溶融半田や半田ペースト等の流動性半田を塗布し、リフローして、絶縁層のコンタクトホール内に半田を充填するようにしてもよい。これらの場合、半田を絶縁層の上面に塗布すると、非ボール状に塗布されるが、リフロー後では、表面張力によりボール状となって絶縁層の上面に弱く付着するので、布等でこすって除去することができる。したがって、これらの場合も、例えばスクリーンマスクとして共通のものを１つ用意するようにしてもよい。また、流動性半田を塗布してリフローすることにより、絶縁層のコンタクトホール内に半田を自立的に充填しているので、スクリーン印刷法等に要求される精度をある程度緩和することができる。
【００１８】
また、上記実施形態では、例えば図４に示すように、半田１６ａを含む第１の絶縁層１３の上面に第２の銅箔１７を熱圧着して積層し、次いで第２の銅箔１７をパターニングし、図５に示すように、第１の絶縁層１３の上面に第２の配線パターン１７ａを形成した場合について説明したが、これに限定されるものではない。例えば、図６を参照して説明すると、コンタクトホール１９を有しない第２の絶縁層１８の下面に第２の配線パターン１７ａが形成されたものを用意し、図３に示す工程後に、図３に示すものの上面にこの用意したものを熱圧着して積層し、次いで図６に示すように、第２の絶縁層１８の各所定の箇所にコンタクトホール１９を形成するようにしてもよい。
【００１９】
さらに、上記実施形態では、図１に示すように、第１の銅箔１１の下面にフォトレジスト膜１２を設け、第１の銅箔１１の上面に第１の絶縁層１３を熱圧着して積層した場合について説明したが、これに限定されるものではない。例えば、図示していないが、ガラスクロスエポキシ樹脂等からなるベース基板の上面に第１の配線パターンを形成し、その上に第１の絶縁膜を熱圧着して積層するようにしてもよい。また、ベース基板の上面に、下面に第１の配線パターンが形成された、コンタクトホールを有しない第１の絶縁層を熱圧着して積層するようにしてもよい。また、上下の配線パターンを導通する部材としては、半田ボール以外に、樹脂の表面を導電材料で被覆した導電粒子でもよく、その場合には、金属フィルムを熱圧着する際に導電粒子を弾性変形して上下の配線パターンを導通するものである。
【００２０】
【発明の効果】
以上説明したように、この発明によれば、絶縁層に形成されたコンタクトホール内に充填された半田等により、上下の配線パターンを接続する導通部を形成しているので、導通部の断面積がコンタクトホールの孔径により決まり、このコンタクトホールの孔径を１０〜１００μｍφ程度とすることが可能であり、したがってより一層の高密度化を可能とすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態におけるビルドアップ回路基板の製造に際し、当初の工程を示す断面図。
【図２】図１に続く工程の断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】半田ボールの配置方法の他の例を説明するために示す断面図。
【図１０】半田ボールの配置方法のさらに他の例を説明するために示す断面図。
【図１１】従来のビルドアップ回路基板の一例の製造に際し、当初の工程を示す断面図。
【図１２】図１１に続く工程の断面図。
【図１３】図１２に続く工程の断面図。
【図１４】図１３に続く工程の断面図。
【符号の説明】
１１ 第１の銅箔
１１ａ 第１の配線パターン
１２ フォトレジスト膜
１３ 第１の絶縁層
１４ コンタクトホール
１５ フラックス
１６ 半田ボール
１６ａ 半田（導通部）
１７ 第２の銅箔
１７ａ 第２の配線パターン
１８ 第２の絶縁層
１９ コンタクトホール
２０ａ 半田（導通部）
２１ａ 第３の配線パターン
Claims (3)
- 第１の金属フィルムの下面にフォトレジスト膜を形成する第１の工程と、
前記第１の金属フィルムの上面にコンタクトホールを有する第１の絶縁層を形成する第２の工程と、
前記コンタクトホール内に、前記コンタクトホール内を充填するに必要な体積を有する半田ボールを配置する第３の工程と、
熱圧着により前記第１の絶縁層上に第２の金属フィルムを積層する第４の工程と、
前記第２の金属フィルムをパターニングして前記第１の絶縁層上に第２の配線パターンを形成する第５の工程と、
前記第５の工程の後、配線パターン上にコンタクトホールを有する絶縁膜を形成し、前記コンタクトホール内に半田ボールを配置し、前記絶縁層上に熱圧着により金属フィルムを積層し、前記金属フィルムをパターニングして配線パターンを形成する工程を少なくとも１回繰り返す第６の工程と、
第６の工程の後、前記第１の金属フィルムをパターニングして第１の配線パターンを形成する第7の工程と、
を具備することを特徴とするビルドアップ回路基板の製造方法。 - 請求項１に記載の発明において、前記第３の工程は、前記コンタクトホール内にフラックスを塗布する工程を含むことを特徴とするビルドアップ回路基板の製造方法。
- 請求項１に記載の発明において、前記第４の工程は、前記コンタクトホール内に半田ボールを配置した後、前記絶縁膜上に熱圧着により金属フィルムを積層する前に前記半田ボールをリフローにより溶融する工程を含むことを特徴とするビルドアップ回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000233917A JP4314731B2 (ja) | 2000-08-02 | 2000-08-02 | ビルドアップ回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000233917A JP4314731B2 (ja) | 2000-08-02 | 2000-08-02 | ビルドアップ回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002050867A JP2002050867A (ja) | 2002-02-15 |
| JP4314731B2 true JP4314731B2 (ja) | 2009-08-19 |
Family
ID=18726366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000233917A Expired - Fee Related JP4314731B2 (ja) | 2000-08-02 | 2000-08-02 | ビルドアップ回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4314731B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4508859B2 (ja) * | 2004-12-24 | 2010-07-21 | 新光電気工業株式会社 | 半導体基板の製造方法 |
| JP5639356B2 (ja) * | 2009-11-18 | 2014-12-10 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| JP2011165996A (ja) * | 2010-02-12 | 2011-08-25 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法 |
| JP2012028461A (ja) * | 2010-07-21 | 2012-02-09 | Fujikura Ltd | 配線板及びその製造方法 |
| JP2016081959A (ja) * | 2014-10-10 | 2016-05-16 | シチズン電子株式会社 | 発光装置及びその製造方法 |
-
2000
- 2000-08-02 JP JP2000233917A patent/JP4314731B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002050867A (ja) | 2002-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3813402B2 (ja) | 半導体装置の製造方法 | |
| US8209856B2 (en) | Printed wiring board and method for manufacturing the same | |
| US6998290B2 (en) | Economical high density chip carrier | |
| JP5000809B2 (ja) | 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したｂｇａ半導体パッケージ | |
| JP4073945B1 (ja) | 多層配線基板の製造方法 | |
| WO2007077735A1 (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
| KR20100086472A (ko) | 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리 | |
| JP6291738B2 (ja) | 回路基板、回路基板の製造方法及び電子機器 | |
| JP2002050871A (ja) | ビルドアップ回路基板およびその製造方法 | |
| JP6158601B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP4143609B2 (ja) | 配線基板の製造方法 | |
| JP2011071417A (ja) | 配線基板の製造方法 | |
| US20070143992A1 (en) | Method for manufacturing wiring board | |
| US7135377B1 (en) | Semiconductor package substrate with embedded resistors and method for fabricating same | |
| US7323762B2 (en) | Semiconductor package substrate with embedded resistors and method for fabricating the same | |
| JP4314731B2 (ja) | ビルドアップ回路基板の製造方法 | |
| JP2001274554A (ja) | プリント配線基板、及びその製造方法 | |
| JP3981227B2 (ja) | 多層配線基板とその製造方法 | |
| EP1956877B1 (en) | Multilayer wiring board and method of manuftacturing the same | |
| JPH1041631A (ja) | チップ埋め込み構造高密度実装基板の製造方法 | |
| JPH07335992A (ja) | 配線基板と配線基板の製造方法 | |
| JP2007067189A (ja) | 配線基板及びその製造方法 | |
| JP5311162B1 (ja) | 部品実装基板の製造方法 | |
| JP7163162B2 (ja) | 半導体パッケージ | |
| JP6343058B2 (ja) | 配線基板及び配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060203 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060413 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080519 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090428 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090511 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |