CN103119703B - 集成的无源器件和功率放大器 - Google Patents

集成的无源器件和功率放大器 Download PDF

Info

Publication number
CN103119703B
CN103119703B CN201180045796.7A CN201180045796A CN103119703B CN 103119703 B CN103119703 B CN 103119703B CN 201180045796 A CN201180045796 A CN 201180045796A CN 103119703 B CN103119703 B CN 103119703B
Authority
CN
China
Prior art keywords
hole
heat
glass substrate
power
power amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180045796.7A
Other languages
English (en)
Other versions
CN103119703A (zh
Inventor
J·P·布莱克
R·V·夏诺伊
E·P·格瑟夫
A·哈德吉克里斯托
T·A·迈尔斯
J·金
M·F·维伦茨
J-H·J·兰
C·S·罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Qualcomm MEMS Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm MEMS Technologies Inc filed Critical Qualcomm MEMS Technologies Inc
Publication of CN103119703A publication Critical patent/CN103119703A/zh
Application granted granted Critical
Publication of CN103119703B publication Critical patent/CN103119703B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/001—Optical devices or arrangements for the control of light using movable or deformable optical elements based on interference in an adjustable optical cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

本公开提供用于将沉积在第一基板上的器件与形成在诸如半导体基板或玻璃基板的第二基板上的集成电路相组合的系统、方法和装置。该第一基板可以是玻璃基板。第一基板可包括传导通孔。功率组合器电路可被沉积在该第一基板的第一侧上。该功率组合器电路可包括沉积在该第一基板的至少该第一侧上的无源器件。该集成电路可包括布置在该功率组合器电路上并且被配置成与该功率组合器电路电连接以形成功率放大系统的功率放大器电路。传导通孔可包括被配置用于传导来自该功率放大系统的热量的热通孔和/或被配置用于该功率放大系统与该第一基板的第二侧上的导体之间的电连接的互连通孔。

Description

集成的无源器件和功率放大器
优先权要求
本申请要求提交于2010年9月23日题为“INTEGRATEDMEMS-BASEDPASSIVESANDPOWERAMPLIFIER（集成的基于MEMS的无源器件和功率放大器）”的美国临时专利申请号61/385,913（代理人案号QUALP043P/102795P1）的优先权，该临时专利申请通过援引并出于所有用途被包括于此。
技术领域
本公开涉及机电及微电子系统。
相关技术描述
机电系统（EMS）包括具有电气及机械元件、致动器、换能器、传感器、光学组件（包括镜子）以及电子器件的设备。机电系统可以在各种尺度上制造，包括但不限于微米尺度和纳米尺度。例如，微机电系统（MEMS）器件可包括具有范围从大约一微米到数百微米或以上的大小的结构。纳米机电系统（NEMS）器件可包括具有小于一微米的大小（包括，例如小于几百纳米的大小）的结构。机电元件可使用沉积、蚀刻、光刻和/或蚀刻掉基板和/或所沉积材料层的部分或添加层以形成电气及机电器件的其它微机械加工工艺来制作。
一种类型的EMS器件被称为干涉测量（interferometric）调制器（IMOD）。如本文所使用的，术语干涉测量调制器或干涉测量光调制器是指使用光学干涉原理来选择性地吸收和/或反射光的器件。在一些实现中，干涉测量调制器可包括一对导电板，这对导电板中的一者或两者可以是完全或部分透明的和/或反射性的，且能够在施加恰适电信号时进行相对运动。在一实现中，一块板可包括沉积在基板上的静止层，而另一块板可包括与该静止层相隔一气隙的反射膜。一块板相对于另一块板的位置可改变入射在该干涉测量调制器上的光的光学干涉。干涉测量调制器器件具有范围广泛的应用，且预期将用于改善现有产品以及创造新产品，尤其是具有显示能力的那些产品。
近来，对制造小型功率放大器的兴趣在增长。例如，一些功率放大器已被制造在绝缘体上覆硅（SOI）型的互补金属氧化物半导体（CMOS）上。尽管此类功率放大器一般是令人满意的，但仍期望提供具有更小的尺寸、更少的外封装组件以及更高的性能的改善的小型功率放大器。
概述
本公开的系统、方法和设备各自具有若干个创新性方面，其中并不由任何单个方面全权负责本文中所公开的期望属性。
本文描述的一些实现提供一种器件，该器件包括在其上形成有至少一个无源组件的基板。该基板可以是玻璃基板。集成电路管芯可被附连至该基板的第一表面。多个通孔可穿过该基板在该基板的第一表面和第二表面之间延伸。该些通孔可以是导电和/或导热的。该集成电路管芯可电连接至至少一个无源组件和至少一个通孔。该集成电路管芯可以是包括功率放大器电路的功率放大器芯片。在一些实现中，这些无源器件中的至少一些可形成功率组合器电路。该功率放大器芯片和该功率组合器电路可形成功率放大系统。
本文描述的一些实现涉及一种集成器件，该集成器件包括具有第一表面和与该第一表面基本平行的第二表面的玻璃基板。该集成器件可具有由布置在该第一表面上的至少一个图案化层形成的至少一个无源组件、以及附连至该玻璃基板的该第一表面的集成电路管芯。该集成器件可具有延伸于该玻璃基板的第一表面和第二表面之间的多个透玻通孔。该集成电路管芯可电连接至该至少一个无源组件和至少一个透玻通孔。
至少一个无源组件可以是电阻器、电容器、可变电容器、可变电抗器、电感器、滤波器、变压器、耦合器、定向耦合器、功率分配器、传输线、波导、和/或天线。在一些实现中，多个无源组件可形成功率组合器。该集成电路管芯可包括功率放大器电路。该至少一个无源组件和该集成电路管芯可形成功率放大系统。该集成器件可包括延伸于该玻璃基板的第一表面和第二表面之间的热通孔。该热通孔可与该集成电路管芯热接触。
替换装置可包括具有传导通孔以及沉积了功率组合器电路的第一基板。在一些实现中，该第一基板可以是玻璃基板。该功率组合器电路可包括沉积在该第一基板的至少第一侧上的多个无源器件。这多个无源器件可包括电阻器、电容器、可变电容器、可变电抗器、电感器、滤波器、变压器、耦合器、定向耦合器、功率分配器、传输线、波导、和/或天线中的至少一者。该装置还可包括沉积在第一基板的该第一侧上的至少一个有源组件。
该装置可包括具有形成在第二基板上的功率放大器电路的功率放大器芯片。该第二基板可以是玻璃基板、硅基板、分层的硅-绝缘体-硅基板、砷化镓基板、或蓝宝石上覆硅基板。该功率放大器芯片可被布置在该功率组合器电路上并被配置成与该功率组合器电路电连接。该功率放大器电路和该功率组合器电路可形成功率放大系统。
传导通孔可包括被配置用于该功率放大系统与该第一基板的第二侧上的导体之间的电连接的一个或多个互连通孔。该装置可包括该第一基板的第二侧上的金属化垫片。互连通孔可被配置用于该功率放大系统与这些金属化垫片之间的电连接。
传导通孔可包括被配置用于传导来自该功率放大系统的热量的至少一个热通孔。至少一个热通孔可比至少一个互连通孔宽。在一些实现中，热通孔可具有互连通孔至少两倍的宽度。在一些此类实现中，热通孔具有介于互连通孔两倍到五倍之间的宽度。这些热通孔中的至少一个热通孔可被配置成用于在该功率放大系统和该第一基板的第二侧之间导电。然而，在一些实现中，至少一个热通孔可不被配置成用于在该功率放大系统和该第一基板的第二侧之间导电。
功率放大器芯片可被配置成用于经由焊料凸块与该功率组合器电路电连接。该功率放大器芯片可覆盖无源器件的至少一部分。该装置可包括沉积在该第一基板的第二侧上并被配置成用于与该功率放大系统电连接的至少一个无源器件或有源器件。
该装置还可包括显示器以及配置成与该显示器通信的处理器。该处理器可配置成处理图像数据。该装置还可包括配置成与该处理器通信的存储器设备。该装置还可包括配置成将至少一个信号发送给该显示器的驱动器电路以及配置成将图像数据的至少一部分发送至该驱动器电路的控制器。该装置可包括配置成接收输入数据并将输入数据传达给处理器的输入设备。该装置还可包括接收器、收发器和/或发射器。
该装置可包括形成于该功率放大系统周围的包封。在一些实现中，该包封可包括模制，诸如环氧树脂模制。在一些实现中，该包封可包括金属笼。该包封可包括具有内部传导涂层的电介质盖，诸如玻璃盖。该传导涂层可以是金属涂层。该内部传导涂层可被电接地。
封装的电子设备可包括该装置。该封装的电子设备可包括至少一个附加的集成电路。
本文描述的一些方法涉及在玻璃基板中形成多个通孔，用传导材料至少部分地填充通孔，在该玻璃基板的至少第一侧上沉积无源器件以形成功率组合器电路并将功率放大器芯片配置成用于与该功率组合器电路电连接以形成功率放大系统。该功率放大器芯片可包括形成在另一基板（诸如半导体基板）上的功率放大器电路。
形成这多个通孔可涉及通过激光钻孔、喷砂或蚀刻来形成通孔。该形成过程可涉及形成被配置用于传导来自该功率放大系统的热量的至少一个热通孔以及形成被配置用于该功率放大系统与该玻璃基板的第二侧上的导体之间的电连接的互连通孔。填充通孔可涉及用导电材料填充至少互连通孔。填充通孔可涉及用导热材料填充至少热通孔。
热通孔中的至少一个热通孔可被形成有比互连通孔中的至少一个互连通孔更大的宽度。在一些实现中，热通孔中的至少一个热通孔可被形成有互连通孔中的至少一个互连通孔至少两倍的宽度。在一些此类实现中，热通孔中的至少一个热通孔可被形成有介于互连通孔中的至少一个互连通孔两倍到五倍之间的宽度。
该配置过程可涉及经由倒装芯片焊料接合工艺、铜柱倒装芯片接合工艺、或各向异性传导膜工艺将该功率放大器芯片附连至该功率组合器电路。该配置过程可涉及将该功率放大器芯片附连至该功率组合器电路并用电绝缘的粘合剂对该功率放大器芯片进行底部填充。该配置过程可涉及通过用导热材料对功率放大器芯片进行底部填充以用于耗散来自功率放大器系统的热量的方式将该功率放大器芯片附连至该功率组合器电路。在一些实现中，该功率放大器芯片可覆盖无源器件的至少一部分。该方法可涉及在该玻璃基板的第二侧上沉积无源器件。
本说明书中所描述的主题内容的一个或多个实现的详情在附图及以下描述中阐述。尽管本公开提供的示例主要是以基于机电系统（EMS）和微机电系统（MEMS）的显示器的形式来描述的，但是本文提供的构思可适用于其他类型的显示器，诸如液晶显示器、有机发光二极管（“OLED”）显示器和场致发射显示器。其它特征、方面和优点将从该描述、附图和权利要求书中变得明了。注意，以下附图的相对尺寸可能并非按比例绘制。
附图简述
图1示出描绘了干涉测量调制器（IMOD）显示设备的一系列像素中的两个毗邻像素的等轴视图的示例。
图2示出解说纳入了3×3干涉测量调制器显示器的电子设备的系统框图的示例。
图3示出解说图1的干涉测量调制器的可移动反射层位置相对于所施加电压的图示的示例。
图4示出解说在施加各种共用电压和分段电压时干涉测量调制器各种状态的表的示例。
图5A示出解说图2的3×3干涉测量调制器显示器中的一帧显示数据的图示的示例。
图5B示出可用于写图5A中所解说的该帧显示数据的共用信号和分段信号的时序图的示例。
图6A示出图1的干涉测量调制器显示器的局部横截面的示例。
图6B–6E示出干涉测量调制器的不同实现的横截面的示例。
图7示出解说干涉测量调制器的制造工艺的流程图的示例。
图8A–8E示出制作干涉测量调制器的方法中的各个阶段的横截面示意图解的示例。
图9示出解说用于形成包括与形成在玻璃基板上的无源器件相组合的集成电路的装置的过程的流程图的示例。
图10A-10G示出可根据图9的过程而形成的组件的示例。
图11A示出包括功率放大器芯片和功率组合器电路的功率放大系统的示例。
图11B示出可被用在功率组合器电路中的无源器件的示例。
图11C示出功率放大系统的另一示例。
图12示出堆叠在玻璃管芯上的集成电路的透视图的示例，该玻璃管芯被搭载在印刷电路板上。
图13示出解说用于在玻璃基板上形成无源器件的过程的流程图的示例。
图14A-14L示出在根据图13的无源器件制造过程中的各阶段期间的局部器件横截面的示例。
图15A和15B示出解说包括多个干涉测量调制器的显示设备的系统框图的示例。
各个附图中相似的附图标记和命名指示相似要素。
详细描述
以下描述针对旨在用于描述本公开的创新性方面的某些实现。然而，本领域普通技术人员将容易认识到本文的教义可以多种不同方式来应用。所描述的实现可在可配置成显示图像的任何设备或系统中实现，无论该图像是运动的（例如，视频）还是不动的（例如，静止图像），且无论其是文本的、图形的还是画面的。更具体而言，构想了所描述的实现可被包括在各种各样的电子设备中或与各种各样的电子设备相关联，这些电子设备诸如但不限于：移动电话、具有因特网能力的多媒体蜂窝电话、移动电视接收机、无线设备、智能电话、设备、个人数据助理（PDA）、无线电子邮件接收器、手持式或便携式计算机、上网本、笔记本、智能本、平板电脑、打印机、复印机、扫描仪、传真设备、GPS接收机/导航仪、相机、MP3播放器、摄录像机、游戏控制台、手表、钟表、计算器、电视监视器、平板显示器、电子阅读设备（即，电子阅读器）、计算机监视器、汽车显示器（包括里程表和速度表显示器等）、驾驶座舱控件和/或显示器、相机取景显示器（诸如车辆中的后视相机的显示器）、电子照片、电子告示牌或招牌、投影仪、建筑结构、微波炉、冰箱、立体音响系统、卡式录音机或播放器、DVD播放器、CD播放器、VCR、无线电、便携式存储器芯片、洗衣机、烘干机、洗衣机/烘干机、停车计时器、封装（诸如在机电系统（EMS）、微机电系统（MEMS）和非MEMS应用中）、美学结构（例如，关于一件珠宝的图像的显示）以及各种各样的EMS设备。本文中的教示还可用在非显示器应用中，诸如但不限于：电子交换设备、射频滤波器、传感器、加速计、陀螺仪、运动感测设备、磁力计、用于消费者电子设备的惯性组件、消费者电子产品的部件、可变电抗器、液晶设备、电泳设备、驱动方案、制造工艺以及电子测试装备。因此，这些教示无意被局限于只是在附图中描绘的实现，而是具有如本领域普通技术人员将容易明白的广泛应用性。
本公开提供用于将沉积在可以是玻璃基板的第一基板上的器件与形成在诸如基于硅的基板的第二基板上的至少一个集成电路相组合的系统、方法和装置。沉积在第一基板上的器件中的至少一些器件可以是无源器件。尽管本公开的大部分内容涉及以此类方式形成功率放大系统，但是本公开并不限于此类实现。作为替代，本文描述的许多方面一般应用于将集成电路管芯与形成在玻璃上的无源器件相组合。例如，类似于本文所描述过程的过程可被用于形成接收/发射无线电（RTR）、低噪声放大器、混频器、有源滤波器、数字信号处理器、控制器、线驱动器、光收发机、无线传感器、电源偏置产生或管制电路、相控阵电路、模数转换器或数模转换器、存储器、其组合和/或其他器件。
在一个方面，该（些）无源器件可包括一个或多个电阻器、电容器、可变电容器、可变电抗器、电感器、滤波器、变压器、耦合器、有向耦合器、功率分配器、传输线、波导、或天线。该装置还可包括沉积在第一基板的第一侧上的至少一个有源组件。该装置还可包括沉积在第一基板的第二侧上的至少一个无源器件或有源器件。
集成电路管芯可被附连至第一基板的第一表面。多个通孔可穿过第一基板在第一基板的第一表面和第二表面之间延伸。该些通孔可以是导电和/或导热的。该集成电路管芯可电连接至至少一个无源组件和至少一个通孔。
在一些实现中，第一基板可由具有类似于玻璃的性质的材料（诸如塑料）来形成。该集成电路管芯可形成在分层的“硅-绝缘体-硅”基板上，后者也被称为“绝缘体上覆硅”（SOI）基板。在一些其他实现中，该集成电路管芯可形成在玻璃基板上、硅基板上、砷化镓基板上、或蓝宝石上覆硅基板上。
功率组合器电路可包括沉积在第一基板的至少第一侧上的无源器件中的至少一些无源器件。该集成电路管芯可包括布置在该功率组合器电路上并且被配置成与该功率组合器电路电连接以形成功率放大系统的功率放大器电路。导热的通孔可被配置用于将热量从该功率放大系统传导至该基板的第二侧上的热阱。根据特定实现，该些导热的通孔可以导电或者不导电。该些导热的通孔中的一些通孔可以比导电的互连通孔宽，例如两倍至五倍宽。
可实现本公开中所描述的主题内容的具体实现以达成以下潜在优点中的一项或多项。例如，功率组合器的无源组件先前已与有源功率放大电路共同制造在SOI晶片上。在一些实例中，此类集成电路的台面面积（footprint）可能由于制造工艺的成本或对小形状因子的需求而受限。根据本文提供的一些实现，无源器件可以被扩展在比集成电路的台面面积更大的面积上。这可能是有利的，因为在玻璃上制造无源器件会相对较为廉价。
而且，根据本文提供的一些实现，SOI基板和玻璃基板的堆叠导致功率放大系统所占用的总面积比起假如将无源器件与SOI基板集成在一起的情况有所减小。此类方案还可消除分别分装和组装的要求，并降低了单独组件的总数。在一些透玻（through-glass）通孔实现中，无源器件可被制造在玻璃基板的顶侧和底侧上。在其他透玻通孔实现中，一些无源器件可横跨玻璃基板的顶侧和底侧两者。此类实现可提供性能的进一步改善和/或总占用面积的进一步降低。
在一些堆叠式实现中，在玻璃基板上形成无源器件相比于在功率放大芯片或印刷电路板上形成无源器件可具有以下优点：更高的Q（品质因数）、更大的准确性、稳定性和容限、更低的寄生效应、更高的可靠性、以及更低的成本。在一些堆叠式实现中，焊球、无源组件、有源元件、以及透玻通孔可被配置成降低损耗以及使功率放大系统的电气端子之间不期望的耦合最小化，由此提供更高的电隔离。在一些堆叠式实现中，焊球、无源组件、有源元件、以及透玻通孔被配置成精确地控制功率放大系统的电互连的阻抗水平和迹线长度。使电线长度最小化可降低噪声耦合，并降低回波损耗和插入损耗。降低损耗可进一步降低系统中产生的热量，进而改善功率放大系统的稳定性和整体性能。在一些实现中，将无源器件与从功率放大器芯片产生的热量隔离可改善可靠性或组件稳定性。
而且，在一些实现中，堆叠还可降低功率放大系统的整体面积或台面面积。在一些实现中，堆叠将功率组合器无源和有源电路抬升到印刷电路板（PCB）上方，这可降低源于PCB或其他外围电路元件的寄生效应的耦合噪声或损耗。
由于功率放大器电路消耗典型电子器件中相当一部分的功率，因此使发射链中的任何损耗最小化（否则将降低效率）很重要。将无源器件从SOI或CMOS基板转移掉在无源器件相对于功率放大系统的其他元件（诸如有源电路或焊球）的位置的设计上提供了额外的自由度。此灵活性可有助于降低插入损耗和回波损耗、部分地通过使迹线长度和阻抗不连续性最小化来改善电隔离和电匹配、以及改善可靠性。
可应用所描述实现的合适EMS或MEMS器件的一示例是反射式显示设备。反射式显示设备可纳入干涉测量调制器（IMOD）以使用光学干涉原理来选择性地吸收和/或反射入射到其上的光。IMOD可包括吸收体、可相对于该吸收体移动的反射体、以及限定在该吸收体与该反射体之间的光学谐振腔。该反射体可被移至两个或多个不同位置，这可以改变光学谐振腔的大小并由此影响该干涉测量调制器的反射。IMOD的反射谱可创建相当广的谱带，这些谱带可跨可见波长移位以产生不同颜色。谱带的位置可通过改变光学谐振腔的厚度来调节。改变光学谐振腔的一种方法是通过改变反射体的位置。
图1示出描绘了干涉测量调制器（IMOD）显示设备的一系列像素中的两个毗邻像素的等轴视图的示例。该IMOD显示设备包括一个或多个干涉测量MEMS显示元件。在这些设备中，MEMS显示元件的像素可处于亮状态或暗状态。在亮（“松弛”、“打开”或“接通”）状态，显示元件将入射可见光的很大部分反射掉（例如，去往用户）。相反，在暗（“致动”、“关闭”或“关断”）状态，显示元件几乎不反射所入射的可见光。在一些实现中，可颠倒接通和关断状态的光反射性质。MEMS像素可配置成主导性地在特定波长上发生反射，从而除了黑白以外还允许彩色显示。
IMOD显示设备可包括IMOD的行/列阵列。每个IMOD可包括一对反射层，即，可移动反射层和固定的部分反射（partiallyreflective）层，这些反射层定位在彼此相距可变且可控的距离处以形成气隙（也称为光学间隙或腔）。可移动反射层可在至少两个位置之间移动。在第一位置（即，松弛位置），可移动反射层可定位在离该固定的部分反射层有相对较大距离处。在第二位置（即，致动位置），该可移动反射层可定位成更靠近该部分反射层。取决于可移动反射层的位置，从这两个层反射的入射光可相长地或相消地干涉，从而产生每个像素总体上的反射或非反射的状态。在一些实现中，IMOD在未致动时可处于反射状态，此时反射可见谱内的光，并且在未致动时可处于暗状态，此时吸收和/或相消地干涉可见范围内的光。然而，在一些其它实现中，IMOD可在未致动时处于暗状态，而在致动时处于反射状态。在一些实现中，所施加电压的引入可驱动像素改变状态。在一些其它实现中，所施加电荷可驱动像素改变状态。
图1中所描绘的像素阵列部分包括两个毗邻的干涉测量调制器12（即，IMOD像素）。在左侧（如图所示）的IMOD12中，可移动反射层14图解为处于离光学堆栈16有一距离（该距离可基于设计参数被预先确定）的松弛位置，光学堆栈16包括部分反射层。跨左侧的IMOD12施加的电压V0不足以引起对可移动反射层14的致动。在右侧的IMOD12中，可移动反射层14图解为处于靠近、毗邻或触及光学堆栈16的致动位置。跨右侧的IMOD12施加的电压V偏置足以移动可移动反射层14并可将可移动反射层14维持在致动位置。
在图1中，这些像素12的反射性质用指示入射在像素12上的光的箭头13、以及从左侧的像素12反射的光的箭头15来一般化地解说。本领域普通技术人员将容易认识到入射在像素12上的光13可透射穿过透明基板20传向光学堆栈16。入射在光学堆栈16上的光的一部分可透射穿过光学堆栈16的部分反射层，且一部分将被反射回去穿过透明基板20。光13透射穿过光学堆栈16的那部分可在可移动反射层14处朝向透明基板20反射回去（并穿过透明基板20）。从光学堆栈16的部分反射层反射的光与从可移动反射层14反射的光之间的干涉（相长的或相消的）将决定从像素12反射的光15的波长。
光学堆栈16可包括单层或若干层。该（些）层可包括电极层、部分反射且部分透射层以及透明介电层中的一者或多者。在一些实现中，光学堆栈16是导电的、部分透明且部分反射的，并且可以例如通过将上述层中的一者或多者沉积在透明基板20上来制造。电极层可由各种各样的材料形成，诸如各种金属，例如氧化铟锡（ITO）。部分反射层可由各种各样的部分反射的材料形成，诸如各种金属（诸如铬（Cr））、半导体以及电介质。部分反射层可由一层或多层材料形成，且每一层可由单种材料或由材料组合形成。在一些实现中，光学堆栈16可包括单个半透明的金属或半导体厚层，其既用作光吸收体又用作电导体，而（例如，IMOD的光学堆栈16或其它结构的）不同的、更导电的层或部分可用于在IMOD像素之间汇流信号。光学堆栈16还可包括覆盖一个或多个传导层或导电/光吸收层的一个或多个绝缘或介电层。
在一些实现中，光学堆栈16的（诸）层可被图案化为平行条带，并且可如下文进一步描述地形成显示设备中的行电极。如本领域普通技术人员将理解的，术语“图案化”在本文中用于指掩模以及蚀刻工艺。在一些实现中，可将高传导且高反射的材料（诸如，铝（Al））用于可移动反射层14，且这些条带可形成显示设备中的列电极。可移动反射层14可形成为一个或数个沉积金属层的一系行平行条带（与光学堆栈16的行电极正交），以形成沉积在柱子18以及各个柱子18之间所沉积的居间牺牲材料顶上的列。当该牺牲材料被蚀刻掉时，便可在可移动反射层14与光学堆栈16之间形成限定的间隙19或即光学腔。在一些实现中，各个柱子18之间的间距可为近似1–1000um，而间隙19可近似小于10,000埃（）。
在一些实现中，IMOD的每个像素（无论处于致动状态还是松弛状态）实质上是由该固定反射层和移动反射层形成的电容器。在无电压被施加时，可移动反射层14保持在机械松弛状态，如由图1中左侧的像素12所解说的，其中在可移动反射层14与光学堆栈16之间存在间隙19。然而，当将电位差（例如，电压）施加至所选行和列中的至少一者时，在对应像素处的该行电极和列电极的交叉处形成的电容器变为带电的，且静电力将这些电极拉向一起。若所施加电压超过阈值，则可移动反射层14可形变并且移动到靠近或靠倚光学堆栈16。光学堆栈16内的介电层（未示出）可防止短路并控制层14与层16之间的分隔距离，如图1中右侧的致动像素12所解说的。不管所施加电位差的极性如何，行为都是相同的。虽然阵列中的一系列像素在一些实例中可被称为“行”或“列”，但本领域普通技术人员将容易理解，将一个方向称为“行”并将另一方向称为“列”是任意的。要重申的是，在一些取向中，行可被视为列，而列被视为行。此外，显示元件可均匀地排列成正交的行和列（“阵列”），或排列成非线性配置，例如关于彼此具有某些位置偏移（“马赛克”）。术语“阵列”和“马赛克”可以指任一种配置。因此，虽然将显示器称为包括“阵列”或“马赛克”，但在任何实例中，这些元件本身不一定要彼此正交地排列、或部署成均匀分布，而是可包括具有非对称形状以及不均匀分布的元件的布局。
图2示出解说纳入了3×3干涉测量调制器显示器的电子设备的系统框图的示例。该电子设备包括处理器21，其可配置成执行一个或多个软件模块。除了执行操作系统，处理器21还可配置成执行一个或多个软件应用，包括web浏览器、电话应用、电子邮件程序、或任何其它软件应用。
处理器21可配置成与阵列驱动器22通信。阵列驱动器22可包括例如向显示阵列或面板30提供信号的行驱动器电路24和列驱动器电路26。图1中所解说的IMOD显示设备的横截面由图2中的线1-1示出。尽管图2为清晰起见解说了3×3的IMOD阵列，但显示阵列30可包含很大数目的IMOD，并且可在行中具有与列中不同的数目的IMOD，以及反之。
图3示出解说图1的干涉测量调制器的可移动反射层位置相对于所施加电压的图示的示例。对于MEMS干涉测量调制器，行/列（即，共用/分段）写规程可利用这些器件的如图3中所解说的滞后（hysteresis）性质。干涉测量调制器可能需要例如约10伏的电位差以使可移动反射层或镜从松弛状态改变为致动状态。当电压从该值减小时，可移动反射层随电压降回至例如10伏以下而维持其状态，然而，可移动反射层并不完全松弛，直至电压降至2伏以下。因此，如图3中所示，存在一电压范围（大约为3至7伏），在此电压范围中有该器件要么稳定于松弛状态要么稳定于致动状态的所施加电压窗口。该窗口在本文中称为“滞后窗”或“稳定态窗”。对于具有图3的滞后特性的显示阵列30，行/列写规程可被设计成每次寻址一行或多行，以使得在对给定行寻址期间，被寻址行中要被致动的像素暴露于约10伏的电压差，而要被松弛的像素暴露于接近0伏的电压差。在寻址之后，这些像素暴露于约5伏的稳态或偏置电压差，以使得它们保持在先前的闸选状态中。在该示例中，在被寻址之后，每个像素都经受落在约3-7伏的“稳定态窗”内的电位差。该滞后性质特征使得（例如图1中所解说的）像素设计能够在相同的所施加电压条件下保持稳定在要么致动要么松弛的事先存在的状态中。由于每个IMOD像素（无论是处于致动状态还是松弛状态）实质上是由固定反射层和移动反射层形成的电容器，因此该稳定状态在落在该滞后窗内的平稳电压下可得以保持，而基本上不消耗或损失功率。此外，若所施加电压电位保持基本上固定，则实质上很少或没有电流流入IMOD像素中。
在一些实现中，可根据对给定行中像素的状态所期望的改变（若有）,通过沿该组列电极施加“分段（segment）”电压形式的数据信号来创建图像的帧。可轮流寻址该阵列的每一行，以使得每次写该帧的一行。为了将期望数据写到第一行中的像素，可在诸列电极上施加与该第一行中的像素的期望状态相对应的分段电压，并且可向第一行电极施加特定的“共用（common）”电压或信号形式的第一行脉冲。该组分段电压随后可被改变为对应于对第二行中像素的状态所期望的改变（若有），且可向第二行电极施加第二共用电压。在一些实现中，第一行中的像素不受沿诸列电极施加的分段电压上的改变的影响，而是保持于它们在第一共用电压行脉冲期间被设定的状态。可按顺序方式对整个行系列（或替换地对整个列系列）重复此过程以产生图像帧。通过以每秒某个期望数目的帧来不断地重复此过程，便可用新图像数据来刷新和/或更新这些帧。
跨每个像素施加的分段信号和共用信号的组合（即，跨每个像素的电位差）决定每个像素结果所得的状态。图4示出解说在施加各种共用电压和分段电压时干涉测量调制器各种状态的表的示例。如本领域普通技术人员将容易理解的，可将“分段”电压施加于列电极或行电极，并且可将“共用”电压施加于列电极或行电极中的另一者。
如图4中（以及图5B中所示的时序图中）所解说的，当沿共用线施加有释放电压VCREL时，沿该共用线的所有干涉测量调制器元件将被置于松弛状态，替换地称为释放状态或未致动状态，不管沿各分段线所施加的电压如何（即，高分段电压VSH和低分段电压VSL）。具体而言，当沿共用线施加有释放电压VCREL时，在沿该像素的对应分段线施加高分段电压VSH和低分段电压VSL这两种情况下，跨该调制器的电位电压（替换地称为像素电压）皆落在松弛窗（参见图3，也称为释放窗）内。
当在共用线上施加有保持电压时（诸如高保持电压VCHOLD_H或低保持电压VCHOLD_L），该干涉测量调制器的状态将保持恒定。例如，松弛的IMOD将保持在松弛位置，而致动的IMOD将保持在致动位置。保持电压可被选择成使得在沿对应的分段线施加高分段电压VSH和低分段电压VSL这两种情况下，像素电压皆将保持落在稳定态窗内。因此，分段电压摆幅（即，高分段电压VSH与低分段电压VSL之差）小于正稳定态窗或负稳定态窗任一者的宽度。
当在共用线上施加有寻址或即致动电压（诸如高寻址电压VCADD_H或低寻址电压VCADD_L）时，通过沿各自相应的分段线施加分段电压，就可选择性地将数据写到沿该线的各调制器。分段电压可被选择成使得致动是取决于所施加的分段电压。当沿共用线施加有寻址电压时，施加一个分段电压将结果得到落在稳定态窗内的像素电压，从而使该像素保持未致动。相反，施加另一个分段电压将结果得到超出该稳定态窗的像素电压，从而导致该像素的致动。引起致动的特定分段电压可取决于使用了哪个寻址电压而变化。在一些实现中，当沿共用线施加有高寻址电压VCADD_H时，施加高分段电压VSH可使调制器保持在其当前位置，而施加低分段电压VSL可引起该调制器的致动。作为推论，当施加有低寻址电压VCADD_L时，分段电压的效果可以是相反的，其中高分段电压VSH引起该调制器的致动，而低分段电压VSL对该调制器的状态无影响（即，保持稳定）。
在一些实现中，可使用总是产生相同极性的跨调制器电位差的保持电压、寻址电压和分段电压。在一些其它实现中，可使用使调制器的电位差的极性交变的信号。跨调制器极性的交变（即，写规程极性的交变）可减少或抑制在反复的单极性写操作之后可能发生的电荷累积。
图5A示出解说图2的3×3干涉测量调制器显示器中的一帧显示数据的图示的示例。图5B示出可用于写图5A中所解说的该帧显示数据的共用信号和分段信号的时序图的示例。可将这些信号施加于例如图2的3×3阵列，这将最终结果导致图5A中所解说的线时间60e的显示布局。图5A中的致动调制器处于暗状态，即，其中所反射光的大体部分在可见谱之外，从而给例如观看者造成暗观感。在写图5A中所解说的帧之前，这些像素可处于任何状态，但图5B的时序图中所解说的写规程假设了在第一线时间60a之前，每个调制器皆已被释放且驻留在未致动状态中。
在第一线时间60a期间：在共用线1上施加有释放电压70；在共用线2上施加的电压始于高保持电压72且移向释放电压70；并且沿共用线3施加有低保持电压76。因此，沿共用线1的调制器（共用1,分段1）、（共用1,分段2）和（共用1,分段3）在第一线时间60a的历时里保持在松弛或即未致动状态，沿共用线2的调制器（2,1）、（2,2）和（2,3）将移至松弛状态，而沿共用线3的调制器（3,1）、（3,2）和（3,3）将保持在其先前状态中。参考图4，沿分段线1、2和3施加的分段电压将对诸干涉测量调制器的状态没有影响，这是因为在线时间60a期间，共用线1、2或3皆不暴露于引起致动的电压水平（即，VCREL–松弛和VCHOLD_L–稳定）。
在第二线时间60b期间，共用线1上的电压移至高保持电压72，并且由于没有寻址或即致动电压施加在共用线1上，因此沿共用线1的所有调制器皆保持在松弛状态中，不管所施加的分段电压如何。沿共用线2的诸调制器由于释放电压70的施加而保持在松弛状态中，而当沿共用线3的电压移至释放电压70时，沿共用线3的调制器（3,1）、（3,2）和（3,3）将松弛。
在第三线时间60c期间，通过在共用线1上施加高寻址电压74来寻址共用线1。由于在该寻址电压的施加期间沿分段线1和2施加了低分段电压64，因此跨调制器（1,1）和（1,2）的像素电压大于这些调制器的正稳定态窗的高端（即，电压差分超过了预定义阈值），并且调制器（1,1）和（1,2）被致动。相反，由于沿分段线3施加了高分段电压62，因此跨调制器（1,3）的像素电压小于调制器（1,1）和（1,2）的像素电压，并且保持在该调制器的正稳定态窗内；调制器（1,3）因此保持松弛。同样在线时间60c期间，沿共用线2的电压减小至低保持电压76，且沿共用线3的电压保持在释放电压70，从而使沿共用线2和3的调制器留在松弛位置。
在第四线时间60d期间，共用线1上的电压返回至高保持电压72，从而使沿共用线1的调制器留在其各自相应的被寻址状态中。共用线2上的电压减小至低寻址电压78。由于沿分段线2施加了高分段电压62，因此跨调制器（2,2）的像素电压低于该调制器的负稳定态窗的下端，从而导致调制器（2,2）致动。相反，由于沿分段线1和3施加了低分段电压64，因此调制器（2,1）和（2,3）保持在松弛位置。共用线3上的电压增大至高保持电压72，从而使沿共用线3的调制器留在松弛状态中。
最终，在第五线时间60e期间，共用线1上的电压保持在高保持电压72，且共用线2上的电压保持在低保持电压76，从而使沿共用线1和2的调制器留在其各自相应的被寻址状态中。共用线3上的电压增大至高寻址电压74以寻址沿共用线3的调制器。由于在分段线2和3上施加了低分段电压64，因此调制器（3,2）和（3,3）致动，而沿分段线1施加的高分段电压62使调制器（3,1）保持在松弛位置。因此，在第五线时间60e结束时，该3×3像素阵列处于图5A中所示的状态，且只要沿这些共用线施加有保持电压就将保持在该状态中，而不管在沿其它共用线（未示出）的调制器正被寻址时可能发生的分段电压变化如何。
在图5B的时序图中，给定的写规程（即，线时间60a-60e）可包括使用高保持和寻址电压或使用低保持和寻址电压。一旦针对给定的共用线已完成该写规程（且该共用电压被设为与致动电压具有相同极性的保持电压），该像素电压就保持在给定的稳定态窗内且不会穿越松弛窗，直至在该共用线上施加了释放电压。此外，由于每个调制器在被寻址之前作为该写规程的一部分被释放，因此可由调制器的致动时间而非释放时间来决定必需的线时间。具体地，在调制器的释放时间大于致动时间的实现中，释放电压的施加可长于单个线时间，如图5B中所描绘的。在一些其它实现中，沿共用线或分段线施加的电压可变化以计及不同调制器（诸如不同颜色的调制器）的致动电压和释放电压的差异。
根据上文阐述的原理来操作的干涉测量调制器的结构细节可以广泛地变化。例如，图6A-6E示出包括可移动反射层14及其支承结构的干涉测量调制器的不同实现的横截面的示例。图6A示出图1的干涉测量调制器显示器的局部横截面的示例，其中金属材料条带（即，可移动反射层14）沉积在从基板20正交延伸出的支承18上。在图6B中，每个IMOD的可移动反射层14为大致方形或矩形的形状，且在拐角处或拐角附近靠系带32附连至支承。在图6C中，可移动反射层14为大致方形或矩形的形状且悬挂于可形变层34，可形变层34可包括柔性金属。可形变层34可围绕可移动反射层14的周界直接或间接连接至基板20。这些连接在本文中称为支承柱。图6C中所示的实现具有源自可移动反射层14的光学功能与其机械功能（这由可形变层34实施）解耦的附加益处。这种解耦允许用于反射层14的结构设计和材料与用于可形变层34的结构设计和材料被彼此独立地优化。
图6D示出IMOD的另一示例，其中可移动反射层14包括反射子层14a。可移动反射层14支托在支承结构（诸如，支承柱18）上。支承柱18提供了可移动反射层14与下静止电极（即，所解说IMOD中的光学堆栈16的部分）的分离，从而使得（例如当可移动反射层14处在松弛位置时）在可移动反射层14与光学堆栈16之间形成间隙19。可移动反射层14还可包括传导层14c和支承层14b，传导层14c可配置成用作电极。在此示例中，传导层14c部署在支承层14b的在基板20远端的一侧上，而反射子层14a部署在支承层14b的在基板20近端的另一侧上。在一些实现中，反射子层14a可以是传导性的并且可部署在支承层14b与光学堆栈16之间。支承层14b可包括一层或多层介电材料，例如氧氮化硅（SiON）或二氧化硅（SiO2）。在一些实现中，支承层14b可以是诸层的堆栈，诸如举例而言SiO2/SiON/SiO2三层堆栈。反射子层14a和传导层14c中的任一者或这两者可包括例如具有约0.5%铜（Cu）的铝（Al）合金、或其它反射性金属材料。在介电支承层14b上方和下方采用传导层14a、14c可平衡应力并提供增强的传导性。在一些实现中，反射子层14a和传导层14c可由不同材料形成以用于各种各样的设计目的，诸如达成可移动反射层14内的特定应力分布。
如图6D中所解说的，一些实现还可包括黑色掩模结构23。黑色掩模结构23可形成于光学非活跃区域中（例如，在各像素之间或在柱子18下方）以吸收环境光或杂散光。黑色掩模结构23还可通过抑制光从显示器的非活跃部分反射或透射穿过显示器的非活跃部分以由此提高对比率来改善显示设备的光学性质。另外，黑色掩模结构23可以是传导性的并且配置成用作电汇流层。在一些实现中，行电极可连接至黑色掩模结构23以减小所连接的行电极的电阻。黑色掩模结构23可使用各种各样的方法来形成，包括沉积和图案化技术。黑色掩模结构23可包括一层或多层。例如，在一些实现中，黑色掩模结构23包括用作光学吸收体的钼铬（MoCr）层、SiO2层、以及用作反射体和汇流层的铝合金，其厚度分别在约 和的范围内。这一层或多层可使用各种各样的技术来图案化，包括光刻和干法蚀刻，包括例如用于MoCr及SiO2层的四氟化碳（CF4）和/或氧气（O2），以及用于铝合金层的氯（Cl2）和/或三氯化硼（BCl3）。在一些实现中，黑色掩模23可以是标准具（etalon）或干涉测量堆栈结构。在此类干涉测量堆栈黑色掩模结构23中，传导性的吸收体可用于在每行或每列的光学堆栈16中的下静止电极之间传送或汇流信号。在一些实现中，分隔层35可用于将吸收体层16a与黑色掩模23中的传导层大体上电隔离。
图6E示出IMOD的另一示例，其中可移动反射层14是自支承的。不同于图6D，图6E的实现不包括支承柱18。作为代替，可移动反射层14在多个位置接触底下的光学堆栈16，且可移动反射层14的曲度提供足够的支承以使得在跨该干涉测量调制器的电压不足以引起致动时，可移动反射层14返回至图6E的未致动位置。出于清晰起见，可包含多个（若干）不同层的光学堆栈16在此处被示为包括光学吸收体16a和电介质16b。在一些实现中，光学吸收体16a既可用作固定电极又可用作部分反射层。
在诸实现中，诸如图6A–6E中所示的那些实现中，IMOD用作直视设备，其中是从透明基板20的前侧（即，与布置调制器的一侧相对的那侧）来观看图像。在这些实现中，可对该设备的背部（即，该显示设备的在可移动反射层14后面的任何部分，包括例如图6C中所解说的可形变层34）进行配置和操作而不冲突或不利地影响该显示设备的图像质量，因为反射层14在光学上屏蔽了该设备的那些部分。例如，在一些实现中，在可移动反射层14后面可包括总线结构（未图解），这提供了将调制器的光学性质与该调制器的机电性质（诸如，电压寻址和由此类寻址所导致的移动）分离的能力。另外，图6A–6E的实现可简化处理（诸如，图案化）。
图7示出解说干涉测量调制器的制造工艺80的流程图的示例，并且图8A–8E示出此类制造工艺80的相应阶段的横截面示意图解的示例。在一些实现中，可实现制造工艺80加上图7中未示出的其它框以制造例如图1和6中所解说的一般类型的干涉测量调制器。参考图1、6和7，工艺80在框82处开始以在基板20上方形成光学堆栈16。图8A解说了在基板20上方形成的此类光学堆栈16。基板20可以是透明基板（诸如，玻璃或塑料），其可以是柔性的或是相对刚性且不易弯曲的，并且可能已经历了在先制备工艺（例如，清洗）以便于高效地形成光学堆栈16。如上文所讨论的，光学堆栈16可以是导电的、部分透明且部分反射的，并且可以是例如通过将具有期望性质的一层或多层沉积在透明基板20上来制造的。在图8A中，光学堆栈16包括具有子层16a和16b的多层结构，但在一些其它实现中可包括更多或更少的子层。在一些实现中，子层16a、16b中的一者可配置成具有光学吸收和传导性质两者，诸如组合式导体/吸收体子层16a。另外，子层16a、16b中的一者或多者可被图案化成平行条带，并且可形成显示设备中的行电极。此类图案化可通过掩模和蚀刻工艺或本领域已知的另一合适工艺来执行。在一些实现中，子层16a、16b中的一者可以是绝缘层或介电层，诸如沉积在一个或多个金属层（例如，一个或多个反射和/或传导层）上方的子层16b。另外，光学堆栈16可被图案化成形成显示器的诸行的个体且平行的条带。
工艺80在框84处继续以在光学堆栈16上方形成牺牲层25。牺牲层25稍后被移除（例如，在框90处）以形成腔19，且因此在图1中所解说的结果所得的干涉测量调制器12中未示出牺牲层25。图8B解说包括形成在光学堆栈16上方的牺牲层25的经部分制造的器件。在光学堆栈16上方形成牺牲层25可包括以所选厚度来沉积二氟化氙（XeF2）可蚀刻材料（诸如，钼（Mo）或非晶硅（Si）），该厚度被选择成在后续移除之后提供具有期望设计大小的间隙或腔19（也参见图1和8E）。沉积牺牲材料可使用诸如物理汽相沉积（PVD，例如溅镀）、等离子体增强型化学汽相沉积（PECVD）、热化学汽相沉积（热CVD）、或旋涂等沉积技术来实施。
工艺80在框86处继续以形成支承结构（例如，图1、6和8C中所解说的柱子18）。形成柱子18可包括：图案化牺牲层25以形成支承结构孔，然后使用沉积方法（诸如PVD、PECVD、热CVD或旋涂）将材料（例如，聚合物或无机材料，例如氧化硅）沉积至该孔中以形成柱子18。在一些实现中，在牺牲层中形成的支承结构孔可延伸穿过牺牲层25和光学堆栈16两者到达底下的基板20，从而柱子18的下端接触基板20，如图6A中所解说的。替换地，如图8C中所描绘的，在牺牲层25中形成的孔可延伸穿过牺牲层25，但不穿过光学堆栈16。例如，图8E解说了支承柱18的下端与光学堆栈16的上表面接触。可通过在牺牲层25上方沉积支承结构材料层并将该支承结构材料的位于远离牺牲层25中的孔的部分图案化来形成柱子18或其它支承结构。这些支承结构可位于这些孔内（如图8C中所解说的），但是也可至少部分地延伸在牺牲层25的一部分上方。如上所述，对牺牲层25和/或支承柱18的图案化可通过图案化和蚀刻工艺来执行，但也可通过替换的蚀刻方法来执行。
工艺80在框88处继续以形成可移动反射层或膜，诸如图1、6和8D中所解说的可移动反射层14。可移动反射层14可通过采用一个或多个沉积步骤（例如，反射层（例如，铝、铝合金）沉积）连同一个或多个图案化、掩模和/或蚀刻步骤来形成。可移动反射层14可以是导电的，且被称为导电层。在一些实现中，可移动反射层14可包括如图8D中所示的多个子层14a、14b、14c。在一些实现中，这些子层中的一者或多者（诸如子层14a、14c）可包括为其光学性质所选择的高反射子层，且另一子层14b可包括为其机械性质所选择的机械子层。由于牺牲层25仍存在于在框88处形成的经部分制造的干涉测量调制器中，因此可移动反射层14在此阶段通常是不可移动的。包含牺牲层25的经部分制造的IMOD在本文也可称为“未脱模”IMOD。如上文结合图1所描述的，可移动反射层14可被图案化成形成显示器的诸列的个体且平行的条带。
工艺80在框90处继续以形成腔，例如图1、6和8E中所解说的腔19。腔19可通过将（在框84处沉积的）牺牲材料25暴露于蚀刻剂来形成。例如，可蚀刻的牺牲材料（诸如钼（Mo）或非晶硅（Si））可通过干法化学蚀刻来移除，例如通过将牺牲层25暴露于气态或蒸汽蚀刻剂（诸如，由固态XeF2得到的蒸汽）长达能有效地移除期望量的材料（通常是相对于围绕腔19的结构被选择性地移除）的一段时间来移除。还可使用其他蚀刻方法，例如湿法蚀刻和/或等离子蚀刻。由于在框90期间移除了牺牲层25，因此可移动反射层14在此阶段之后通常是可移动的。在移除牺牲材料25之后，结果所得的已完全或部分制造的IMOD在本文中可被称为“已脱模”IMOD。
图9示出解说用于形成包括与形成在玻璃基板上的无源器件相组合的集成电路的装置的过程的流程图的示例。与本文描述的其他过程一样，过程900的操作可涉及比所解说或明确描述的操作多或少的操作。而且，这些操作不一定按所指示的次序执行。
例如，集成电路可能已经被形成在基于硅的基板（诸如SOI基板）上。在一些实现中，集成电路可能已经根据互补金属氧化物半导体（CMOS）工艺被形成在基于硅的晶片上，并随后被切单（singulate）为个体“芯片”。尽管在过程900中，集成电路是功率放大器芯片，但这只是一示例，不应将该示例理解为以任何方式构成限定。例如，类似过程可被用于制造低噪声放大器、混频器、有源滤波器、数字信号处理器、控制器、线驱动器、光收发机、无线传感器、电源偏置产生或管制电路、相控阵电路、模数转换器或数模转换器、存储器、其组合和/或其他器件。
在此示例中，玻璃基板在被添加集成电路或其他特征前经过处理。在框905，在玻璃基板中形成通孔。这些通孔可以例如通过激光钻孔、通过喷砂、通过蚀刻、或者通过诸工艺的组合来形成。在一些实现中，通孔直径可介于100到500微米之间。在一些其他实现中，通孔可被制成其他形状或大小。而且，在替换实现中，通孔可在过程900的不同阶段制造，诸如在框912或框915之后。
在一些实现中，框905可涉及形成可被配置用于造成穿透玻璃基板的电连接的互连通孔。在框910，可用导电材料来填充此类互连通孔。在框912，可在互连通孔的至少一端上形成导电结合垫片或将导电结合垫片与互连通孔的至少一端电连接。可在过程900的此阶段或在稍后阶段将焊球附于该结合垫片。
图10A-10G示出可根据图9的过程而形成的组件的示例。在图10A中所绘的示例中，互连通孔1010a被配置用于造成穿透玻璃基板1007的电连接。相应地，形成于玻璃基板1007的一侧上的无源器件1025a、1025b和1025c可被配置成与形成于玻璃基板1007的另一侧上的结合垫片1015和焊球1020电连接。然而，在一些实现中，至少一些通孔1010可不被配置用于造成穿透玻璃基板1007的电连接。在一些实现中，玻璃基板1007的厚度可介于300微米到700微米之间。在一些其他实现中，玻璃基板1007可更厚或更薄。
功率放大器具有高电流要求，并且可产生大量的热量。因此，形成具有热通孔1010b的玻璃基板可为包括功率放大器和/或其他产生大量热量的器件的实现提供有用的散热功能性。尽管具有热通孔的玻璃基板提供了用于散热的有效路径，但是在一些实现中，集成电路与玻璃之间的间隙、和/或玻璃与印刷电路板之间的间隙可用电绝缘的底部填充材料填充来进一步改善导热性和可靠性。
相应地，框905还可涉及形成热通孔，热通孔可被配置用于将热量从玻璃基板的一侧传导至玻璃基板的另一侧。在一些实现中，热通孔可不被用于将电从玻璃基板的一侧传导至另一侧。在图10A到图10G中，例如，一些热通孔1010b可不被配置成造成穿透玻璃基板1007的电连接。在一些此类实现中，在玻璃基板1007的一侧上一些热通孔1010b的末端处可以不形成结合垫片1015和焊球1020。一个此类示例是图10A到10C的热通孔1010b1。
在图10A到图10G中，一些热通孔1010b（诸如热通孔1010b1）看起来具有与互连通孔1010a近乎相同的直径。然而，取决于实现，通孔无需被制成近乎相同的形状或大小。例如，在一些实现中，框905可涉及形成直径比互连通孔1010a的直径更大的热通孔1010b。
一个此类示例是在图10A到10G中绘出的热通孔1010b2。根据一些此类实现，一个或多个热通孔1010b2可被形成为具有至少为互连通孔1010a的直径两倍的宽度或直径。在一些实现中，热通孔1010b2可被形成为具有介于互连通孔1010a的宽度或直径的两倍到五倍大小之间的宽度或直径。在一些此类示例中，互连通孔1010a可具有近100微米的直径，并且热通孔1010b可具有近200微米到近500微米的范围的宽度或直径。
通孔1010横截面不一定是圆形的。在一些实现中，通孔1010中的至少一些可以横截面是多边形。例如，在一些实现中，通孔1010可以横截面是六边形。彼此毗邻地布置的六边形通孔1010可使得能够实现像蜂巢一样的高装填密度。相应地，六边形的热通孔1010b可增强散热。
在一些实现中，一个或多个通孔1010可作用于同时传导电信号和提供热传导。在一些实现中，一个或多个通孔1010可被用于通过接地将玻璃基板1007的部分热隔离或将玻璃基板1007的部分电隔离。框910可涉及用导热材料填充热通孔，该导热材料可以与用于填充互连通孔的材料相同或不同。热通孔1010b可用导电材料填充或不填充。例如，导热膜（诸如，类金刚石碳膜）可使用真空沉积工艺被沉积在热通孔1010b中。可使得此类膜是导热但不导电的。然而，更简单的是使用相同材料填充互连通孔1010a和热通孔1010b。可使用其他材料来填充通孔，包括例如铜、（可为糊剂形式的）焊料和/或环氧树脂。例如，在一些实现中，至少一些通孔可用包括环氧树脂和焊料的组合的糊剂来填充、或用包括环氧树脂、焊料和铜粒子的组合的糊剂来填充。然而，可代替铜（或在铜之外补充）使用其他传导材料，诸如金（Au）、银（Ag）、铝等等。若热通孔1010b用导电材料填充，则可使此类热通孔1010b电接地或浮置。
在一些实现中，框910可涉及通过溅射、化学汽相沉积（CVD）、无电镀敷工艺或其他此类工艺来使透玻通孔的侧壁金属化。随后经由电镀用诸如铜之类的传导金属来填充通孔。在一些实现中，通孔壁可用镍（Ni）和/或金来镀敷。通孔的芯可用聚合物、具有传导和非传导填充料的糊剂、焊料、或其某种组合来填充。通孔可用电镀铜来填充并用镍和金来封顶。在一些实现中，填充工艺可以不全然地填充通孔。例如，一些实现可涉及在通孔上形成传导壁，但是不用传导材料完全填充通孔。一些此类实现可涉及在通孔中形成环形传导环。玻璃基板上的过剩金属可例如通过蚀刻和/或化学机械抛光/整平（CMP）来移除。在一些实现中，导电结合垫片（诸如图10A到10G中描绘的结合垫片1015）可通过选择性地移除此类过剩金属而形成在互连通孔的至少一端上（参见框912）。
在一些替换实现中，通孔可在侧壁被金属化后通过其他工艺来填充。填充工艺可涉及通过施加焊料糊剂、通过施加环氧树脂和焊料的组合或者通过施加环氧树脂、铜和焊料的组合来填充通孔。例如，通孔可通过一种或多种糊剂的丝网印刷来填充，这些糊剂可从上述糊剂中选择。在用糊剂填充了通孔之后，过程900可包括回流焊接工艺以熔化焊料并创造传导性的且被填充的透玻通孔而不使其他组件过热和受损。
在一些其它替换实现中，过程900可始于接收具有预形成的通孔、预填充的通孔和/或结合垫片的玻璃基板。在此类实现中，框905到912中的一个或多个框可被省去。在一些实现中，此类预形成的通孔可如本文所描述地形成。替换地或者补充地，此类预形成的通孔可包括钨（W）丝、掺杂硅和/或电镀金属。
在框915，诸如电阻器、电容器、可变电容器、可变电抗器、电感器、滤波器、变压器、耦合器、有向耦合器、功率分配器、传输线、波导、和/或天线之类的无源器件被沉积在玻璃基板1007的至少一侧上。在玻璃基板上形成有源和无源组件的一些示例在下文中参照图13和14A及后续诸图来描述。
在一些实现中，沉积在玻璃基板上的无源组件可被用于形成功率组合器电路1029，功率组合器电路的示例在图11A到11C中绘出并在下文描述。这里，功率组合器电路1029被配置成用于与互连通孔1010a电通信。然而在一些其他实现中，框915（图9）可涉及在玻璃基板上形成其他无源组件和/或有源组件。例如，框915可涉及形成电阻器、电感器、电容器、二极管、晶体管等。这些组件可被用于形成各种器件，诸如接收/发射无线电。将无源器件转移至玻璃允许就无源器件的位置而言有额外的自由度。
在任选的框920中，单个或多个管芯（管芯可从一种或多种类型的基板切单而来，这些基板包括但不限于半导体基板和玻璃基板）可被附连至具有无源和/或有源组件以及透玻通孔互连的该玻璃基板。
在框925，集成电路被附连至无源组件中的至少一些无源组件。该集成电路还可被配置成用于与无源组件电通信。在一些实现中，集成电路和无源器件可被组合以形成低噪声放大器、混频器、有源滤波器、数字信号处理器、控制器、线驱动器、光收发机、无线传感器、电源偏置产生或管制电路、相控阵电路、模数转换器或数模转换器、存储器、其组合和/或其他器件。
然而在此示例中，功率放大器芯片被配置成用于与功率组合器电路电连接以形成功率放大系统。在一些此类实现中，框925可涉及将功率放大器芯片堆叠在功率组合器电路上。堆叠式实现可能是有利的，因为它们为设计焊球、透玻通孔、无源组件、以及有源元件提供了额外的自由度以便使功率放大系统的整体性能最优化。
例如，在一些堆叠式实现中，玻璃上的无源器件相比于在功率放大芯片或在印刷电路板上的无源器件可具有以下优点：更高的Q（品质因数）、更大的准确性、稳定性和容限、更低的寄生效应、更高的可靠性、以及更低的成本。在一些堆叠式实现中，焊球、无源组件、有源元件、以及透玻通孔可被配置成降低损耗以及使功率放大系统的电气端子之间不期望的耦合最小化，由此提供更高的电隔离。在一些堆叠式实现中，焊球、无源组件、有源元件、以及透玻通孔被配置成精确地控制功率放大系统的电互连的阻抗水平和迹线长度。使电线长度最小化可降低噪声耦合，并降低回波损耗和插入损耗。降低损耗可进一步降低系统中产生的热量，进而改善功率放大系统的稳定性和整体性能。在一些实现中，将无源器件与从功率放大器芯片产生的热量隔离可改善可靠性或组件稳定性。
而且，在一些实现中，堆叠还可降低功率放大系统的整体面积或台面面积。在一些实现中，堆叠将功率组合器无源器件和有源电路抬升到印刷电路板（PCB）上方，这可降低源于PCB或其他外围电路元件的寄生效应的耦合噪声或损耗。
一些此类示例在图10A到10G中示出。在这些示例中的一些示例中，该集成电路管芯是功率放大器芯片1050，然而本领域普通技术人员将容易认识到在一些其他实现中该集成电路管芯可包括一个或多个其他电组件。功率放大器芯片1050可以是已被配置成用于倒装芯片结合的CMOS芯片。在图10A所示的示例中，功率放大器芯片1050具有焊料凸块1055，焊料凸块1055已被沉积在功率放大器芯片1050的导电芯片垫片1052上。例如，焊料凸块1055可已在晶片加工步骤期间被沉积在晶片顶侧上的芯片垫片1052上。
为了将功率放大器芯片1050搭载至功率组合器电路1029，功率放大器芯片1050可被倒翻以使其顶侧朝下。可使焊料凸块1055与功率组合器电路1029顶部的传导垫片对齐并与之接触。
参照图10B，可看到使得焊料凸块1055中的一些与无源器件1025a和1025b接触。无源器件1025a和1025b经由互连通孔1010a分别被电连接至结合垫片1015a和1015b。相应地，在焊料凸块1055的焊料已被流焊以在功率放大器芯片1050和功率组合器电路1029之间形成电连接和物理连接之后，结果得到的功率放大系统1060被配置成与焊球1020具有电连通性。
在此示例中，其他焊料凸块1055与传导垫片1027a和1027b连接。垫片1027a和1027b以及热通孔1010b由导热材料制成，取决于实现，该导热材料可以导电或不导电。如图10C中所示，导热路径1065a和1065b可提供分别从热点1062a和1062b到所附连的PCB或其他器件的高效散热。导热路径1065a包括导电芯片垫片1052、焊料凸块1055、垫片1027b、热通孔1010b2、其中一个结合垫片1015a以及其中一个焊球1020。导热路径1065b包括无源器件1025b、热通孔1010b3、其中一个结合垫片1015a以及其中一个焊球1020。焊球1020可搭载在热阱（诸如PCB的相应部分）上。可通过填充功率放大器芯片1050和功率组合器电路1029之间的间隙，例如通过使用电绝缘粘性材料1030进行底部填充，来使集成电路管芯与基板1007之间的连接更结实。
图10D示出一替换实现。在此示例中，互连通孔1010a在无源器件1025d和1025e、传导垫片1015和焊球1020之间形成电连接。热通孔1010b1和1010b2被配置成形成通往相应焊球1020的导热路径，焊球1020可被附连至热阱，诸如PCB。热通孔1010b3在无源器件1025f和其中一个传导垫片1015之间形成导热路径，该传导垫片1015在此示例中没有相附连的焊球1020。其中一个互连通孔1010a形成从无源器件1025f穿透玻璃基板1007的电连接。在此示例中，其中另一个互连通孔1010a形成从无源器件1025g穿透玻璃基板1007的电连接和导热路径。
根据特定实现，框930可涉及各种类型的最终处理、封装等。例如，框930可涉及包封功率放大器芯片1050和/或玻璃管芯1005。在一些实现中，如图10E中所示，该包封可包括模制1070。例如，模制1070可以是环氧树脂模制或其他此类模制。
替换地，框930可涉及在功率放大系统1060周围形成金属笼，如图10F中所示。在此示例中，金属的电磁笼1075包封并屏蔽功率放大系统1060。在此示例中，电磁笼1075通过地连接1080被电接地。密封环1085将电磁笼1075附连至玻璃管芯1005。可在电磁笼1075中形成一个或多个开口1095以允许进出空气便于附加的散热和/或降低电寄生效应。在一些实现中，电磁笼1075可与功率放大器芯片1050的顶表面1051物理和/或电接触。
在图10G中所示的示例中，具有凹腔的玻璃盖1087覆盖功率放大系统1060。在一些实现中，玻璃盖1087可具有内部金属涂层1090。在此示例中，该内部金属涂层1090通过地连接1080被电接地。密封环1085将该玻璃盖1087附连至玻璃管芯1005。在一些实现中，密封环1085包括环氧树脂、玻璃或金属中的至少一者。密封环1085的示例宽度范围可从约20微米至500微米。密封环1085的示例厚度范围可从约0.1至100微米。密封环1085可在覆盖玻璃和玻璃基板之间提供气密的或非气密的密封。
在一些实现中，在框905到930的过程之后，功率放大器芯片1050和玻璃管芯1005可被组合并随后被切单。在此阶段，功率放大器芯片1050和功率组合器电路1029形成功率放大系统1060。
图11A示出包括功率放大器芯片1050和功率组合器电路1029的功率放大系统的示例。在功率放大系统1060的此示例中，功率放大器芯片1050包括功率放大器电路PA1和PA2。功率放大器电路PA1被配置成向功率组合器电路1029的输入端子（IN）1105提供功率，而功率放大器电路PA2被配置成向输入端子1110提供功率。功率经由输出端子（OUT）1115从功率组合器电路1029输出。
图11B示出可被用在功率组合器电路中的无源器件的示例。在此示例中，功率组合器电路1029包括电感器1120a、1120b、1120c和1120d、以及电容器1125a、1125b和1125c。电容器1125可以是例如射频金属-绝缘体-金属（RFMIM）电容器。在一些实现中，电容器1125a和1125b可具有近似相等的电容，而电容器1125c可具有电容器1125a和1125b近似两倍的电容。在一些实现中，电感器1120a和1120b可具有近似相等的电感。在此示例中，电感器1120c具有高于电感器1120a和1120b的电感，而电感器1120d具有低于电感器1120a和1120b的电感。供应给输入端子1105的电流通过电感器1120a，并且供应给输入端子1110的电流通过电感器1120b。组合的信号穿过电感器1120c后经由输出端子1115输出。
图11C示出功率放大系统的另一示例。在此示例中，功率放大系统1060包括作为功率放大器芯片1050的SOICMOS管芯、以及一替换的功率组合器电路1029。功率放大器芯片1050包括功率放大器电路PA1、PA2和PA3。来自功率放大器芯片1050上的PA1、PA2和PA3的功率由功率组合器电路1029的变压器1150、1155和1160组合。变压器1150、1155和1160可例如由堆叠的或横向耦合的线圈形成。尽管示出了三个功率放大器电路和变压器，但是在一些实现中可使用更多或更少数目的功率放大器电路及变压器。除了功率放大器电路PA1、PA2和PA3以外，功率放大器芯片1050可包括其他有源和无源电路。
PA1被配置成将功率提供给变压器1150的初级线圈端子1150a和1150b，PA2被配置成将功率提供给变压器1155的初级线圈端子1155a和1155b，并且PA3被配置成将功率提供给变压器1160的初级线圈端子1160a和1160b。端子1150c和1150d被连接至变压器1150的次级线圈，端子1155c和1155d被连接至变压器1155的次级线圈，并且端子1160c和1160d被连接至变压器1160的次级线圈。这些次级线圈串联连接在一起并驱动输出端子1115a和1115b。来自PA1、PA2和PA3的输出信号可以是差分的。
在一个实现中，PA1、PA2和PA3的电压输出信号是同相的，并通过变压器1150、1155和1160的次级线圈的串联连接被加总在一起。在此类实现中，PA1、PA2和PA3的功率可被组合以驱动连接至输出端子1115a和1115b的负载。此办法的优点在于可跨端子1115a和1115b达成相比于跨个体电路PA1、PA2或PA3达成的电压摆幅更大的电压摆幅。PA1、PA2或PA3的输出电压摆幅可部分地受到电路中的二极管结的击穿电压或半导体材料的带隙的限制。
在一些实现中，变压器1150、1155和1160可具有等于1、小于1或大于1的匝数比。在一些实现中，变压器1150、1155和1160的匝数比是相同的，而在其他实现中匝数比是不同的。在一些实现中，变压器1150、1155和1160还有提供阻抗变换的作用。
在此示例中，到框925的过程完成时，功率放大系统1060可被搭载在玻璃管芯1005上，并且可被配置成穿过玻璃管芯1005电连接至结合垫片1015和焊球1020。在一些实现中，框930可涉及将玻璃管芯1005搭载在印刷电路板上或另一器件上。
一个此类示例在图12中绘出。图12是示出堆叠在玻璃管芯1005上的集成电路管芯1050的示例的透视图，该玻璃管芯1005被搭载在印刷电路板1205上。在此示例中，集成电路管芯是包括形成在硅基板上的功率放大器电路的功率放大器芯片1050。集成电路管芯可包括其他电路。在替换实现中，集成电路管芯可具有不同的功能和/或可形成在不同的基板上，诸如玻璃基板上。例如，集成电路管芯可包括以下的至少部分：低噪声放大器、混频器、有源滤波器、数字信号处理器、控制器、线驱动器、光收发机、无线传感器、电源偏置产生或管制电路、相控阵电路、模数转换器或数模转换器、存储器、其组合和/或其他器件。在此示例中，功率放大器芯片1050已经搭载在沉积于玻璃管芯1005上的功率组合器电路1029上并被配置成与其电连接，以形成功率放大系统1060。
这里，功率组合器电路1029包括沉积在玻璃管芯1005上的数个无源器件。在此实现中，电感器1120e是功率组合器电路1029的组件之一。然而，功率组合器电路1029中包括无源器件在内的其他组件被功率放大器芯片1050覆盖并因此在图12中不可见。装置1200还包括已形成在玻璃管芯1005上的MEMS器件1210（诸如MEMS可变电抗器）。MEMS器件1210与功率放大系统1060电连接。
在此示例中，互连通孔1010a和热通孔1010b已形成在玻璃管芯1005上。另外的互连通孔1010a和热通孔1010b位于功率放大系统1060下方，并因此在图12中不可见。玻璃管芯1005的近处的拐角以“剖视”图绘出，以使得可以看到其中一个互连通孔1010a和其中一个焊球1020的导电填料。这里，焊球1020与电路板1205的传导垫片1215接触。以此方式，玻璃管芯1005上的功率放大系统1060和其他器件可被配置成与电路板1205电连接。在一些实现中，传导垫片1215还被用于向电路板1205的热传导。在一些实现中，传导垫片1215还可被用于向电路板1205的信号电传导和热传导。其他电互连通孔1010a和热通孔1010b（未示出）可直接位于功率放大器芯片1050的下面。
现在将参照图13和14A到14L来描述形成无源器件的一些示例。图13示出解说用于在玻璃基板上形成无源器件的过程的流程图的示例。图14A-14L示出在根据图13的无源器件制造过程中的各阶段期间的局部器件横截面的示例。
在图13的框1301中，在玻璃基板上沉积一个或多个氧化层。图14A和14B中提供了示例，其中氧化层1401被沉积在玻璃基板1007上并且第二氧化层1403被沉积在氧化层1401上。在此示例中，氧化层1401由350埃的二氧化硅形成，并且第二氧化层1403由1um的二氧化硅制成。然而在一些其他实现中，氧化层1401可由其他合适的电介质形成，这些电介质诸如有氧化铝、氧化锆、氧化铝、氧化锆、氧氮化硅、苯并环丁烯（BCB）、聚酰亚胺和/或氮化硅。在一些实现中，至少一些此类层可使用原子层沉积工艺来沉积。在一些其他实现中，氧化层1401和1403可被形成为范围从50埃到1um的层。
在图13的框1305中，沉积并图案化第一金属层。图14B中示出了一个示例，其中金属层1405已被沉积并在随后被图案化为由间隙1407隔开的金属部分1405a、1405b和1405c。在此示例中，金属层1405为近1微米厚，并且包括形成在氧化层1403上的AlSi层和形成在AlSi层上的Mo层。在一些其他实现中，金属层1405厚度范围可从0.1到3微米，并且可由其他合适的导电材料形成，这些导电材料诸如有Al、AlCu、Mo、镍（Ni）、钛（Ti）、钌（Ru）、铜、金、银和/或钨。
在框1310，沉积介电层。图14C中示出了一个示例，其描绘了已沉积在金属部分1405a、1405b和1405c以及氧化层1403的先前暴露部分上的介电层1409。在此示例中，介电层1409是350埃厚的SiO2层。在一些其他实现中，介电层1409厚度范围可从50到10,000埃，并且可由其他合适的介电材料来形成，这些介电材料诸如有铪、铝或锆的氧化物、氮化铝、或多个此类层的组合。
在此示例中，框1315涉及沉积并图案化第二金属层。在图14D中所示的示例中，金属层1411已被沉积和图案化，只留下金属层1411的盖在金属部分1405a上的部分。在此示例中，金属层1411为近0.1微米厚，并且包括形成在介电层1409上的AlSi层和形成在AlSi层上的Mo层。在一些其他实现中，金属层1411厚度范围可从0.1到2微米，并且可由其他合适的导电材料形成，这些导电材料诸如有AlCu、镍、钛、钌、铜、金、银和/或钨。
在框1320中，沉积并图案化氧化层。图14E中示出了一个示例，其描绘了氧化层1413。已蚀刻出穿透氧化层1413和介电层1409的通孔1415a、1415b和1415c以暴露金属部分1405a、1405b和1405c的区域。已蚀刻出穿透氧化层1413到达金属层1411的通孔1417。在此示例中，氧化层1413是1微米厚的氧氮化硅层。在一些其他实现中，氧化层1413厚度范围可从0.5到3微米，并且可由其他合适的介电材料形成，诸如二氧化硅、氧氮化硅、氮化硅、苯并环丁烯（BCB）、聚酰亚胺或碳化硅。
在此示例中，在框1325中形成透玻通孔。现在参照图14F，已经形成穿透玻璃基板1007且穿透层1401、1403、1409和1413的互连通孔1010a。在此示例中，种子层1419已被沉积在互连通孔1010a中。在一些其他实现中，种子层1419可形成在顶表面1418上和/或形成在下表面1420上。在此示例中，种子层1419由300埃的钛继之以2000埃的Cu来形成。在一些其他实现中，种子层1419可由其他传导材料形成，诸如Cr和Au、或者Cr和Cu。
在框1330，传导层经由电镀或双侧溅射被沉积并随后被图案化。图14G中示出了该结果的一个示例，其描绘了已形成在顶表面1418上、底表面1420上以及互连通孔1010a的壁上的铜层1421。间隙1423已被图案化在铜层1421中以便形成并分隔各种导电和/或导热路径。例如，已在铜层1421的已形成于通孔1415a中的第一部分和铜层1421的已形成于通孔1417中的第二部分之间形成了间隙1423。铜层1421的这些部分分别提供与形成电容器1425的下极板和上极板的金属部分1405a和金属层1411的电连通性。可由金属部分1405b和1405c形成一个或多个其他无源器件，诸如单匝或多匝电感器。
框1335涉及填充透玻通孔。在图14H中所示的示例中，互连通孔1010a已用导电材料1427填充。用于填充互连通孔1010a的材料可包括例如铜、（可为糊剂形式的）焊料和/或填充了金属的环氧树脂。例如，在一些实现中，至少一些通孔可用包括环氧树脂和焊料的组合的糊剂来填充、或用包括环氧树脂、焊料和铜粒子的组合的糊剂来填充。然而，可代替铜或在铜之外补充使用其他传导材料，诸如金、银、铝等等。而且，在一些实现中，可使用电镀工艺来填充互连通孔1010a。框1335可涉及或可不涉及用导电材料填充热通孔1010b（参见，例如图10A）。作为替代，如上所述的，框1335可涉及用不导电的导热材料来填充热通孔1010b。然而，可能更简单的是使用相同的导电材料来填充互连通孔1010a和热通孔1010b。
在此示例中，在框1340中形成钝化层。参照图14I，钝化层1430已形成在顶表面1418上和底表面1420上。钝化层1430例如可由聚酰亚胺、BCB、或其他合适的绝缘材料来形成。钝化层1430厚度可为数十微米，例如在10到50微米厚的范围内。在图14J中所绘的阶段，已形成穿透钝化层1430以暴露铜层1421的部分的通孔1435a和1435b（参见图13的框1345）。
在框1350，形成传导垫片。如图14K中所示，可在钝化层1430上和在通孔1435a和1435b中形成金属层1440。该金属层1440随后被图案化以在顶表面1418上形成结合垫片1015c以及在底表面1420上形成结合垫片1015d。在此示例中，金属层1440通过电镀铜、再是镍（Ni）、然后金（Au）来形成。在一些此类实现中，铜层可具有范围从5um到25um的厚度，镍层可具有范围从1um到5um的厚度，以及金层可具有范围从0.03um到0.1um的厚度，然而本领域普通技术人员将容易认识到该些厚度可取决于特定实现而有所不同。在一些其他实现中，其他传导材料可被用于形成金属层1440。
在框1355，传导垫片中的一个或多个可被配置成形成与另一器件的电连接。在图14L中所示的示例中，已在传导垫片1015d上形成焊球1020。焊球1020可被用于配置传导垫片1015d以得到与另一器件（诸如印刷电路板）的相应部分的电连通性。例如，焊球1020可被用于将传导垫片1015d与图12中所示的电路板1205的传导垫片1215电连接。在一些实现中，焊球1020还可被用于提供用于散热的路径。
在框1360中，集成电路管芯被附连至上表面1418上的传导垫片1015c和其他传导垫片1015并配置成与它们电连通。在一些实现中，该集成电路管芯可以是CMOSSOI芯片。该集成电路管芯可通过倒装芯片工艺被附连至传导垫片1015。可添加底部填充层以进一步确保集成电路管芯与上表面1418之间的连接。在一些实现中，结果得到的器件可类似于图10C或图10D中所示的器件。
图15A和15B示出解说包括多个干涉测量调制器的显示设备40的系统框图的示例。显示设备40可以是例如智能电话、蜂窝或移动电话。然而，显示设备40的相同组件或其稍有变动的变体也解说诸如电视、平板电脑、电子阅读器、手持式设备和便携式媒体播放器等各种类型的显示设备。
显示设备40包括外壳41、显示器30、天线43、扬声器45、输入设备48、以及话筒46。外壳41可由各种各样的制造工艺（包括注模和真空成形）中的任何制造工艺来形成。另外，外壳41可由各种各样的材料中的任何材料制成，包括但不限于：塑料、金属、玻璃、橡胶、和陶瓷、或其组合。外壳41可包括可拆卸部分（未示出），其可与具有不同颜色、或包含不同徽标、图片或符号的其它可拆卸部分互换。
显示器30可以是各种各样的显示器中的任何显示器，包括双稳态显示器或模拟显示器，如本文中所描述的。显示器30也可配置成包括平板显示器（诸如，等离子体、EL、OLED、STNLCD或TFTLCD）、或非平板显示器（诸如，CRT或其它电子管设备）。另外，显示器30可包括干涉测量调制器显示器，如本文中所描述的。
在图15B中示意性地解说显示设备40的组件。显示设备40包括外壳41，并且可包括被至少部分地包封于其中的附加组件。例如，显示设备40包括网络接口27，该网络接口27包括耦合至收发器47的天线43。收发器47连接至处理器21，该处理器21连接至调理硬件52。调理硬件52可配置成调理信号（例如，对信号滤波）。调理硬件52连接至扬声器45和话筒46。处理器21还连接至输入设备48和驱动器控制器29。驱动器控制器29耦合至帧缓冲器28并且耦合至阵列驱动器22，该阵列驱动器22进而耦合至显示阵列30。在一些实现中，电源系统50可向特定显示设备40设计中的几乎所有组件提供电力。
网络接口27包括天线43和收发器47，从而显示设备40可经由网络与一个或多个设备通信。网络接口27也可具有一些处理能力以减轻例如对处理器21的数据处理要求。天线43可发射和接收信号。在一些实现中，天线43根据IEEE16.11标准（包括IEEE16.11(a)、(b)或(g)）或IEEE802.11标准（包括IEEE802.11a、b、g、n）及其进一步实现来发射和接收RF信号。在一些其它实现中，天线43根据蓝牙标准来发射和接收RF信号。在蜂窝电话的情形中，天线43设计成接收码分多址（CDMA）、频分多址（FDMA）、时分多址（TDMA）、全球移动通信系统（GSM）、GSM/通用分组无线电服务（GPRS）、增强型数据GSM环境（EDGE）、地面集群无线电（TETRA）、宽带CDMA（W-CDMA）、演进数据优化（EV-DO）、1xEV-DO、EV-DO修订版A、EV-DO修订版B、高速分组接入（HSPA）、高速下行链路分组接入（HSDPA）、高速上行链路分组接入（HSUPA）、演进高速分组接入（HSPA+）、长期演进（LTE）、AMPS、或用于在无线网络（诸如，利用3G或4G技术的系统）内通信的其它已知信号。收发器47可预处理从天线43接收的信号，以使得这些信号可由处理器21接收并进一步操纵。收发器47也可处理从处理器21接收的信号，以使得可从显示设备40经由天线43发射这些信号。
在一些实现中，收发器47可由接收器代替。另外，在一些实现中，网络接口27可由图像源代替，该图像源可存储或生成要发送给处理器21的图像数据。处理器21可控制显示设备40的整体操作。处理器21接收数据（诸如来自网络接口27或图像源的经压缩图像数据），并将该数据处理成原始图像数据或处理成容易被处理成原始图像数据的格式。处理器21可将经处理数据发送给驱动器控制器29或发送给帧缓冲器28以进行存储。原始数据通常是指标识图像内每个位置处的图像特性的信息。例如，此类图像特性可包括色彩、饱和度和灰度级。
处理器21可包括微控制器、CPU、或用于控制显示设备40的操作的逻辑单元。调理硬件52可包括用于将信号传送至扬声器45以及用于从话筒46接收信号的放大器和滤波器。调理硬件52可以是显示设备40内的分立组件，或者可被纳入在处理器21或其它组件内。
驱动器控制器29可直接从处理器21或者可从帧缓冲器28取由处理器21生成的原始图像数据，并且可适当地重新格式化该原始图像数据以用于向阵列驱动器22高速传输。在一些实现中，驱动器控制器29可将原始图像数据重新格式化成具有类光栅格式的数据流，以使得其具有适合跨显示阵列30进行扫描的时间次序。然后，驱动器控制器29将经格式化的信息发送至阵列驱动器22。虽然驱动器控制器29（诸如，LCD控制器）往往作为自立的集成电路（IC）来与系统处理器21相关联，但此类控制器可用许多方式来实现。例如，控制器可作为硬件嵌入在处理器21中、作为软件嵌入在处理器21中、或以硬件形式完全与阵列驱动器22集成在一起。
阵列驱动器22可从驱动器控制器29接收经格式化的信息并且可将视频数据重新格式化成一组并行波形，这些波形被每秒许多次地施加至来自显示器的x-y像素矩阵的数百条且有时是数千条（或更多）引线。
在一些实现中，驱动器控制器29、阵列驱动器22、以及显示阵列30适用于本文中所描述的任何类型的显示器。例如，驱动器控制器29可以是常规显示器控制器或双稳态显示器控制器（诸如，IMOD控制器）。另外，阵列驱动器22可以是常规驱动器或双稳态显示器驱动器（诸如，IMOD显示器驱动器）。此外，显示阵列30可以是常规显示阵列或双稳态显示阵列（诸如，包括IMOD阵列的显示器）。在一些实现中，驱动器控制器29可与阵列驱动器22集成在一起。此类实现在高度集成的系统中可能是有用的，这些系统例如有移动电话、便携式电子设备、手表或其他小面积显示器。
在一些实现中，输入设备48可配置成允许例如用户控制显示设备40的操作。输入设备48可包括按键板（诸如，QWERTY键盘或电话按键板）、按钮、开关、摇杆、触敏屏幕、与显示阵列30相集成的触敏屏幕、或者压敏或热敏膜。话筒46可配置成作为显示设备40的输入设备。在一些实现中，可使用通过话筒46的语音命令来控制显示设备40的操作。
电源系统50可包括各种能量存储设备。例如，电源系统50可包括可再充电电池，诸如镍镉电池或锂离子电池。在使用可再充电电池的实现中，该可再充电电池可以是可使用例如来自光致电压设备或阵列的墙壁插座的电力来充电的。替换地，该可再充电电池可以是可无线地充电的。电源系统50也可包括可再生能源、电容器或太阳能电池，包括塑料太阳能电池或太阳能电池涂料。电源系统50也可配置成从墙上插座接收电力。电源系统50可包括如本文描述的功率放大系统。
在一些实现中，控制可编程性驻留在驱动器控制器29中，驱动器控制器29可位于电子显示系统中的若干个地方。在一些其它实现中，控制可编程性驻留在阵列驱动器22中。上述优化可以用任何数目的硬件和/或软件组件并在各种配置中实现。结合本文中所公开的实现来描述的各种解说性逻辑、逻辑块、模块、电路和算法步骤可实现为电子硬件、计算机软件、或这两者的组合。硬件与软件的这种可互换性已以其功能性的形式作了一般化描述，并在上文描述的各种解说性组件、框、模块、电路、和步骤中作了解说。此类功能性是以硬件还是软件来实现取决于具体应用和加诸于整体系统的设计约束。
用于实现结合本文中所公开的方面描述的各种解说性逻辑、逻辑块、模块和电路的硬件和数据处理装置可用通用单芯片或多芯片处理器、数字信号处理器（DSP）、专用集成电路（ASIC）、现场可编程门阵列（FPGA）或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。通用处理器可以是微处理器，或者是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，诸如DSP与微处理器的组合、多个微处理器、与DSP核心协作的一个或多个微处理器、或任何其他此类配置。在一些实现中，特定步骤和方法可由专门针对给定功能的电路系统来执行。
在一个或多个方面，所描述的功能可以用硬件、数字电子电路系统、计算机软件、固件（包括本说明书中所公开的结构及其结构等效物）或其任何组合来实现。本说明书中所描述的主题内容的实现也可实现为一个或多个计算机程序，即，编码在计算机存储介质上以供数据处理装置执行或用于控制数据处理装置的操作的计算机程序指令的一个或多个模块。
如果在软件中实现，则诸功能可以作为一条或多条指令或代码存储在计算机可读介质上或藉其进行传送。本文中所公开的方法或算法的步骤可在可驻留在计算机可读介质上的处理器可执行软件模块中实现。计算机可读介质包括计算机存储介质和通信介质两者，其包括可被赋予将计算机程序从一地转移到另一地的能力的任何介质。存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定，此类计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁存储设备、或能被用来存储指令或数据结构形式的期望程序代码且能被计算机访问的任何其它介质。任何连接也可被正当地称为计算机可读介质。如本文中所使用的盘和碟包括压缩碟（CD）、激光碟、光碟、数字通用碟（DVD）、软盘和蓝光碟，其中盘（disk）往往以磁的方式再现数据而碟（disc）利用激光以光学方式再现数据。上述的组合也可被包括在计算机可读介质的范围内。另外，方法或算法的操作可作为代码和指令之一或者代码和指令的任何组合或集合而驻留在可被纳入计算机程序产品中的机器可读介质和计算机可读介质上。
对本公开中描述的实现的各种改动对于本领域技术人员可能是明显的，并且本文中所定义的普适原理可应用于其他实现而不会脱离本公开的精神或范围。由此，权利要求并非旨在被限定于本文中示出的实现，而是应被授予与本公开、本文中所公开的原理和新颖性特征一致的最广义的范围。本文中专门使用词语“示例性”来表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现不必然被解释为优于或胜过其他可能性或实现。另外，本领域普通技术人员将容易领会，术语“上”和“下/低”有时是为了便于描述附图而使用的，且指示与取向正确的页面上的附图取向相对应的相对位置，且可能并不反映如所实现的IMOD的真正取向。
本说明书中在分开实现的上下文中描述的某些特征也可组合地实现在单个实现中。相反，在单个实现的上下文中描述的各种特征也可分开地或以任何合适的子组合实现在多个实现中。此外，虽然诸特征在上文可能被描述为以某些组合的方式起作用且甚至最初是如此要求保护的，但来自所要求保护的组合的一个或多个特征在一些情形中可从该组合被切除，且所要求保护的组合可以针对子组合、或子组合的变体。
类似地，虽然在附图中以特定次序描绘了诸操作，但本领域普通技术人员将容易认识到此类操作无需以所示的特定次序或按顺序次序来执行、也无需要执行所有所解说的操作才能达成期望的结果。此外，附图可能以流程图的形式示意性地描绘一个或多个示例过程。然而，未描绘的其它操作可被纳入示意性地解说的示例过程中。例如，可在任何所解说操作之前、之后、同时或之间执行一个或多个附加操作。在某些环境中，多任务处理和并行处理可能是有利的。此外，上文所描述的实现中的各种系统组件的分开不应被理解为在所有实现中都要求此类分开，并且应当理解，所描述的程序组件和系统一般可以一起整合在单个软件产品中或封装成多个软件产品。另外，其它实现也落在所附权利要求书的范围内。在一些情形中，权利要求中叙述的动作可按不同次序来执行并且仍达成期望的结果。

Claims (48)

1.一种与功率放大有关的集成器件，包括：
玻璃基板，其具有第一表面和与所述第一表面平行的第二表面；
至少一个无源组件，其由布置在所述玻璃基板的所述第一表面上的至少一个图案化层形成；
集成电路管芯，其附连至所述玻璃基板的所述第一表面；
布置在所述玻璃基板的所述第二表面上的传导结合垫片；以及
多个透玻通孔，其延伸于所述玻璃基板的所述第一表面和所述第二表面之间，所述透玻通孔包括互连通孔和热通孔，所述热通孔中的至少一些热通孔包括导热且电绝缘的材料，其中所述集成电路管芯电连接至所述至少一个无源组件并通过至少一个互连通孔电连接至所述传导垫片。
2.如权利要求1所述的集成器件，其特征在于，所述集成电路管芯和所述至少一个无源组件形成低噪声放大器、混频器、有源滤波器、数字信号处理器、控制器、线驱动器、光收发机、无线传感器、电源偏置产生或管制电路、相控阵电路、模数转换器或数模转换器、存储器、或其组合。
3.如权利要求1所述的集成器件，其特征在于，所述至少一个无源组件包括功率组合器。
4.如权利要求1或3所述的集成器件，其特征在于，所述集成电路管芯包括功率放大器电路。
5.如权利要求1或3所述的集成器件，其特征在于，所述至少一个无源组件和所述集成电路管芯形成功率放大系统。
6.如权利要求1或3所述的集成器件，其特征在于，所述透玻通孔包括延伸于所述玻璃基板的所述第一表面和所述第二表面之间的热通孔，所述热通孔与所述集成电路管芯热接触。
7.一种与功率放大有关的装置，包括：
包括传导通孔的玻璃基板；
沉积在所述玻璃基板的第一侧上的功率组合器电路，所述功率组合器电路包括沉积在所述玻璃基板的至少所述第一侧上的多个无源器件；
包括形成在第二基板上的功率放大器电路的功率放大器芯片，所述功率放大器芯片布置在所述功率组合器电路上并被配置成用于与所述功率组合器电路电连接；
在所述功率放大器和所述功率组合器电路之间的导热材料；以及
布置在所述玻璃基板的第二侧上的传导结合垫片，
其中所述功率放大器电路和所述功率组合器电路形成功率放大系统，且其中所述传导通孔包括被配置用于传导来自所述功率放大系统的热量的至少一个热通孔以及被配置用于所述功率放大系统与所述传导结合垫片之间的电连接的一个或多个互连通孔，所述导热材料能够耗散来自所述功率放大器系统的热量。
8.如权利要求7所述的装置，其特征在于，所述第二基板是玻璃基板、硅基板、分层的硅-绝缘体-硅基板、砷化镓基板、或蓝宝石上覆硅基板。
9.如权利要求7或8所述的装置，其特征在于，所述传导结合垫片被配置用于所述功率放大系统与印刷电路板或另一器件之间的电连接。
10.如权利要求7或8所述的装置，其特征在于，所述功率放大器芯片被配置成用于经由焊料凸块与所述功率组合器电路电连接。
11.如权利要求7或8所述的装置，其特征在于，所述功率放大器芯片覆盖所述无源器件的至少一部分。
12.如权利要求7或8所述的装置，其特征在于，还包括沉积在所述玻璃基板的第二侧上并被配置成用于与所述功率放大系统电连接的至少一个无源器件或有源器件。
13.如权利要求7或8所述的装置，其特征在于，还包括：
显示器；
配置成与所述显示器通信的处理器，所述处理器被配置成处理图像数据；以及
存储器设备，其配置成与所述处理器通信，其中所述功率放大系统是向所述显示器、所述处理器或所述存储器设备中的至少一者提供电力的电源系统的一部分。
14.如权利要求13所述的装置，其特征在于，还包括：
驱动器电路，其配置成将至少一个信号发送给所述显示器；以及
控制器，其配置成将所述图像数据的至少一部分发送至所述驱动器电路。
15.如权利要求13所述的装置，其特征在于，还包括：
输入设备，其配置成接收输入数据并将所述输入数据传达给所述处理器。
16.如权利要求13所述的装置，其特征在于，还包括接收器、收发器、和发射器中的至少一者。
17.如权利要求7或8所述的装置，其特征在于，至少一个热通孔比至少一个互连通孔宽。
18.如权利要求7或8所述的装置，其特征在于，还包括沉积在所述玻璃基板的所述第一侧上的至少一个有源组件。
19.如权利要求7或8所述的装置，其特征在于，所述多个无源器件包括电阻器、电容器、可变电容器、可变电抗器、电感器、滤波器、变压器、耦合器、有向耦合器、功率分配器、传输线、波导、或天线中的至少一者。
20.如权利要求7或8所述的装置，其特征在于，所述玻璃基板厚度介于300微米到700微米之间。
21.如权利要求7或8所述的装置，其特征在于，所述热通孔中的至少一个热通孔被配置成用于在所述功率放大系统和所述玻璃基板的所述第二侧之间导电。
22.如权利要求7或8所述的装置，其特征在于，至少一个热通孔不被配置成用于在所述功率放大系统和所述玻璃基板的所述第二侧之间导电。
23.如权利要求7或8所述的装置，其特征在于，所述热通孔具有所述互连通孔至少两倍的宽度。
24.如权利要求7或8所述的装置，其特征在于，所述热通孔具有介于所述互连通孔两倍到五倍之间的宽度。
25.如权利要求7或8所述的装置，其特征在于，还包括形成于所述功率放大系统周围的包封。
26.如权利要求25所述的装置，其特征在于，所述包封是模制。
27.如权利要求25所述的装置，其特征在于，所述包封是金属笼。
28.如权利要求25所述的装置，其特征在于，所述包封是具有内部金属涂层的玻璃盖。
29.如权利要求28所述的装置，其特征在于，所述内部金属涂层是电接地的。
30.一种包括如权利要求7到29中任一项所述的装置的封装电子设备。
31.如权利要求30所述的装置，其特征在于，所述封装电子设备包括至少一个附加的集成电路。
32.一种与功率放大有关的方法，包括：
在玻璃基板中形成多个通孔；
用传导材料填充所述通孔；
在所述玻璃基板的至少第一侧上沉积无源器件以形成功率组合器电路；
在所述玻璃基板的第二侧上形成传导结合垫片；以及
将功率放大器芯片配置成用于与所述功率组合器电路电连接以形成功率放大系统，所述功率放大器芯片包括形成在半导体基板上的功率放大器电路，其中所述形成涉及形成被配置用于传导来自所述功率放大系统的热量的至少一个热通孔以及形成被配置用于所述功率放大系统与所述玻璃基板的所述第二侧上的所述传导结合垫片之间的电连接的互连通孔。
33.如权利要求32所述的方法，其特征在于，填充所述通孔包括用导电材料填充至少所述互连通孔。
34.如权利要求32或33所述的方法，其特征在于，填充所述通孔包括用导热材料填充至少所述热通孔。
35.如权利要求32或33所述的方法，其特征在于，所述热通孔中的至少一个热通孔被形成为具有比所述互连通孔中的至少一个互连通孔更大的宽度。
36.如权利要求35所述的方法，其特征在于，所述热通孔中的至少一个热通孔被形成为具有所述互连通孔中的至少一个互连通孔至少两倍的宽度。
37.如权利要求35所述的方法，其特征在于，所述热通孔中的至少一个热通孔被形成为具有介于所述互连通孔中的至少一个互连通孔两倍到五倍之间的宽度。
38.如权利要求32或33所述的方法，其特征在于，形成所述多个通孔包括通过激光钻孔、喷砂或蚀刻来形成所述通孔。
39.如权利要求32或33所述的方法，其特征在于，所述配置包括经由倒装芯片焊料接合工艺、铜柱倒装芯片结合工艺、或各向异性传导膜工艺将所述功率放大器芯片附连至所述功率组合器电路。
40.如权利要求32或33所述的方法，其特征在于，所述配置包括将所述功率放大器芯片附连至所述功率组合器电路并用电绝缘的粘合剂对所述功率放大器芯片进行底部填充。
41.如权利要求32或33所述的方法，其特征在于，所述功率放大器芯片覆盖所述无源器件的至少一部分。
42.如权利要求32或33所述的方法，其特征在于，还包括在所述玻璃基板的第二侧上沉积无源器件。
43.一种与功率放大有关的设备，包括：
第一玻璃基板装置，其包括传导装置，其中所述传导装置包括被配置用于传导来自所述第一玻璃基板装置的第一侧上的功率放大系统的热量的至少一个热通孔以及被配置用于所述功率放大系统与所述第一玻璃基板装置的第二侧上的传导结合垫片之间的电连接的互连通孔；
功率组合器装置，其沉积在所述第一玻璃基板装置的所述第一侧上；以及
功率放大器装置，其沉积在第二基板上并被配置成用于与所述功率组合器装置电连接，
导热装置，其用于耗散来自所述功率放大器系统的热量，所述导热装置在所述功率放大器装置和所述功率组合器装置之间；
其中所述功率放大器装置和所述功率组合器装置形成所述功率放大系统。
44.如权利要求43所述的设备，其特征在于，所述功率组合器装置包括沉积在所述第一玻璃基板装置的至少所述第一侧上的多个无源器件。
45.如权利要求43或44所述的设备，其特征在于，所述功率放大器装置包括形成在半导体基板或玻璃基板上的集成电路。
46.如权利要求43或44所述的设备，其特征在于，所述第一玻璃基板装置厚度介于300微米到700微米之间。
47.如权利要求43或44所述的设备，其特征在于，所述至少一个热通孔具有所述互连通孔至少两倍的宽度。
48.如权利要求43或44所述的设备，其特征在于，所述功率放大系统包括功率放大器电路和变压器。
CN201180045796.7A 2010-09-23 2011-09-16 集成的无源器件和功率放大器 Expired - Fee Related CN103119703B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US38591310P 2010-09-23 2010-09-23
US61/385,913 2010-09-23
PCT/US2011/052017 WO2012040063A1 (en) 2010-09-23 2011-09-16 Integrated passives and power amplifier

Publications (2)

Publication Number Publication Date
CN103119703A CN103119703A (zh) 2013-05-22
CN103119703B true CN103119703B (zh) 2016-01-20

Family

ID=44801143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180045796.7A Expired - Fee Related CN103119703B (zh) 2010-09-23 2011-09-16 集成的无源器件和功率放大器

Country Status (6)

Country Link
US (1) US8970516B2 (zh)
EP (1) EP2619791B1 (zh)
JP (1) JP5746352B2 (zh)
CN (1) CN103119703B (zh)
TW (1) TW201222768A (zh)
WO (1) WO2012040063A1 (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941607B2 (en) * 2010-12-16 2015-01-27 Hung-Ta LIU MEMS display with touch control function
US9069421B2 (en) 2010-12-16 2015-06-30 Hung-Ta LIU Touch sensor and touch display apparatus and driving method thereof
US8519506B2 (en) * 2011-06-28 2013-08-27 National Semiconductor Corporation Thermally conductive substrate for galvanic isolation
US9046976B2 (en) * 2011-09-28 2015-06-02 Hung-Ta LIU Method for transmitting and detecting touch sensing signals and touch device using the same
US10115671B2 (en) 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US20140035935A1 (en) * 2012-08-03 2014-02-06 Qualcomm Mems Technologies, Inc. Passives via bar
US20140063022A1 (en) * 2012-08-31 2014-03-06 Qualcomm Mems Technologies, Inc. Electromechanical systems device
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US9431473B2 (en) 2012-11-21 2016-08-30 Qualcomm Incorporated Hybrid transformer structure on semiconductor devices
US20140144681A1 (en) * 2012-11-27 2014-05-29 Qualcomm Mems Technologies, Inc. Adhesive metal nitride on glass and related methods
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
US9059269B2 (en) 2013-01-10 2015-06-16 International Business Machines Corporation Silicon-on-insulator heat sink
US9203373B2 (en) 2013-01-11 2015-12-01 Qualcomm Incorporated Diplexer design using through glass via technology
US10002700B2 (en) 2013-02-27 2018-06-19 Qualcomm Incorporated Vertical-coupling transformer with an air-gap structure
US9634645B2 (en) 2013-03-14 2017-04-25 Qualcomm Incorporated Integration of a replica circuit and a transformer above a dielectric substrate
US9935166B2 (en) 2013-03-15 2018-04-03 Qualcomm Incorporated Capacitor with a dielectric between a via and a plate of the capacitor
US9634640B2 (en) * 2013-05-06 2017-04-25 Qualcomm Incorporated Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods
US9264013B2 (en) 2013-06-04 2016-02-16 Qualcomm Incorporated Systems for reducing magnetic coupling in integrated circuits (ICS), and related components and methods
US20150035162A1 (en) * 2013-08-02 2015-02-05 Qualcomm Incorporated Inductive device that includes conductive via and metal layer
US9449753B2 (en) 2013-08-30 2016-09-20 Qualcomm Incorporated Varying thickness inductor
US10317767B2 (en) * 2014-02-07 2019-06-11 E Ink Corporation Electro-optic display backplane structure with drive components and pixel electrodes on opposed surfaces
US20150237732A1 (en) * 2014-02-18 2015-08-20 Qualcomm Incorporated Low-profile package with passive device
CN103904039B (zh) * 2014-03-31 2016-07-06 华进半导体封装先导技术研发中心有限公司 超薄凹式玻璃基板的封装结构及方法
US9906318B2 (en) 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer
CN104009014B (zh) * 2014-04-26 2017-04-12 华进半导体封装先导技术研发中心有限公司 集成无源器件晶圆级封装三维堆叠结构及制作方法
KR101712928B1 (ko) * 2014-11-12 2017-03-09 삼성전자주식회사 반도체 패키지
CN105575959B (zh) * 2014-11-21 2018-06-15 威盛电子股份有限公司 集成电路装置
US9741691B2 (en) * 2015-04-29 2017-08-22 Qualcomm Incorporated Power delivery network (PDN) design for monolithic three-dimensional (3-D) integrated circuit (IC)
JP2016219683A (ja) * 2015-05-25 2016-12-22 ソニー株式会社 配線基板、および製造方法
JP6657609B2 (ja) 2015-06-12 2020-03-04 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法
US9939596B2 (en) * 2015-10-29 2018-04-10 Samsung Electronics Co., Ltd. Optical integrated circuit package
US9654060B1 (en) 2015-11-13 2017-05-16 International Business Machines Corporation Signal amplification using a reference plane with alternating impedance
CN108369939B (zh) * 2015-12-22 2022-07-01 英特尔公司 具有电磁干扰屏蔽的半导体封装
US9780755B1 (en) * 2016-09-16 2017-10-03 Apple Inc. On flex circuit desense filter for wireless communications
CN106298704B (zh) * 2016-10-11 2018-05-29 中国科学院地质与地球物理研究所 一种带热沉和磁屏蔽的mems封装及其制备方法
US10411658B2 (en) 2016-12-14 2019-09-10 Kabushiki Kaisha Toshiba Semiconductor device
CN107799360A (zh) * 2017-09-27 2018-03-13 东南大学 一种集成式无源无线微机械开关及其制备方法
KR102487611B1 (ko) 2017-10-27 2023-01-11 코닝 인코포레이티드 보호 물질을 사용한 관통 유리 비아 제조방법
CN107959109A (zh) * 2017-11-05 2018-04-24 中国电子科技集团公司第五十五研究所 硅基一体化集成高增益天线及天线阵列
CN108336042A (zh) * 2017-12-26 2018-07-27 上海矽润科技有限公司 一种三维叠层芯片SiP封装
TWI659839B (zh) * 2018-03-30 2019-05-21 同泰電子科技股份有限公司 用於顯示器的封裝結構
CN108566248B (zh) * 2018-05-02 2021-01-26 京东方科技集团股份有限公司 一种光信息影像化组件、制作方法及显示装置
US11196394B2 (en) 2018-08-10 2021-12-07 Murata Manufacturing Co., Ltd. Power amplifier module
JP2020028108A (ja) * 2018-08-10 2020-02-20 株式会社村田製作所 電力増幅モジュール
US10969416B2 (en) * 2018-12-13 2021-04-06 Silicon Laboratories Inc. System and method of duplicate circuit block swapping for noise reduction
KR20210011279A (ko) 2019-07-22 2021-02-01 삼성전자주식회사 반도체 패키지
TWI742935B (zh) * 2019-12-20 2021-10-11 日商村田製作所股份有限公司 功率放大模組
US11177065B2 (en) * 2020-03-30 2021-11-16 Qualcomm Incorporated Thermal paths for glass substrates
US11955417B2 (en) 2021-12-14 2024-04-09 Industrial Technology Research Institute Electronic device having substrate with electrically floating vias
WO2023225905A1 (zh) * 2022-05-25 2023-11-30 京东方科技集团股份有限公司 滤波器及其制作方法、电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101447475A (zh) * 2007-11-29 2009-06-03 恩益禧电子股份有限公司 系统级封装

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0943157A4 (en) 1996-10-31 2000-05-24 Sarnoff Corp INTEGRATED ELECTRONIC CIRCUIT
JPH11186432A (ja) * 1997-12-25 1999-07-09 Canon Inc 半導体パッケージ及びその製造方法
US6462950B1 (en) 2000-11-29 2002-10-08 Nokia Mobile Phones Ltd. Stacked power amplifier module
US7061102B2 (en) * 2001-06-11 2006-06-13 Xilinx, Inc. High performance flipchip package that incorporates heat removal with minimal thermal mismatch
TWI224382B (en) 2001-07-12 2004-11-21 Hitachi Ltd Wiring glass substrate and manufacturing method thereof, conductive paste and semiconductor module used for the same, and conductor forming method
US6873529B2 (en) 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
US7668415B2 (en) * 2004-09-27 2010-02-23 Qualcomm Mems Technologies, Inc. Method and device for providing electronic circuitry on a backplate
JP2006179564A (ja) 2004-12-21 2006-07-06 Nec Corp 半導体接続基板、半導体装置、半導体デバイス及び半導体基板並びに半導体接続基板の製造方法
JP4891235B2 (ja) 2005-06-01 2012-03-07 パナソニック株式会社 回路基板とその製造方法及びこれを用いた電子部品
US7288995B2 (en) * 2005-06-15 2007-10-30 Nokia Corporation Power amplifier of a transmitter
JP2007073849A (ja) 2005-09-08 2007-03-22 Sharp Corp 電子回路モジュールとその製造方法
JP2008098285A (ja) 2006-10-10 2008-04-24 Rohm Co Ltd 半導体装置
JP4906496B2 (ja) 2006-12-25 2012-03-28 新光電気工業株式会社 半導体パッケージ
US20100044853A1 (en) 2007-01-17 2010-02-25 Nxp, B.V. System-in-package with through substrate via holes
US8068710B2 (en) * 2007-12-07 2011-11-29 Qualcomm Mems Technologies, Inc. Decoupled holographic film and diffuser
US7746174B2 (en) * 2008-06-12 2010-06-29 Samsung Electro-Mechanics Company, Ltd. Systems and methods for power amplifier with integrated passive device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101447475A (zh) * 2007-11-29 2009-06-03 恩益禧电子股份有限公司 系统级封装

Also Published As

Publication number Publication date
CN103119703A (zh) 2013-05-22
WO2012040063A1 (en) 2012-03-29
TW201222768A (en) 2012-06-01
US8970516B2 (en) 2015-03-03
JP2013538010A (ja) 2013-10-07
JP5746352B2 (ja) 2015-07-08
EP2619791B1 (en) 2015-10-21
EP2619791A1 (en) 2013-07-31
US20120075216A1 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
CN103119703B (zh) 集成的无源器件和功率放大器
JP6214654B2 (ja) 集積受動デバイス及び集積受動デバイスを製造する方法
CN104411620A (zh) 透明衬底中的透明穿透玻璃导电通孔
JP6099663B2 (ja) 圧電導電性誘電体膜を備えたマイクロスピーカー
TWI499797B (zh) 與整合被動元件交連之背面板
US20140247269A1 (en) High density, low loss 3-d through-glass inductor with magnetic core
TW201317622A (zh) 模切穿透玻璃的通孔及其形成方法
TW201323316A (zh) 以玻璃作為基板材料以及用於微機電系統及積體電路裝置之最終封裝
JP2016502261A (ja) 基板を貫通するビアによって設けられたインダクタ
CN104272406A (zh) 三维多层螺线管变压器
TW201328962A (zh) 以玻璃作為基板材料以及用於微機電系統及積體電路裝置之最終封裝
CN103168266A (zh) 具有嵌入式微透镜阵列的显示器
CN106415360A (zh) 显示装置中的静电放电减轻
JP2017501892A (ja) 多層フィルムラミネートによるｍｅｍｓ封止
TW201238010A (en) Method of fabrication and resultant encapsulated electromechanical device
TW201514535A (zh) 堆疊孔洞結構及製造方法
JP5752334B2 (ja) 電気機械システムデバイス
JP2015501008A (ja) 薄い背面ガラス相互接続部
CN103430079A (zh) 非活跃的哑像素
TW201608278A (zh) 使一顯示器元件陣列中之薄膜電晶體免於可見光及紫外光之保護
JP2014534470A (ja) 垂直集積のためのスタックビア

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161026

Address after: California, USA

Patentee after: EPCOS AG

Address before: California, USA

Patentee before: QUALCOMM MEMS TECHNOLOGIES, Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160120

Termination date: 20210916