TWI499797B - 與整合被動元件交連之背面板 - Google Patents

與整合被動元件交連之背面板 Download PDF

Info

Publication number
TWI499797B
TWI499797B TW101132192A TW101132192A TWI499797B TW I499797 B TWI499797 B TW I499797B TW 101132192 A TW101132192 A TW 101132192A TW 101132192 A TW101132192 A TW 101132192A TW I499797 B TWI499797 B TW I499797B
Authority
TW
Taiwan
Prior art keywords
back panel
pads
substrate
display
electronic
Prior art date
Application number
TW101132192A
Other languages
English (en)
Other versions
TW201316031A (zh
Inventor
Ravindra V Shenoy
Marc Maurice Mignard
Manish Kothari
Clarence Chui
Original Assignee
Qualcomm Mems Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Mems Technologies Inc filed Critical Qualcomm Mems Technologies Inc
Publication of TW201316031A publication Critical patent/TW201316031A/zh
Application granted granted Critical
Publication of TWI499797B publication Critical patent/TWI499797B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Micromachines (AREA)

Description

與整合被動元件交連之背面板
本發明係關於用於機電系統之封裝。更特定而言，其係關於用於製造雙基板封裝器件之系統及方法。
機電系統(EMS)包含具有電及機械元件、致動器、傳感器、感測器、光學組件(諸如，鏡)及電子器件之器件。機電系統可以多種尺度來製造，包含但不限於微尺度及奈米尺度。舉例而言，微機電系統(MEMS)器件可包含具有介於自約一微米至數百微米或更大之範圍內之大小之結構。奈米機電系統(NEMS)器件可包含具有小於一微米之大小(舉例而言，小於數百奈米之大小)之結構。可使用沈積、蝕刻、微影及/或蝕刻掉基板及/或所沈積材料層之部分或添加若干層以形成電及機電器件之其他微機械加工製程來形成機電元件。
一種類型之EMS器件係一干涉式調變器(IMOD)。如本文中所使用，術語干涉式調變器或干涉式光調變器係指一種使用光學干涉原理選擇性地吸收及/或反射光之器件。在某些實施方案中，一干涉式調變器可包含一對導電板，該對導電板中之一者或兩者可全部或部分透明及/或反射且在施加一適當電信號時能夠相對運動。在一實施方案中，一個板可包含沈積於一基板上之一固定層，而另一板可包含以一空氣間隙與該固定層分離之一反射膜。一個板相對於另一板之位置可改變入射於該干涉式調變器上之光之光 學干涉。干涉式調變器器件具有一寬廣範圍之應用，且預期用於改良現有產品及形成新產品，尤其是具有顯示能力之彼等產品。
本揭示內容之系統、方法及器件各自具有數項發明態樣，該等發明態樣中之任何單項態樣皆不單獨決定本文中所揭示之所期望屬性。
此揭示內容中所闡述之標的物之一項發明態樣可在一種電子器件中實施，該電子器件包含：一背面板，其具有一凹部；及至少一個電子組件，其安裝於該凹部中且與自該電子組件延伸至該背面板上之一或多個導電襯墊之一或多個上部電跡線電連通。該電子器件亦包含：一基板，其具有一或多個機電器件；及一密封件，其經組態以限界該一或多個機電器件。該密封件進一步經組態以將該背面板與該基板彼此黏合且提供一經密封區域。於此態樣中，電子器件亦包含在該經密封區域內部之一或多個連接襯墊及在該經密封區域外部之一或多個襯墊，其中該經密封區域內部之一或多個連接襯墊中之至少一者具有與該背面板上之一或多個導電襯墊及該經密封區域外部之一或多個襯墊之一電連接。
在該電子器件之一項態樣中，該經密封區域外部之一或多個襯墊與該一或多個連接襯墊之間的電連接在該密封件下面穿過。在另一態樣中，該經密封區域外部之一或多個襯墊與該一或多個連接襯墊之間的電連接整合至該基板 中。在另一態樣中，該電子器件進一步包含一第二電子組件，其安裝於該凹部中且電耦合至該至少一個電子組件。在另一態樣中，該背面板係玻璃。在另一態樣中，該密封件包含一金屬對金屬密封件或一個環氧樹脂密封件。在另一態樣中，該基板具有一或多個第二連接襯墊，其提供自該至少一個電子組件至該機電器件之一電連接。在另一態樣中，該機電器件係一干涉式調變器器件。在另一態樣中，在該密封區域外部之一或多個襯墊可包含至少一或多個撓性襯墊。
在又一態樣中，該電子器件進一步包含一處理器，其經組態以與一顯示器連通且處理影像資料。在另一態樣中，該至少一個電子組件經組態以將至少一個信號發送至顯示器。在一態樣中，該電子器件包含一控制器，其經組態以將該影像資料之至少一部分發送至該至少一個電子組件。在一態樣中，該電子器件包含一影像源模組，其經組態以將影像資料發送至包含一接收器、收發器及傳輸器中之至少一者之處理器。在一項態樣中，該至少一個電子組件包含該接收器、收發器及傳輸器中之一或多者。
此揭示內容中所闡述之標的物之另一發明態樣可實施為一種製造一顯示器件之方法，該方法包含：將一凹部蝕刻至一背面板中；將一導電晶種層沈積於該背面板上，施加一抗蝕劑圖案，蝕刻該導電晶種層且自該背面板剝除抗蝕劑圖案；電鍍該經蝕刻背面板圖案以形成自該經蝕刻凹部內之積體電路安裝襯墊至該經蝕刻凹部外部之導電襯墊之 電跡線；及將一或多個積體電路安裝至該背面板上之安裝襯墊。在一項態樣中，蝕刻一凹部包含將一凹部蝕刻至一玻璃背面板中。在另一態樣中，沈積該導電晶種層包含沈積一個鋁層。在一態樣中，沈積該導電晶種層包含膠體金屬氣溶膠、噴射施配膏、濺鍍沈積(例如PVD)、化學汽相沈積(CVD)、原子層沈積(ALD)及蒸鍍中之一或多者。在一項態樣中，電鍍該經蝕刻背面板包含無電極電鍍。在又一態樣中，將一或多個電組件安裝於凹部內包含安裝一顯示驅動器電路。
此揭示內容中所闡述之標的物之又一發明態樣可實施為一種製造一顯示器件之方法，該方法包含：提供具有一凹部及一或多個電跡線之一背面板，該等電跡線自該凹部中之電組件安裝襯墊延展至該背面板上之一或多個導電襯墊；及將至少一個電組件安裝至該等安裝襯墊上。該方法進一步包含：提供具有一機電器件、一或多個連接襯墊及一或多個外部襯墊之一基板，其中該一或多個連接襯墊電連接至該等外部襯墊且將該基板密封至該背面板以形成其中該一或多個導電襯墊電連接至該一或多個連接襯墊之一封裝，且其中該機電器件及該等連接襯墊中之至少一者在該密封件內部且該等外部襯墊在該密封件外部。
在該方法之一項態樣中，提供該凹入背面板包含在該背面板上形成該一或多個電跡線。在該方法之一項態樣中，提供具有一機電器件之一基板包含提供具有一干涉式調變器器件之一基板。在該方法之另一態樣中，安裝該至少一 個電組件包含安裝一顯示驅動器電路。在該方法之某些態樣中，該襯墊藉由可整合至該基板中之電跡線而電連接至該一或多個連接襯墊。在該方法之一項態樣中，提供具有一或多個襯墊之一基板包含提供具有一或多個撓性襯墊之一基板。
此揭示內容中所闡述之標的物之又一發明態樣可實施於具有一背面板之一電阻顯示器件中，該背面板具有一凹部。於此態樣中，該電子顯示器件亦包含安裝於該凹部中之至少一個電組件，該至少一個電組件與自該整合電組件延伸至該背面板上之一或多個導電襯墊之一或多個上部電跡線電連通。該電子器件亦包含一基板，該基板具有一或多個機電器件，及經組態以限界該一或多個機電器件及將背面板與基板彼此黏合且提供一經密封區域之用於密封之構件。另外，該電子器件具有在該經密封區域外部之一或多個襯墊及用於將該背面板上之該一或多個導電襯墊電連接至該密封件外部之該一或多個襯墊之一構件。在一項態樣中，該電連接構件係一導電跡線。在另一態樣中，該導電跡線在該密封件下面延展。在一態樣中，該導電跡線整合至基板中。
在一項態樣中，一凹入背面板附著至一基板。該凹入背面板充當一或多個被動器件之一基板。一器件附著於背面板上之一凹部內部且電連接至兩個或兩個以上引線。該兩個或兩個以上引線中之至少一者電連接至該一或多個被動器件，且該兩個或兩個以上引線中之至少一者電連接至該 基板上之一連接襯墊。在該電子顯示器件之一項態樣中，該基板係一印刷電路板。在該器件之一項態樣中，該凹入背面板由玻璃形成。在該器件之一項態樣中，附著至該背面板之器件係一特殊應用電組件、一收發器、一電力管理電組件及一微機電系統中之至少一者。在一項態樣中，該一或多個被動元件包含一電容器、一電感器、一電阻器及一共振器中之一或多者。
在隨附圖式及下文說明中陳述本說明書中所闡述之標的物之一或多項實施方案之細節。儘管此揭示內容中提供之實例主要就基於機電系統(EMS)及微機電系統(MEMS)之顯示器來闡述，但本文提供之概念可適用於其他類型之顯示器，諸如液晶顯示器、有機發光二極體(「OLED」)顯示器及場發射顯示器。依據說明、圖式及申請專利範圍，其他特徵、態樣及優點將變得顯而易見。注意，以下圖式之相對尺寸可能未按比例繪製。
在各圖式中，相同元件符號及名稱指示相同元件。
以下詳細說明出於闡述此揭示內容之發明態樣之目的而指向某些實施方案。然而，熟習此項技術者將易於瞭解，可以大量不同方式應用本文中之教示。所闡述之實施方案可實施於可經組態以顯示一影像(無論是運動影像(例如，視訊)還是靜止影像(例如，靜態影像)，且無論是文字影像、圖形影像還是圖片影像)之任何器件或系統中。更特定而言，預期所闡述實施方案可包含於多種電子器件中或 與其相關聯，該等電子器件諸如但不限於：行動電話、具有多媒體網際網路功能之蜂巢式電話、行動電視接收器、無線器件、智慧電話、Bluetooth®器件、個人資料助理(PDA)、無線電子郵件接收器、手持式或可攜式電腦、小筆電、筆記型電腦、智慧筆電、平板電腦、印表機、影印機、掃描機、傳真器件、GPS接收器/導航器、相機、MP3播放器、攝錄影機、遊戲機、手錶、時鐘、計算器、電視監視器、平板顯示器、電子閱讀器件(例如，電子閱讀器)、電腦監視器、汽車顯示器(包含里程表顯示器及速度計顯示器等)、駕駛艙控制件及/或顯示器、攝影機景物顯示器(例如，一車輛中之一後視攝影機之顯示器)、電子相片、電子告示牌或標牌、投影儀、建築結構、微波爐、冰箱、立體聲系統、卡式記錄器或播放器、DVD播放器、CD播放器、VCR、無線電、可攜式記憶體晶片、洗衣機、乾衣機、洗衣機/乾衣機、停車計時器、封裝(諸如在機電系統(EMS)、微機電系統(MEMS)及非MEMS應用中)、美學結構(例如，關於一件珠寶之影像之顯示器)及多種EMS器件。本文中之教示亦可用於非顯示應用中，諸如但不限於電子切換器件、射頻濾波器、感測器、加速度計、陀螺儀、運動感測器件、磁力計、用於消費型電子器件之慣性組件、消費型電子器件產品之部件、可變電抗器、液晶器件、電泳器件、驅動方式、製造製程及電子測試設備。因此，該等教示並非意欲限於僅在圖中繪示之實施方案，而是具有如熟習此項技術者將易於瞭解之廣泛應 用性。
本文所揭示之系統及方法大體而言可應用於將內部積體電路連接至內部及外部器件之機電系統(EMS)器件。舉例而言，一項態樣係關於製造諸如IMOD顯示器之顯示器件，該等顯示器件在一背面板之一內部表面上之一凹部內具有內部積體電路。為將該內部積體電路連接至在該顯示器件外部之一器件，電連接跡線自該內部積體電路延展至一背面板上之周邊部分。彼等周邊位置與下部基板上之連接襯墊對準，以使得在裝配該顯示器件時，背面板上之周邊位置實現與下部基板上之對應連接襯墊之一連接。此組態允許來自內部積體電路之信號被路由至下部基板上之連接。一旦實現對下部基板之連接，即可將該等連接路由至一顯示器件，諸如一干涉式調變器陣列。
另一選擇係，該等連接可藉由連接至在限界內部顯示器件之一密封環下面或毗鄰於該密封環延展之襯墊而被路由至在顯示封裝外部之器件，因此提供用於將背面板上之導電襯墊電連接至在該密封件外部之一襯墊之一構件。在某些實施方案中，顯示器件製有圍繞一顯示器凹部中所含納之組件之一密封環。因此，該等襯墊可經組態以在此密封環下方延展，以便將一信號跡線提供至外部環境，但仍維持該顯示封裝內之一氣密式或半氣密式密封。熟習此項技術者將易於瞭解，本文所揭示技術可適用於除顯示器外的封裝，其中基板結合至該等封裝以形成單元。
此揭示內容中所闡述之標的物之特定實施方案可經實施 以實現下列潛在優勢中之一或多者。由於驅動器電路在顯示封裝內部，因此器件之邊界在每一側上可小於1毫米厚。而且，由於跡線形成於背面板之凹部上，因此實現數個額外優勢。舉例而言，使用凹部作為一安裝位點增加將積體電路包含至封裝中之可用區域。該凹部中之積體電路可藉由橫跨一個側上之密封環而連接至封裝外部之元件。由於該器件可在一個側上橫跨密封件，因此可能藉由(舉例而言)橫跨該密封環下方而最佳化此連接。使用穿過該密封環下方之一導電導通體將封裝內部之電路連接至一外部連接襯墊可為該封裝提供一更可靠密封。另外，此在封裝之四個側中之三個側上提供一窄的密封寬度(諸如小於1毫米)。
所闡述實施方案可應用之一適合EMS或MEMS器件之一實例係一反射式顯示器件。反射式顯示器件可併入有干涉式調變器(IMOD)以使用光學干涉原理來選擇性地吸收及/或反射入射於其上之光。IMOD可包含一吸收體、可相對於該吸收體移動之一反射體及定義於該吸收體與該反射體之間的一光學共振腔。該反射體可移動至可改變該光學共振腔之大小且藉此影響該干涉式調變器之反射比之兩個或兩個以上不同位置。IMOD之反射光譜可形成可跨越可見波長移位以產生不同色彩之相當寬闊光譜帶。可藉由改變該光學共振腔之厚度(亦即，藉由改變該反射體之位置)來調整該光譜帶之位置。
圖1A及圖1B展示繪示呈兩個不同狀態之一干涉式調變 器(IMOD)顯示器件之一像素之等角視圖之實例。該IMOD顯示器件包含一或多個干涉式MEMS顯示元件。在此等器件中，MEMS顯示元件之像素可呈一亮狀態或暗狀態。在亮(「經鬆弛」、「開通」或「接通」)狀態中，顯示元件將入射可見光之一大部分反射(例如)至一使用者。相反，在暗(「經致動」、「關閉」或「關斷」)狀態中，該顯示元件幾乎不反射入射可見光。在某些實施方案中，可顛倒接通狀態及關斷狀態之光反射性質。MEMS像素可經組態以主要按特定波長反射，從而除黑色及白色之外亦允許一彩色顯示。
IMOD顯示器件可包含一列/行IMOD陣列。每一IMOD可包含一對反射層，亦即，一可移動反射層及一固定部分反射層，該等層定位於彼此相距一可變化且可控制距離處以形成一空氣間隙(亦稱為一光學間隙或腔)。該可移動反射層可在至少兩個位置之間移動。在一第一位置(亦即，一經鬆弛位置)中，該可移動反射層可定位於距該固定部分反射層一相對大距離處。在一第二位置(亦即，一經致動位置)中，該可移動反射層可定位於較接近於該部分反射層處。自兩個層反射之入射光可取決於該可移動反射層之位置而相長地或相消地干涉，從而針對每一像素產生一全反射或不反射狀態。在某些實施方案中，IMOD可在未經致動時在一反射狀態中，從而反射在可見光譜內之光，且可在經致動時在一暗狀態中，從而反射在可見範圍之外的光(諸如紅外光)。然而，在某些其他實施方案中，一 IMOD可在未經致動時在一暗狀態中且在經致動時在一反射狀態中。在某些實施方案中，引入一所施加電壓可驅動像素改變狀態。在某些其他實施方案中，一所施加電荷可驅動像素改變狀態。
圖1A及圖1B中之所繪示像素繪示一IMOD 12之兩個不同狀態。在圖1A中之IMOD 12中，圖解說明在距一光學堆疊16一預定(例如，經設計)距離處之一經鬆弛位置中之一可移動反射層14，其包含一部分反射層。由於在圖1A中未跨越IMOD 12施加任何電壓，因此可移動反射層14保持在一經鬆弛狀態或未經致動狀態中。在圖1B中之IMOD 12中，圖解說明在一經致動位置中且毗鄰於或幾乎毗鄰於光學堆疊16之可移動反射層14。在圖1B中跨越IMOD 12施加之電壓Vactuate 足以將可移動反射層14致動至一經致動位置。
在圖1A及圖1B中，大體上在左側用指示入射於像素12上之光的箭頭13及自IMOD 12反射之光15圖解說明像素12之反射性質。雖然未詳細地圖解說明，但熟習此項技術者將理解，入射於像素12上之光13之大部分將透射穿過透明基板20朝向光學堆疊16。入射於光學堆疊16上之光之一部分將透射穿過光學堆疊16之部分反射層，且一部分將往回反射穿過透明基板20。光13之透射穿過光學堆疊16之部分將在可移動反射層14處往回反射朝向(且穿過)透明基板20。自光學堆疊16之部分反射層反射之光與自可移動反射層14反射之光之間的干涉(相長性的或相消性的)將判定自像素12反射之光15之波長。
光學堆疊16可包含一單個層或數個層。該(等)層可包含一電極層、一部分反射且部分透射層及一透明介電層中之一或多者。在某些實施方案中，光學堆疊16導電、部分透明且部分反射，且可(舉例而言)藉由將上述層中之一或多者沈積至一透明基板20上來製作。該電極層可由多種材料形成，諸如各種金屬(舉例而言，氧化銦錫(ITO))。該部分反射層可由多種材料形成，該等材料係部分反射的，諸如各種金屬(例如，鉻(Cr))、半導體及電介質。該部分反射層可由一或多個材料層形成，且該等層中之每一者可由一單個材料或一材料組合形成。在某些實施方案中，光學堆疊16可包含充當一光學吸收體及導體兩者之一單個半透明厚度之金屬或半導體，同時(例如，光學堆疊16或IMOD其他結構之)不同更多導電層或部分可用於在IMOD像素之間用匯流排傳送信號。光學堆疊16亦可包含覆蓋一或多個導電層或一導電/吸收層之一或多個絕緣或介電層。
在某些實施方案中，光學堆疊16或下部電極在每一像素處接地。在某些實施方案中，此可藉由將一連續光學堆疊16沈積至基板20上並將所沈積層之周邊處之連續光學堆疊16之至少一部分接地而達成。在某些實施方案中，可針對可移動反射層14使用一高導電及高反射材料，諸如鋁(Al)。可移動反射層14可形成為沈積於柱18之頂部上之一或多個金屬層及沈積於柱18之間的一介入犧牲材料。在蝕刻掉該犧牲材料時，可在可移動反射層14與光學堆疊16之間形成一經定義間隙19或光學腔。在某些實施方案中，柱 18之間的間距可係大致1 μm至1000 μm，而間隙19可小於10,000埃(Å)。
在某些實施方案中，該IMOD之每一像素(無論是在經致動狀態中還是經鬆弛狀態中)基本上係由該等固定反射層及移動反射層形成之一電容器。在不施加電壓時，可移動反射層14a仍在一經機械鬆弛狀態中，如圖1A中之像素12所圖解說明，其中間隙19在可移動反射層14與光學堆疊16之間。然而，在將一電位差(例如，電壓)施加至可移動反射層14與光學堆疊16中之至少一者時，在對應像素處形成之電容器變得被充電，且靜電力將電極拉到一起。若所施加電壓超過一臨限值，則可移動反射層14可變形且接近光學堆疊16或逆著光學堆疊16移動。光學堆疊16內之一介電層(未展示)可防止短路且控制層14與16之間的分離距離，如圖1B中之經致動像素12所圖解說明。無論所施加電位差之極性如何，行為皆相同。雖然在某些例項中可將一陣列中之一系列像素稱為「列」或「行」，但熟習此項技術者應易於理解，將一個方向稱為一「列」且將另一方向稱為一「行」係任意的。重申，在某些定向中，可將列視為行，且將行視為列。此外，該等顯示元件可均勻地配置成正交之列與行(一「陣列」)，或配置成非線性組態，舉例而言，相對於彼此具有一定位置偏移(一「馬賽克(mosaic)」)。術語「陣列」及「馬賽克」可係指任一組態。因此，雖然將顯示器稱為包含一「陣列」或「馬賽克」，但在任一例項中，元件本身無需彼此正交地配置或 安置成一均勻分佈，而是可包含具有不對稱形狀及不均勻分佈式元件之配置。
在某些實施方案中，諸如在一系列IMOD或一IMOD陣列中，光學堆疊16可用作一共同電極，其將一共同電壓提供至IMOD 12之一側。可移動反射層14可形成為配置成(舉例而言)一矩陣形式之一單獨板陣列。該等單獨板可供應有用於驅動IMOD 12之電壓信號。
根據上述原理操作之干涉式調變器之結構之細節可廣泛地變化。舉例而言，每一IMOD 12之可移動反射層14可附著至僅拐角處(例如，繋栓上)之支撐件。如圖3中所展示，可自一可變形層34(其可由一撓性金屬形成)懸吊一扁平、相對剛性可移動反射層14。此架構允許選擇針對調變器之機電態樣及光學態樣使用之結構設計及材料，且使其彼此獨立地起作用。因此，針對可移動反射層14使用之結構設計及材料可關於光學性質而最佳化，且針對可變形層34使用之結構設計及材料可關於所期望機械性質而最佳化。舉例而言，可移動反射層14部分可係Al，且可變形層34部分可係鎳(Ni)。可變形層34可直接或間接地連接至繞在可變形層34周邊之基板20。此等連接可形成支撐柱18。
在諸如圖1A及圖1B中所展示之彼等實施方案之實施方案中，IMOD用作直視式器件，其中自透明基板20之前側(亦即，與其上配置有調變器之彼側相對之側)觀看影像。在此等實施方案中，可對該器件之背部部分(亦即，該顯示器件之在可移動反射層14後面之任一部分，包含(舉例 而言)圖3中所圖解說明之可變形層34)進行組態及操作而不對顯示器件之影像品質造成衝擊或負面影響，此乃因反射層14光學遮蔽該器件之彼等部分。舉例而言，在某些實施方案中，可在可移動反射層14後面包含一匯流排結構(未圖解說明)，該匯流排結構提供將調變器之光學性質與調變器之機電性質(諸如電壓定址及由此定址導致之移動)分離之能力。
圖2展示圖解說明一光學MEMS顯示器件之一驅動電路陣列之一示意性電路圖之一實例。一驅動電路陣列200可用於實施一主動矩陣定址方式，用於將影像資料提供至一顯示陣列總成之顯示元件D11 至Dmn 。
驅動電路陣列200包含一資料驅動器210、一閘極驅動器220、第1至第m個資料線DL1至DLm、第1至第n個閘極線GL1至GLn以及切換器或切換電路S11 至Smn 之一陣列。資料線DL1至DLm中之每一者自資料驅動器210延伸，且電連接至一各別切換器行S11 至S1n 、S21 至S2n 、...、Sm1 至Smn 。閘極線GL1至GLn中之每一者自閘極驅動器220延伸，且電連接至一各別切換器列S11 至Sm1 、S12 至Sm2 、...、S1n 至Smn 。切換器S11 至Srnn 在資料線DL1至DLm中之一者與顯示元件D11 至Dmn 中之各別一者之間電耦合，且經由閘極線GL1至GLn中之一者自閘極驅動器220接收一切換控制信號。切換器S11 至Smn 圖解說明為單個FET電晶體，但亦可採取多種形式，諸如兩個電晶體傳輸閘極(用於沿兩個方向之電流流動)或甚至機械MEMS切換器。
資料驅動器210可自顯示器外部接收影像資料，且可將影像資料以一電壓信號形式經由資料線DL1至DLm基於列地提供至切換器S11 至Smn 。閘極驅動器220可藉由接通與一特定顯示元件列D11 至Dm1 、D12 至Dm2 、...、D1n 至Dmn 相關聯之切換器S11 至Sm1 、S12 至Sm2 、...、S1n 至Smn 而選擇該選定顯示元件列D11 至Dm1 、D12 至Dm2 、...、D1n 至Dmn 。在接通該選定列中之切換器S11 至Sm1 、S12 至Sm2 、...、S1n 至Smn 時，將來自資料驅動器210之影像資料傳送至選定顯示元件列D11 至Dm1 、D12 至Dm2 、...、D1n 至Dmn 。
在操作期間，閘極驅動器220可經由閘極線GL1至GLn中之一者將一電壓信號提供至一選定列中之切換器S11 至Smn 之閘極，藉此接通切換器S11 至Smn 。在資料驅動器210將影像資料提供至所有資料線DL1至DLm之後，可接通選定列之切換器S11 至Smn 以將影像資料提供至選定顯示元件列D11 至Dm1 、D12 至Dm2 、...、D1n 至Dmn ，藉此顯示一影像之一部分。舉例而言，可將與該列中將被致動之像素相關聯之資料線DL設定至(例如)10伏特(可係正的或負的)，且可將與該列中將被釋放之像素相關聯之資料線DL設定至(例如)0伏特。然後，確證該既定列之閘極線GL，接通彼列中之切換器，且將所選擇之資料線電壓施加至彼列之每一像素。此充電及致動已施加有10伏特之像素，且放電及釋放已施加有0伏特之像素。然後，可關斷切換器S11 至Smn 。顯示元件D11 至Dm1 、D12 至Dm2 、...、D1n 至Dmn 可保持影像資料，此乃因經致動像素上之電荷將在切換器被關斷時存 留，但透過絕緣體及關斷狀態切換器之某一漏電除外。大體而言，此漏電足夠低以將影像資料存留於像素上，直至將另一組資料寫入至該列為止。可對每一隨後列重複此等步驟，直至已選擇所有該等列且已將影像資料提供至其為止。在圖2之實施方案中，光學堆疊16在每一像素處接地。在某些實施方案中，此可藉由將一連續光學堆疊16沈積至基板上並在所沈積層之周邊處將整個薄板接地而達成。
圖3係圖解說明圖2之驅動電路及相關聯顯示元件之結構之一項實施方案之一示意性部分剖面之一實例。驅動電路陣列200之一部分201包含在第二行及第二列處之切換器S22 以及相關聯顯示元件D22 。在所圖解說明之實施方案中，切換器S22 包含一電晶體80。驅動電路陣列200中之其他切換器可具有與切換器S22 相同的組態，或可(舉例而言)藉由改變結構、極性或材料而不同地組態。
圖3亦包含一顯示陣列總成110之一部分，以及一背面板120之一部分。顯示陣列總成110之該部分包含圖2之顯示元件D22 。顯示元件D22 包含一前基板20之一部分、形成於前基板20上之一光學堆疊16之一部分、形成於光學堆疊16上之支撐件18、由支撐件18支撐之一可移動反射層14(或連接至一可變形層34之一可移動電極)及將可移動反射層14電連接至背面板120之一或多個組件之一交連件126。
背面板120之該部分包含圖2之第二資料線DL2及切換器S22 ，其皆嵌入背面板120中。背面板120之該部分亦包含 至少部分地嵌入其中之一第一交連件128及一第二交連件124。第二資料線DL2實質上水平地延伸穿過背面板120。切換器S22 包含一電晶體80，其具有一源極82、一汲極84、在源極82與汲極84之間的一通道86以及上覆於通道86上之一閘極88。電晶體80可係(例如)一薄膜電晶體(TFT)或金屬氧化物半導體場效應電晶體(MOSFET)。電晶體80之閘極可由垂直於資料線DL2延伸穿過背面板120之閘極線GL2形成。第一交連件128將第二資料線DL2電耦合至電晶體80之源極82。
電晶體80透過穿過背面板120之一或多個導通體160耦合至顯示元件D22 。導通體160填充有導電材料以提供顯示陣列總成110之組件(舉例而言，顯示元件D22 )與背面板120之組件之間的電連接。在所圖解說明之實施方案中，第二交連件124透過導通體160形成，且將電晶體80之汲極84電耦合至顯示陣列總成110。背面板120亦可包含電絕緣驅動電路陣列200之前述組件之一或多個絕緣層129。
圖3之光學堆疊16圖解說明為三個層：上文所闡述之一頂部介電層、上文亦闡述之一中間部分反射層(諸如鉻)及包含一透明導體(諸如氧化銦錫(ITO))之一下部層。共同電極由ITO層形成且可在顯示器之周邊處耦合至接地。在某些實施方案中，光學堆疊16可包含更多或更少個層。舉例而言，在某些實施方案中，光學堆疊16可包含覆蓋一或多個導電層或一組合式導電/吸收層之一或多個絕緣或介電層。
圖4係一光學MEMS顯示器件之一示意性部分分解透視圖之一實例，該光學MEMS顯示器件具有一干涉式調變器陣列及具有嵌入電路之一背面板。一顯示器件30包含一顯示陣列總成110及一背面板120。在某些實施方案中，顯示陣列總成110及背面板120可在附著到一起之前單獨地預成形。在某些其他實施方案中，顯示器件30可以任一適合方式製作，諸如藉由透過沈積而在顯示陣列總成110上方形成背面板120之組件。
顯示陣列總成110可包含一前基板20、一光學堆疊16、支撐件18、一可移動反射層14及交連件126。背面板120可包含至少部分地嵌入其中之背面板組件122，及一或多個背面板交連件124。
顯示陣列總成110之光學堆疊16可係覆蓋前基板20之至少陣列區之一實質上連續層。光學堆疊16可包含電連接至接地之一實質上透明導電層。反射層14可彼此分離且可具有(例如)一方形或矩形形狀。可移動反射層14可配置成一矩陣形式以使得可移動反射層14中之每一者可形成一顯示元件之部分。在圖4中圖解說明之實施方案中，可移動反射層14由四個拐角處之支撐件18支撐。
顯示陣列總成110之交連件126中之每一者用於將可移動反射層14中之各別一者電耦合至一或多個背面板組件122(舉例而言，電晶體及/或其他被動或主動電路元件)。在所圖解說明之實施方案中，顯示陣列總成110之交連件126自可移動反射層14延伸且經定位以接觸背面板交連件124。 在另一實施方案中，顯示陣列總成110之交連件126可至少部分地嵌入支撐件18中，同時穿過支撐件18之頂表面曝露。在此一實施方案中，背面板交連件124可經定位以接觸顯示陣列總成110之交連件126之曝露部分。在又一實施方案中，背面板交連件124可自背面板120朝向可移動反射層14延伸以接觸可移動反射層14且藉此電連接至可移動反射層14。
上述干涉式調變器已闡述為具有一經鬆弛狀態及一經致動狀態之雙態元件。然而，以上及下列說明亦可與具有一系列狀態之類比干涉式調變器一起使用。舉例而言，一類比干涉式調變器可具有一紅色狀態、一綠色狀態、一藍色狀態、一黑色狀態及一白色狀態以及其他色彩狀態。相應地，一單個干涉式調變器可經組態以具有各種狀態，該等各種狀態在一寬廣範圍之光譜上具有不同光反射性質。
圖5A及圖5B係包含一背面板及一基板之器件實例之透視圖。在圖5A中，一器件400具有一背面板402。背面板402包含一凹部406，凹部406包含一積體電路414。積體電路414經由跡線408a及408b分別連接至凹部406外部之連接襯墊410a及410b。在某些實施方案中，連接襯墊410a及410b中之一者或兩者可形成於凹部406內。器件400亦具有展示為支撐一EMS器件426之一基板416。另外，基板416可包含一密封件418，密封件418限界EMS器件426以在將背面板402密封至密封件418時形成一氣密式腔。EMS器件426經由一跡線430連接至一連接襯墊428a。基板416亦圖 解說明為具有經由一跡線422連接至密封件418之一外部部分上之一襯墊424之一第二連接襯墊428b。
背面板402可透過密封件418結合至基板416，以使得藉由接觸背面板402上之連接襯墊410b與基板416上之連接襯墊428b而形成一電路徑。此電路徑允許信號被傳輸至積體電路414及自積體電路414至連接至襯墊424之一外部器件。舉例而言，在襯墊424處接收之一控制信號可在密封件418下面傳輸至連接襯墊428b。由於在密封器件400時連接襯墊428b結合至連接襯墊410b，因此該信號可沿著跡線408b繼續至積體電路414。另外，來自積體電路414之一信號可沿著跡線408a發送至連接襯墊410a。若將背面板402密封至基板416，則連接襯墊410a實現對連接襯墊428a之一電連接，此允許一信號通過跡線430至EMS器件426。在某些實施方案中，一信號可源自積體電路414且傳播至經耦合組件(諸如一EMS器件426)或至電連接至襯墊424之一器件。在某些實施方案中，一信號可源自EMS器件426且傳播至積體電路414。在某些實施方案中，背面板402包含類似於積體電路414之多個積體電路組件(未展示)。
圖5B係包含一背面板及一基板之一器件之另一實例之一透視圖。在一項態樣中，一背面板502係一可蝕刻透明基板，諸如塑膠或玻璃。在某些實施方案中，背面板502係一覆蓋層。在某些實施方案中，背面板502係半透明或不透明的。背面板502包含一凹部506，其可濕蝕刻至背面板中或透過其他適當方式形成以在凹部506中產生一凹入表 面。基於該特定設計，凹部506可實施為具有多種深度，諸如數微米至數百微米，舉例而言100微米至200微米。在某些實施方案中，凹部506大體而言為凹面形狀，在頂點處包含一扁平部分。根據某些其他實施方案，背面板502可包含複數個腔506。圖5B展示包含具有一大體方形形狀之一凹部506之一實施方案。在另一實施方案中，凹部506可係圓形形狀。在再一實施方案中，凹部506可係一不規則形狀以容納非對稱組件。
凹部506之內部可包含至少一個積體電路514。積體電路514放置於凹部506中以使得積體電路514不延伸超過背面板502之表面。積體電路514可係(舉例而言)一MEMS驅動器電路、一IMOD驅動器電路或一顯示器件驅動器電路以及其他類似電子驅動器電路。在圖5B中展示之實施方案中，一額外可程式化晶片512亦可包含於凹部506中。一額外可程式化晶片512之實例包含一場可程式化閘陣列(FPGA)或其他可程式化邏輯器件(PLD)。在某些實施方案中，額外可程式化晶片512經組態以接合積體電路514操作。凹部506可包含(例如)由凹部506內之可用區域限定之數個積體電路。在包含多個腔506之一實施方案中，積體電路及可程式化晶片可配置於腔506當中。根據另一實施方案，凹部506包含一乾燥劑(未展示)以控制器件500中之水分位準。除積體電路514及可程式化晶片512外，亦可在背面板502上形成一或多個被動元件。被動元件可包含電容器、電感器及電阻器，且可藉由將金屬圖案直接沈積至 背面板502上而形成於背面板502上，其中背面板502用作該等被動元件之一基板。在某些實施方案中，該等被動元件形成於一玻璃背面板上。此可消除對離散被動元件之需要，且因此可減小經封裝器件之總大小。
如圖5B中所展示，背面板502包含連接襯墊510a、510b、510c及510d，該等連接襯墊透過延展至背面板502上之周邊位置之一系列跡線508a至508e連接至積體電路514或可程式化晶片512。根據某些實施方案，連接襯墊510a、510b、510c及510d可被抬高且透過如在(舉例而言)圖7中所展示且在下文進一步闡述之彼等製程之一製程形成於背面板502上。另一選擇係，連接襯墊510a、510b、510c及510d可沈積於背面板502上。連接襯墊510a、510b、510c及510d可由諸如銅(Cu)或另一導電合金之導電材料製成。在背面板502結合至基板516時，連接襯墊510a、510b、510c及510d結合背面板502上之對應連接襯墊528a、528b、528c及528d，從而在各別連接襯墊之間形成一導電連接。
透過諸如(舉例而言)圖7中所展示且在下文進一步闡述之彼等製程之一製程在背面板502上形成導電跡線508a至508e。導電跡線508a至508e可由包含一金屬(諸如Cu)或一金屬合金或導電合金之一導電材料製成。如上文所論述，導電跡線508a、508b及508c將積體電路514電連接至對應連接襯墊510a、510b及510c。導電跡線508d將可程式化晶片512電連接至對應連接襯墊510d。導電跡線508e將可程 式化晶片512電連接至積體電路514。在某些實施方案中，導電跡線可自積體電路514之僅兩側延伸。在其他實施方案中，導電跡線可經實施以自積體電路514之僅一側延伸。在其中不包含可程式化晶片512之一實施方案中，導電跡線508d可延伸以將積體電路514直接連接至連接襯墊510d。
包含於背面板502上之導電跡線508a至508e之數目部分地取決於積體電路514及可程式化晶片512上之插腳之大小及數目。根據各種實施方案，取決於所期望實施方案，形成於背面板502上之導電跡線508a至508e之數目可係(舉例而言)約五十、約七十五、約一百、約五百或約一千個跡線，以及其他數目個跡線。
如圖5B中所展示，積體電路514、可程式化晶片512、連接襯墊510a至510d、導電跡線508a至508e及凹部506由一密封環504圍繞。藉由將背面板502密封至基板516之一黏合劑或其他密封劑之管理，可在背面板502上形成密封環504。在一項態樣中，一密封環518亦可施加至基板516，且所組合之密封環504及518可黏合在一起以便為器件500內含納之元件提供一保護性外殼。在某些實施方案中，密封環504或密封環518維持封裝內部之一受控氛圍。在某些實施方案中，密封環504或密封環518形成一氣密式密封。
繼續參照圖5B，基板516包含連接襯墊528a至528d，該等連接襯墊沈積於基板516上且可由包含一金屬(諸如Cu)或另一金屬合金或導電合金之導電材料形成。基板516亦 包含導電跡線530a、530b及530c。導電跡線530a、530b及530c將一EMS器件526(諸如一IMOD)電連接至基板516之三個側上之經抬高連接襯墊528a、528b及528c。儘管為易於圖解說明各種態樣而將EMS器件526展示為佔據基板516之一相對小部分，但在某些實施方案中，EMS器件可佔據基板516之一極大部分。舉例而言，在某些實施方案中，基板516可在密封環518外部及圍繞密封環518包含一150 μm至200 μm部分。圍繞密封環518之部分之大小可經選擇以容納切割玻璃且單體化個別器件500所需之分割製程。在某些實施方案中，可使得器件500之三個側上之自器件500之邊緣至基板516之邊緣的空間儘可能地小，以便維持器件500之視覺審美性質。在此一實施方案中，可在一第四側上提供較多空間以便允許連接至襯墊524，舉例而言，允許一撓性襯墊連接至襯墊524。應瞭解，襯墊524可實際上包含用於路由多個信號之多個襯墊。
在將該器件密封至一最終封裝中時，在基板516之一第四側上之連接襯墊510d電連接至一襯墊524(諸如一撓性襯墊)。下文將更詳細論述襯墊524之結構。一旦背面板502結合至基板516，襯墊524即在藉由密封環518與密封環504之組合而形成之室外部。襯墊524經由穿過密封環518下方之一導電帶522電連接至連接襯墊。在某些實施方案中，導電帶522可整合至基板516中且毗鄰於密封環518。在某些實施方案中，導電帶522可係一跡線。藉由在密封環518下方連接至襯墊524，器件500可耦合至其他組件(諸如顯 示器封裝外部之任何器件，諸如一處理器)而不破壞藉由密封環518或密封環504形成之氣密式或半氣密式密封封裝。
圖6係具有背部玻璃交連件之一器件之一經裝配實例實施方案之一剖面圖，其中整合被動元件在玻璃上。器件500包含具有如上文論述之凹部506之背面板502。
圖6中之已完成總成展示其中背面板502結合基板516之數個位點。密封環518形成分離封裝內部與外部之一障壁。如所展示，EMS器件526透過一跡線530b連接至基板516上之一連接襯墊610a之一部分。於此實例中，連接610a包含連接至背面板502之一第二部分。根據圖6中所展示之實施方案，連接襯墊610a之第二部分透過一跡線608b連接至積體電路514。於此實施方案中，積體電路514透過一跡線508e連接至可程式化晶片512。於此處，可程式化晶片512透過一跡線508d連接至一連接襯墊610b之一部分。連接襯墊610b包含一第一部分及一第二部分。連接襯墊610b之第一部分可與背面板502連接。連接襯墊610b之第二部分可與基板516連接。連接襯墊610b之第二部分透過一導電帶522連接至一襯墊524。
密封環下方之導電帶522可使用用於製作一MEMS器件之相同製程形成。舉例而言，使用用於MEMS器件製作之金屬化製程步驟以在MEMS器件玻璃基板上形成跡線。然後使用MEMS器件內之介電質沈積製程來覆蓋該等跡線。此使得能夠在不藉助額外製程步驟之情況下在MEMS器件 基板上製作跡線。該介電質沈積層用於覆蓋該等跡線以使得在後續製作密封環金屬化時該等跡線不會一起短路。
圖7展示根據某些實施方案用於一背部玻璃覆蓋層金屬化製程之一實例性製程流程圖。可使用諸如圖5A、圖5B及圖6中所圖解說明之背面板502之各種實施方案之一製程700形成一背面板。在製程700之一方塊704處，將一凹部或腔沈積至背面板中。該凹部可經濕蝕刻至背面板中。在某些實施方案中，該濕蝕刻可利用包括以下各項中之一或多者之蝕刻劑：氫氟酸、氫氯酸、硝酸、過氧化氫、磷酸或一緩衝式氧化物蝕刻。該凹部可透過其他適當方式形成以在凹部中產生一凹入表面。在某些實施方案中，該凹部具有100微米至200微米之一深度。在某些實施方案中，該凹部大體而言為凹面形狀，在頂點處包含一扁平部分。根據某些其他實施方案，背面板包含複數個腔。
在一方塊706處，將一導電晶種層沈積於含有該凹部之背面板之面上。導電晶種層可使用膠體金屬氣溶膠、噴射施配膏、濺鍍沈積(例如PVD)、化學汽相沈積(CVD)、原子層沈積(ALD)或蒸鍍中之一或多者來施加。用於該導電晶種層之材料可係(舉例而言)A1。在一方塊708處，將一電泳抗蝕劑圖案施加至背面板。取決於該應用，該電泳抗蝕劑圖案可遮罩其中將保持一晶種層供用於後續電鍍之區域，或其可藉助在適當位置之抗蝕劑圖案曝露用於電鍍之區域。該電泳抗蝕劑圖案可使用諸如噴塗及/或旋塗之各種方法來施加。在某些實施方案中，電泳抗蝕劑圖案之施加 可導致在背面板之面上之均勻厚度之電泳抗蝕劑圖案。該均勻性可提供一恆定厚度之背面板，此可在一旦背面板與一基板結合時即減小總封裝之寬度。不可預測寬度可導致安裝於凹部中之組件延伸至安裝於基板516上之組件中(圖6)。此可破壞器件之功能。應瞭解，在某些實施方案中，製程700可在方塊706處(舉例而言)藉由提供一已凹入之背面板且然後在該凹入背面板上沈積一導電晶種層而開始。類似地，在某些實施方案中，製程700可在方塊708處藉由提供其上已沈積有一導電晶種層之一已凹入背面板而開始。
在一決策方塊710處，兩種製程流程實施方案皆係可能的。應瞭解，在某些實施方案中，為便利起見而繪製決策方塊710以展示兩種製程流程實施方案皆係可能的，且邏輯或程式未必需要在決策方塊710處實施一決策。在一項實施方案中，在一方塊712處，藉助一導電材料來電鍍背面板圖案，其中抗蝕劑圖案遮罩區域將保持未被電鍍。在某些實施方案中，該導電材料可係諸如Cu、Ni、Ni與Co合金(Ni-Co)、銀(Ag)、鈀(Pd)或金(Au)之金屬及/或合金之個體或組合。在各種實施方案中，電鍍可係無電極電鍍及/或電解電鍍。在一方塊714處，剝除該電泳抗蝕劑圖案，在背面板之面上留下一導電跡線圖案。此剝除製程可係涉及溶液化學之一批量製程。在一方塊716處，使用諸如濕式蝕刻、乾式蝕刻或濕式蝕刻與乾式蝕刻之一組合等技術來蝕刻導電晶種層。儘管此一蝕刻可蝕刻掉某些經電鍍金 屬，然而在某些實施方案中，導電晶種層極薄，且在自背面板清除時僅蝕刻掉相對極少的經電鍍金屬。該蝕刻導致背面板上之一經圖案化導電層。
另一選擇係，返回至決策方塊710，製程700可推遲電鍍該背面板圖案。於此一替代實施方案中，製程700在一方塊718處繼續使用諸如濕式蝕刻、乾式蝕刻或濕式蝕刻與乾式蝕刻之一組合等技術來蝕刻導電晶種層。一旦該導電晶種層經蝕刻，即在一方塊720處藉由(舉例而言)一溶液化學批量製程來剝除電泳抗蝕劑圖案。
在一方塊722處，然後藉助一導電材料在不藉助一電泳抗蝕劑圖案之情況下電鍍該導電跡線圖案。在某些實施方案中，該導電材料可係諸如Cu、Ni、Ni-Co、Ag、Pd或Au之金屬及/或合金之個體或組合。在各種實施方案中，電鍍可係無電極電鍍及/或電解電鍍。電鍍可在跡線上方大體均勻，從而形成具有突然斷口(剝除抗蝕劑處)之一平滑表面。電鍍可執行一次，或可執行一次以上。舉例而言，一第一Ni層可隨後電鍍有一Au層。
在一方塊724處，可將諸如積體電路之電組件安裝至背面板之凹部內部之導電跡線。根據一實施方案，使用導電材料(諸如各向異性導電膜(ACF))或透過覆晶焊接結合而將一可程式化晶片512及一積體電路514(舉例而言，如圖5B中所展示)附接至跡線。在某些實施方案中，將可程式化晶片及積體電路安裝至形成於背面板之凹部上之安裝襯墊，該等安裝襯墊連接至導電跡線。線、襯墊及跡線之金 屬化可包含Au、Ag或Cu作為最終金屬化。驅動器電路及相關聯積體電路可製作有晶圓級封裝焊接凸塊。然後此等晶粒可透過覆晶結合技術而結合至背面板上之元件。
圖8A至圖8C展示一實例性背面板及背面板結合製程。圖8A展示保持完整之一背面板902及一基板516。背面板902可使用(舉例而言)圖7中所展示之方法形成。以一完整形式，背面板902大體而言與基板516一樣寬。在某些實施方案中，保持背面板902及基板516之寬度相等可有助於製造封裝，舉例而言有助於對準背面板902與基板516以便結合。在結合背面板902與基板516之後，可如參照圖8C所闡述截斷背面板902。基板516類似於圖6中所闡述之基板。
在圖8B中，背面板902結合至基板516。接合位點904將上部密封環結合至下部密封環。在圖8B中展示之實施方案中，背面板902與基板516兩者皆具有可結合之密封環組件。在某些實施方案中，背面板902可不包含一密封環組件。密封環518可整體地在基板516上以使得一密封環接合位點904在背面板902之面上。密封環接合可使用上文在圖5中闡述之技術達成。一旦接合，該密封即在器件中形成一受控室。在某些實施方案中，所形成之密封可係一氣密式密封。
接合位點906將上部連接襯墊結合至下部連接襯墊。連接襯墊可使用錫及其他金屬之一共熔混合物連接。冶金之選擇判定需要將金屬間化合物加熱至多高溫度以便熔化，且然後在冷卻時與一共熔化合物形成一固態金屬對金屬接 合，從而結合兩個玻璃基板之間的金屬接合環。亦可在同一製程步驟中實現兩個玻璃基板之間的電連接。在其中利用錫與Cu之一組合用於接合之一實施方案中，可將共熔冶金加熱至大概攝氏225度。在其中利用錫(Sn)、銦(In)、鉍(Bi)及Cu之一組合用於接合之一實施方案中，可將共熔冶金加熱至大概攝氏150度。在其中利用Sn與Au之一組合之一實施方案中，可將共熔冶金加熱至大概攝氏305度。
藉由將整個總成加熱至共熔冶金熔化溫度(且超出熔化溫度幾度)或藉由使用雷射透過集中加熱而僅加熱密封環上之共熔冶金(其中一或多個雷射光束集中在所關注區域上而非整個MEMS器件表面上)來加熱該共熔冶金。在所展示實例中，接合位點906完成鏈接EMS器件、凹部中之積體電路與襯墊之一電連接。EMS器件及積體電路含納於由密封環形成之室內。
在圖8C中，已完成結合製程。形成密封環612。形成連接襯墊610a及610b。將背面板902截斷以准許封裝經由(舉例而言)一襯墊524與器件之其他組件(諸如顯示控制器陣列、處理器或其他封裝)連接。舉例而言，該截斷提供距玻璃之餘隙以使得撓性工具允許附接至襯墊524。在某些實施方案中，自背面板902截斷2 mm。在某些實施方案中，自背面板902截斷1.3 mm。背面板902在截斷之前可經劃線以提供一平滑截斷。根據某些實施方案，背面板902可經切割以產生圖8C中所展示之最終背面板908。在一實例性實施方案中，背面板908及基板516之組合厚度小於 2.0毫米。在某些實施方案中，背面板908及基板516之組合厚度係0.7毫米。
圖9A至圖9C展示具有一背面板之一印刷電路板基板之實例。儘管在圖9A至圖9C中圖解說明且在下文中闡述將一印刷電路板作為一基板之情形，但其他基板亦係可能的。舉例而言，該基板可包含一塑膠基板，諸如一撓性塑膠基板。在某些實施方案中，該基板可包含不具有允許直接在基板上形成具有良好RF特性之被動元件之電性質之任何材料。在其他實施方案中，該基板包含昂貴之基板(諸如矽)，則降低基板之大小可係有利的。圖9A展示與一器件1010電接觸之一印刷電路板(PCB)1005及與器件1010電接觸之被動組件1015之一實例。器件1010及被動組件1015佔據PCB 1005上之一區域1020。器件1010亦可與一個、兩個或兩個以上電組件1025a及1025b(諸如一RAM或其他此等電子晶片)電接觸。器件1010可包含下列各項中之一或多者：一特殊應用積體電路(ASIC)、一場可程式化閘陣列(FPGA)或其他可程式化邏輯電路、一收發器(諸如用於一蜂巢式電話或行動器件之一無線通信)、一驅動器(諸如用於一顯示器)及/或用於射頻(RF)或其他應用之一電力管理積體電路(PMIC)。在某些實施方案中，器件1010可係經組態以電連接至一被動組件之任何電組件或機電組件(諸如一EMS感測器或其他EMS器件)。在圖9A中繪示之實施方案中，被動組件1015可包含諸如電阻器、電感器或電容器之離散組件。在某些實施方案中，被動組件可包含共振 器。
圖9B展示安裝至PCB 1007上之一凹入背面板1030之一實例。在圖9B中繪示之實施方案中，將圖9A之器件1010及被動組件1015安裝至凹入背面板1030上，如下文在圖9C中將闡述。將器件1010及一或多個被動組件1015安裝至凹入背面板1030上可幫助減小經減小大小之PCB 1007之大小，以使得經減小大小之PCB 1007小於在一背面板上未安裝有任何組件之PCB 1005。
圖9C展示安裝至類似於圖9B之PCB 1007之一經減小大小PCB 1007上之一凹入背面板1030之一剖面圖之一實例。如圖9C中所展示，凹入背面板1030包含器件1010及一或多個被動組件1017a及1017b。如所圖解說明，一被動組件1017a形成於該凹部外部之背面板上，且可使用穿透玻璃之導通體或藉由其他方式連接至器件1010。在各種實施方案中，凹入背面板可包含被動組件1017a及1017b中之一者或兩者，且被動組件1017a或1017b中之任一者可包含一或多個被動組件。在某些實施方案中，凹入背面板1030由玻璃或另一絕緣材料製成。被動組件1017a及1017b可包含電容器、電感器、電阻器及/或共振器。在某些實施方案中，被動組件1017a及1017b並非離散元件，而是直接形成於背面板1030上。換言之，被動組件1017a及1017b可形成為由經沈積金屬、介電質、半導體及/或其他材料製成之經圖案化結構，以形成整合至玻璃背面板1030上之電阻器、電感器及/或電容器，其中玻璃背面板1030用作被動 組件1017a及1017b之一基板。在某些實施方案中，將被動組件1017a及1017b整合至玻璃基板上會改良被動組件1017a及1017b之效能。在某些其他實施方案中，背面板1030可包含其上可形成有整合被動組件之其他基板。在某些實施方案中，被動組件1017a及1017b電連接至器件1010。自器件1010引導之電連接之跡線或引線可沿著凹入背面板1030之內部壁1035延伸，用於與經減小大小之PCB 1007上之襯墊電接觸。為節省空間，在凹入背面板1030下面之經減小大小PCB 1007之區域可視情況包含額外電子組件(諸如電組件1040a及/或1040b)以允許PCB 1007儘可能地緊湊。
圖10A及圖10B展示圖解說明包含複數個干涉式調變器之一顯示器件之系統方塊圖之實例。顯示器件40可係(舉例而言)一智慧電話、一蜂巢式電話或行動電話。然而，顯示器件40之相同組件或其稍微變化形式亦圖解說明諸如電視機、平板電腦、電子閱讀器、手持式器件及可攜式媒體播放器等各種類型之顯示器件。
顯示器件40包含一外殼41、一顯示器30、一天線43、一揚聲器45、一輸入器件48及一麥克風46。外殼41可由多種製造製程(包含注入模製及真空形成)中之任一者形成。另外，外殼41可由多種材料中之任一者製成，該等材料包含但不限於塑膠、金屬、玻璃、橡膠及陶瓷或其一組合。外殼41可包含可移除部分(未展示)，該等可移除部分可與具有不同色彩或含有不同標誌、圖片或符號之其他可移除部 分互換。
顯示器30可係多種顯示器中之任一者，包含一雙穩態顯示器或類比顯示器，如本文中所闡述。顯示器30亦可經組態以包含一平板顯示器(諸如，電漿、EL、OLED、STN LCD或TFT LCD)或一非平板顯示器(諸如，一CRT或其他電子管器件)。另外，顯示器30可包含一干涉式調變器顯示器，如本文中所闡述。
在圖10B中示意性地圖解說明顯示器件40之組件。顯示器件40包含一外殼41且可包含至少部分地包封於其中之額外組件。舉例而言，顯示器件40包含一網路介面27，該網路介面包含耦合至一收發器47之一天線43。收發器47連接至一處理器21，該處理器連接至調節硬體52。調節硬體52可經組態以調節一信號(例如，過濾一信號)。調節硬體52連接至一揚聲器45及一麥克風46。處理器21亦連接至一輸入器件48及一驅動器控制器29。驅動器控制器29耦合至一圖框緩衝器28且耦合至一陣列驅動器22，該陣列驅動器又耦合至一顯示陣列30。在某些實施方案中，一電力供應器50可按特定顯示器件40設計將電力提供至實質上所有組件。
網路介面27包含天線43及收發器47，以便顯示器件40可經由一網路與一或多個器件通信。網路介面27亦可具有某些處理能力以減輕(例如)處理器21之資料處理要求。天線43可傳輸及接收信號。在某些實施方案中，天線43根據IEEE 16.11標準(包含IEEE 16.11(a)、(b)或(g))或IEEE 802.11標準(包含IEEE 802.11a、b、g、n)及其進一步實施方案來傳輸及接收RF信號。在某些其他實施方案中，天線43根據藍芽標準來傳輸及接收RF信號。在一蜂巢式電話之情形中，天線43經設計以接收分碼多重存取(CDMA)、分頻多重存取(FDMA)、分時多重存取(TDMA)、全球行動通信系統(GSM)、GSM/通用封包無線電服務(GPRS)、增強型資料GSM環境(EDGE)、地面中繼式無線電(TETRA)、寬頻-CDMA(W-CDMA)、演進資料最佳化(EV-DO)、1xEV-DO、EV-DO修訂版A、EV-DO修訂版B、高速封包存取(HSPA)、高速下行鏈路封包存取(HSDPA)、高速上行鏈路封包存取(HSUPA)、演進式高速封包存取(HSPA+)、長期演進(LTE)、AMPS或用於在一無線網路(諸如，利用3G或4G技術之一系統)內傳遞之其他已知信號。收發器47可預處理自天線43接收之信號，以使得其可由處理器21接收並由其進一步操縱。收發器47亦可處理自處理器21接收之信號，以使得可經由天線43自顯示器件40傳輸該等信號。
在某些實施方案中，可用一接收器替換收發器47。另外，可用一影像源替換網路介面27，該影像源可儲存或產生欲發送至處理器21之影像資料。處理器21可控制顯示器件40之總操作。處理器21自網路介面27或一影像源接收資料(諸如，經壓縮影像資料)，並將該資料處理成原始影像資料或處理成容易被處理成原始影像資料之一格式。處理器21可將經處理之資料發送至驅動器控制器29或發送至圖框緩衝器28以供儲存。原始資料通常係指識別一影像內之 每一位置處之影像特性之資訊。舉例而言，此等影像特性可包含色彩、飽和度及灰度階。
處理器21可包含一微控制器、CPU或邏輯單元以控制顯示器件40之操作。調節硬體52可包含用於將信號傳輸至揚聲器45及用於自麥克風46接收信號之放大器及濾波器。調節硬體52可係顯示器件40內之離散組件，或可併入處理器21或其他組件內。
驅動器控制器29可直接自處理器21或自圖框緩衝器28獲取由處理器21產生之原始影像資料，且可將原始影像資料適當地重新格式化以供高速傳輸至陣列驅動器22。在某些實施方案中，驅動器控制器29可將原始影像資料重新格式化成具有一光柵狀格式之一資料流，以使得其具有適合於跨越顯示陣列30進行掃描之一時間次序。然後，驅動器控制器29將經格式化資訊發送至陣列驅動器22。雖然一驅動器控制器29(諸如，一LCD控制器)常常作為一獨立積體電路(IC)與系統處理器21相關聯，但此等控制器可以諸多方式實施。舉例而言，控制器可作為硬體嵌入於處理器21中、作為軟體嵌入於處理器21中或以硬體形式與陣列驅動器22完全整合在一起。
陣列驅動器22可自驅動器控制器29接收經格式化資訊且可將視訊資料重新格式化成一組平行波形，該組平行波形每秒多次地施加至來自顯示器之x-y像素矩陣之數百條且有時數千條(或更多)引線。
在某些實施方案中，驅動器控制器29、陣列驅動器22及 顯示陣列30適用於本文中所闡述之顯示器類型中之任一者。舉例而言，驅動器控制器29可係一習用顯示器控制器或一雙穩態顯示器控制器(諸如一IMOD控制器)。另外，陣列驅動器22可係一習用驅動器或一雙穩態顯示器驅動器(諸如一IMOD顯示器驅動器)。此外，顯示陣列30可係一習用顯示陣列或一雙穩態顯示陣列(諸如包含一IMOD陣列之一顯示器)。在某些實施方案中，驅動器控制器29可與陣列驅動器22整合在一起。此一實施方案可用於高度整合系統中，舉例而言，行動電話、可攜式電子器件、手錶或小面積顯示器。
在某些實施方案中，輸入器件48可經組態以允許(例如)一使用者控制顯示器件40之操作。輸入器件48可包含一小鍵盤(諸如，一QWERTY鍵盤或一電話小鍵盤)、一按鈕、一切換器、一搖桿、一觸敏螢幕、整合有顯示陣列30之一壓敏螢幕或一壓敏或熱敏膜。麥克風46可組態為顯示器件40之一輸入器件。在某些實施方案中，可使用透過麥克風46之語音命令來控制顯示器件40之操作。
電力供應器50可包含多種能量儲存器件。舉例而言，電力供應器50可係一可再充電電池，諸如一鎳-鎘電池或一鋰離子電池。在使用一可再充電電池之實施方案中，可再充電電池可使用來自(舉例而言)一壁式插座或一光伏打器件或陣列之電力充電。另一選擇係，可再充電電池可以無線方式充電。電力供應器50亦可係一可再生能源、一電容器或一太陽能電池，包含一塑膠太陽能電池或太陽能電池 塗料。電力供應器50亦可經組態以自一壁式插座接收電力。
在某些實施方案中，控制可程式化性駐留於驅動器控制器29中，該驅動器控制器可位於電子顯示器系統中之數個地方中。在某些其他實施方案中，控制可程式化性駐留於陣列驅動器22中。上文所闡述之最佳化可以任何數目個硬體及/或軟體組件實施且可以各種組態實施。
圖11係根據一項實施方案對圖10A及圖10B之電子器件之一示意性分解透視圖之一實例。所圖解說明之電子器件40包含一外殼41，該外殼具有用於一顯示陣列30之一凹部41a。電子器件40亦包含在外殼41之凹部41a之底部上之一處理器21。處理器21可包含用於與顯示陣列30之資料通信之一連接器21a。電子器件40亦可包含其他組件，其至少一部分在外殼41內。其他組件可包含(但不限於)一網路連接介面、一驅動器控制器、一輸入器件、一電力供應器、調節硬體、一圖框緩衝器、一揚聲器及一麥克風，如先前接合圖10B所闡述。
顯示陣列30可包含一顯示陣列總成110、一背面板120及一撓性電纜130。顯示陣列總成110及背面板120可使用(舉例而言)一密封劑彼此附著。
顯示陣列總成110可包含一顯示區101及一周邊區102。在自顯示陣列總成110上方觀看時，周邊區102圍繞顯示區101。顯示陣列總成110亦包含經定位及定向以透過顯示區101顯示影像之一顯示元件陣列。顯示元件可配置成一矩 陣形式。在某些實施方案中，該等顯示元件中之每一者可係一干涉式調變器。而且，在某些實施方案中，術語「顯示元件」可係指一「像素」。
背面板120可覆蓋顯示陣列總成110之實質上整個背表面。背面板120可由(舉例而言)玻璃、一聚合材料、一金屬材料、一陶瓷材料、一半導體材料或前述材料中之兩個或兩個以上材料之一組合以及其他類似材料形成。背面板120可包含相同材料或不同材料之一或多個層。背面板120亦可包含至少部分地嵌入其中或安裝於其上之各種組件。此等組件之實例包含(但不限於)一驅動器控制器、陣列驅動器(舉例而言，一資料驅動器及一掃描驅動器)、佈線線(舉例而言，資料線及閘極線)、切換電路、處理器(舉例而言，一影像資料處理處理器)及交連件。
撓性電纜130用於在顯示陣列30與電子器件40之其他組件(舉例而言，處理器21)之間提供資料通信通道。撓性電纜130可自顯示陣列總成110之一或多個組件或自背面板120延伸。撓性電纜130可包含彼此平行地延伸之複數個導線，及可連接至處理器21之連接器21a或電子器件40之任一其他組件之一連接器130a。
與本文中所揭示之實施方案一起闡述之各種例示性邏輯件、邏輯區塊、模組、電路及演算法步驟可實施為電子硬體、電腦軟體或兩者之組合。已就功能性大體闡述了硬體與軟體之可互換性，且在上文所闡述之各種例示性組件、區塊、模組、電路及步驟中圖解說明瞭硬體與軟體之可互 換性。此功能性是以硬體還是軟體來實施取決於特定應用及強加於總體系統之設計約束。
可藉助一通用單晶片或多晶片處理器、一數位信號處理器(DSP)、一特殊應用積體電路(ASIC)、一場可程式化閘陣列(FPGA)或其他可程式化邏輯器件、離散閘或電晶體邏輯、離散硬體組件或經設計以執行本文中所闡述之功能之其任一組合來實施或執行用於實施結合本文中所揭示之態樣一起闡述之各種例示性邏輯、邏輯區塊、模組及電路之硬體及資料處理裝置。一通用處理器可係一微處理器或任一習用處理器、控制器、微控制器或狀態機。一處理器亦可實施為計算器件之一組合，例如，一DSP與一微處理器、複數個微處理器、一或多個微處理器連同一DSP核心一起或任何其他此種組態之一組合。在某些實施方案中，可藉由一既定功能所特有之電路來執行特定步驟及方法。
在一或多項態樣中，可以硬體、數位電子電路、電腦軟體、韌體(包含本說明書中所揭示之結構及其結構等效物)或其任一組合來實施所闡述之功能。亦可將本說明書中所闡述之標的物之實施方案實施為一或多個電腦程式，亦即，編碼於一電腦儲存媒體上以供資料處理器件執行或用以控制資料處理器件之操作之一或多個電腦程式指令模組。
若以軟件實施，則該等功能可儲存於一電腦可讀媒體上或作為一計算機可讀媒體上之一或多個指令或碼進行傳輸。可在可駐留於一電腦可讀媒體上之一處理器可執行軟 體模組中實施本文所揭示之一種方法或演算法之步驟。電腦可讀媒體包含電腦儲存媒體及通信媒體兩者，包含可經啟用以將一電腦程式自一個地方傳遞至另一地方之任何媒體。一儲存媒體可係可由一電腦存取之任何可用媒體。藉由舉例之方式，且並非加以限制，此電腦可讀媒體可包含RAM、ROM、EEPROM、CD-ROM或其他光碟儲存器、磁碟儲存器或其他磁性儲存器件，或可用於以指令或資料結構之形式儲存所期望程式碼且可由一電腦存取之任何其他媒體。而且，可將任何連接適當地稱為一電腦可讀媒體。如本文中所使用，磁碟及光碟包含緊密光碟(CD)、雷射光碟、光學光碟、數位多功能光碟(DVD)、軟磁碟及blu-ray光碟，其中磁碟通常以磁性方式複製資料而光碟藉助雷射以光學方式複製資料。上文之組合亦應包含於電腦可讀媒體之範疇內。另外，一方法或演算法之操作可作為碼及指令之一個或任何組合或集合駐留於可併入至一電腦程式產品中之一機器可讀媒體且電腦可讀媒體上。
熟習此項技術者可易於明瞭對本發明中所闡述之實施方案之各種修改，且本文中所定義之一般原理可適用於其他實施方案而不背離此揭示內容之精神或範疇。因此，申請專利範圍並不意欲限於本文中所展示之實施方案，而是被授予與此揭示內容、本文中所揭示之原理及新穎特徵相一致之最寬廣範疇。措辭「實例性」在本文中用於專有地意指「用作一實例、例項或圖解說明」。本文闡述為「實例性」之任一實施方案未必視為比其他可能性或實施方案較 佳或有利。相應地，熟習此項技術者應易於瞭解，術語「上部」及「下部」有時出於易於闡述該等圖之目的來使用，且指示對應於該圖在一適當定向之頁上之定向之相對位置，且可不反映如所實施之一IMOD之正確定向。
亦可將本說明書中在單獨實施方案之背景下闡述之某些特徵以組合形式實施於一單個實施方案中。相反地，亦可將在一單個實施方案之背景下闡述之各種特徵單獨地或以任一適合子組合之形式實施於多個實施方案中。此外，雖然上文可將特徵闡述為以某些組合之形式起作用，且甚至最初如此主張，但在某些情形中，可自一所主張組合去除來自該組合之一或多個特徵，且所主張之組合可關於一子組合或一子組合之變化形式。
類似地，雖然在該等圖式中以一特定次序繪示操作，但熟習此項技術者將易於瞭解，無需以所展示之特定次序或以順序次序執行此等操作或執行所有所圖解說明之操作以達成所期望結果。進一步地，該等圖式可以一流程圖之形式示意性地繪示一或多個實例性製程。然而，可將未繪示之其他操作併入示意性地圖解說明之實例性製程中。舉例而言，可在所圖解說明操作中之任一者之前、之後、同時或之間執行一或多個額外操作。在某些情況下，多任務及並行處理可係有利的。此外，上文所闡述之實施方案中之各種系統組件之分離不應被理解為需要在所有實施方案中進行此分離，而應理解為所闡述之程式組件及系統通常可一起整合於一單個軟體產品中或封裝至多個軟體產品中。 另外，其他實施方案亦在以下申請專利範圍之範疇內。在某些情形下，申請專利範圍中所陳述之動作可以一不同次序執行且仍達成所期望結果。
12‧‧‧干涉式調變器/像素/經致動像素
13‧‧‧入射於像素上之光
14‧‧‧可移動反射層/層/反射層
15‧‧‧自干涉式調變器反射之光
16‧‧‧光學堆疊/連續光學堆疊/層
18‧‧‧柱/支撐柱/支撐件
19‧‧‧間隙
20‧‧‧透明基板/基板/前基板
21‧‧‧處理器/系統處理器
21a‧‧‧連接器
22‧‧‧陣列驅動器
27‧‧‧網路介面
28‧‧‧圖框緩衝器
29‧‧‧驅動器控制器
30‧‧‧顯示器件
34‧‧‧可變形層
40‧‧‧顯示器件/電子器件
41‧‧‧外殼
41a‧‧‧凹部
43‧‧‧天線
45‧‧‧揚聲器
46‧‧‧麥克風
47‧‧‧收發器
48‧‧‧輸入器件
50‧‧‧電力供應器
52‧‧‧調節硬體
80‧‧‧電晶體
82‧‧‧源極
84‧‧‧汲極
86‧‧‧通道
88‧‧‧閘極
101‧‧‧顯示區
102‧‧‧周邊區
110‧‧‧顯示陣列總成
120‧‧‧背面板
122‧‧‧背面板組件
124‧‧‧第二交連件/背面板交連件
126‧‧‧交連件
128‧‧‧第一交連件
129‧‧‧絕緣層
130‧‧‧撓性電纜
130a‧‧‧連接器
160‧‧‧導通體
200‧‧‧驅動電路陣列
201‧‧‧驅動電路陣列之一部分
210‧‧‧資料驅動器
220‧‧‧閘極驅動器
400‧‧‧器件
402‧‧‧背面板
406‧‧‧凹部
408a‧‧‧跡線
408b‧‧‧跡線
410a‧‧‧連接襯墊
410b‧‧‧連接襯墊
414‧‧‧積體電路
416‧‧‧基板
418‧‧‧密封件
422‧‧‧跡線
424‧‧‧襯墊
426‧‧‧機電系統器件
428a‧‧‧連接襯墊
428b‧‧‧第二連接襯墊
430‧‧‧跡線
500‧‧‧器件
502‧‧‧背面板
504‧‧‧密封環
506‧‧‧凹部/腔
508a‧‧‧跡線
508b‧‧‧跡線
508c‧‧‧跡線
508d‧‧‧跡線
508e‧‧‧跡線
510a‧‧‧連接襯墊
510b‧‧‧連接襯墊
510c‧‧‧連接襯墊
510d‧‧‧連接襯墊
512‧‧‧可程式化晶片
514‧‧‧積體電路
516‧‧‧基板
518‧‧‧密封環
522‧‧‧導電帶
524‧‧‧襯墊
526‧‧‧機電系統器件
528a‧‧‧連接襯墊
528b‧‧‧連接襯墊
528c‧‧‧連接襯墊
528d‧‧‧連接襯墊
530a‧‧‧導電跡線
530b‧‧‧導電跡線
530c‧‧‧導電跡線
610a‧‧‧連接/連接襯墊
610b‧‧‧連接襯墊
612‧‧‧密封環
902‧‧‧背面板
904‧‧‧接合位點/密封環接合位點
906‧‧‧接合位點
908‧‧‧背面板
1005‧‧‧印刷電路板
1007‧‧‧印刷電路板/經減小大小之印刷電路板
1010‧‧‧器件
1015‧‧‧被動組件
1017a‧‧‧被動組件
1017b‧‧‧被動組件
1020‧‧‧區域
1025a‧‧‧電組件
1025b‧‧‧電組件
1030‧‧‧凹入背面板
1035‧‧‧內部壁
1040a‧‧‧電組件
1040b‧‧‧電組件
D11 ‧‧‧顯示元件
D12 ‧‧‧顯示元件
D13 ‧‧‧顯示元件
D21 ‧‧‧顯示元件
D22 ‧‧‧顯示元件
D23 ‧‧‧顯示元件
D31 ‧‧‧顯示元件
D32 ‧‧‧顯示元件
D33 ‧‧‧顯示元件
DL1‧‧‧資料線
DL2‧‧‧資料線/第二資料線
DL3‧‧‧資料線
GL1‧‧‧閘極線
GL2‧‧‧閘極線
GL3‧‧‧閘極線
S11 ‧‧‧切換器或切換電路
S12 ‧‧‧切換器或切換電路
S13 ‧‧‧切換器或切換電路
S21 ‧‧‧切換器或切換電路
S22 ‧‧‧切換器或切換電路
S23 ‧‧‧切換器或切換電路
S31 ‧‧‧切換器或切換電路
S32 ‧‧‧切換器或切換電路
S33 ‧‧‧切換器或切換電路
Vactuate ‧‧‧電壓
圖1A及圖1B展示繪示呈兩個不同狀態之一干涉式調變器(IMOD)顯示器件之一像素之等角視圖之實例。
圖2展示圖解說明一光學MEMS顯示器件之一驅動電路陣列之一示意性電路圖之一實例。
圖3係圖解說明圖2之驅動電路及相關聯顯示元件之結構之一項實施方案之一示意性部分剖面之一實例。
圖4係一光學MEMS顯示器件之一示意性部分分解透視圖之一實例，該光學MEMS顯示器件具有一干涉式調變器陣列及具有嵌入電路之一背面板。
圖5A及圖5B係包含一背面板及一基板之器件實例之透視圖。
圖6係具有背部玻璃交連件之一器件之一經裝配實例實施方案之一剖面圖，其中整合被動元件在玻璃上。
圖7展示根據某些實施方案用於一背部玻璃覆蓋層金屬化製程之一實例性製程流程圖。
圖8A至圖8C展示一實例性背面板及背面板結合製程。
圖9A至圖9C展示具有一背面板之一印刷電路板基板之實例。
圖10A及圖10B展示圖解說明包含複數個干涉式調變器之一顯示器件之系統方塊圖之實例。
圖11係根據一項實施方案對圖10A及圖10B之電子器件之一示意性分解透視圖之一實例。
400‧‧‧器件
402‧‧‧背面板
406‧‧‧凹部
408a‧‧‧跡線
408b‧‧‧跡線
410a‧‧‧連接襯墊
410b‧‧‧連接襯墊
414‧‧‧積體電路
416‧‧‧基板
418‧‧‧密封件
422‧‧‧跡線
426‧‧‧機電系統器件
428a‧‧‧連接襯墊
428b‧‧‧第二連接襯墊
430‧‧‧跡線
524‧‧‧襯墊

Claims (26)

  1. 一種電子器件，其包括：一背面板，其具有一凹部；至少一個電子組件，其安裝於該凹部中且與自該電子組件延伸至於該背面板上之一或多個導電襯墊之一或多個上部電跡線電連通；一基板，其具有一或多個機電器件；一密封件，其經組態以限界該一或多個機電器件且將該背面板與該基板彼此黏合，該密封件提供一經密封區域；一或多個連接襯墊，其在該經密封區域內部；及一或多個襯墊，其在該經密封區域外部，其中在該經密封區域內部之該一或多個連接襯墊中之至少一者具有與該背面板上之該一或多個導電襯墊之一者之一第一電連接，且在該經密封區域內部之該一或多個連接襯墊中之至少一者具有與該經密封區域外部之該一或多個襯墊之一者之一第二電連接。
  2. 如請求項1之電子器件，其中該第二電連接在該密封件下面穿過。
  3. 如請求項1之電子器件，其中該第二電連接整合至該基板中。
  4. 如請求項1之電子器件，其進一步包括安裝於該凹部中且電耦合至該至少一個電子組件之一第二電子組件。
  5. 如請求項1之電子器件，其中該背面板係玻璃。
  6. 如請求項1之電子器件，其中該密封件包含一金屬對金屬密封件。
  7. 如請求項1之電子器件，其中該密封件包含一環氧樹脂密封件。
  8. 如請求項1之電子器件，其中該基板具有一或多個第二連接襯墊，該一或多個第二連接襯墊提供自該至少一個電子組件至該機電器件之一電連接。
  9. 如請求項1之電子器件，其中該機電器件係一干涉式調變器器件。
  10. 如請求項1之電子器件，其中該經密封區域外部之一或多個襯墊包含一或多個撓性襯墊。
  11. 如請求項1之電子器件，其進一步包括：一顯示器；一處理器，其經組態以與該顯示器連通，該處理器經組態以處理影像資料；及一記憶體器件，其經組態以與該處理器連通。
  12. 如請求項11之電子器件，其中該機電器件係該顯示器。
  13. 如請求項11之電子器件，其進一步包括：一驅動器電路，其經組態以將至少一個信號發送至該顯示器；及一控制器，其經組態以將該影像資料之至少一部分發送至該驅動器，其中該至少一個電子組件包含該驅動器電路及該控制器中之一者。
  14. 如請求項11之電子器件，其進一步包括：一影像源模組，其經組態以將該影像資料發送至該處理器。
  15. 如請求項14之電子器件，其中該影像源模組包含一接收器、收發器及傳輸器中之至少一者，且其中該至少一個電子組件包含該接收器、收發器及傳輸器中之一者。
  16. 如請求項11之電子器件，其進一步包括：一輸入器件，其經組態以接收輸入資料並將該輸入資料傳達至該處理器。
  17. 一種製造一顯示器件之方法，其包括：提供具有一凹部及一或多個電跡線之一背面板，該等電跡線自該凹部中之電組件安裝襯墊延展至該背面板上之一或多個導電襯墊；將至少一個電組件安裝至該等安裝襯墊上；提供一基板，該基板具有一機電器件、兩個或兩個以上連接襯墊及一或多個外部襯墊，其中該兩個或兩個以上連接襯墊中之至少一者電連接至該一或多個外部襯墊中之一者；及將該基板密封至該背面板以形成一封裝，其中該兩個或兩個以上連接襯墊中之至少一者電連接至該一或多個導電襯墊中之一者，且其中該機電器件及該兩個或兩個以上連接襯墊係於該密封件內部且該等外部襯墊係於該密封件外部。
  18. 如請求項17之方法，其中提供該凹入背面板包含：在該 背面板上形成該一或多個電跡線。
  19. 如請求項17之方法，其中提供具有一機電器件之一基板包含：提供具有一干涉式調變器器件之一基板。
  20. 如請求項17之方法，其中安裝該至少一個電組件包含：安裝一顯示驅動器電路。
  21. 如請求項17之方法，其中藉由整合至該基板中之電跡線將該等外部襯墊電連接至該兩個或兩個以上連接襯墊。
  22. 如請求項17之方法，其中提供具有該一或多個襯墊之一基板包含：提供具有一或多個撓性襯墊之一基板。
  23. 一種電子顯示器件，其包括：一背面板，其具有一凹部；至少一個電子組件，其安裝於該凹部中且與自該電組件延伸至該背面板上之一或多個導電襯墊之一或多個上部電跡線電連通；一基板，其具有一機電器件，其中該機電器件電連接至該等電子組件；用於密封之構件，其經組態以限界該機電器件且將該背面板與該基板彼此黏合，該密封件提供一經密封區域；一或多個襯墊，其係於該經密封區域外部；及用於將該背面板上之該一或多個導電襯墊電連接至該經密封件外部之該一或多個襯墊之構件，其中該等經電連接之一或多個導電襯墊中之至少一者與該機電器件電連通。
  24. 如請求項23之電子顯示器件，其中該用於電連接之構件係一導電跡線。
  25. 如請求項24之電子顯示器件，其中該導電跡線在該密封件下面延展。
  26. 如請求項24之電子顯示器件，其中該導電跡線整合至該基板中。
TW101132192A 2011-09-09 2012-09-04 與整合被動元件交連之背面板 TWI499797B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/229,561 US8742570B2 (en) 2011-09-09 2011-09-09 Backplate interconnect with integrated passives

Publications (2)

Publication Number Publication Date
TW201316031A TW201316031A (zh) 2013-04-16
TWI499797B true TWI499797B (zh) 2015-09-11

Family

ID=47049344

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101132192A TWI499797B (zh) 2011-09-09 2012-09-04 與整合被動元件交連之背面板

Country Status (6)

Country Link
US (2) US8742570B2 (zh)
JP (1) JP5781230B2 (zh)
KR (1) KR101480807B1 (zh)
CN (1) CN103813975B (zh)
TW (1) TWI499797B (zh)
WO (1) WO2013036480A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI471086B (zh) * 2011-03-14 2015-01-21 E Ink Holdings Inc 一種於電子紙顯示器上形成電磁波屏蔽層之方法
US9504143B2 (en) * 2013-04-24 2016-11-22 Infineon Technologies Ag Electrical circuit
KR102163723B1 (ko) * 2013-08-20 2020-10-08 삼성전자주식회사 비대칭 전극 배치 구조를 갖는 반도체 소자
CN104393014B (zh) * 2014-10-22 2017-09-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、柔性显示面板和显示装置
JP6436296B2 (ja) 2014-10-24 2018-12-12 パナソニックＩｐマネジメント株式会社 立体回路基板および当該立体回路基板を用いたセンサモジュール
US9793237B2 (en) 2015-10-19 2017-10-17 Qorvo Us, Inc. Hollow-cavity flip-chip package with reinforced interconnects and process for making the same
US9799637B2 (en) * 2016-02-12 2017-10-24 Qorvo Us, Inc. Semiconductor package with lid having lid conductive structure
KR102473417B1 (ko) 2016-04-27 2022-12-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI734074B (zh) * 2019-01-30 2021-07-21 友達光電股份有限公司 顯示面板及其製作方法
CN115297607B (zh) * 2022-08-04 2023-05-16 长沙兆兴博拓科技有限公司 实现医疗监护仪智能控制的主控板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060067642A1 (en) * 2004-09-27 2006-03-30 Karen Tyger Method and device for providing electronic circuitry on a backplate
US20080279498A1 (en) * 2007-05-11 2008-11-13 Qualcomm Incorporated Mems structures, methods of fabricating mems components on separate substrates and assembly of same

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674562B1 (en) 1994-05-05 2004-01-06 Iridigm Display Corporation Interferometric modulation of radiation
JP2541487B2 (ja) * 1993-11-29 1996-10-09 日本電気株式会社 半導体装置パッケ―ジ
US6040937A (en) 1994-05-05 2000-03-21 Etalon, Inc. Interferometric modulation
US7123216B1 (en) 1994-05-05 2006-10-17 Idc, Llc Photonic MEMS and structures
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US6074891A (en) * 1998-06-16 2000-06-13 Delphi Technologies, Inc. Process for verifying a hermetic seal and semiconductor device therefor
JP3728147B2 (ja) * 1999-07-16 2005-12-21 キヤノン株式会社 光電気混載配線基板
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
WO2001056921A2 (en) * 2000-02-02 2001-08-09 Raytheon Company Vacuum package fabrication of microelectromechanical system devices with integrated circuit components
US6507110B1 (en) * 2000-03-08 2003-01-14 Teledyne Technologies Incorporated Microwave device and method for making same
US6384473B1 (en) 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6686653B2 (en) * 2000-06-28 2004-02-03 Institut National D'optique Miniature microdevice package and process for making thereof
KR100355753B1 (ko) * 2000-11-03 2002-10-19 주식회사 글로텍 보드용 커넥터
US6704131B2 (en) 2000-11-16 2004-03-09 Texas Instruments Incorporated MEMS enclosure
US6624003B1 (en) * 2002-02-06 2003-09-23 Teravicta Technologies, Inc. Integrated MEMS device and package
US20060191215A1 (en) * 2002-03-22 2006-08-31 Stark David H Insulated glazing units and methods
US7217588B2 (en) * 2005-01-05 2007-05-15 Sharp Laboratories Of America, Inc. Integrated MEMS packaging
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
US7183622B2 (en) * 2004-06-30 2007-02-27 Intel Corporation Module integrating MEMS and passive components
US7327510B2 (en) 2004-09-27 2008-02-05 Idc, Llc Process for modifying offset voltage characteristics of an interferometric modulator
US7184202B2 (en) 2004-09-27 2007-02-27 Idc, Llc Method and system for packaging a MEMS device
US7042623B1 (en) * 2004-10-19 2006-05-09 Reflectivity, Inc Light blocking layers in MEMS packages
US7307773B2 (en) * 2005-01-04 2007-12-11 Hewlett-Packard Development Company, L.P. Micro-optoelectromechanical system packages for a light modulator and methods of making the same
JP4403977B2 (ja) * 2005-01-26 2010-01-27 ソニー株式会社 機能素子体及びその製造方法並びに回路モジュール
US7675665B2 (en) 2005-02-23 2010-03-09 Pixtronix, Incorporated Methods and apparatus for actuating displays
US7547568B2 (en) * 2006-02-22 2009-06-16 Qualcomm Mems Technologies, Inc. Electrical conditioning of MEMS device and insulating layer thereof
EP2029473A2 (en) 2006-06-21 2009-03-04 Qualcomm Incorporated Method for packaging an optical mems device
US7763546B2 (en) * 2006-08-02 2010-07-27 Qualcomm Mems Technologies, Inc. Methods for reducing surface charges during the manufacture of microelectromechanical systems devices
DE102007048604A1 (de) 2007-10-10 2009-04-16 Robert Bosch Gmbh Verbund aus mindestens zwei Halbleitersubstraten sowie Herstellungsverfahren
US7746539B2 (en) * 2008-06-25 2010-06-29 Qualcomm Mems Technologies, Inc. Method for packing a display device and the device obtained thereof
US8729695B2 (en) 2009-09-25 2014-05-20 Agency For Science, Technology And Research Wafer level package and a method of forming a wafer level package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060067642A1 (en) * 2004-09-27 2006-03-30 Karen Tyger Method and device for providing electronic circuitry on a backplate
US20080279498A1 (en) * 2007-05-11 2008-11-13 Qualcomm Incorporated Mems structures, methods of fabricating mems components on separate substrates and assembly of same

Also Published As

Publication number Publication date
CN103813975B (zh) 2016-04-27
KR20140079393A (ko) 2014-06-26
CN103813975A (zh) 2014-05-21
TW201316031A (zh) 2013-04-16
WO2013036480A3 (en) 2013-09-26
US8742570B2 (en) 2014-06-03
JP2014534608A (ja) 2014-12-18
KR101480807B1 (ko) 2015-01-09
US20140264809A1 (en) 2014-09-18
JP5781230B2 (ja) 2015-09-16
WO2013036480A2 (en) 2013-03-14
US20130063415A1 (en) 2013-03-14

Similar Documents

Publication Publication Date Title
TWI499797B (zh) 與整合被動元件交連之背面板
JP4331148B2 (ja) 基板を封止するための方法およびシステム
JP6099663B2 (ja) 圧電導電性誘電体膜を備えたマイクロスピーカー
KR101237888B1 (ko) 백플레이트 상에 전자 회로를 제공하는 방법 및 기기
CN103119703B (zh) 集成的无源器件和功率放大器
US8988760B2 (en) Encapsulated electromechanical devices
JP6261656B2 (ja) 一過性モード電磁波キャビティ共振器のための面内共振器構造
TWI644125B (zh) 具有大穩定運動範圍之多狀態干涉調變器
TW201833019A (zh) 具有背側互連之整合封裝裝置及方法
TWI589514B (zh) 藉由多層膜層壓之微機電系統囊封
TW201318112A (zh) 以玻璃作為基板材料以及用於微機電系統及積體電路裝置之最終封裝
TW201602990A (zh) 具有多階輸出之堅固驅動器
JP2015501008A (ja) 薄い背面ガラス相互接続部
KR20140130493A (ko) 전기기계 시스템 디바이스
JP5934357B2 (ja) 画素デバイスのキャパシタンスの可変性を使用したアクティブマトリクスディスプレイ用の電圧低下のための方法およびデバイス
TW201608278A (zh) 使一顯示器元件陣列中之薄膜電晶體免於可見光及紫外光之保護
US20130098675A1 (en) Method and apparatus for application of anti-stiction coating
JP2015507215A (ja) 電気機械システムデバイスのカプセル化されたアレイ
TW201430379A (zh) 像素致動電壓調諧