TW201318112A - 以玻璃作為基板材料以及用於微機電系統及積體電路裝置之最終封裝 - Google Patents

以玻璃作為基板材料以及用於微機電系統及積體電路裝置之最終封裝 Download PDF

Info

Publication number
TW201318112A
TW201318112A TW101131240A TW101131240A TW201318112A TW 201318112 A TW201318112 A TW 201318112A TW 101131240 A TW101131240 A TW 101131240A TW 101131240 A TW101131240 A TW 101131240A TW 201318112 A TW201318112 A TW 201318112A
Authority
TW
Taiwan
Prior art keywords
glass
shield
glass substrate
implementations
panel
Prior art date
Application number
TW101131240A
Other languages
English (en)
Inventor
Kurt Edward Petersen
Ravindra V Shenoy
Justin Phelps Black
David William Burns
Srinivasan Kodaganallur Ganapathi
Philip Jason Stephanou
Nicholas Ian Buchan
Original Assignee
Qualcomm Mems Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Mems Technologies Inc filed Critical Qualcomm Mems Technologies Inc
Publication of TW201318112A publication Critical patent/TW201318112A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B81B2201/047—Optical MEMS not provided for in B81B2201/042 - B81B2201/045
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

本發明提供用於積體電路(IC)及機電系統(EMS)裝置之玻璃封裝的系統、方法及設備。在一態樣中，製造一玻璃封裝包括將一玻璃防護罩面板接合至一玻璃基板面板及將該等經接合之面板單體化以形成個別玻璃封裝，每一個別玻璃封裝包括一或多個經囊封裝置及一或多個信號傳輸路徑。在另一態樣中，一玻璃封裝可包括一玻璃基板、一玻璃防護罩及囊封於該玻璃基板與該玻璃防護罩之間的一或多個裝置。

Description

以玻璃作為基板材料以及用於微機電系統及積體電路裝置之最終封裝
本發明係關於用於機電系統及積體電路裝置之玻璃封裝的結構及程序。
機電系統(EMS)包括具有電元件及機械元件、致動器、傳感器、感測器、光學組件(包括鏡子)及電子器件之裝置。可按包括(但不限於)微尺度及奈米尺度之多種尺度來製造機電系統。舉例而言，微機電系統(MEMS)裝置可包括具有範圍為約一微米至數百微米或更大之大小的結構。奈米機電系統(NEMS)裝置可包括具有小於一微米之大小(包括(例如)小於數百奈米之大小)的結構。可使用沈積、蝕刻、微影及/或蝕刻掉基板及/或已沈積材料層之部分或添加層以形成電裝置及機電裝置的其他微機械加工製程來產生機電元件。
一種類型之EMS裝置被稱為干涉調變器(IMOD)。術語干涉調變器或干涉光調變器指代使用光學干涉原理選擇性地吸收及/或反射光之裝置。在一些實施中，干涉調變器可包括一對導電板，該對導電板中之一者或兩者可為整體或部分透明及/或反射的，且能夠在施加適當電信號時進行相對運動。舉例而言，一板可包括沈積於基板上之固定層，且另一板可包括藉由氣隙與該固定層分離之反射膜。一板相對於另一板之位置可改變入射於干涉調變器上之光的光學干涉。干涉調變器裝置具有廣泛範圍之應用，且預 期在改良現有產品及產生新產品(尤其具有顯示能力之產品)時使用。
封裝保護系統之功能單元不受環境影響，提供對系統組件之機械支撐，且提供用於電互連之界面。
本發明之系統、方法及裝置各自具有若干發明態樣，該等發明態樣中之任何單一態樣皆不單獨負責本文中所揭示之所要屬性。
本發明中所描述之標的物之一發明態樣可以對裝置進行封裝之方法來實施。在一些實施中，該等方法可包括將一積體電路(IC)裝置附接至一玻璃基板上之結合襯墊，使得該IC裝置與製造於該玻璃基板上之一機電系統(EMS)裝置電連通。另外，可使一玻璃防護罩與該玻璃基板對準，使得該玻璃防護罩覆蓋該EMS裝置及該IC裝置。可將該玻璃防護罩接合至該玻璃基板以形成完全或部分包圍該EMS裝置及該IC裝置中之至少一者的一密封件。
在一些實施中，將該玻璃防護罩接合至該玻璃基板包括在該玻璃防護罩上之一金屬接合環與該玻璃基板上之一金屬接合環之間形成一金屬至金屬結合件。一金屬至金屬結合件可包括(例如)以下各者中之一或多者：一共晶合金、一非共晶合金、一焊接材料及一金屬間化合物。在一些實施中，該玻璃防護罩上之該金屬接合環及該玻璃基板上之該金屬接合件在寬度上相差至少約50微米。該金屬至金屬結合件可包括一角焊接頭。在一些實施中，該等方法可進 一步包括對該玻璃防護罩進行電鍍以同時形成一玻璃防護罩之數個金屬組件，該等金屬組件包括以下各者中之一或多者：玻璃穿孔互連件、金屬接合環、結合襯墊及導電佈線。一金屬接合環可在將該EMS裝置製造於該玻璃基板上期間形成。
在一些實施中，將該玻璃防護罩接合至該玻璃基板包括在該玻璃防護罩與該玻璃基板之間形成一環氧樹脂結合件。在一些實施中，將該玻璃防護罩接合至該玻璃基板包括在該玻璃防護罩與該玻璃基板之間形成一玻璃粉結合件。將該玻璃防護罩接合至該玻璃基板可包括同時將該玻璃防護罩接合至該玻璃基板及在該玻璃防護罩上之導電跡線與該玻璃基板上之導電跡線之間建立一導電路徑。
本發明中所描述之標的物之另一發明態樣可以一種藉由以下操作形成之設備來實施：將一IC裝置附接至一玻璃基板上之結合襯墊，使得該IC裝置與製造於該玻璃基板上之一EMS裝置電連通。可使一玻璃防護罩與該玻璃基板對準，使得該玻璃防護罩覆蓋該EMS裝置及該IC裝置。可將該玻璃防護罩接合至該玻璃基板以形成完全或部分包圍該EMS裝置及該IC裝置中之至少一者的一密封件。
本發明中所描述之標的物之另一發明態樣可以形成個別玻璃封裝之方法來實施。在一些實施中，該等方法可包括使包括複數個裝置單元之一玻璃基板面板與包括複數個玻璃防護罩單元之一玻璃防護罩面板對準；將該玻璃防護罩面板接合至該玻璃基板面板；及將經接合之該玻璃基板面 板及該玻璃防護罩面板單體化以形成複數個個別玻璃封裝。該複數個個別玻璃封裝中之每一者可包括密封至一玻璃基板之一玻璃防護罩、安置於該玻璃防護罩與該玻璃基板之間的一空腔內之一裝置，及該裝置與該個別玻璃封裝之一外部之間的一信號傳輸路徑。在一些實施中，將該玻璃基板面板接合至該玻璃防護罩面板包括形成複數個接合環，該等接合環中之每一者可將一玻璃防護罩單元密封至一裝置單元。
在一些實施中，該等方法可包括在該玻璃防護罩面板中形成複數個凹座及玻璃穿孔。在一些實施中，該等方法可包括使該玻璃防護罩面板金屬化以形成複數個玻璃防護罩單元。每一玻璃防護罩單元可包括包圍一凹座之一金屬接合環、一玻璃穿孔互連件、該玻璃防護罩面板之一表面上的一結合襯墊，及自該玻璃穿孔互連件至該結合襯墊之電佈線。
此說明書中所描述之標的物的一或多個實施之細節在隨附圖式及以下描述中陳述。儘管本發明中提供之實例主要依據以機電系統(EMS)及微機電系統(MEMS)為基礎的顯示器來描述，但本文中所提供之概念可應用於其他類型之顯示器，諸如液晶顯示器、有機發光二極體(「OLED」)顯示器及場發射顯示器。其他特徵、態樣及優點自描述、諸圖及申請專利範圍將變得顯而易見。注意，以下諸圖之相對尺寸可能未按比例繪製。
在各圖式中之相同參考數字及編號指示相同元件。
以下描述係有關出於描述本發明之發明態樣之目的的某些實施。然而，一般熟習此項技術者將易於認識到，可以眾多不同方式來應用本文之教示。可以任何裝置或系統來實施所描述之實施，該任何裝置或系統可經組態以顯示影像(無論是運動影像(例如，視訊)或是靜止影像(例如，靜態影像)，且無論是文字影像、圖形影像或是圖片影像)。更明確而言，預期所描述之實施可包括於多種電子裝置中或與該等電子裝置相關聯，該等電子裝置諸如(但不限於)行動電話、具備多媒體網際網路功能之蜂巢式電話、行動電視接收器、無線裝置、智慧型電話、Bluetooth®裝置、個人資料助理(PDA)、無線電子郵件接收器、手持型或攜帶型電腦、迷你筆記型電腦、筆記型電腦、智慧筆記型電腦、平板電腦、印表機、影印機、掃描器、傳真裝置、GPS接收器/導航儀、相機、MP3播放器、攝錄影機、遊戲控制台、腕錶、鐘錶、計算器、電視監視器、平板顯示器、電子閱讀裝置(亦即，電子閱讀器)、電腦監視器、汽車顯示器(包括里程錶及速率計顯示器等)、駕駛艙控制器及/或顯示器、攝影機視野顯示器(諸如，在載具中之後視攝影機之顯示器)、電子照片、電子廣告牌或標牌、投影儀、建築結構、微波裝置、冰箱、立體聲系統、卡式記錄器或播放器、DVD播放器、CD播放器、VCR、收音機、攜帶型記憶體晶片、洗衣機、乾衣機、洗衣機/乾衣機、停車計時錶、封裝(諸如，在機電系統(EMS)、微機電系統 (MEMS)及非MEMS應用)、美學結構(例如，關於一件珠寶的影像之顯示)及多種EMS裝置。本文中之教示亦可用於非顯示應用中，諸如(但不限於)電子開關裝置、射頻濾波器、感測器、加速度計、陀螺儀、運動感測裝置、磁力計、用於消費型電子裝置之慣性組件、消費型電子產品之零件、可變電抗器、液晶裝置、電泳裝置、驅動方案、製造程序及電子測試裝備。因此，該等教示並不意欲限於僅在諸圖中描繪之實施，而實情為，具有如一般熟習此項技術者將易於顯而易見之廣泛適用性。
本文中所描述之一些實施係關於機電系統(EMS)及積體電路(IC)裝置之封裝。本文中所描述之一些實施係關於玻璃封裝，該等玻璃封裝包括囊封於玻璃防護罩與玻璃基板之間的一或多個IC及EMS裝置。在一些實施中，玻璃基板為上面製造有MEMS或其他EMS裝置之基板以及在具有玻璃防護罩之情況下為裝置之封裝。在一些實施中，玻璃基板為上面附接或製造有IC裝置之基板以及在具有玻璃防護罩之情況下為裝置之封裝。在一些實施中，包括EMS及/或IC裝置之玻璃封裝經組態以藉由標準表面黏著技術直接附接至印刷電路板(PCB)或其他整合基板。
在一些實施中，玻璃封裝包括經組態以附接至可撓性連接器之一或多個襯墊。諸如扁平可撓性連接器之可撓性連接器可用以將玻璃封裝內之裝置電連接至玻璃封裝外部之電組件，諸如積體電路(IC)裝置或PCB。在一些實施中，電組件處於遠離玻璃封裝之位置處。
在一些實施中，玻璃封裝包括自經囊封裝置至封裝之外表面的電連接件。電連接件可包括穿過玻璃防護罩及/或玻璃基板之玻璃穿孔互連件，及形成於玻璃防護罩及/或玻璃基板之一或多個表面上的導電跡線。
在一些實施中，玻璃封裝包括經囊封裝置與封裝外部之間的非電信號傳輸路徑。舉例而言，非電信號傳輸路徑可包括流體接取路徑、光透射路徑及熱傳輸路徑中之一或多者。在一些實施中，玻璃封裝包括玻璃封裝之一或多個外表面上的塗層，諸如聚合物、非有機介電質或金屬塗層。塗層可用以增加不透明性，提供封裝標記，提供均勻封裝外觀，增加封裝可見性，增加封裝耐久性，增加封裝之耐刮性，增加封裝之耐衝擊性，將氣密性賦予封裝，提供電隔離封裝，提供至或自封裝之熱傳遞，且提供封裝之熱隔離。
在一些實施中，本文中所描述之製造玻璃封裝的方法包括將玻璃防護罩面板接合至玻璃基板面板。玻璃基板面板可具有製造於其上或附接至其之數萬至數十萬或更多EMS或IC裝置。玻璃防護罩面板可具有經組態以容納此等裝置之數萬至數十萬或更多凹座。一旦經接合，玻璃防護罩面板及玻璃基板面板便可經單體化以形成個別玻璃封裝，每一個別玻璃封裝包括一或多個經囊封裝置。在一些實施中，用以製造或附接裝置、在玻璃封裝上或穿過玻璃封裝形成電連接件及在玻璃封裝上或穿過玻璃封裝形成其他信號傳輸路徑之處理中的全部或大多數在面板層級發生。
可實施本發明中所描述之標的物之特定實施以實現以下潛在優點中之一或多者。玻璃封裝可提供成本低廉、大小上小且剖面低之裝置。在一些實施中，分批層級處理方法可用以消除或減少晶粒層級處理。在分批程序中在面板或子面板層級進行囊封及封裝之優點包括在分批程序中並行地製造之大量單元，因此與個別晶粒層級處理相比較減小了每單元之成本。諸如在大基板上之微影、蝕刻及電鍍的分批程序之使用在一些實施中允許更嚴格容限，且減少晶粒間變化。在單一電鍍製程階段中形成封裝之穿過玻璃之互連件及其他金屬組件可減小每封裝之成本。在一些實施中，可製造較小及/或更可靠封裝之裝置。較小裝置可導致在分批程序中並行地製造大量單元。在一些實施中，可減小或消除MEMS或其他裝置上之封裝相關應力。舉例而言，在一些實施中，可藉由在不進行模製之情況下使玻璃封裝具備表面黏著襯墊來消除與裝置上之模製相關製程應力相關的擔憂。
可應用所描述之實施的合適EMS或MEMS裝置之實例為反射性顯示裝置。反射性顯示裝置可併有干涉調變器(IMOD)以使用光學干涉之原理選擇性地吸收及/或反射入射於其上之光。IMOD可包括吸收體、可相對於吸收體移動之反射體及界定於吸收體與反射體之間的光學諧振腔。可將反射體移動至兩個或兩個以上不同位置，此移動可改變光學諧振腔之大小且藉此影響干涉調變器之反射比。IMOD之反射光譜可產生相當寬的光譜帶，其可跨越可見 波長而移位以產生不同色彩。可藉由改變光學諧振腔之厚度來調整光譜帶之位置。改變光學諧振腔之一方式係藉由改變反射體之位置。
圖1展示描繪干涉調變器(IMOD)顯示裝置之一系列像素中的兩個鄰近像素之等角視圖之實例。IMOD顯示裝置包括一或多個干涉MEMS顯示元件。在此等裝置中，MEMS顯示元件之像素可處於明亮或暗狀態。在明亮(「鬆弛」、「開通」或「接通」)狀態下，顯示元件將大部分入射之可見光反射(例如)給使用者。相反地，在暗(「致動」、「閉合」或「關斷」)狀態下，顯示元件幾乎不反射入射之可見光。在一些實施中，可顛倒接通與關斷狀態之光反射性質。MEMS像素可經組態以主要在特定波長下反射，除了黑色及白色之外，其亦允許彩色顯示。
IMOD顯示裝置可包括IMOD之列/行陣列。每一IMOD可包括定位成彼此相距可變且可控制距離以形成氣隙(亦稱為光學間隙或空腔)的一對反射層，亦即，可移動反射層及固定部分反射層。可移動反射層可在至少兩個位置之間移動。在第一位置(亦即，鬆弛位置)中，可移動反射層可定位成與固定部分反射層相距相對遠的距離。在第二位置(亦即，致動位置)中，可移動反射層可定位成較接近部分反射層。取決於可移動反射層之位置，自兩個層反射之入射光可相長或相消地干涉，從而針對每一像素產生總體反射或非反射狀態。在一些實施中，IMOD可在未致動時處於反射狀態，從而反射可見光譜內之光，且可當在未致動 時處於暗狀態，從而反射在可見範圍外之光(例如，紅外光)。然而，在一些其他實施中，IMOD可在未致動時處於暗狀態，且在致動時處於反射狀態。在一些實施中，所施加之電壓的引入可驅動像素以改變狀態。在一些其他實施中，所施加之電荷可驅動像素以改變狀態。
圖1中之像素陣列的所描繪部分包括兩個鄰近干涉調變器12。在左邊之IMOD 12中(如所說明)，說明可移動反射層14處於與光學堆疊16(其包括部分反射層)相距預定距離之鬆弛位置。在左邊之IMOD 12上施加的電壓V0不足以引起可移動反射層14之致動。在右邊之IMOD 12中，說明可移動反射層14處於在光學堆疊16附近或鄰近光學堆疊16之致動位置。在右邊之IMOD 12上施加的電壓Vbias足以將可移動反射層14維持於致動位置。
在圖1中，大體上用指示入射於像素12上之光的箭頭13及自左邊之像素12反射之光15說明像素12之反射性質。雖然未詳細說明，但一般熟習此項技術者應理解，入射於像素12上之大多數光13將透射穿過透明基板20，朝向光學堆疊16。入射於光學堆疊16上的光之一部分將透射穿過光學堆疊16之部分反射層，且一部分將反射回，穿過透明基板20。光13之透射穿過光學堆疊16的部分將在可移動反射層14處反射，返回朝向(且穿過)透明基板20。自光學堆疊16之部分反射層反射之光與自可移動反射層14反射之光之間的干涉(相長或相消)將判定自像素12反射之光15之波長。
光學堆疊16可包括單一層或若干層。該(等)層可包括電 極層、部分反射且部分透射層及透明介電層中之一或多者。在一些實施中，光學堆疊16為導電、部分透明且部分反射的，且可(例如)藉由將以上層中之一或多者沈積至透明基板20上來製造。電極層可由諸如各種金屬(例如，氧化銦錫(ITO))之多種材料形成。部分反射層可由諸如各種金屬(諸如，鉻(Cr))、半導體及介電質的部分反射之多種材料形成。部分反射層可由一或多個材料層形成，且該等層中之每一者可由單一材料或材料組合形成。在一些實施中，光學堆疊16可包括充當光學吸收體及導體的單一半透明厚度之金屬或半導體，而不同的更多導電層或部分(例如，光學堆疊16之導電層或部分或IMOD之其他結構之導電層或部分)可用以在IMOD像素之間用匯流排傳送(bus)信號。光學堆疊16亦可包括覆蓋一或多個導電層或一導電/吸收層之一或多個絕緣或介電層。
在一些實施中，光學堆疊16之該(等)層可經圖案化為平行條帶，且可形成顯示裝置中之列電極，如下文進一步描述。如熟習此項技術者應理解，術語「經圖案化」在本文中用以指代遮罩以及蝕刻製程。在一些實施中，可將諸如鋁(Al)之高度導電且反射之材料用於可移動反射層14，且此等條帶可形成顯示裝置中之行電極。可移動反射層14可形成為一或多個沈積之金屬層的一系列平行條帶(與光學堆疊16之列電極正交)以形成沈積於柱18及柱18之間所沈積的介入犧牲材料之上的多個行。當蝕刻掉犧牲材料時，界定之間隙19或光學空腔可形成於可移動反射層14與光學 堆疊16之間。在一些實施中，柱18之間的間隔可為大約1 μm至1000 μm，而間隙19可大致小於10,000埃(Å)。
在一些實施中，IMOD之每一像素(不管在致動或是鬆弛狀態下)本質上為由固定反射層及移動反射層形成之電容器。如由在圖1中左邊之像素12所說明，當未施加電壓時，可移動反射層14保持處於機械鬆弛狀態，其中間隙19存在於可移動反射層14與光學堆疊16之間。然而，當將電位差(例如，電壓)施加至選定列及行中之至少一者時，在對應像素處的列電極與行電極之相交處形成之電容器變得帶電，且靜電力將該等電極拉在一起。若所施加之電壓超過臨限值，則可移動反射層14可變形且移動至光學堆疊16附近或與光學堆疊16相抵。光學堆疊16內之介電層(圖中未展示)可防止短路且控制層14與層16之間的分離距離，如由在圖1中右邊之致動像素12所說明。行為係相同的而與所施加之電位差之極性無關。雖然陣列中之一系列像素可在一些例子中被稱為「列」或「行」，但一般熟習此項技術者將易於理解，將一方向稱為「列」且將另一方向稱為「行」係任意的。重申，在一些定向上，可將列考慮為行，且將行考慮為列。此外，顯示元件可均勻地配置成正交的列及行(「陣列」)，或以非線性組態配置，例如，具有相對於彼此之某些位置偏移(「馬賽克」)。術語「陣列」及「馬賽克」可指代任何組態。因此，雖然顯示器被稱為包括「陣列」或「馬賽克」，但元件自身不需要彼此正交地配置，或按均勻分佈安置，而是在任何例子中可包 括具有不對稱形狀且不均勻分佈之元件的配置。
圖2展示說明併有3×3干涉調變器顯示器之電子裝置的系統方塊圖之實例。該電子裝置包括處理器21，該處理器21可經組態以執行一或多個軟體模組。除執行作業系統外，處理器21亦可經組態以執行一或多個軟體應用程式，包括web瀏覽程式、電話應用程式、電子郵件程式或任何其他軟體應用程式。
處理器21可經組態以與陣列驅動器22通信。陣列驅動器22可包括將信號提供至(例如)顯示陣列或面板30之列驅動器電路24及行驅動器電路26。在圖1中所說明之IMOD顯示裝置之橫截面由圖2中之線1-1展示。雖然圖2為了清晰起見說明IMOD之3×3陣列，但顯示陣列30可含有極大量IMOD，且可在列中具有與在行中不同數目個IMOD，且可在行中具有與在列中不同數目個IMOD。
圖3展示說明圖1之干涉調變器的可移動反射層位置對所施加之電壓的圖之實例。對於MEMS干涉調變器，列/行(亦即，共同/區段)寫入程序可利用此等裝置之滯後性質，如在圖3中所說明。干涉調變器可使用(例如)約10伏特之電位差來使可移動反射層或鏡子自鬆弛狀態改變至致動狀態。當電壓自彼值減小時，隨著電壓降回(例如)10伏特以下，可移動反射層維持其狀態，然而，直至電壓降至2伏特以下，可移動反射層才完全鬆弛。因此，存在一電壓範圍(如在圖3中所展示，大約3伏特至7伏特)，在該情況下，存在一施加電壓窗，在該施加電壓窗內，裝置穩定於鬆弛 或致動狀態。此窗在本文中被稱為「滯後窗」或「穩定窗」。對於具有圖3之滯後特性的顯示陣列30，列/行寫入程序可經設計以一次定址一或多個列，使得在給定列之定址期間，經定址之列中待致動之像素被曝露至約10伏特之電壓差，且待鬆弛之像素被曝露至接近零伏特之電壓差。在定址之後，像素被曝露至大約5伏特之穩定狀態或偏壓電壓差，使得其保持處於先前選通狀態下。在此實例中，在經定址之後，每一像素經歷約3伏特至7伏特之「穩定窗」內的電位差。此滯後性質特徵使像素設計(例如，在圖1中所說明)能夠在相同所施加之電壓條件下保持穩定於致動或鬆弛之預先存在之狀態。由於每一IMOD像素(無論處於致動狀態或是鬆弛狀態)本質上為由固定反射層及移動反射層形成之電容器，因此可在滯後窗內之穩定電壓下保持此穩定狀態，而實質上不消耗或損耗功率。此外，若所施加之電壓電位保持實質上固定，則本質上極少或無電流流動至IMOD像素中。
在一些實施中，可藉由根據給定列中之像素之狀態的所要改變(若存在)沿著行電極之集合以「區段」電壓之形式施加資料信號來產生影像之圖框。可依次定址陣列之每一列，使得一次一列地寫入圖框。為了將所要資料寫入至第一列中之像素，可將對應於第一列中之像素之所要狀態的區段電壓施加於行電極上，且可將呈特定「共同」電壓或信號之形式的第一列脈衝施加至第一列電極。接著可改變區段電壓之集合以對應於第二列中之像素之狀態的所要改 變(若存在)，且可將第二共同電壓施加至第二列電極。在一些實施中，第一列中之像素不受沿著行電極施加之區段電壓之改變影響，且保持處於其在第一共同電壓列脈衝期間所設定至之狀態。對於整個列(或者，行)系列，可以順序方式重複此程序以產生影像圖框。可藉由以每秒某所要數目個圖框而不斷地重複此程序來用新影像資料再新及/或更新圖框。
在每一像素上施加之區段信號與共同信號之組合(亦即，在每一像素上之電位差)判定每一像素之所得狀態。圖4展示說明當施加各種共同及區段電壓時干涉調變器之各種狀態的表之實例。如一般熟習此項技術者將易於理解，可將「區段」電壓施加至行電極或列電極中之任一者，且可將「共同」電壓施加至行電極或列電極中之另一者。
如圖4中(以及在圖5B中所展示之時序圖中)所說明，當沿著共同線路施加釋放電壓VCREL時，沿著共同線路之所有干涉調變器元件將置於鬆弛狀態(或者稱為釋放或未致動狀態)下，而與沿著區段線路所施加之電壓(亦即，高區段電壓VSH及低區段電壓VSL)無關。詳言之，當沿著共同線路施加釋放電壓VCREL時，在調變器上之電位電壓(或者稱為像素電壓)在沿著用於彼像素之對應區段線路施加高區段電壓VSH及施加低區段電壓VSL兩種情況時皆處於鬆弛窗(參見圖3，亦稱為釋放窗)內。
當在共同線路上施加保持電壓(諸如，高保持電壓 VCHOLD_H或低保持電壓VCHOLD_L)時，干涉調變器之狀態將保持恆定。舉例而言，鬆弛之IMOD將保持處於鬆弛之位置，且致動之IMOD將保持處於致動之位置。可選擇保持電壓，使得像素電壓在沿著對應區段線路施加高區段電壓VSH及低區段電壓VSL兩種情況時皆將保持處於穩定窗內。因此，區段電壓擺動(亦即，高區段電壓VSH與低區段電壓VSL之間的差)小於正或負穩定窗之寬度。
當在共同線路上施加定址或致動電壓(諸如，高定址電壓VCADD_H或低定址電壓VCADD_L)時，可藉由沿著各別區段線路施加區段電壓來沿著彼線路將資料選擇性地寫入至調變器。可選擇區段電壓，使得致動取決於所施加之區段電壓。當沿著共同線路施加定址電壓時，一區段電壓之施加將導致在穩定窗內之像素電壓，從而使像素保持未致動。相比之下，另一區段電壓之施加將導致在穩定窗外之像素電壓，從而導致像素之致動。引起致動之特定區段電壓可取決於使用了哪一定址電壓而變化。在一些實施中，當沿著共同線路施加高定址電壓VCADD_H時，高區段電壓VSH之施加可使調變器保持處於其當前位置，而低區段電壓VSL之施加可引起調變器之致動。作為推論，當施加低定址電壓VCADD_L時，區段電壓之效應可相反，其中高區段電壓VSH引起調變器之致動，且低區段電壓VSL不影響調變器之狀態(亦即，保持穩定)。
在一些實施中，可使用在調變器上產生相同極性電位差之保持電壓、定址電壓及區段電壓。在一些其他實施中， 可使用使調變器之電位差之極性交替的信號。調變器上之極性之交替(亦即，寫入程序之極性之交替)可減少或抑制在單一極性之重複寫入操作之後可能發生的電荷累積。
圖5A展示說明圖2之3×3干涉調變器顯示器中的顯示資料之圖框的圖之實例。圖5B展示可用以寫入圖5A中所說明之顯示資料之圖框的共同及區段信號之時序圖之實例。可將信號施加至(例如)圖2之3×3陣列，其將最終導致圖5A中所說明之線路時間60e的顯示配置。圖5A中之致動之調變器處於暗狀態，亦即，反射光之大部分處於可見光譜外以便導致(例如)對檢視者而言之暗外觀。在寫入圖5A中所說明之圖框之前，像素可處於任何狀態，但在圖5B之時序圖中所說明之寫入程序假定每一調變器在第一線路時間60a之前已釋放且駐留於未致動狀態。
在第一線路時間60a期間：將釋放電壓70施加於共同線路1上；施加於共同線路2上之電壓開始於高保持電壓72，且移動至釋放電壓70；且沿著共同線路3施加低保持電壓76。因此，沿著共同線路1之調變器(共同1，區段1)、(1,2)及(1,3)在第一線路時間60a之持續時間內保持處於鬆弛或未致動狀態，沿著共同線路2之調變器(2,1)、(2,2)及(2,3)將移動至鬆弛狀態，且沿著共同線路3之調變器(3,1)、(3,2)及(3,3)將保持處於其先前狀態。參看圖4，沿著區段線路1、2及3施加之區段電壓將不影響干涉調變器之狀態，此係因為在線路時間60a期間(亦即，VCREL-鬆弛及VCHOLD_L-穩定)共同線路1、2或3中無一者正曝露至引 起致動之電壓位準。
在第二線路時間60b期間，共同線路1上之電壓移動至高保持電壓72，且沿著共同線路1之所有調變器保持處於鬆弛狀態，而與施加之區段電壓無關，此係因為無定址或致動電壓施加於共同線路1上。歸因於釋放電壓70之施加，沿著共同線路2之調變器保持處於鬆弛狀態，且當沿著共同線路3之電壓移動至釋放電壓70時，沿著共同線路3之調變器(3,1)、(3,2)及(3,3)將鬆弛。
在第三線路時間60c期間，藉由在共同線路1上施加高定址電壓74來定址共同線路1。因為在此定址電壓之施加期間沿著區段線路1及2施加低區段電壓64，所以在調變器(1,1)及(1,2)上之像素電壓大於調變器之正穩定窗的高端(亦即，電壓差超過預定義之臨限值)，且調變器(1,1)及(1,2)經致動。相反地，因為沿著區段線路3施加高區段電壓62，所以在調變器(1,3)上之像素電壓小於調變器(1,1)及(1,2)之像素電壓，且保持處於調變器之正穩定窗內；調變器(1,3)因此保持鬆弛。亦在線路時間60c期間，沿著共同線路2之電壓減小至低保持電壓76，且沿著共同線路3之電壓保持處於釋放電壓70，從而使沿著共同線路2及3之調變器處於鬆弛位置。
在第四線路時間60d期間，在共同線路1之電壓返回至高保持電壓72，從而使沿著共同線路1之調變器處於其各別經定址狀態。共同線路2上之電壓減小至低定址電壓78。因為沿著區段線路2施加高區段電壓62，所以在調變器 (2,2)上之像素電壓低於調變器之負穩定窗的下端，從而使調變器(2,2)致動。相反地，因為沿著區段線路1及3施加低區段電壓64，所以調變器(2,1)及(2,3)保持處於鬆弛位置。共同線路3上之電壓增加至高保持電壓72，從而使沿著共同線路3之調變器處於鬆弛狀態。
最後，在第五線路時間60e期間，共同線路1上之電壓保持處於高保持電壓72，且共同線路2上之電壓保持處於低保持電壓76，從而使沿著共同線路1及2之調變器處於其各別經定址狀態。共同線路3上之電壓增加至高定址電壓74以沿著共同線路3定址調變器。因為將低區段電壓64施加於區段線路2及3上，所以調變器(3,2)及(3,3)致動，而沿著區段線路1施加之高區段電壓62使調變器(3,1)保持處於鬆弛位置。因此，在第五線路時間60e之末尾，3×3像素陣列處於圖5A中所展示之狀態，且將保持處於彼狀態，只要沿著共同線路施加保持電壓即可，而與當正定址沿著其他共同線路(圖中未展示)之調變器時可能發生的區段電壓之變化無關。
在圖5B之時序圖中，給定寫入程序(亦即，線路時間60a至60e)可包括高保持及定址電壓或低保持及定址電壓之使用。一旦已完成針對給定共同線路之寫入程序(且將共同電壓設定至具有與致動電壓相同極性之保持電壓)，則像素電壓保持處於給定穩定窗內，且直至將釋放電壓施加於彼共同線路上才穿過該鬆弛窗。此外，因為在定址調變器之前，作為寫入程序之部分來釋放每一調變器，所以調變 器之致動時間(而非釋放時間)可判定必要線路時間。具體言之，在調變器之釋放時間大於致動時間之實施中，可施加釋放電壓持續長於單一線路時間的時間，如圖5B中所描繪。在一些其他實施中，沿著共同線路或區段線路施加之電壓可變化以考量不同調變器(諸如，不同色彩之調變器)之致動及釋放電壓的變化。
根據以上所陳述之原理操作的干涉調變器之結構細節可廣泛地變化。舉例而言，圖6A至圖6E展示干涉調變器(包括可移動反射層14及其支撐結構)之變化實施之橫截面的實例。圖6A展示圖1之干涉調變器顯示器之部分橫截面之實例，其中金屬材料之條帶(亦即，可移動反射層14)沈積於與基板20正交地延伸之支撐件18上。在圖6B中，每一IMOD之可移動反射層14之形狀為大體正方形或矩形，且在繫栓32上之角部處或附近附接至支撐件。在圖6C中，可移動反射層14之形狀為大體正方形或矩形，且自可包括可撓性金屬之可變形層34懸垂。可變形層34可圍繞可移動反射層14之周邊直接或間接地連接至基板20。此等連接在本文中稱為支撐柱。圖6C中所展示之實施具有自將可移動反射層14之光學功能與其機械功能解耦(其由可變形層34進行)得到之額外益處。此解耦允許用於反射層14之結構設計及材料以及用於可變形層34之結構設計及材料獨立於彼此而最佳化。
圖6D展示IMOD之另一實例，其中可移動反射層14包括反射子層14a。可移動反射層14擱置於支撐結構(諸如，支 撐柱18)上。支撐柱18提供可移動反射層14與下部固定電極(亦即，所說明之IMOD中的光學堆疊16之部分)之分離，使得(例如)當可移動反射層14處於鬆弛位置時，間隙19形成於可移動反射層14與光學堆疊16之間。可移動反射層14亦可包括：導電層14c，其可經組態以充當電極；及支撐層14b。在此實例中，導電層14c安置於支撐層14b之遠離基板20之一側上，且反射子層14a安置於支撐層14b之接近基板20之另一側上。在一些實施中，反射子層14a可導電，且可安置於支撐層14b與光學堆疊16之間。支撐層14b可包括介電材料(例如，氮氧化矽(SiON)或二氧化矽(SiO2))之一或多個層。在一些實施中，支撐層14b可為多個層之堆疊，諸如，SiO2/SiON/SiO2三層堆疊。反射子層14a及導電層14c中之任一者或兩者可包括(例如)具有約0.5%銅(Cu)之鋁(Al)合金或另一反射金屬材料。在介電支撐層14b上方及下方使用導電層14a、14c可平衡應力，且提供增強之導電。在一些實施中，出於多種設計目的(諸如，達成可移動反射層14內之特定應力分佈)，反射子層14a及導電層14c可由不同材料形成。
如圖6D中所說明，一些實施亦可包括黑色遮罩結構23。黑色遮罩結構23可形成於光學非作用區中(例如，在像素之間或在柱18下方)以吸收周圍或雜散光。黑色遮罩結構23亦可藉由抑制光自顯示器之非作用部分反射或透射穿過顯示器之非作用部分來改良顯示裝置之光學性質，藉此增加對比率。另外，黑色遮罩結構23可導電且經組態以充當 電匯流排層。在一些實施中，列電極可連接至黑色遮罩結構23以減小連接之列電極的電阻。可使用多種方法(包括沈積及圖案化技術)形成黑色遮罩結構23。黑色遮罩結構23可包括一或多個層。舉例而言，在一些實施中，黑色遮罩結構23包括充當光學吸收體之鉬鉻(MoCr)層、SiO2層及充當反射體及匯流排層之鋁合金，其中厚度之範圍分別為約30 Å至80 Å、500 Å至1000 Å及500 Å至6000 Å。可使用包括光微影及乾式蝕刻之多種技術來圖案化該一或多個層，包括(例如)用於MoCr及SiO2層之四氟化碳(CF4)及/或氧氣(O2)及用於鋁合金層之氯氣(Cl2)及/或三氯化硼(BCl3)。在一些實施中，黑色遮罩23可為標準具或干涉堆疊結構。在此等干涉堆疊黑色遮罩結構23中，可使用導電吸收體在每一列或行之光學堆疊16中的下部固定電極之間傳輸或用匯流排傳送信號。在一些實施中，間隔層35可用以大體上將吸收體層16a與黑色遮罩23中之導電層電隔離。
圖6E展示IMOD之另一實例，其中可移動反射層14為自支撐的。與圖6D相對比，圖6E之實施不包括支撐柱18。實情為，可移動反射層14在多個位置處接觸下伏光學堆疊16，且可移動反射層14之曲率在干涉調變器上之電壓不足以引起致動時提供可移動反射層14返回至圖6E之未致動位置的足夠支撐。此處為了清晰起見，展示可含有複數個若干不同層之光學堆疊16，該等不同層包括光學吸收體16a及介電質16b。在一些實施中，光學吸收體16a可充當固定 電極及部分反射層兩者。
在諸如圖6A至圖6E中展示之實施的實施中，IMOD充當直視裝置，其中自透明基板20之前側(亦即，與上面配置有調變器之側相對之側)檢視影像。在此等實施中，裝置之背部分(亦即，顯示裝置之在可移動反射層14後方的任何部分，包括(例如)在圖6C中所說明之可變形層34)可經組態及操作，而不影響或負面影響顯示裝置之影像品質，此係因為反射層14光學屏蔽裝置之彼等部分。舉例而言，在一些實施中，在可移動反射層14後方可包括匯流排結構(未說明)，該匯流排結構提供將調變器之光學性質與調變器之機電性質(諸如，電壓定址及由此定址產生之移動)分離之能力。另外，圖6A至圖6E之實施可簡化諸如圖案化之處理。
圖7展示說明用於干涉調變器之製造程序80的流程圖之實例，且圖8A至圖8E展示此製造程序80之對應階段之橫截面示意性說明的實例。在一些實施中，除了圖7中未展示之其他區塊之外，製造程序80亦可經實施以製造(例如)圖1及圖6中所說明的一般類型之干涉調變器。參看圖1、圖6及圖7，程序80開始於區塊82，其中在基板20上形成光學堆疊16。圖8A說明形成於基板20上之此光學堆疊16。基板20可為透明基板(諸如，玻璃或塑膠)，其可為可撓性的或相對剛性且不彎曲的，且可能已經經受先前準備製程(例如，清潔)，以促進光學堆疊16之有效形成。如上文所論述，光學堆疊16可導電、部分透明且部分反射，且可 (例如)藉由將具有所要性質之一或多個層沈積至透明基板20上來製造。在圖8A中，光學堆疊16包括具有子層16a及16b之多層結構，但在一些其他實施中可包括更多或更少子層。在一些實施中，子層16a、16b中之一者可組態有光學吸收及導電性質兩者(諸如，組合之導體/吸收體子層16a)。另外，子層16a、16b中之一或多者可經圖案化為平行條帶，且可形成顯示裝置中之列電極。可藉由遮罩及蝕刻製程或此項技術中已知之另一合適製程來執行此圖案化。在一些實施中，子層16a、16b中之一者可為絕緣或介電層，諸如沈積於一或多個金屬層(例如，一或多個反射及/或導電層)上之子層16b。此外，光學堆疊16可經圖案化為形成顯示器之列的個別及平行條帶。
程序80在區塊84處繼續，其中在光學堆疊16上形成犧牲層25。稍後(例如，在區塊90處)移除犧牲層25以形成空腔19，且因此在圖1中所說明之所得干涉調變器12中未展示犧牲層25。圖8B說明包括形成於光學堆疊16上之犧牲層25的部分製造之裝置。犧牲層25在光學堆疊16上之形成可包括以經選擇以在後續移除之後提供具有所要設計大小之間隙或空腔19(亦參見圖1及圖8E)的厚度來沈積二氟化氙(XeF2)可蝕刻材料(諸如，鉬(Mo)或非晶矽(Si))。可使用諸如物理氣相沈積(PVD，例如，濺鍍)、電漿增強型化學氣相沈積(PECVD)、熱化學氣相沈積(熱CVD)或旋塗之沈積技術來進行犧牲材料之沈積。
程序80在區塊86處繼續，其中形成支撐結構，例如，如 圖1、圖6及圖8C中所說明之柱18。柱18之形成可包括圖案化犧牲層25以形成支撐結構孔隙，接著使用諸如PVD、PECVD、熱CVD或旋塗之沈積方法將材料(例如，聚合物或無機材料，例如氧化矽)沈積至孔隙中以形成柱18。在一些實施中，形成於犧牲層中之支撐結構孔隙可穿過犧牲層25及光學堆疊16兩者延伸至下伏基板20，使得柱18之下端接觸基板20，如圖6A中所說明。或者，如圖8C中所描繪，形成於犧牲層25中之孔隙可延伸穿過犧牲層25，但不穿過光學堆疊16。舉例而言，圖8E說明與光學堆疊16之上表面接觸的支撐柱18之下端。可藉由在犧牲層25上沈積支撐結構材料層及圖案化支撐結構材料之遠離犧牲層25中之孔隙的部分來形成柱18或其他支撐結構。支撐結構可位於孔隙內，如圖8C中所說明，但亦可至少部分在犧牲層25之一部分上延伸。如上文所指出，犧牲層25及/或支撐柱18之圖案化可藉由圖案化及蝕刻製程來執行，但亦可藉由替代蝕刻方法來執行。
程序80在區塊88處繼續，其中形成可移動反射層或膜，諸如圖1、圖6及圖8D中所說明之可移動反射層14。可藉由使用一或多個沈積步驟(例如，反射層(例如，鋁、鋁合金)沈積)連同一或多個圖案化、遮罩及/或蝕刻步驟而形成可移動反射層14。可移動反射層14可導電，且被稱為導電層。在一些實施中，可移動反射層14可包括複數個子層14a、14b、14c，如圖8D中所展示。在一些實施中，該等子層中之一或多者(諸如，子層14a、14c)可包括針對其光 學性質而選擇之高度反射子層，且另一子層14b可包括針對其機械性質而選擇之機械子層。由於犧牲層25仍存在於在區塊88處形成的部分製造之干涉調變器中，因此可移動反射層14在此階段通常不可移動。含有犧牲層25的部分製造之IMOD在本文中亦可被稱為「未釋放」IMOD。如上文結合圖1所描述，可移動反射層14可經圖案化為形成顯示器之行的個別及平行條帶。
程序80在區塊90處繼續，其中形成空腔，例如，如圖1、圖6及圖8E中所說明之空腔19。可藉由將犧牲材料25(在區塊84處沈積)曝露至蝕刻劑來形成空腔19。舉例而言，可藉由乾式化學蝕刻來移除諸如Mo或非晶Si之可蝕刻犧牲材料，例如，藉由將犧牲層25曝露至氣態或蒸氣態蝕刻劑(諸如，自固體XeF2得出之蒸氣)歷時有效移除所要量之材料(通常相對於包圍空腔19之結構選擇性地移除)的時間段。亦可使用其他蝕刻方法，例如，濕式蝕刻及/或電漿蝕刻。由於在區塊90期間移除犧牲層25，因此可移動反射層14在此階段之後通常可移動。在移除犧牲材料25之後，所得完全或部分製造之IMOD在本文中可稱為「釋放」IMOD。
本文中所描述之實施係關於包括IMOD、IC裝置及其他裝置之EMS裝置的玻璃封裝。在一些實施中，玻璃防護罩抵靠玻璃基板而密封，其中EMS及/或IC裝置位於玻璃基板與玻璃防護罩之間。經密封之玻璃基板及玻璃防護罩可提供裝置之整個封裝。經封裝裝置可包括佈置有引線及/ 或襯墊之晶粒，引線及/或襯墊用於將裝置連接至另一封裝、直接連接至印刷線路板或撓性膠帶或用於堆疊或多基板組態。雖然主要在MEMS及IC裝置之玻璃封裝的情形下描述封裝及製造方法之實施，但封裝及方法並不如此受限制且可在其他情形下應用。
如本文中所使用，玻璃封裝為包括玻璃防護罩之封裝，該玻璃防護罩附接至玻璃基板以將裝置囊封於玻璃防護罩與玻璃基板之間。在一些實施中，本文中描述之玻璃封裝為對裝置進行封裝之全玻璃封裝而無諸如塑膠、陶瓷或金屬基板或罩之任何非玻璃基板或罩。在一些實施中，全玻璃封裝可囊封分離封裝之裝置(諸如，矽晶片)。在一些實施中，本文中所描述之玻璃封裝適用於消費型產品中之表面黏著及/或部署而無任何包覆成型或其他進一步封裝。
本文中所描述之實施係關於包括玻璃基板、玻璃防護罩及囊封於玻璃基板與玻璃防護罩之間的一或多個裝置之玻璃封裝，及經囊封裝置與封裝外部之間的一或多個信號傳輸路徑。
本文中所描述之玻璃封裝可用以對多種裝置大小進行封裝。舉例而言，經封裝裝置可為5 mm或小於5 mm、10 mm或小於10 mm，且有時甚至大於10 mm。囊封壓力感測器、陀螺儀、加速度計之玻璃封裝(例如)可具有各自小於10 mm或甚至小於5 mm之長度及寬度尺寸。包括顯示裝置(例如，裝置)之玻璃封裝可具有大於約10 mm之長度及寬度尺寸。
在一些實施中，玻璃防護罩之長度可為約1 mm至10 mm或約1 mm至5 mm，且玻璃防護罩之寬度可為約1 mm至10 mm或約1mm至5 mm。在各種實施中，玻璃防護罩之厚度為約50至700微米，約100至300微米，約300至500微米，或約500微米。玻璃防護罩可為或包括(例如)矽硼酸玻璃、鹼石灰玻璃、石英、派熱克斯(Pyrex)玻璃或其他合適的玻璃材料。玻璃防護罩可為透明或非透明的。舉例而言，玻璃防護罩可經磨砂、油漆，或以其他方式為不透明的。
在一些實施中，玻璃基板之長度可為約1 mm至10 mm或約1 mm至5 mm，且基板之寬度可為約1 mm至10 mm或約1 mm至5 mm。在各種實施中，玻璃基板之厚度為約100至700微米，約100至300微米，約300至500微米，或約500微米。玻璃基板可為或包括(例如)矽硼酸玻璃、鹼石灰玻璃、石英、派熱克斯(Pyrex)或其他合適的玻璃材料。玻璃基板可為透明或非透明的。舉例而言，玻璃基板可經磨砂、油漆，或以其他方式為不透明的。
在一些實施中，玻璃防護罩之長度及/或寬度可與玻璃基板之長度及/或寬度相同或大致相同。在一些其他實施中，玻璃防護罩之長度及/或寬度可不同於玻璃基板之長度及/或寬度。舉例而言，玻璃防護罩及玻璃基板中之一者或另一者具有大於玻璃防護罩及玻璃基板之對應尺寸的尺寸，使得玻璃封裝包括突出部分。
玻璃防護罩及玻璃基板各自具有位於玻璃封裝內部之表面，及位於玻璃封裝外部之表面。玻璃防護罩之內表面可 面向玻璃基板之內表面。玻璃防護罩及玻璃基板中之一者或兩者在內表面中可包括一或多個凹座，以容納諸如EMS及/或積體電路裝置之一或多個裝置。玻璃基板之內表面可接合至玻璃防護罩之內表面。玻璃防護罩及玻璃基板可藉由諸如環氧樹脂、玻璃粉或金屬之界面進行接合。在一些實施中，經接合之玻璃防護罩及玻璃基板形成玻璃封裝以囊封裝置。
玻璃封裝可包括一或多個側面。在一些實施中，玻璃封裝包括為玻璃防護罩之外表面的第一表面，為玻璃基板之外表面的第二表面，及第一表面與第二表面之間的一或多個側面。
囊封於玻璃封裝中之一或多個裝置與封裝外部之間的信號傳輸路徑可提供用於電信號、壓力信號、光信號、流體信號及熱信號中之一或多者的路徑。舉例而言，用於壓力之信號傳輸路徑可包括玻璃防護罩或玻璃基板中之一者或兩者中的孔口。在另一實例中，用於光之信號傳輸路徑可包括玻璃防護罩或玻璃基板中之一者或兩者中的透明區。
裝置與囊封裝置之玻璃封裝外部之間的電連接件可包括任何電組件，該電組件包括導電跡線(亦稱為導電線或引線)、導電通孔及導電襯墊。導電跡線可形成於玻璃防護罩及/或玻璃基板之一或多個表面上，包括形成於任何內表面、外表面或側表面上。導電線及導電通孔可形成於玻璃防護罩及玻璃基板中之一或多者中。在一些實施中，電連接件包括自玻璃防護罩之內表面延伸至玻璃防護罩之外 表面的玻璃穿孔互連件。在一些實施中，電連接件包括自玻璃基板之內表面延伸至玻璃基板之外表面的玻璃穿孔。
亦稱為結合襯墊或接觸襯墊之導電襯墊可形成於玻璃防護罩及/或玻璃基板之一或多個表面上，包括形成於任何內表面、外表面或側表面上。在一些實施中，經玻璃囊封之裝置包括外表面上之一或多個導電襯墊，連接件可經導電結合、焊接或覆晶附接至該一或多個導電襯墊，且該一或多個導電襯墊可經組態以用於連接至諸如印刷電路板(PCB)、IC、被動組件及其類似者之外部組件。在一些實施中，玻璃封裝包括經組態以提供用於撓性膠帶之連接點的一或多個導電襯墊。玻璃封裝可包括外表面上之一或多個非電活性或虛擬結合襯墊，該等襯墊經組態以結合至虛擬焊球或其他非電活性接點。
下文參看圖9至圖38來描述玻璃封裝及相關製造方法之此等及其他態樣。
圖9展示經封裝裝置之橫截面示意性說明的實例。在圖9之實例中，玻璃封裝90包括玻璃基板92及玻璃防護罩96，其中裝置100安置於玻璃基板92與玻璃防護罩96之間。在圖9之實例中，玻璃基板92包括相對之內表面及外表面(內表面93及外表面94)，且玻璃防護罩96包括相對之內表面及外表面(內表面97及外表面98)。玻璃防護罩96之內表面97中的凹座99容納裝置100。玻璃基板92之內表面93可密封至玻璃防護罩96之內表面97。根據所要實施，玻璃基板92與玻璃防護罩96之間的密封可為氣密或非氣密的。玻璃 封裝90亦可包括自裝置100至封裝外部之一或多個電連接件(圖中未展示)。在一些實施中，除電連接件外或替代電連接件，玻璃封裝90可包括用於其他類型之信號(包括例如壓力信號、光信號及熱信號)的在裝置100與封裝90外部之氣氛之間的信號傳輸路徑。
裝置100可為任何類型之裝置，包括諸如MEMS裝置、奈米機電系統(NEMS)裝置之任何EMS裝置，或IC裝置。在一些實施中，裝置100可為單獨封裝，例如，形成於矽基板上之互補金氧半導體(CMOS)裝置。在一些實施中，裝置100形成於玻璃基板92之內表面93上。舉例而言，裝置100可為製造於玻璃基板92之內表面93上的MEMS裝置或玻璃上低溫多晶薄膜電晶體(LTPS-TFT)。如下文進一步描述，在一些實施中，玻璃封裝90可包括多個裝置100，例如，MEMS裝置及相關聯之特殊應用積體電路(ASIC)裝置。在另一實例中，玻璃封裝90可包括諸如加速度計、陀螺儀、壓力感測器、聲響感測器及其類似者之多個EMS感測器，及一或多個ASIC裝置。在一些實施中，一或多個裝置100可製造於玻璃防護罩96上或附接至玻璃防護罩96。
玻璃防護罩96及玻璃基板92中之每一者可為或包括(例如)矽硼酸玻璃、鹼石灰玻璃、石英、派熱克斯(Pyrex)或其他合適的玻璃材料。在一些實施中，玻璃防護罩96之厚度在50微米與700微米之間。凹座99之深度及面積足以容納待封裝之裝置100。裝置100可具有任意厚度及面積。舉例而言，在一些實施中，可封裝具有約1微米至300微米之 厚度及1平方微米至數十平方毫米之面積的裝置。在一些實施中，凹座99之深度在約20微米與約350微米之間。玻璃基板92之厚度可(例如)在300微米與700微米之間。玻璃封裝90之總厚度的範圍可為(例如)約300微米至1,500微米。
在一些實施中，玻璃封裝90適用於(例如)PCB或其他整合基板上之表面黏著。歸因於玻璃之相對剛性，在一些實施中，與塑膠或其他類型之封裝材料相比，玻璃封裝90可使經封裝裝置100與藉由PCB產生之應力更好地隔離。在一些實施中，與塑膠相比，玻璃封裝90亦可更好地保護裝置100免受苛刻化學環境影響。在一些實施中，玻璃基板92或玻璃防護罩96為顯示面板之玻璃組件。
在一些實施中，玻璃基板92包括其內表面93上之電襯墊及相關聯佈線。裝置100可藉由包括覆晶結合、凸塊結合或導線結合之任何適當類型之結合來連接至電襯墊。
圖10A及圖10B展示玻璃基板上之IC裝置的俯視圖之示意性說明的實例。在圖10A及圖10B之實例中，玻璃基板92包括玻璃基板92之內表面上的IC結合襯墊120及導電跡線122。IC結合襯墊120可為金屬化區域，可藉由諸如導線結合、焊接或覆晶附接之技術形成至金屬化區域之連接。可為CMOS裝置之IC裝置102結合至IC結合襯墊120，其中導電跡線122提供自IC結合襯墊120至封裝外部之電連接。在圖10A之實例中，導電跡線122通向玻璃基板92之邊緣；在圖10B之實例中，導電跡線122通向玻璃穿孔互連件 124，該等玻璃穿孔互連件124提供至玻璃封裝外部之連接。
如本文中所使用，IC裝置為包括電晶體、電阻器、電容器及二極體之一或多個電組件的任何整合集合。在一些實施中，IC裝置製造為單獨晶片，該單獨晶片可附接至本文中所描述之玻璃封裝之玻璃基板或玻璃防護罩中的一或多者。可使用任何適當IC技術，該等IC技術之實例包括(但不限於)電晶體-電晶體邏輯(TTL)、CMOS、雙極互補金氧半導體(BiCMOS)、橫向擴散金氧半導體(LDMOS)、金氧半導體場效電晶體(MOSFET)及其類似者。在一些實施中，包括於本文中所描述之封裝中的IC裝置晶片之厚度可在50微米與300微米之間。
在一些實施中，至封裝外部之電連接件包括至封裝之外表面上之一或多個結合襯墊或一或多個引線的連接件。至封裝外部之電連接件可包括經電鍍、印刷、網版印刷(screen)或分配之導電線及玻璃穿孔互連件中之任一者，該等玻璃穿孔互連件包括周邊及非周邊玻璃穿孔互連件。下文關於圖11A至圖11C描述各種電連接件之概述，其中關於圖15A至圖25D論述其他細節。
圖11A及圖11B展示經封裝積體電路(IC)裝置之橫截面示意性說明的實例。圖11C展示經封裝MEMS裝置之橫截面示意性說明的實例。
在圖11A之實例中，玻璃封裝90包括安置於玻璃基板92與玻璃防護罩96之間的IC裝置102。IC結合襯墊120及導電 跡線122係在玻璃基板92之內表面93上。IC裝置102係藉由焊料結合件134以機械且電方式連接至IC結合襯墊120。底膠材料(未描繪)可安置於IC裝置102與玻璃基板92之內表面93之間。導電跡線122延伸至玻璃基板92之邊緣(例如，如圖10A中所描繪)，且連接至導電跡線130，該等導電跡線130沿著玻璃防護罩96之側表面延伸至玻璃防護罩96之外表面98。導電跡線130連接至玻璃防護罩96之外表面98上的外部襯墊132。外部襯墊132可為經組態以連接至PCB之表面黏著裝置(SMD)襯墊。在一些實施中，外部襯墊132經組態以用於附接至「撓性膠帶」，亦即，支撐一或多個導體且提供至諸如IC、PCB及其類似者之一或多個外部電組件之電連接的膠帶或其他撓性基板材料。在一些實施中，除玻璃防護罩96之外表面98外或替代玻璃防護罩96之外表面98，在IC裝置102與玻璃基板92之外表面之間形成電連接。
在一些實施中，玻璃封裝可包括一或多個玻璃穿孔互連件。在圖11B之實例中，玻璃封裝90包括安置於玻璃基板92與玻璃防護罩96之間的IC裝置102。IC結合襯墊120及導電跡線122係在玻璃基板92之內表面93上。IC裝置102係藉由導線結合件136電連接至IC結合襯墊120。導電跡線122連接至玻璃穿孔互連件124，該等玻璃穿孔互連件124提供至玻璃基板92之外表面94上之外部襯墊132的電連接。外部襯墊132可為經組態以連接至PCB或提供至PCB或其他裝置之電界面的SMD襯墊。在圖11B之實例中，外表面94上 之外部襯墊132覆疊玻璃穿孔互連件124。在替代實施(圖中未展示)中，外表面94上之外部襯墊132並不與玻璃穿孔互連件124直接對準，且可藉由外表面94上之導電跡線電連接至玻璃穿孔互連件124。亦在圖11B之實例中，玻璃穿孔互連件124延伸穿過玻璃基板92以提供至玻璃基板92之外表面94的電連接；在替代實施(圖中未展示)中，替代玻璃基板92中之玻璃穿孔互連件或除玻璃基板92中之玻璃穿孔互連件外，玻璃防護罩96可包括玻璃穿孔互連件124。
在一些實施中，封裝經組態以用於附接至亦稱為帶狀纜線、可撓性扁平纜線或撓性膠帶之可撓性連接器。舉例而言，在一些實施中，描繪於圖11A及圖11B中之外部襯墊132可經組態以用於附接至扁平可撓性連接器。在一些實施中，扁平可撓性連接器附接至玻璃基板或玻璃防護罩之上面安置有裝置的相同表面。圖11C展示附接至可撓性連接器103之玻璃封裝90的實例。玻璃封裝90包括囊封於玻璃防護罩96與玻璃基板92之間的MEMS裝置104。如同為經組態以連接至可撓性連接器103之導電襯墊的撓性附接襯墊133，MEMS裝置104形成於玻璃基板92之內表面93上。玻璃防護罩96包括凹座99a及99b，其中MEMS裝置104安置於由凹座99a與內表面93形成之空腔內，且撓性附接襯墊133安置於由凹座99b與內表面93形成之開放空腔內。MEMS裝置104藉由導電跡線122電連接至撓性附接襯墊133。在所描繪之實施中，IC裝置102連接至可撓性連接器103，使得IC裝置102及MEMS裝置104藉由扁平可撓性連 接器、撓性附接襯墊133及導電跡線122來電連接。
雖然圖11A至圖11C描繪裝置至封裝外部之電連接件的實例，但一般熟習此項技術者將易於理解，所描述之特徵中之任一者根據所要實施可以任何合適組合或子組合進行組合。下文關於圖15A至圖25D進一步給出自裝置至封裝外部之電連接件之實施的其他細節，包括玻璃穿孔互連件及可撓性連接器之細節。
如上文所指示，在一些實施中，玻璃封裝包括多個裝置。舉例而言，玻璃封裝可包括MEMS感測器及經組態以處理來自感測器之信號的相關聯ASIC。在一些實施中，MEMS裝置形成於玻璃基板之內表面上。圖12A及圖12B展示玻璃基板上之IC裝置及MEMS裝置的俯視圖之示意性說明的實例。在圖12A及圖12B之實例中，MEMS裝置104製造於玻璃基板92之內表面93上。一或多個導電跡線122a將MEMS裝置104電連接至一或多個IC結合襯墊120a。IC裝置102覆疊且可結合至IC結合襯墊120及IC結合襯墊120a，其中導電跡線122提供自IC結合襯墊120至玻璃穿孔互連件124之電連接，玻璃穿孔互連件124提供至封裝外部之連接。包括MEMS裝置104及IC裝置102兩者之封裝可具有以任何適當配置定位之裝置。在圖12A之實例中，IC裝置102鄰接於MEMS裝置104。在圖12B之實例中，IC裝置102覆疊MEMS裝置104。在下文所描述之圖13A至圖13E中描繪MEMS裝置104及IC裝置102之配置的其他實例。
圖13A至圖13E展示包括MEMS裝置及IC裝置之玻璃封裝 之橫截面示意性說明的實例。在圖13A至圖13D中之每一者中，玻璃封裝90包括囊封於玻璃基板92與玻璃防護罩96之間的IC裝置102及MEMS裝置104。在下文進一步論述之圖13E之實例中，玻璃封裝90包括囊封於玻璃基板92與玻璃防護罩96之間的MEMS裝置104，其中IC裝置102附接於玻璃防護罩96之外表面98上。
在圖13A之實例中，玻璃封裝90包括覆疊MEMS裝置104之IC裝置102。MEMS裝置104製造於玻璃基板92之內表面93上，其中IC裝置102藉由焊料結合件134附接至內表面93上之IC結合襯墊120。玻璃防護罩96覆蓋MEMS裝置104及IC裝置102。IC裝置102及MEMS裝置104容納於由玻璃防護罩96中之凹座99與玻璃基板92之內表面93界定的空腔中。在一些實施中，IC裝置102及MEMS裝置104可(例如)藉由至如描繪於圖12A及圖12B中之共同襯墊的連接件或藉由其他適當連接件進行電互連。玻璃封裝90亦可包括自IC裝置102及MEMS裝置104中之一者或兩者至封裝外部的電連接件(未描繪)。上文參看圖11A至圖11C描述了電連接件之實例，其中下文關於圖15A至圖25D來給出實施之其他描述。在圖13B之實例中，IC裝置102鄰接於MEMS裝置104。在一些實施中，IC裝置102及MEMS裝置104中之一者或兩者製造於玻璃基板92之內表面93上，且由玻璃防護罩96中之凹座99容納。在一些實施中，IC裝置102及MEMS裝置104中之一者或兩者經分離封裝且藉由焊料結合(未描繪)、導線結合(未描繪)或其他適當附接來附接至 玻璃基板92之內表面93。玻璃封裝90亦可包括自IC裝置102及MEMS裝置104中之一者或兩者至封裝外部之電連接件(未描繪)。
在一些實施中，一或多個裝置可製造於玻璃封裝90之玻璃防護罩96上或附接至玻璃封裝90之玻璃防護罩96。在圖13C之實例中，玻璃封裝90包括在玻璃防護罩96之內表面97中的凹座99之表面上的IC裝置102。IC裝置102可藉由焊料結合件、導線結合件或其他適當附接技術來附接至凹座99之表面，或製造於該表面上。MEMS裝置104係在玻璃基板92之內表面93上。在一些實施中，IC裝置102及MEMS裝置104可(例如)藉由至共同襯墊之連接件或藉由其他適當連接件進行電互連。玻璃封裝90亦可包括自IC裝置102及MEMS裝置104中之一者或兩者至封裝外部之電連接件(未描繪)。在圖13A至圖13C之實例中，IC裝置102及MEMS裝置104收容於玻璃防護罩96之凹座99內。在包括多個裝置之替代實施中，玻璃防護罩96可包括使裝置彼此隔離之多個凹座。圖13D展示包括形成於玻璃防護罩96中之凹座99a及凹座99b的玻璃封裝90之實例。IC裝置102可安置於由凹座99a與玻璃基板92之內表面93界定的空腔內。MEMS裝置104可安置於由凹座99b與玻璃基板92之內表面93界定的空腔內。在一些實施中，IC裝置102及MEMS裝置104可(例如)藉由在安置有裝置之空腔之間延伸的導電跡線(圖中未展示)來進行電互連。
在一些實施中，IC裝置102可附接至玻璃防護罩96之外 表面或玻璃封裝90之玻璃基板92。圖13E展示附接至玻璃封裝90之IC裝置102的實例。MEMS裝置104可囊封於玻璃防護罩96與玻璃基板92之間，且藉由導電跡線130連接至玻璃防護罩96之外表面98上的外部襯墊132。IC裝置102可藉由焊料結合件(圖中未展示)附接至玻璃防護罩96之外表面98，且(諸如)藉由覆晶結合或導線結合而電連接至外表面98上之導電襯墊132。IC裝置102可為經組態以控制MEMS裝置104之ASIC。
在一些實施中，封裝包括用於諸如聲響信號、熱信號及光信號之非電信號的信號傳輸路徑。圖14展示包括信號傳輸路徑之玻璃封裝之橫截面示意性說明的實例。在圖14之實例中，玻璃封裝90包括覆疊MEMS裝置104之IC裝置102。IC裝置102為附接至玻璃基板92之內表面93的覆晶。玻璃基板92中之孔口140提供用於聲響能量或另一類型之信號的進入。可為(例如)壓力感測器、麥克風或微型揚聲器之MEMS裝置104懸置於內表面93上之孔口140上。MEMS裝置104可與經由孔口140傳輸之聲響信號或其他信號互動，及/或產生待經由孔口140傳輸之信號。玻璃基板92之外表面94可包括至孔口140中之多個開口141，該等開口141配置成格柵、光柵或其他圖案。玻璃封裝90亦包括用於電信號之信號傳輸路徑，包括導電跡線122及玻璃穿孔互連件124。
根據所要實施，可穿過玻璃封裝之玻璃防護罩及玻璃基板中之任一者或兩者、在玻璃防護罩及玻璃基板中之任一 者或兩者上或圍繞玻璃防護罩及玻璃基板中之任一者或兩者而併有用於電信號及非電信號之傳輸路徑。根據所要實施，導電跡線、玻璃穿孔互連件、襯墊或導電路徑之其他組件以及非電信號路徑之孔口或其他組件的置放可變化。在一些實施中，例如，孔口可安置於MEMS裝置或其他裝置上方或安置成鄰接於MEMS裝置或其他裝置，以提供封裝外部與裝置之間的直接接取。在一些實施中，例如，孔口可經定位，使得至裝置之接取為間接的，其中一或多個障礙物處於裝置與封裝外部之間。在一些實施中，孔口之定位可藉由包括以下各者之考慮事項來判定：經封裝裝置之特定應用、裝置對信號之敏感度，及保護裝置及封裝之其他內部組件不受諸如污物、切分流體、光、熱輻射及其類似者之環境材料或能量影響。
在一些實施中，玻璃穿孔互連件可安置於玻璃防護罩中，其中諸如MEMS裝置及/或玻璃上低溫多晶薄膜電晶體(LTPS-TFT)之一或多個玻璃上裝置在裝置基板上。此組態可允許玻璃穿孔互連件製造在與MEMS及/或LTPS-TFT製造分離之玻璃上發生。在一些實施中，玻璃穿孔互連件可安置於裝置基板中，其中諸如MEMS裝置及/或玻璃上LTPS-TFT之一或多個玻璃上裝置在裝置基板之表面上。舉例而言，此組態可促進流線式金屬化操作。
圖15A至圖17B展示包括玻璃穿孔互連件及孔口之經玻璃囊封之IC及MEMS裝置的分解圖及等角視圖之示意性說明的實例。首先，圖15A及圖15B分別展示包括玻璃防護 罩96、玻璃基板92、IC裝置102及MEMS裝置104之玻璃封裝90的分解圖及等角視圖的實例。圖15A及圖15B描繪封裝90，其中玻璃基板92在頂部且玻璃防護罩96在底部。玻璃防護罩96包括內表面97、外表面98、形成於內表面97中之凹座99，及玻璃穿孔互連件124。外表面98上之外部襯墊132提供用於外部電連接之電界面。
玻璃基板92包括內表面93及外表面94。MEMS裝置104、導電跡線122及122a、IC結合襯墊120及120a以及互連結合襯墊120b形成於內表面93上。IC結合襯墊120及120a提供至IC裝置102之連接，其中導電跡線122a將MEMS裝置104電連接至IC結合襯墊120a，且導電跡線122提供自IC結合襯墊120至互連結合襯墊120b之電連接。互連結合襯墊120b提供用於玻璃防護罩96中之玻璃穿孔互連件124的連接點。互連結合襯墊120b及玻璃穿孔互連件124可藉由焊料結合件或其他適當類型之結合件接合在一起。在圖15A及圖15B之實例中，玻璃基板92包括提供MEMS裝置104與玻璃封裝90之外部之間的信號傳輸路徑之孔口140。接合環142包圍凹座99及玻璃穿孔互連件124。玻璃基板92及玻璃防護罩96藉由接合環142且藉由玻璃穿孔互連件124與互連結合襯墊120b之間的結合件來進行接合。下文關於圖18A至圖18H給出接合環之其他描述，包括接合環材料及置放。
圖16A及圖16B分別展示包括玻璃防護罩96、玻璃基板92、IC裝置102及MEMS裝置104之玻璃封裝90之分解圖及 等角視圖的實例。圖16A及圖16B描繪封裝90，其中玻璃防護罩96在頂部且玻璃基板92在底部。玻璃防護罩96包括內表面97、外表面98、形成於內表面97中之凹座99，及玻璃穿孔互連件124。在圖16A及圖16B之實例中，玻璃防護罩96包括孔口140，但不包括用於電連接之任何金屬化。孔口140在圖16A及圖16B之實例中通往凹座99，但在一些其他實施中，孔口140可置放於玻璃防護罩96中任何處。
玻璃基板92包括內表面93、外表面94及玻璃穿孔互連件124。MEMS裝置104、導電跡線122及122a以及IC結合襯墊120及120a形成於內表面93上。IC結合襯墊120及120a提供至IC裝置102之連接，其中導電跡線122a將MEMS裝置104電連接至IC結合襯墊120a，且導電跡線122提供自IC結合襯墊120至玻璃穿孔互連件124之電連接。外表面94上之外部襯墊132連接至玻璃穿孔互連件124，且提供用於外部電連接之電界面。接合環142包圍玻璃穿孔互連件124。接合環142將玻璃基板92與玻璃防護罩96接合，從而圍繞IC裝置102及MEMS裝置104形成氣密密封或非氣密密封。
圖17A及圖17B分別展示包括玻璃防護罩96、玻璃基板92、IC裝置102及MEMS裝置104之玻璃封裝90之分解圖及等角視圖的實例。圖17A及圖17B描繪封裝90，其中玻璃基板92在頂部且玻璃防護罩96在底部。玻璃防護罩96包括內表面97、外表面98、形成於內表面97中之凹座99，提供自玻璃封裝90之內部至玻璃封裝90之外部之信號傳輸路徑的孔口140，及玻璃穿孔互連件124。外表面98上之外部襯 墊132提供用於外部電連接之電界面。在圖17A及圖17B之實例中，孔口140通往凹座99，但在一些其他實施中，孔口140可置放於玻璃防護罩96中任何處。
玻璃基板92包括內表面93及外表面94。MEMS裝置104、導電跡線122及122a、IC結合襯墊120及120a以及互連結合襯墊120b形成於內表面93上。IC結合襯墊120及120a提供至IC裝置102之連接，其中導電跡線122a將MEMS裝置104電連接至IC結合襯墊120a，且導電跡線122提供自IC結合襯墊120至互連結合襯墊120b之電連接。互連結合襯墊120b提供用於玻璃防護罩96中之玻璃穿孔互連件124的連接點。IC結合襯墊120b及玻璃穿孔互連件124可藉由焊料結合件或其他適當類型之結合件接合在一起。接合環142包圍凹座99及玻璃穿孔互連件124。玻璃基板92及玻璃防護罩96藉由接合環142以及藉由玻璃穿孔互連件124與互連結合襯墊120b之間的結合件進行接合。
在一些實施中，可使用中間材料將玻璃防護罩及玻璃基板密封在一起。舉例而言，可使用包括紫外線(UV)可固化環氧樹脂或熱可固化環氧樹脂的環氧樹脂、玻璃粉或金屬來密封玻璃防護罩及玻璃基板。中間材料可接觸玻璃防護罩之內表面及玻璃基板之內表面以將玻璃防護罩及玻璃基板密封在一起。在一些實施中，玻璃基板、玻璃防護罩或玻璃封裝包括安置於玻璃防護罩與玻璃基板之間的稱為結合環或接合環之一或多個環，該一或多個環係由環氧樹脂、玻璃粉或金屬密封材料形成。接合環可整體或部分地 包圍包括一或多個裝置、凹座或導電路徑之組件的部分或整體製造之封裝的一或多個組件。接合環可以任何適當方式成形，其中實例形狀包括圓形、橢圓形、矩形、平行四邊形及其組合，以及不規則形狀。根據所要實施，接合環可為連續的，或可包括斷裂或其他不連續。根據所要實施，接合環可形成實質上氣密密封或非氣密密封。術語接合環可用以指代在接合之前形成於玻璃防護罩或玻璃基板上之密封材料環，以及在接合之後安置於玻璃防護罩與玻璃基板之間的密封材料環。
在一些實施中，接合環包括環氧樹脂或其他聚合物黏著劑。環氧樹脂接合環之寬度足以提供適當密封，且可根據所要實施而變化。在一些實施中，環氧樹脂接合環之寬度在約50微米與1000微米之間。在一些實施中，具有約500微米或更大之寬度的環氧樹脂接合環提供準氣密密封。在一些其他實施中，環氧樹脂接合環提供非氣密密封。環氧樹脂接合環之厚度的範圍可為約1微米至約500微米厚。在一些實施中，使用UV可固化或熱可固化環氧樹脂。UV可固化環氧樹脂之實例包括購自Nagase ChemteX Corp.(Osaka,Japan)之XNR5570及XNR5516環氧樹脂。在將玻璃防護罩接合至玻璃基板之前，可將環氧樹脂或其他聚合物黏著劑網版印刷或以其他方式分配於玻璃防護罩或玻璃基板中之一者或兩者上。當接著使玻璃防護罩與玻璃基板接觸且使環氧樹脂固化時，可形成環氧樹脂密封。
在一些實施中，接合環包括玻璃密封材料。在一些實施 中，玻璃接合環之寬度在約20微米與500之間。玻璃接合環之厚度的範圍可為約0.1微米至約100微米厚。根據所要實施，玻璃接合環可提供氣密密封或非氣密密封。在將玻璃防護罩接合至玻璃基板之前，可將玻璃密封材料網版印刷或以其他方式分配於玻璃防護罩或玻璃基板中之一者或兩者上。當使玻璃防護罩與玻璃基板接觸時，在施加熱及/或壓力下，可形成玻璃粉密封。
在一些實施中，接合環包括金屬。可將金屬接合環網版印刷、電鍍或以其他方式形成於玻璃防護罩及玻璃基板上。不同於可在接合之前將環氧樹脂或玻璃密封材料分配於玻璃基板或玻璃防護罩中之僅一者上的環氧樹脂及玻璃粉結合，通常在進行接合以形成金屬密封之前將對應金屬接合環形成於玻璃基板及玻璃防護罩中之每一者上。
在一些實施中，接合環包括可焊接冶金材料(metallurgy)。可焊接冶金材料之實例包括鎳/金(Ni/Au)、鎳/鈀(Ni/Pd)、鎳/鈀/金(Ni/Pd/Au)、銅(Cu)、鈀(Pd)及金(Au)。在一些實施中，接合環包括焊錫膏或預形體(preform)。舉例而言，焊錫膏或預形體可印刷於包括可焊接冶金材料之接合環的頂部上。
在一些實施中，接合環包括共晶冶金材料。可使用之共晶合金的實例包括銦/鉍(InBi)、銅/錫(CuSn)、銅/錫/鉍(CuSnBi)、銅/錫/銦(CuSnIn)及金/錫(AuSn)。將兩個玻璃組件密封在一起之金屬接合環的組合物可取決於用於玻璃組件上之接合環的特定冶金系統及根據所要實施而使用之 特定接合製程。下文關於圖36A及圖36B給出玻璃至玻璃結合中之金屬接合環的其他描述。在一些實施中，可藉由環氧樹脂或聚合物塗層來加強玻璃防護罩與玻璃基板之間的金屬接合環。
接合環可整體或部分地包圍包括一或多個裝置、凹座或導電路徑之組件的玻璃封裝之組件中的一或多者。圖18A至圖18H展示經密封之玻璃封裝的俯視圖之示意性說明的實例。首先，在圖18A中，展示玻璃封裝90，該玻璃封裝90包括連接至MEMS裝置104之IC裝置102及相關聯電組件。在圖18A之實例中，電組件包括導電跡線122及122a以及玻璃穿孔互連件124。為清楚起見，未展示封裝90之其他組件，包括任何主動或被動裝置，或如上文所描述之任何導電襯墊、非電信號傳輸路徑及凹座。IC裝置102、MEMS裝置104以及導電跡線122及122a囊封於覆疊玻璃基板92之玻璃防護罩96之間，其中玻璃穿孔互連件124延伸穿過玻璃基板92及玻璃防護罩96中之至少一者，如上文關於圖15A至圖17B所描述。在圖18A之實例中，接合環142接近玻璃封裝90之周邊圍繞IC裝置102、MEMS裝置104、導電跡線122及122a以及玻璃穿孔互連件124連續地延伸。接合環142可為環氧樹脂環、玻璃粉環或金屬環，且可提供玻璃基板92與玻璃防護罩96之間的氣密或非氣密密封。
圖18B展示包括藉由接合環142密封至玻璃基板92之玻璃防護罩96的玻璃封裝90。在圖18B中，接合環142延伸至玻璃封裝90之側邊緣144，以包圍IC裝置102、MEMS裝置 104、導電跡線122及122a以及玻璃穿孔互連件124。在一些實施中，形成延伸至玻璃封裝90之側邊緣144的接合環142包括在晶粒單體化操作中切穿環氧樹脂或其他密封材料。
在一些實施中，包括一或多個裝置、凹座或導電路徑之組件的部分或整體製造之玻璃封裝的一或多個組件可在玻璃封裝之接合環外部。圖18C展示包括覆疊玻璃基板92之玻璃防護罩96的玻璃封裝90，其中接合環142包圍IC裝置102及MEMS裝置104，其中玻璃穿孔124在接合環142外部。導電跡線122橫越接合環142。導電跡線122可在接合環142下方、上方或穿過接合環142。在接合環142為金屬接合環之實施中，導電跡線122可藉由介電層(諸如，氧化物或氮化物)來電絕緣，以防止經由接合環142發生短路。
圖18D展示包括覆疊玻璃基板92之玻璃防護罩96且包括接合環142之玻璃封裝90，該接合環142包圍MEMS裝置104但不包圍IC裝置102、導電跡線122或玻璃穿孔互連件124。導電跡線122a橫越接合環142。導電跡線122可在接合環142下方、上方或穿過接合環142。在接合環142為金屬接合環之實施中，導電跡線122a可藉由介電層(諸如，氧化物或氮化物)來電絕緣，以防止經由接合環142發生短路。在一些實施中，接合環142提供用於MEMS裝置104之密封微環境。舉例而言，圍繞MEMS裝置104且在接合環142內之凹區(圖中未展示)可包括真空或處於不同於周圍壓力之規定壓力下，包括低氣壓、大氣壓或高氣壓。在一些 實施中，形成於接合環412內之微環境可具有規定氣體組合物。
圖18E展示包括覆疊玻璃基板92之玻璃防護罩96且包括接合環142之玻璃封裝90，該接合環142包圍IC裝置102但不包圍MEMS裝置104或玻璃穿孔互連件124。導電跡線122及122a橫越接合環142，且可在接合環142為金屬之實施中絕緣以防止電短路。在一些實施中，接合環142提供用於IC裝置102之密封微環境。舉例而言，圍繞IC裝置102之凹區(圖中未展示)可包括真空或處於規定壓力及氣體組合物下。在一些實施中，接合環142保護IC裝置102免受MEMS裝置104曝露至之環境條件影響。舉例而言，在玻璃封裝90中之孔口(圖中未展示)提供玻璃封裝90之外部與MEMS裝置104之間的信號傳輸路徑之實施中，接合環142可防止IC裝置102曝露至MEMS裝置104所曝露至之外部環境條件。
圖18F展示包括覆疊玻璃基板92之玻璃防護罩96的玻璃封裝90。單獨接合環142a及142b分別包圍IC裝置102及MEMS裝置104。在所描繪之圖中，接合環142a及接合環142b皆不包圍玻璃穿孔互連件124。在一些其他實施中，接合環142a及142b中之一者或兩者可包圍玻璃穿孔互連件124中之一些或全部。接合環142a及142b可包括相同或不同密封材料。舉例而言，接合環142a及142b可各自獨立地包括玻璃、金屬或環氧樹脂密封材料。導電跡線122a橫越接合環142a及142b，且導電跡線122橫越接合環142a。在 接合環142a及接合環142b中之任一者或兩者包括金屬的實施中，接合環142a及接合環142b可絕緣以防止電短路。在一些實施中，接合環142a及接合環142b中之一者或兩者分別提供用於IC裝置102及MEMS裝置104之密封微環境。包圍IC裝置102之凹區(圖中未展示)可包括真空，處於規定壓力下及/或包括規定氣體組合物。圍繞MEMS裝置104之單獨凹區(圖中未展示)可包括真空，處於規定壓力下及/或包括規定氣體組合物，該規定氣體組合物與圍繞IC裝置102之凹區的規定氣體組合物相同或不同。
圖18G展示包括覆疊玻璃基板92之玻璃防護罩96的玻璃封裝90之實例。在所描繪之實例中，接合環142係沿著玻璃封裝90之周邊的一部分安置，且包圍IC裝置102、導電跡線122及玻璃穿孔互連件124。接合環142在所描繪之實施中並不封圍MEMS裝置104。在一些其他實施中，單獨接合環可包圍MEMS裝置104。
在一些實施中，在接合環中可存在一或多個不連續。圖18H展示包括覆疊玻璃基板92之玻璃防護罩96的玻璃封裝90之實例。包圍IC裝置102、MEMS裝置104及導電跡線122a之接合環142為不連續的，從而具有兩個槽146。槽146可(例如)准許對MEMS裝置104之接取。在一些實施中，MEMS裝置104與玻璃封裝90之外部之間的信號傳輸路徑可包括槽146。導電跡線122橫越接合環142，該接合環142在其為金屬接合環之實施中電絕緣。
如上文所指示，在一些實施中，玻璃封裝包括在經囊封 裝置與封裝外部之間的信號傳輸路徑。在一些實施中，信號傳輸路徑提供封裝外部與裝置之間的流體(亦即，氣體及/或液體)接取。舉例而言，包括麥克風、揚聲器及/或壓力感測器之經玻璃囊封之EMS裝置可包括在EMS裝置與封裝外部之間提供流體接取的路徑。上文關於圖14至圖17B描述了流體接取路徑之一些實例，其中下文關於圖19A至圖19E描述其他實例。
在一些實施中，封裝包括延伸穿過玻璃防護罩或玻璃基板以提供至裝置之流體接取的一或多個孔。圖14、圖15A及圖15B(例如)展示自外表面94至內表面93延伸穿過玻璃基板92且提供至及/或自MEMS裝置104之流體接取的孔口140之實例，而圖16A至圖17B展示自外表面98至內表面97延伸穿過玻璃防護罩96且提供至及/或自MEMS裝置104之流體接取的孔口140之實例。圖19A至圖19E展示包括至MEMS裝置之流體接取的經玻璃囊封之MEMS裝置的等角視圖之示意性說明的實例。
圖19A展示包括藉由接合環142密封至玻璃基板92之玻璃防護罩96的玻璃封裝90之實例，其中IC裝置102及MEMS裝置104囊封於玻璃防護罩96與玻璃基板92之間處於玻璃防護罩96之凹座99內。接合環142圍繞玻璃封裝90之周邊延伸。為清楚起見，未展示封裝之其他組件，包括IC裝置102與MEMS裝置104之間及至玻璃封裝90之外部之電連接件。孔口140之陣列延伸穿過玻璃防護罩96從而提供自玻璃封裝90之外部至MEMS裝置104之流體接取，使得氣體 或液體流體可到達裝置104。
在一些實施中，玻璃防護罩或玻璃基板中之凹座延伸至玻璃防護罩或玻璃基板之側邊緣，以提供至由凹座容納之裝置的流體接取。圖19B展示包括藉由接合環142密封至玻璃基板92之玻璃防護罩96的玻璃封裝90之實例，其中IC裝置102及MEMS裝置104囊封於玻璃防護罩96與玻璃基板92之間。IC裝置102安置於玻璃防護罩96之凹座99a內，其中MEMS裝置104安置於玻璃防護罩96之部分開放凹座99b內。為清楚起見，未展示封裝之其他組件，包括IC裝置102與MEMS裝置104之間及至封裝90之外部之電連接件。凹座99b延伸至玻璃封裝90之側面95，從而提供允許MEMS裝置104與玻璃封裝90之外部之間的流體接取之孔口140。接合環142圍繞玻璃封裝90之周邊之一部分延伸，且圍繞凹座99b延伸以完全包圍IC裝置102且部分包圍MEMS裝置104。接合環142使IC裝置102與藉由孔口140提供之流體路徑隔離。
圖19C展示包括藉由接合環142密封至玻璃基板92之玻璃防護罩96的玻璃封裝90之實例，其中IC裝置102及MEMS裝置104囊封於玻璃防護罩96與玻璃基板92之間。IC裝置102及MEMS裝置104安置於玻璃防護罩96之凹座99內。為清楚起見，未展示封裝之其他組件，包括IC裝置102與MEMS裝置104之間及至封裝90之外部之電連接件。凹座99包括用以容納IC裝置102及MEMS裝置104之主要部分106a，及延伸至封裝90之側面95的狹窄部分106b，從而提 供允許MEMS裝置104與玻璃封裝90之外部之間的流體接取之孔口140。圖19C中之接合環142為不連續的，從而圍繞玻璃封裝90之大部分周邊延伸。
在一些實施中，接合環中之一或多個槽可提供至裝置之流體接取。圖19D展示包括藉由接合環142密封至玻璃基板92之玻璃防護罩96的玻璃封裝90之實例，其中IC裝置102及MEMS裝置104囊封於玻璃防護罩96與玻璃基板92之間。IC裝置102及MEMS裝置104安置於玻璃防護罩96之凹座99內，其中接合環142包圍凹座99。為清楚起見，未展示封裝之其他組件，包括IC裝置102與MEMS裝置104之間及至封裝90之外部之電連接件。接合環142為不連續的，其中穿過接合環142之兩個槽146界定孔口140，流體可穿過該孔口140而接取MEMS裝置104。
在一些實施中，流體接取可部分受到阻礙(例如)以提供一定種保護從而使玻璃封裝中之一或多個裝置在製造或使用期間免受切分流體、污物、碎屑及其他環境條件影響。圖19E展示包括藉由接合環142密封至玻璃基板92之玻璃防護罩96的玻璃封裝90之實例，其中IC裝置102及MEMS裝置104囊封於玻璃防護罩96與玻璃基板92之間。IC裝置102安置於玻璃防護罩96之凹座99a內，其中MEMS裝置104安置於玻璃防護罩96之凹座99b內。為清楚起見，未展示封裝之其他組件，包括IC裝置102與MEMS裝置104之間及至玻璃封裝90之外部之電連接件。凹座99b延伸至玻璃封裝90之側面95，從而提供允許MEMS裝置104與玻璃封裝90 之外部之間的流體接取之孔口140。接合環142圍繞玻璃封裝90之周邊的一部分延伸以及圍繞凹座99b延伸，從而完全包圍IC裝置102且部分包圍MEMS裝置104。接合環142使IC裝置102與由孔口140提供之流體路徑隔離。凹座99b包括在玻璃封裝90之側面95處的柵欄148。柵欄148位於MEMS裝置104與玻璃封裝90之側面95之間，且可提供一定保護從而使MEMS裝置104在製造或使用期間免受切分流體、污物、碎屑及其他環境條件影響。
雖然圖19A至圖19E展示了流體接取路徑之實例，但本文中所描述之玻璃封裝亦可包括其他類型之信號傳輸路徑。舉例而言，在一些實施中，信號傳輸路徑經組態以透射光。在一些實施中，光透射路徑可包括穿過玻璃基板及/或玻璃防護罩之孔隙，可穿過該孔隙透射光。在一些實施中，光透射路徑可包括具有在所要波長或波長範圍下為透明之至少一區的玻璃基板及/或玻璃防護罩。在一些實施中，玻璃基板及/或玻璃防護罩可為顯示器面板之部分。在一些實施中，玻璃基板及/或玻璃防護罩可包括聚合物塗層以制定玻璃基板及/或玻璃防護罩之光透射特性。下文關於圖37A至圖38來論述聚合物塗層。
在一些實施中，信號傳輸路徑經組態以傳輸熱能。在一些實施中，熱傳輸路徑可包括穿過玻璃基板及/或玻璃防護罩之孔，可經由該孔傳輸熱。孔可未經填充或經填充。在一些實施中，根據所要實施，可選擇填充材料之存在、不存在及/或類型以藉由傳導、對流及輻射中之一或多者 來傳輸熱能。舉例而言，在一些實施中，孔填充有導熱材料。
如上文所指示，在一些實施中，玻璃封裝包括自藉由玻璃封裝囊封之裝置至玻璃封裝外部之一或多個電連接件。裝置與玻璃封裝外部之間的電連接件可包括任何電組件，該等電組件包括導線結合件、導電跡線、導電通孔及導電襯墊。導電跡線可形成於玻璃封裝之任何表面上，該表面包括玻璃基板之任何表面及玻璃防護罩之任何表面。在一些實施中，金屬用以形成導電跡線。在一些其他實施中，使用諸如導電聚合物之非金屬材料形成導電跡線。
可使用之金屬的實例包括銅(Cu)、鋁(Al)、金(Au)、鈮(Nb)、鉻(Cr)、鉭(Ta)、鎳(Ni)、鎢(W)、鈦(Ti)、鈀(Pd)、銀(Ag)，及其合金及組合。電鍍金屬層之實例包括Cu、Cu/Ni/Au、Cu/Ni/Pd/Au、Ni/Au、Ni/Pd/Au、Ni合金/Pd/Au及Ni合金/Au。在一些實施中，導電跡線包括主要導電層覆疊黏著層之雙層。黏著層之實例包括鉻(Cr)、鈦(Ti)及鈮(Nb)。雙層之實例包括Cr/Cu、Cr/Au及Ti/W。黏著層可具有幾奈米至數百奈米或更大之厚度。根據所要實施，包括黏著層(若存在)之導電跡線的厚度可在約1,000埃(Å)與10,000 Å之間。導電跡線之寬度可(例如)自小於10微米變化至大於100微米。在各種實施中，鄰近導電跡線之間的間隔可自小於10微米變化至500微米或更大。導電跡線可以任何適當方式進行圖案化以提供所要連接。若形成多個導電跡線，則間距可根據所要實施而變化。
在一些實施中，封裝包括玻璃防護罩及/或玻璃基板之側表面上的一或多個導電路徑。在一些實施中，封裝包括玻璃基板及/或玻璃防護罩之側表面上的導電跡線。在圖11A中展示包括側表面上之導電跡線之封裝的實例，該實例描繪沿著玻璃防護罩96之側表面延伸的導電跡線130。
在一些實施中，導線結合件(若存在)僅位於玻璃封裝之內部上，諸如描繪於圖11B中之導線結合件136。在一些實施中，自封裝之內部至外部之導電路徑僅包括形成於封裝表面上之玻璃穿孔互連件及/或導電跡線。此情形可允許玻璃封裝適用於消費型產品中之表面黏著及/或部署而無任何包覆成型或其他進一步封裝。
在一些實施中，玻璃封裝可包括插入穿過經加熱玻璃防護罩或玻璃基板之一或多個金屬導線。在一些實施中，玻璃封裝之玻璃基板及玻璃防護罩中之一者包括亦可稱為玻璃穿孔或導電玻璃穿孔之一或多個玻璃穿孔互連件。在一些實施中，如上文所描述，玻璃穿孔互連件包括延伸穿過玻璃基板或玻璃防護罩之一或多個導電路徑。根據所要實施，玻璃穿孔互連件之導電路徑可包括玻璃穿孔之金屬化側壁、玻璃穿孔中之導電填充材料、嵌入於玻璃材料內之金屬插腳或柱，或前述各者之組合。
在一些實施中，封裝包括亦稱為非周邊玻璃穿孔互連件之內部玻璃穿孔互連件。非周邊玻璃穿孔互連件之實例展示於圖15A至圖17B中。玻璃穿孔互連件124在此等諸圖中之每一者中位於玻璃封裝90內部，使得玻璃包圍玻璃穿孔 互連件124。
在一些實施中，玻璃封裝包括周邊玻璃穿孔互連件。在一些實施中，周邊玻璃穿孔互連件可包括玻璃基板或玻璃防護罩之頂表面及底表面中的通孔開口、自玻璃基板或玻璃防護罩之一或多個側表面凹入的側壁，及沿著側壁自頂表面延伸至底表面之一或多個導電路徑。頂表面及底表面中之每一者可為(例如)玻璃基板或玻璃防護罩之外表面或內表面。
圖20展示描繪包括周邊玻璃穿孔互連件之玻璃封裝之一部分的等角視圖之示意性說明的實例。玻璃組件101為具有兩個實質上平行之主表面(頂表面92a及底表面92b)的大體上平坦之基板。玻璃組件101亦具有亦稱為側表面之兩組平行周邊表面(周邊表面89a及周邊表面89b)。周邊表面89a及89b為實質垂直於頂表面92a及底表面92b之最小表面。裝置100附接至玻璃組件101之頂表面92a或形成於該頂表面92a上。玻璃組件101可為(例如)如上文參看圖9至圖19E描述之玻璃封裝之玻璃基板或玻璃防護罩，其中頂表面92a為玻璃封裝之玻璃基板或玻璃防護罩之內表面，且底表面92b為玻璃封裝之玻璃基板或玻璃防護罩之外表面。裝置100可為如上文所描述之IC裝置、MEMS或其他EMS裝置，或任何其他類型之裝置。
玻璃組件101包括周邊玻璃穿孔互連件125。周邊玻璃穿孔互連件為多跡線玻璃穿孔互連件，該等多跡線玻璃穿孔互連件包括穿過玻璃組件101在頂表面92a與底表面92b之 數個部分之間延伸的多個導電跡線122c。(為清楚起見，以虛線展示圖20中在玻璃表面後方之組件，但玻璃組件101根據所要實施可為透明或非透明的。)周邊玻璃穿孔互連件125位於玻璃組件101之周邊上，其中玻璃穿孔互連件125中之每一者自周邊表面89b中之一者凹入。周邊玻璃穿孔互連件125中之每一者包括側壁112，其中導電跡線122c沿著該側壁112延伸。導電跡線122c中之每一者穿過玻璃組件101提供頂表面92a及底表面92b之數個部分之間的單獨導電路徑。在圖20之實例中，導電跡線122c中之每一者提供自裝置100至底表面92b上之外部襯墊132的連接。具體而言，導電跡線122c中之每一者自周邊玻璃穿孔互連件125延伸以連接至頂表面92a上之裝置100，且自玻璃穿孔互連件125延伸以連接至底表面92b上之外部襯墊132。外部襯墊132可允許至PCB或其他基板或裝置(圖中未展示)之連接。如所提到，在所描繪之實例中，玻璃穿孔互連件125中之每一者包括多個導電跡線122c，但在如下文進一步描述之一些其他實施中，可存在穿過周邊玻璃穿孔之單一導電跡線或其他導電路徑。周邊玻璃穿孔互連件125可包括於玻璃封裝之任何數目個側面上，包括一個、兩個、三個、四個或(若存在)四個以上側面。多個周邊玻璃穿孔互連件125可包括於玻璃封裝之任一側面上。
如上文所描述，非周邊及周邊玻璃穿孔互連件可包括玻璃基板或玻璃防護罩之相對平行表面中的通孔開口。圖21A至圖21C展示具有各種開口形狀之玻璃穿孔互連件的 等角橫截面視圖之示意性說明的實例。
在圖21A中，玻璃組件101包括在玻璃組件101之頂表面92a中具有開口128之玻璃穿孔互連件124。玻璃組件101可為(例如)玻璃封裝之玻璃基板或玻璃防護罩。(為清楚起見，未展示玻璃穿孔互連件124之金屬化或其他導電路徑)。在所描繪之實例中，開口128為圓形。指示開口128之中心線129。在一些實施中，可沿著中心線129切割玻璃組件101以提供周邊玻璃穿孔互連件之半圓形開口。在圖21B中，玻璃組件101包括在玻璃組件101之頂表面92a中具有開口128之玻璃穿孔互連件124。玻璃組件101可為(例如)玻璃封裝之玻璃基板或玻璃防護罩。(為清楚起見，未展示玻璃穿孔互連件124之金屬化或其他導電路徑)。在所描繪之實例中，開口128為槽形。槽形通孔開口可表徵為具有圓角之細長矩形，其具有較長尺寸(長度L)及較短尺寸(寬度W)。指示開口128之中心線129。在一些實施中，可沿著中心線129切割玻璃組件101以提供周邊玻璃穿孔互連件之半槽形開口，其中半槽形狀在一些實施中指代分成兩個部分之槽形通孔開口的形狀。在圖21C中，玻璃組件101包括在玻璃組件101之頂表面92a中具有開口128之玻璃穿孔互連件124。玻璃組件101可為(例如)玻璃封裝之玻璃基板或玻璃防護罩。(為清楚起見，未展示玻璃穿孔互連件124之金屬化或其他導電路徑。)在所描繪之實例中，開口128為具有圓角之正方形。指示開口128之中心線129。可沿著中心線129切割玻璃組件101以提供周邊玻璃穿孔互連 件之半正方形開口。通孔開口可為橢圓形、半橢圓形、圓形、半圓形、矩形、正方形、半正方形、具有圓角之正方形、具有圓角之半正方形等。在一些實施中，通孔開口具有無尖銳角部之修圓邊緣。
玻璃穿孔互連件之數目、形狀及置放可根據實施而變化。舉例而言，一或多個周邊玻璃穿孔互連件可位於玻璃基板或玻璃防護罩之一個、兩個、三個或三個以上側面之周邊上。在一些實施中，除一或多個非周邊玻璃穿孔互連件外，玻璃封裝亦可包括一或多個周邊玻璃穿孔互連件。在一些實施中，可按陣列來配置多個玻璃穿孔互連件。玻璃穿孔互連件之定向可根據所要實施而變化。
圖22展示包括非周邊多跡線玻璃穿孔之陣列的封裝之一部分的俯視圖之示意性說明的實例。舉例而言，玻璃穿孔互連件124位於玻璃組件101內部中，玻璃組件101可為玻璃封裝之玻璃基板或玻璃防護罩。每一玻璃穿孔互連件124包括側壁112及沿著側壁112延伸之導電跡線122c。導電跡線122c自玻璃組件101之一側上的裝置100延伸至玻璃組件101之另一側上的外部襯墊132。裝置100可為如上文所描述之IC裝置、MEMS或其他EMS裝置，或任何其他類型之裝置。
導電跡線122c自裝置100至外部襯墊132為連續的。(每一導電跡線122c之底側區段受到頂側區段遮蓋)。玻璃穿孔互連件124之形狀及相對於側表面之定向可根據所要實施而變化。在圖22之實例中，玻璃穿孔互連件124為槽 形，其中槽之長度不平行於玻璃組件101之側表面89。導電跡線122c亦可成角度以自玻璃穿孔互連件124延伸至裝置100。
圖23A至圖23C展示玻璃穿孔互連件之側壁金屬化圖案之示意性說明的實例。(為清楚起見，描繪周邊玻璃穿孔互連件125之側壁金屬化圖案；此等圖案亦可實施於非周邊玻璃穿孔互連件中。)圖23A描繪玻璃組件101中之周邊玻璃穿孔互連件125之示意性說明，該玻璃組件101可為玻璃封裝之玻璃基板或玻璃防護罩。周邊玻璃穿孔互連件125各自包括玻璃穿孔152，及塗佈玻璃穿孔152之側壁的導電薄膜154。每一導電薄膜154完全覆蓋玻璃穿孔之側壁，且提供穿過玻璃組件101之單一導電路徑。
圖23B描繪玻璃組件101中之周邊玻璃穿孔互連件125之示意性說明，該玻璃組件101可為玻璃封裝之玻璃基板或玻璃防護罩。在此實例中，周邊玻璃穿孔互連件125各自包括玻璃穿孔152，及部分塗佈玻璃穿孔152之側壁的導電薄膜154。導電薄膜154延伸穿過玻璃穿孔152以提供自玻璃組件101之頂部至玻璃組件101之底部的導電路徑。玻璃穿孔152中之每一者的側壁之部分156未被覆蓋。舉例而言，在一些實施中，側壁之部分156未經金屬化，使得在切分道中不存在金屬。每一導電薄膜154提供穿過玻璃組件101之單一導電路徑。
圖23C描繪玻璃組件101中之周邊玻璃穿孔互連件125之示意性說明，該玻璃組件101可為玻璃封裝之玻璃基板或 玻璃防護罩。在此實例中，周邊玻璃穿孔互連件125各自包括玻璃穿孔152，及延伸穿過玻璃穿孔152之多個導電跡線122c。每一導電跡線122c可提供穿過玻璃組件101之單獨導電路徑，從而允許多個裝置、襯墊或其他電活性組件至每一周邊玻璃穿孔互連件125之獨立接取。
在一些實施中，玻璃穿孔填充有或部分填充有金屬、其他導電材料或非導電材料。在一些其他實施中，玻璃穿孔內部保持未填充。若使用，則填充材料可為金屬、金屬導電膏、焊料、焊錫膏、一或多個焊球、玻璃金屬材料、聚合物金屬材料、導電聚合物、非導電聚合物、導電材料、非導電材料、導熱材料、散熱材料或其組合。在一些實施中，填充材料減小所沈積薄膜及/或電鍍層上之應力。在一些其他實施中，填充材料對通孔進行密封以防止經由通孔傳送液體或氣體而轉移。填充材料可充當導熱路徑以將熱自黏著於玻璃組件之一側上的裝置傳遞至另一側。在一些實施中，除側壁金屬化外或替代側壁金屬化，玻璃穿孔互連件之導電路徑包括導電填充材料。在一些實施中，一或多個玻璃穿孔可包括非導電填充材料，諸如導熱或密封材料。在一些實施中，玻璃穿孔不包括導電路徑且不用作玻璃穿孔互連件，而是可充當熱傳輸路徑或其他路徑。
玻璃穿孔及玻璃穿孔互連件之橫截剖面可根據所要實施而變化。在一些實施中，玻璃穿孔具有自平坦玻璃基板或玻璃防護罩表面延伸至玻璃基板或玻璃防護罩內部中之一點的具凹曲度之側壁。在一些實施中，玻璃穿孔具有錐形 或v形剖面，其中側壁自一表面處之較大通孔開口至另一表面處之較小通孔開口逐漸變細。在一些實施中，玻璃穿孔貫穿玻璃基板或玻璃防護罩具有實質上均勻之面積，其中通孔具有實質上筆直之垂直側壁。
圖24A至圖24D展示玻璃穿孔及互連件之橫截面示意性說明的實例。圖24A描繪玻璃組件101中之玻璃穿孔互連件124。玻璃組件101可為如上文所描述之玻璃基板或玻璃防護罩。玻璃穿孔互連件124包括玻璃穿孔側壁112上之側壁金屬化層158。側壁金屬化層158可為(例如)一或多個導電薄膜、一或多個圖案化導電跡線等。側壁金屬化層158與側壁112保形。側壁112具有雙側v形剖面，其中錐形側壁自每一表面延伸以在玻璃組件101內部中之一點處相遇。在圖24B之實例中，玻璃組件101中之玻璃穿孔互連件124具有自玻璃組件101之每一表面延伸至玻璃組件101內部中之一點的具有凹曲度的側壁112。玻璃穿孔互連件124包括與玻璃穿孔側壁112保形之側壁金屬化層158。在圖24C之實例中，玻璃組件101中之玻璃穿孔互連件124包括為實質上筆直之垂直側壁的側壁112。玻璃穿孔互連件124包括與玻璃穿孔側壁112保形之側壁金屬化層158。圖24D描繪玻璃組件101中之穿過玻璃之互連件124。玻璃穿孔互連件124包括側壁金屬化層158及填充材料160。填充材料160填充側壁112之間的空間。
可根據各種實施使用之玻璃穿孔互連件及形成穿過玻璃之互連件之方法的額外細節在以下申請案中給出：2011年 3月15日申請且題為「Thin Film Through-Glass Via And Methods For Forming Same」之美國專利申請案第13/048,768號，及與本申請案同在申請中且題為「Die-Cut Through-Glass Via And Methods For Forming Same」之美國專利申請案第13/221,677號，該兩個申請案以引用之方式併入本文中。
在一些實施中，玻璃封裝包括可撓性連接器，或經組態以連接至可撓性連接器。可撓性連接器亦可稱為帶狀纜線、可撓性扁平纜線或撓性膠帶。可撓性連接器可包括聚合物膜，其具有在同一平面上彼此平行地延伸之嵌入之電連接件(諸如，導電導線或跡線)。可撓性連接器亦可包括在一末端處之撓性襯墊及在另一末端處之接點，其中導電導線或跡線電連接個別撓性襯墊與個別接點。上文關於圖11C描述了經組態以附接至可撓性連接器之玻璃封裝的一實例，其中下文關於圖25A至圖25D描述額外實例。圖25A及圖25B展示連接至可撓性連接器之經玻璃囊封之IC及MEMS裝置的分解圖及等角視圖之示意性說明的實例。
圖25A及圖25B之實例中的玻璃封裝90包括玻璃防護罩96、IC裝置102、玻璃基板92、MEMS裝置104及接合環142。玻璃防護罩96包括容納MEMS裝置104及IC裝置102之凹座99。
玻璃基板92通常為具有兩個實質上平行之表面(內表面93及外表面94)的平坦基板。上面具有撓性附接襯墊133之突出部分162允許至由玻璃防護罩96封圍之內表面93之部 分的電連接。內表面93上之導電跡線122將IC結合襯墊120連接至突出部分162上之撓性附接襯墊133。IC結合襯墊120可用於至IC裝置102之連接。MEMS裝置104及IC裝置102可藉由玻璃基板92上之導電跡線122直接或間接地電連接至撓性附接襯墊133中之一或多者。在所展示之實例中，導電跡線122a將MEMS裝置104連接至IC結合襯墊120a，且IC結合襯墊120a可用於至IC裝置102之連接。與玻璃基板92相關聯之電子組件的特定配置為一可能配置之實例，其中其他配置為可能的。
在一些實施中，導電跡線122之曝露至外部環境的部分可經鈍化。舉例而言，導電跡線122可經鈍化而具有鈍化層，諸如氧化物或氮化物塗層。
展示於圖25A及圖25B中之玻璃封裝90可進一步包括可撓性連接器103。可撓性連接器103可包括撓性襯墊(圖中未展示)。撓性襯墊可經組態以與撓性附接襯墊133接觸。在一些實施中，可撓性連接器103之撓性襯墊可藉由各向異性導電膜(ACF)結合至玻璃封裝90之撓性附接襯墊133。在一些其他實施中，可撓性連接器103之撓性襯墊可藉由焊料結合至玻璃封裝90之撓性附接襯墊133。可撓性連接器103之接點可組裝於插口或其他連接器中，(例如)從而連接至印刷電路板(PCB)或其他電子組件。
在一些實施中，具有用於連接至可撓性連接器103之突出部分162的玻璃封裝90可允許玻璃封裝90位於遠離PCB或其他電子組件處。舉例而言，此情形可允許PCB或其他 電子組件位於受保護環境中，或可允許玻璃封裝90位於小殼體中。
圖25C及圖25D展示連接至扁平可撓性連接器之經玻璃囊封MEMS裝置之分解圖及等角視圖之示意性說明的實例。展示於圖25C及圖25D中之玻璃封裝90包括玻璃防護罩96、玻璃基板92、MEMS裝置104及接合環142。玻璃防護罩96包括容納MEMS裝置104之凹座99。
玻璃基板92通常為具有兩個實質上平行之表面(內表面93及外表面94)的平坦基板。突出部分162允許至由玻璃防護罩96封圍之內表面93之部分的電連接。內表面93上之導電跡線122將結合襯墊120連接至撓性附接襯墊133。MEMS裝置104可藉由玻璃基板92上之導電跡線122電連接至撓性附接襯墊133中之一或多者。舉例而言，可撓性連接器103可藉由各向異性導電膜(ACF)或焊料結合至撓性附接襯墊133。
在一些實施中，可撓性連接器103可附接至一或多個IC裝置(圖中未展示)。舉例而言，可撓性連接器103可附接至一或多個晶片尺度封裝(CSP)矽晶粒以用於信號調節及格式化。此情形可允許玻璃封裝90之尺寸的進一步減小，此係由於玻璃封裝90不容納IC裝置。舉例而言，可使經玻璃封裝之MEMS麥克風位於使用者之耳部中，其中IC裝置中之相關聯控制電子器件位於耳部外。
下文關於圖26至圖38來描述製造玻璃封裝之方法的實施。在一些實施中，製造玻璃封裝之方法可為分批層級程 序。製造玻璃封裝之分批層級程序指代同時製造複數個玻璃封裝。舉例而言，在一些實施中，分批層級囊封製程中之某些操作係針對複數個裝置執行一次，而非針對每一裝置分離地執行。在一些實施中，分批層級程序涉及在將玻璃晶圓、面板或其他玻璃基板單體化成個別晶粒之前囊封在玻璃晶圓、面板或其他玻璃基板上之複數個裝置。
圖26展示說明用於玻璃封裝之分批層級製造程序的流程圖之實例。程序200以提供具有裝置單元陣列之玻璃基板的區塊202開始。裝置單元可包括在玻璃基板之內表面上的一或多個裝置以及待與該單元之一或多個裝置一起封裝的相關聯組件。請注意，上面製造及/或附接有裝置之表面稱為玻璃基板面板之內表面，此係由於該表面將最終形成一或多個封裝之內表面。
玻璃基板面板指代經組態以最終經單體化之玻璃基板。玻璃基板面板可包括自較大玻璃基板切割之子面板。舉例而言，在一些實施中，玻璃基板面板可為自較大玻璃面板切割之正方形或矩形子面板。在一些實施中，玻璃基板面板可為具有大約四平方公尺之面積的玻璃板。在一些實施中，玻璃基板面板可為具有100毫米、150毫米之直徑或其他適當直徑之修圓基板。在一些實施中，玻璃基板面板厚度可在約300微米與700微米之間(諸如，約500微米)，但可根據所要實施使用較厚或較薄基板。
如上文所描述，諸如IC裝置及/或EMS裝置之裝置可製造於玻璃基板之內表面上或以其他方式附接至該內表面。 在一些實施中，例如，玻璃基板包括EMS裝置及相關聯IC裝置之陣列，其中EMS裝置製造於玻璃基板上，且IC裝置藉由覆晶附接來附接。在一些其他實施中，例如，玻璃基板包括EMS裝置及相關聯IC裝置之陣列，其中EMS裝置及IC裝置製造於玻璃基板上。在一些其他實施中，玻璃基板包括製造於玻璃基板上或附接至玻璃基板之EMS裝置之陣列而無IC裝置，或製造於玻璃基板上或附接至玻璃基板之IC裝置之陣列而無EMS裝置。
除玻璃基板面板之內表面上的裝置外，諸如接合環、導電跡線、襯墊、跡線、互連件、孔口、其他信號傳輸路徑及其類似者的任何數目個其他組件亦可存在於玻璃基板面板之任何表面上，或穿過玻璃基板面板而存在。任何數目個裝置可在玻璃基板面板上排成陣列。舉例而言，數十、數百、數千或更多裝置可在單一玻璃基板面板上。根據所要實施，裝置及相關聯組件可全部為相同的或跨越玻璃基板面板而為不同的。
程序200以提供在內表面中具有凹座陣列之玻璃防護罩面板的區塊204繼續。如上文所描述，根據所要實施，凹座可經組態以容納玻璃基板上之一或多個裝置。玻璃防護罩面板可包括額外特徵及組件，包括接合環、導電跡線、襯墊、互連件、孔口、其他信號傳輸路徑及其類似者。
玻璃防護罩面板指代經組態以最終經單體化之玻璃基板。玻璃防護罩面板包括自較大玻璃基板切割之子面板。在一些實施中，玻璃防護罩面板之形狀及面積可大致與玻 璃防護罩面板將接合至之玻璃基板面板相同。在一些實施中，玻璃防護罩面板厚度可在約300微米與700微米之間(諸如，500微米)，但可根據所要實施使用較厚或較薄基板。
程序200以使玻璃防護罩面板與玻璃基板面板對準之區塊206繼續。使玻璃防護罩面板與玻璃基板面板對準，使得經組態以容納裝置之凹座各自定位於待容納之一或多個裝置上方，且使玻璃防護罩面板及玻璃基板面板上之其他對應組件對準。在一些實施中，使玻璃防護罩面板上之接合環與玻璃基板面板上之對應接合環對準。舉例而言，若將藉由焊料結合來使玻璃防護罩面板接合至玻璃基板面板，則可使玻璃基板面板之每一裝置單元的金屬接合環與玻璃防護罩面板上之對應金屬接合環對準。使玻璃防護罩面板與裝置基板面板對準可涉及包括使用對準標記及其類似者之標準覆晶置放技術。
程序200以將玻璃防護罩面板接合至玻璃基板面板之區塊208繼續。在一些實施中，在將玻璃防護罩面板接合至玻璃基板面板之後，玻璃基板面板上之裝置囊封於玻璃防護罩面板與玻璃基板面板之間。可使用將玻璃防護罩面板接合至玻璃基板面板之任何適當方法，其中實例包括焊料結合、黏著劑結合及熱壓結合。焊料結合涉及在存在熱之情況下使玻璃防護罩面板及玻璃基板面板與焊錫膏或其他可焊接材料接觸。可使用之一種類型之焊料結合為共晶金屬結合，該共晶金屬結合涉及在玻璃防護罩面板與玻璃基 板面板之間形成共晶合金層。下文關於圖36A及圖36B來進一步論述此情形。黏著劑結合涉及使玻璃防護罩面板及玻璃基板面板與環氧樹脂或其他黏著劑接觸。根據所要實施，可施加熱、諸如紫外線輻射之輻射或壓力以形成環氧樹脂結合件或其他黏著劑結合件。熱壓結合涉及在不存在中間材料之情況下將壓力及熱施加至諸如玻璃防護罩面板及玻璃基板面板上之接合環的組件。
接合製程期間之製程條件(諸如，溫度及壓力)可根據特定接合方法及包圍經囊封裝置之區域的所要特性而變化。舉例而言，對於包括共晶結合之焊料結合而言，接合溫度之範圍在適當時可為約100℃至約500℃。實例溫度對於銦/鉍(InBi)共晶可為約150℃，對於CuSn共晶可為約225℃，且對於AuSn可為約305℃。
在一些實施中，接合操作涉及設定囊封區域中之界定壓力。此情形可涉及將氣體泵入或泵出發生接合之腔室，以設定所要壓力。在接合操作之後，裝置曝露至之囊封區域中之壓力可低於大氣壓、高於大氣壓或處於大氣壓下。氣體之組合物亦可制定為所要組合物。舉例而言，在接合製程期間可引入(dial)使MEMS加速度計之保證質量減少的所要惰性氣體及壓力。程序200以將經接合之玻璃防護罩面板及玻璃基板面板單體化以形成亦稱為晶粒之個別玻璃封裝的區塊210繼續，每一玻璃封裝包括一或多個經囊封裝置及相關聯組件。
圖27A至圖27C展示製造包括經囊封裝置之個別晶粒的 分批層級程序之各種階段之示意性說明的實例。首先，圖27A展示玻璃基板面板192及玻璃防護罩面板196在接合之前的簡化示意性說明之實例。在圖27A之實例中，裝置單元212包括在玻璃基板面板192之內表面93上排成陣列的裝置100。如上文所指示，裝置單元212亦可包括相關聯組件(圖中未展示)，諸如襯墊、跡線、互連件、孔口及其類似者。玻璃防護罩面板196包括玻璃防護罩單元213，玻璃防護罩單元213中之每一者包括形成於玻璃防護罩面板196之內表面97中的凹座99。在一些實施中，每一裝置單元213包括多個凹座。邊界線214指示鄰近裝置單元212之間或鄰近玻璃防護罩面板單元213之間的邊界及單體化製程中之所要切割位置。
圖27B為經接合之玻璃基板面板及玻璃防護罩面板在單體化之前的平面示意性描繪。經接合之面板190包括經囊封之排成陣列的裝置100，其中凹座99包圍每一裝置100。圖27C為經單體化之個別玻璃封裝90的平面示意性描繪，每一玻璃封裝90包括由凹座99包圍之裝置100。
在一些實施中，玻璃基板面板為較大面板之子面板。玻璃上裝置製造可在第一面板層級發生，其中接合操作在子面板層級發生。圖28A及圖28B展示說明用於形成經接合之玻璃基板及玻璃防護罩子面板之程序的流程圖之實例。在圖28A中，程序300包括並行程序300a及300c，其中程序300a用於形成玻璃基板子面板，且程序300c用於形成玻璃防護罩子面板。程序300a以在第一玻璃基板面板上製造 MEMS裝置及相關聯組件的區塊302開始。製造程序對於所製造之特定MEMS裝置為唯一的。在一些實施中，MEMS裝置可藉由在第一玻璃基板面板上沈積各種薄膜層及選擇性地圖案化該等薄膜層以形成所要MEMS裝置來建置。上文關於圖7描述了製造程序之實例。
在製造程序之另一實例中，MEMS加速度計可(例如)藉由以下步驟直接製造於玻璃基板上：順序地沈積種子層及光阻遮罩，經由光阻遮罩進行電鍍，接著剝離光阻且蝕刻未經電鍍之種子層。可重複此序列以逐層建置包括電鍍保證質量及彈簧之裝置，其中用於電容改變感測之間隙藉由對銅(Cu)或另一金屬進行電鍍、接著選擇性地蝕刻Cu層以釋放電鍍保證質量來製造。保證質量及彈簧可藉由鎳(Ni)或基於鎳之合金(諸如，鎳錳(NiMn))來製造。
在區塊302中亦可製造包括導電跡線、襯墊、玻璃穿孔互連件及接合環之相關聯組件。在製造MEMS裝置之前、期間或之後可執行任何相關聯組件之製造。舉例而言，在MEMS裝置製造程序中之電鍍操作期間可對接合環進行電鍍。可製造之MEMS裝置的實例包括壓力感測器、麥克風、揚聲器、加速度計、陀螺儀、RF電濾波器、其他電濾波器、醫療裝置、場感測裝置及顯示器。
在一些實施中，第一玻璃基板面板可經設定大小，使得第一玻璃基板面板之長度及寬度尺寸(亦稱為橫向尺寸)各自大於200 mm。在一些實施中，第一玻璃基板面板為矩形。在一些實施中，第一玻璃面板之橫向尺寸可為至少 600 mm×800 mm。在一些實施中，寬度及長度中之一者或兩者可為1公尺或大於1公尺。
程序300a以刻劃(scribe)且裂片(break)第一玻璃基板面板以形成玻璃基板子面板之區塊304繼續。在一些實施中，子面板具有皆小於200 mm之長度及寬度尺寸。舉例而言，可將680 mm×880 mm之玻璃面板分成20個170 mm×176 mm子面板。在一些實施中，子面板具有大於200 mm之橫向尺寸。可使用標準刻劃及裂片程序。程序300a以將IC裝置附接至玻璃基板子面板之區塊306繼續。可使用覆晶附接或其他適當附接程序。此情形形成玻璃基板子面板，其具有安置於其內表面上之MEMS裝置及相關聯IC裝置之陣列。在一些其他實施中，不執行操作306。舉例而言，用於製造不包括封圍於封裝空腔內之IC裝置的封裝之程序不包括操作306。
用於形成玻璃防護罩子面板之程序300c以在玻璃防護罩子面板中蝕刻凹座之區塊308開始。術語子面板用以指示，玻璃防護罩子面板之大小與在程序300a之操作304中形成的玻璃基板子面板之大小相同；根據所要實施，玻璃防護罩子面板可能或可能不形成為較大面板。在圖28A之實例中，所有玻璃防護罩處理在子面板層級發生。在一些實施中，子面板具有皆小於200 mm之長度及寬度尺寸。在一些實施中，子面板具有大於200 mm之橫向尺寸。濕式或乾式蝕刻可用以形成用來容納玻璃基板子面板上之裝置的數目及大小之凹座，玻璃防護罩子面板將接合至玻璃基板 子面板。在一些實施中，亦可在玻璃防護罩子面板中蝕刻或以其他方式形成諸如玻璃穿孔之其他特徵。
程序300c以使玻璃防護罩子面板金屬化之區塊310繼續。金屬化可包括在玻璃防護罩子面板之一或多個表面上或穿過玻璃防護罩子面板形成接合環、玻璃穿孔互連件、導電佈線及襯墊中之任一者。在玻璃防護罩未經金屬化(諸如，描繪於圖16A中之玻璃防護罩96)之一些實施中，不執行操作310。下文關於圖35來描述用以形成玻璃防護罩面板之程序之實施的其他細節。
程序300接著以將玻璃防護罩子面板接合至玻璃基板子面板之區塊312繼續。上文關於圖26描述了接合技術。經接合之玻璃防護罩子面板及玻璃基板子面板接著為進一步程序操作(包括例如單體化或切分)做好準備。
在圖28B中，程序320包括並行程序300b及300c，其中程序300b用於形成玻璃基板子面板，且程序300c用於形成玻璃防護罩子面板，如上文關於圖28A所描述。程序320之某些操作可與上文關於圖28A描述之程序300中之操作相同。
程序300b以在第一玻璃基板面板上製造MEMS及IC裝置以及相關聯組件之區塊303開始。上文關於圖28A描述了第一玻璃基板面板之尺寸的實例。在一些實施中，MEMS及IC裝置可藉由在第一玻璃基板面板上沈積各種薄膜層及選擇性地圖案化該等薄膜層以形成所要MEMS及IC裝置來建置。取決於所要實施，IC裝置及MEMS裝置製造可按以下方式執行：同時地，或順序地，或其某一組合。在一些實 施中，IC裝置為LTPS-TFT裝置。在一些實施中，製造於第一玻璃基板面板上之IC裝置控制MEMS裝置之電路，從而允許製造包括IC功能性而無分離封裝之IC裝置的玻璃封裝。舉例而言，玻璃上IC裝置可包括多工或解多工MEMS感測器裝置之驅動電路。在一些實施中，玻璃上IC裝置向可包括在封裝內之額外IC裝置提供補充IC功能性。
在一些實施中，自封裝消除分離封裝之經附接IC裝置可促成較小封裝。除允許消除用以容納單獨封裝之空間外，亦可減小MEMS裝置與IC裝置之間的間隔。在一些實施中，玻璃上裝置置放之容限可為微影容限，該等微影容限可為約3微米至5微米。此情形與經分離封裝之IC裝置形成對比，對於經分離封裝之IC裝置，用於IC裝置至玻璃基板之附接的機械容限可為(例如)約20微米至40微米。程序300b以如上文關於圖28A所描述之刻劃且裂片第一玻璃面板以形成玻璃基板子面板之區塊304繼續。程序320以如上文關於圖28A所描述之將玻璃防護罩子面板接合至玻璃基板子面板的區塊312繼續。
在圖28A及圖28B之實例中，MEMS及/或IC裝置製造於第一玻璃基板面板上，第一玻璃基板面板經裂片為多個子面板以供進一步處理，包括(例如)IC裝置附接操作、裝置囊封操作及單體化操作中之一或多者。在一些實施中，將較大的第一玻璃面板裂片為具有小於200 mm之尺寸的多個子面板允許將容易用於半導體封裝工業之標準封裝工具用於裝置製造後處理。
在一些其他實施中，裝置可製造於在不分成多個子面板之情況下經受進一步處理的玻璃面板上。舉例而言，在一些實施中，具有大於200 mm之橫向尺寸的面板可經受裝置製造後處理。在一些其他實施中，裝置可製造於具有小於200 mm之橫向尺寸的面板上。
圖29A至圖34B展示將裝置囊封於玻璃封裝中之方法中的各種階段之示意性說明之橫截面圖及平面圖的實例。圖29A及圖29B分別描繪玻璃基板面板192上之裝置單元212的橫截面圖及平面圖的實例，玻璃基板面板192之一部分展示於諸圖中。(為清楚起見，在橫截面圖中未標示展示於平面圖中之某些組件。)如上文關於圖28A所描述，裝置單元212可為玻璃基板面板192上之單一重複單元。裝置單元212包括形成於玻璃基板面板192之內表面93上的MEMS裝置104、導電跡線122、積體電路(IC)結合襯墊120及120a、互連結合襯墊120b，及接合環142a。IC結合襯墊120及120a可為IC裝置之覆晶結合襯墊，其中導電跡線122a將MEMS裝置104電連接至IC結合襯墊120a，且導電跡線122提供自IC結合襯墊120至互連結合襯墊120b之電連接。互連結合襯墊120b提供玻璃防護罩中之玻璃穿孔互連件的連接點。接合環142a為包圍MEMS裝置104、IC結合襯墊120及120a且覆疊導電跡線122之聚合、玻璃或金屬接合環。
描繪於圖29B中之平面圖為裝置單元212之配置的實例。在一些其他實施中，例如，裝置單元可包括多個MEMS裝 置、一或多個IC裝置(替代MEMS裝置104或除MEMS裝置104外)及多個接合環，接合環中之一些可分段或不連續。雖然在圖29B中以邊緣襯墊組態來展示IC結合襯墊120及120a，但在一些其他實施中，可以包括區域陣列或具有交錯幾何形狀之交替組態來配置IC結合襯墊120及120a。
在一些實施中，在一或多個分批程序中跨越玻璃基板面板192之所有裝置單元212來執行MEMS裝置104、導電跡線122及122a、IC結合襯墊120及120a、互連襯墊120b及接合環142a在內表面93上之形成。
圖30A及圖30B分別描繪包括IC裝置102之裝置單元212之橫截面視圖及平面圖的實例。IC裝置102藉由焊料結合件134結合至襯墊120及120a(圖中未展示)，且電連接至MEMS裝置104及互連襯墊120b。底膠材料216安置於IC裝置102與玻璃基板面板192之間。
在一些實施中，IC裝置102可藉由覆晶結合製程來附接，在覆晶結合製程中，將助焊劑塗覆至襯墊120及120a，將IC裝置置放於玻璃基板面板192之內表面93上，且在還原氣氛中對玻璃基板面板192進行回焊以在IC結合襯墊120及120a(圖中未展示)與IC裝置102之間形成焊料結合件134。可接著圍繞IC裝置102分配底膠材料216，且將底膠材料216固化。在一些實施中，在分批程序中跨越玻璃基板面板192之所有裝置單元212來執行IC裝置102至裝置單元212之附接。
圖31A及圖31B分別描繪玻璃防護罩面板196之玻璃防護 罩單元213之橫截面圖及平面圖的實例，玻璃防護罩面板196之一部分展示於諸圖中。玻璃防護罩單元213包括玻璃防護罩面板196之內表面97中的凹座99，及自內表面97延伸至外表面98之玻璃穿孔152。(為清楚起見，以虛線展示圖31B中在玻璃表面後方之組件，但玻璃防護罩面板196根據所要實施可為透明或非透明的。)
在一些實施中，跨越玻璃防護罩面板196之所有玻璃防護罩單元213來執行凹座99及玻璃穿孔152之形成。下文關於圖35來論述在玻璃防護罩面板中形成凹座及玻璃穿孔之各種實施的細節。
圖32A及圖32B分別描繪玻璃防護罩單元213在金屬化之後之橫截面圖及平面圖的實例。玻璃防護罩單元213包括玻璃穿孔互連件124(其中之每一者包括側壁金屬化層158)、外表面98上之外部襯墊132、外表面98上之導電跡線122d，及內表面97上之接合環142b。外部襯墊132可藉由導電跡線122d連接至玻璃穿孔互連件124，且可為經組態以(例如)連接至印刷電路板(PCB)之表面黏著裝置(SMD)襯墊，或可提供至PCB或其他裝置之電界面。接合環142b包圍凹座99，且經組態以與描繪於圖29B及圖30B中之裝置單元212之接合環142a對準且接合至該接合環142a。每一玻璃穿孔互連件124之側壁金屬化層158包括玻璃防護罩面板196之內表面97上的凸緣222。凸緣222可經組態以與描繪於圖29B及圖30B中之互連襯墊120b對準。在一些實施中，在分批程序中跨越玻璃防護罩面板192之所有玻璃 防護罩單元213來執行玻璃防護罩單元213之金屬化。下文關於圖34來論述使玻璃防護罩面板金屬化之各種實施的細節。
圖33A及圖33B分別描繪包括用於接合至裝置單元212之焊錫膏220之玻璃防護罩單元213的橫截面圖及平面圖的實例。(請注意，描繪於圖33B中之平面圖面向上來展示內表面97)。焊錫膏220安置於接合環142b及玻璃穿孔互連件124之凸緣222上。在一些實施中，在分批程序中跨越玻璃防護罩面板192之所有玻璃防護罩單元213來執行將焊錫膏220網版印刷於或以其他方式置放於玻璃防護罩單元213之接合環142b及凸緣222上。
圖34A及圖34B分別描繪接合至裝置單元212之玻璃防護罩單元213之橫截面圖及平面圖之實例。在一些實施中，使玻璃防護罩面板196與玻璃基板面板192對準且將其置放於玻璃基板面板192上，其後接著對描繪於圖33A及圖33B中之焊錫膏220進行回焊。焊料回焊建立玻璃防護罩單元213之玻璃穿孔互連件124與玻璃基板單元212之襯墊120b之間的電連接。焊料回焊亦可接合分別展示於圖29B及圖32B中之裝置單元212及玻璃防護罩單元213的接合環142a與142b，以形成圍繞IC裝置102及MEMS裝置104提供密封之接合環142。
圖35展示說明用於包括玻璃穿孔互連件之玻璃防護罩面板之製造程序的流程圖之實例。程序330以在玻璃防護罩面板中圖案化及形成玻璃穿孔及凹座之區塊332開始。區 塊332包括在玻璃防護罩面板之內表面及外表面上塗覆及圖案化遮罩。在內表面及外表面上圖案化經對準之玻璃穿孔開口，且在內表面上圖案化凹座。可在相同或不同操作中圖案化凹座及玻璃穿孔開口。遮罩材料可取決於後續玻璃移除操作來選擇。對於後續濕式蝕刻，例如，遮罩材料可包括光阻、多晶矽或氮化矽之沈積層、碳化矽，或鉻、鉻及金之薄金屬層，或其他抗蝕刻材料。對於噴砂，遮罩材料包括光阻、層壓乾式光阻膜、柔性聚合物、聚矽氧橡膠、金屬遮罩，或金屬或聚合篩網。
形成玻璃穿孔及凹座可涉及濕式蝕刻或噴砂或此等技術之組合，以自玻璃防護罩面板移除材料。濕式蝕刻溶液包括基於氟化氫之溶液，例如，高濃度氫氟酸(HF)、稀釋HF(HF：H2O)、緩衝HF(HF：NH4F：H2O)，或對玻璃基板具有相當高之蝕刻速率及對遮罩材料具有高選擇性之其他合適蝕刻劑。蝕刻劑亦可藉由諸如噴塗及攪煉之其他技術來塗覆。形成玻璃穿孔之濕式蝕刻序列可在一側面上且接著在另一側面上連續地執行，或在兩個側面上同時執行。若使用噴砂，則可同時或連續地執行對每一側面進行遮罩及噴砂。
可在相同或不同操作中形成凹座及玻璃穿孔開口。舉例而言，在一些實施中，可蝕刻玻璃穿孔，其後接著圖案化及蝕刻凹座。在一些其他實施中，可同時對玻璃穿孔及凹座進行圖案化及噴砂。此外，圖案化及形成凹座之技術可與用以圖案化及形成玻璃穿孔之技術相同或不同。
在一些實施中，製造玻璃防護罩面板上之每一玻璃防護罩單元的多個凹座，使得所得個別封裝中之每一者包括多個空腔。在形成多個空腔之一些實施中，多個空腔中之全部或一些可對周圍環境獨立且氣密地封閉，空腔中之全部或一些可共用封閉且氣密之環境，或空腔中之全部或一些可對周圍環境部分或完全開放。在一些實施中，凹座及/或玻璃穿孔中之一或多者可橫跨兩個鄰近玻璃防護罩單元，使得在晶粒單體化之後，此等凹座或玻璃穿孔在玻璃封裝之一側面處開放。在一些實施中，可形成孔口或周邊玻璃穿孔。
程序330接著以在玻璃防護罩面板上(包括在玻璃防護罩面板之內表面及外表面上且在玻璃穿孔之側壁上)沈積金屬種子層之區塊334繼續。金屬種子層提供在上面可電鍍金屬層之導電基板。金屬種子層大體上與玻璃防護罩面板之下伏外表面、內表面及側壁表面保形，以形成連接玻璃防護罩面板之內表面與外表面的連續金屬種子層。金屬之實例包括Cu、Al、Au、Nb、Cr、Ta、Ni、W、Ti及Ag。在一些實施中，在沈積金屬種子層之前保形地沈積黏著層。舉例而言，對於Cu種子層，黏著層之實例包括Cr及Ti。黏著層及種子層可藉由濺鍍沈積來沈積，但可使用包括以下各者之其他保形沈積製程：原子層沈積(ALD)、蒸鍍，及其他化學氣相沈積(CVD)或物理氣相沈積(PVD)製程。黏著層之實體厚度之範圍為約100 Å至約500 Å，或更明確而言，約150 Å至300 Å，但黏著層根據實施可較薄或 較厚。實例種子層厚度之範圍為約800 Å至10000 Å，或更明確而言，約1000 Å至約5000 Å，但金屬種子層根據實施可較薄或較厚。在一實例中，沈積具有約200 Å/2000 Å之厚度的Cr黏著層/Cu種子層。
程序330接著以在玻璃防護罩面板上圖案化接合環、跡線及襯墊之區塊336繼續。區塊336可包括在玻璃防護罩面板之內表面及外表面上塗覆及圖案化遮罩。在一些實施中，暫留(tent)於玻璃穿孔開口及凹座上之層壓光阻用作遮罩材料。光阻可藉由包括至輻射之遮罩曝光及化學顯影之技術來圖案化。根據所要實施，層壓光阻可經顯影以允許玻璃穿孔內部之電鍍，以及在外表面及內表面上經圖案化以形成電佈線、襯墊(包括虛擬襯墊及電連接襯墊)及接合環。暫留之層壓光阻之一實例為DuPont® WBR2000乾膜光阻，藉由層壓將該DuPont® WBR2000乾膜光阻塗覆至基板表面。可使用包括乾膜、液體且基於環氧樹脂之光阻的其他光阻。
程序330接著以對玻璃防護罩面板進行電鍍以同時形成玻璃穿孔互連件、接合環、跡線及襯墊之區塊338繼續。可經電鍍以形成玻璃穿孔互連件、接合環、跡線及襯墊之金屬之實例包括Cu、Ni及包括鎳鈷(NiCo)、鎳錳(NiMn)及鎳鐵(NiFe)之Ni合金，及此等各者之組合。在一些實施中，區塊338包括在主導體金屬之較厚層上電鍍諸如Au或鈀Pd之一或多種金屬的薄層。可在區塊336中形成之金屬堆疊之實例包括Cu、Cu/Ni/Au、Cu/Ni合金/Au、Ni/Au、 Ni合金/Au、Ni/Pd/Au、Ni合金/Pd/Au、Ni/Pd，及Ni合金/Pd。
程序330接著以移除剩餘光阻及未經電鍍之金屬種子層的區塊340繼續。區塊340可涉及將光阻曝露至適當溶劑及將金屬種子層曝露至濕式或乾式蝕刻劑，且可一次對單一側面或同時對兩個側面執行蝕刻。
如上文所指示，在一些實施中，金屬接合環用以接合玻璃防護罩與玻璃基板。在一些實施中，金屬接合環可圍繞一或多個裝置提供氣密密封。在一些實施中，金屬接合環可包括焊料結合件。根據所要實施，焊料結合件可由共晶或非共晶焊接材料形成。在一些實施中，金屬接合環可包括金屬間化合物。
圖36A及圖36B展示包括焊料結合件之金屬接合環之橫截面示意性說明的實例。圖36A展示包括接合環142a及142b以及焊料結合件164的接合環142之實例。(雖然以下論述參考接合環142a及142b以及焊接材料在焊接之前的組合物，但應理解，所得接合環142可包括所使用之金屬的一或多種合金以及組份梯度。)接合環142a及142b中之每一者可為(例如)玻璃基板或面板上之接合環。在一些實施中，接合環142a可安置於玻璃封裝之玻璃基板或玻璃防護罩中的一者上，其中接合環142b安置於玻璃封裝之玻璃基板或玻璃防護罩中的另一者上。
接合環142a及142b各自包括一或多種可焊接金屬，且可具有相同或不同冶金材料。可包括於接合環142a或142b中 之金屬的實例包括Cu、Al、Au、Nb、Cr、Ta、Ni、W、Ti、Pd、Ag及其合金。
在一些實施中，Cu、Cu合金、Ni、Ni合金或此等各者之組合的一或多個層提供接合環142a及142b之大部分厚度。在一些實施中，諸如Pd或Au之可易於焊接之金屬的一或多個層可用以在焊接之前提供接合環142a及142b的頂部厚度。接合環冶金材料之實例包括Cu、Cu/Ni/Au、Cu/Ni/Pd/Au、Ni/Au、Ni/Pd/Au、Cu/Ni合金/Au、Cu/Ni合金/Pd/Au、Ni合金/Au，及Ni合金/Pd/Au。Ni合金之實例包括NiCo、NiMn及NiFe。每一層之實例厚度對於Cu或Cu合金層可在約1微米與10微米之間，對於Ni或Ni合金層可在約1微米與20微米之間，對於Au層可小於約1微米，且對於Pd層可小於約0.5微米。可根據所要實施使用其他厚度。
在一些實施中，接合環142a及142b中之每一者的寬度(W)可在約20微米與500微米之間。在描繪於圖36A中之實例中，接合環142a之寬度與接合環142b之寬度相同。
如上文所指示，焊料結合件164可具有非共晶或共晶冶金材料。在一些實施中，使用無鉛冶金材料。所使用之共晶焊料之實例包括InBi、CuSn、CuSnBi、CuSnIn，及AuSn。此等共晶合金之熔融溫度對於InBi及CuSnIn共晶合金可為約150℃，對於CuSn共晶合金可為約225℃，且對於AuSn共晶合金可為約305℃。非共晶焊料之實例包括銦(In)、銦/銀(InAg)及錫(Sn)焊料。
焊接材料可藉由諸如電鍍、網版印刷或焊料噴射之方法 添加至玻璃組件上之接合環。在共晶或其他合金之狀況下，複合金屬可經順序地電鍍、印刷或噴射或作為複合物。藉由施加熱及對焊接材料進行回焊來形成焊料結合件。焊接材料潤濕接合環且與接合環形成合金，從而在凝固時形成固體結合件。在一些實施中，焊接製程涉及使用還原劑來氧化還原，此情形可減緩或防止焊料結合件形成。在使用共晶合金之一些實施中，不使用還原劑。此情形在捕獲於封裝空腔中之還原劑可不利地影響安置於空腔中之一或多個裝置之效能或耐久性的實施中可為需要的。
圖36B展示包括接合環142a及142b以及焊料結合件164之接合環142之實例。在圖36B之實例中，接合環142a寬於接合環142b，使得焊料結合件164為角焊縫接點(fillet joint)。在一些實施中，角焊縫接點可提供更強結合件，且可增加對準容限。諸如接合環142a之較寬接合環可在待接合之任一玻璃組件上。在一些實施中，接合環142a延伸超出接合環142b之距離D為至少約25微米，其中接合環142a比接合環142b寬至少約50微米。
在一些實施中，圖36A及圖36B中之金屬接合件142可藉由環氧樹脂或聚合物塗層來增強。本文中所描述之金屬接合環的實施並不限於接合全玻璃封裝之玻璃組件，而是可包括接合任何兩個玻璃組件。
在一些實施中，封裝之玻璃組件包括外表面上之塗層。舉例而言，如上文所描述之玻璃基板及/或玻璃防護罩可塗佈有聚合物塗層。應注意，實施不限於如上文所描述之 全玻璃封裝，而是亦可在包括玻璃組件之任何封裝情況下來實施。舉例而言，封裝可包括經塗佈之玻璃基板及非玻璃罩或蓋。
塗層可用以增加不透明性，提供封裝標記，增加封裝可見性，增加封裝耐久性，且增加封裝之耐刮性。舉例而言，在一些實施中，經塗佈表面可藉由工業標準標記製程進行標記，以提供經封裝裝置之唯一識別號碼。在另一實例中，按圖案選擇性地塗佈表面，以提供至經囊封裝置之信號傳輸路徑且實現經封裝裝置與外部之間的光學通信。
圖37A及圖37B展示包括塗層之玻璃封裝之橫截面示意性說明的實例。在圖37A及圖37B中，玻璃封裝90包括玻璃防護罩96及玻璃基板92，玻璃防護罩96包括玻璃穿孔互連件124。玻璃防護罩96藉由接合環142且藉由玻璃穿孔互連件124與玻璃防護罩96之間的焊接材料164密封至玻璃基板92。裝置100囊封於玻璃防護罩96與玻璃基板92之間。
在圖37A中，塗佈層168塗佈玻璃基板92之外表面94，從而延伸至玻璃基板92之邊緣。在圖37B中，塗佈層168塗佈玻璃基板92之外表面94，從而圍繞玻璃基板92之邊緣延伸且部分塗佈側表面95。在一些實施中，圍繞邊緣或角部之塗層可減少或防止邊緣裂縫。
可將塗層塗覆至玻璃封裝之一或多個表面。舉例而言，對於包括藉由四個側表面連接之兩個主要外表面之封裝而言，可整體或部分地塗佈任何數目個主要外表面及/或側表面。
在一些實施中，塗層包括真空沈積之膜，包括藉由濺鍍沈積、化學氣相沈積(CVD)、原子層沈積(ALD)、蒸鍍及電漿噴塗沈積來沈積之膜。在一些實施中，塗層包括無機介電膜。實例包括碳(C)(包括類鑽碳及近類鑽碳)、二氧化矽(SiO2)、氧化鋁(Al2O3)、氮化鋁(AlN)，及氮化矽(SiN)。在一些實施中，塗層包括金屬膜。實例包括鈦(Ti)、鎢(W)、鈦/鎢(TiW)、鉻/金(CrAu)，及金(Au)。金屬膜可用於經塗佈表面不包括玻璃穿孔、結合襯墊、導電跡線或其他電組件之實施中。真空沈積之介電或金屬塗層之實例厚度的範圍可為約0.1微米至約5微米。在一些實施中，真空沈積之塗層具有小於約2微米之厚度。
在一些實施中，塗層包括聚合物膜。聚合物膜可包括旋塗膜、浸漬膜、刷塗膜、噴塗膜、滾塗膜，及層壓膜。聚合物之實例包括SU-8、聚醯亞胺、苯并環丁烯(BCB)、聚降冰片烯(PNB)、可購自Nippon Steel Corporation之PID聚合物、包括載有金屬粒子、介電粒子或長鏈聚合物化合物粒子之聚合物的載有粒子之聚合物(諸如，可購自Shin-Etsu Chemical Company之填充有SiO2粒子的環氧樹脂，及其他環氧樹脂，諸如，如Master Bond環氧樹脂之環氧樹脂)、聚胺基甲酸酯、聚碳酸酯，及聚矽氧。在一些實施中，可添加染料或其他添加劑以使聚合物塗層著色或變黑。聚合物塗層之實例厚度之範圍為約10微米至100微米。在一些實施中，聚合物塗層具有小於約50微米之厚度。在一些實施中，塗層係由感光成像聚合物膜形成。根 據所要實施，此塗層可藉由光微影來圖案化。
在一些實施中，塗層包括各向異性導電膜(ACF)。ACF膜可實現至電饋通或其他電活性組件之接觸。
在一些實施中，塗層可包括無機介電膜及聚合物膜。舉例而言，封裝可包括跨越一或多個表面之真空沈積之耐刮無機介電質，其中聚合物覆蓋在封裝角部上。根據所要實施。無機介電膜可在聚合物膜下方或上方。類似地，在一些實施中，塗層可包括金屬膜及聚合物膜。
可在製造程序期間之任何適當時間執行塗佈。舉例而言，可在單體化之前的任何適當點在分批程序之面板層級或在單體化之後在個別封裝層級執行塗佈。可(例如)在接合玻璃基板與玻璃防護罩面板之前或之後塗佈玻璃基板及/或玻璃防護罩面板。可(例如)在將一或多個裝置或其他組件製造於玻璃基板面板之內表面上之前或之後塗佈玻璃基板面板。類似地，可(例如)在形成凹座或其他組件之前或之後塗佈玻璃防護罩面板。在一些其他實施中，可在單體化之後在分批層級執行塗佈。
圖38展示說明用於塗佈玻璃封裝之程序的流程圖之實例。程序400以將經接合之玻璃基板面板及玻璃防護罩面板置放於切分膠帶上之區塊402開始。程序400以將經接合面板單體化以形成個別玻璃封裝之區塊404繼續。個別玻璃封裝可包括藉由側表面連接之兩個主要表面。在程序中之此處，每一封裝之主要表面中的一者面向切分膠帶，其中另一主要表面經曝露且對於塗佈為可接取的。然而，歸 因於所有鄰近封裝之接近性，每一封裝之側表面對於塗佈可能不可接取。程序400以區塊406繼續，其中拉伸切分膠帶以在經單體化封裝之間引入間隔，藉此在實體上分離封裝且增加側表面之可接取性。程序400接著以塗佈個別封裝之經曝露外表面及側表面之區塊408繼續。以此方式，可在面板層級塗佈每一封裝之側表面區域之全部或一些。
如上文所指示，在一些實施中，如本文中所描述之玻璃封裝可為顯示裝置之部分。在一些其他實施中，製造於玻璃基板上之非顯示裝置可與亦製造於玻璃基板上之顯示器及其他裝置相容，其中非顯示裝置與顯示裝置一起製造或作為單獨裝置而附接，組合具有良好匹配之熱膨脹性質。
圖39A及圖39B展示說明包括複數個干涉調變器之顯示裝置40之系統方塊圖的實例。舉例而言，顯示裝置40可為智慧型電話、蜂巢式或行動電話。然而，顯示裝置40之相同組件或其輕微變化亦說明各種類型之顯示裝置，諸如電視、平板電腦、電子閱讀器、手持型裝置及攜帶型媒體播放器。
顯示裝置40包括外殼41、顯示器30、天線43、揚聲器45、輸入裝置48，及麥克風46。外殼41可由包括射出模製及真空成型之多種製造程序中之任一者形成。此外，外殼41可由多種材料中之任一者形成，該等材料包括(但不限於)：塑膠、金屬、玻璃、橡膠及陶瓷或其組合。外殼41可包括可與具有不同色彩或含有不同標誌、圖片或符號之其他可移除部分互換的可移除部分(圖中未展示)。
顯示器30可為多種顯示器中之任一者，包括如本文中所描述之雙穩態或類比顯示器。顯示器30亦可經組態以包括：平板顯示器，諸如電漿、EL、OLED、STN LCD或TFT LCD；或非平板顯示器，諸如CRT或其他管式裝置。此外，顯示器30可包括如本文中所描述之干涉調變器顯示器。
顯示裝置40之組件示意性地說明於圖39]B中。顯示裝置40包括外殼41，且可包括至少部分封圍於外殼41中之額外組件。舉例而言，顯示裝置40包括網路介面27，該網路介面27包括耦接至收發器47之天線43。收發器47連接至處理器21，該處理器21連接至調節硬體52。調節硬體52可經組態以調節信號(例如，對信號濾波)。調節硬體52連接至揚聲器45及麥克風46。處理器21亦連接至輸入裝置48及驅動器控制器29。驅動器控制器29耦接至圖框緩衝器28且耦接至陣列驅動器22，該陣列驅動器22又耦接至顯示陣列30。在一些實施中，電源供應器50可向特定顯示裝置40之設計中的實質上所有組件提供電力。
網路介面27包括天線43及收發器47，使得顯示裝置40可經由網路與一或多個裝置通信。網路介面27亦可具有某一處理能力以減輕(例如)對處理器21之資料處理要求。天線43可傳輸及接收信號。在一些實施中，天線43根據IEEE 16.11標準(包括IEEE 16.11(a)、(b)或(g))或IEEE 802.11(包括IEEE 802.11a、b、g、n)及其其他實施來傳輸及接收RF信號。在一些其他實施中，天線43根據藍芽 (BLUETOOTH)標準來傳輸及接收RF信號。在蜂巢式電話之狀況下，天線43經設計以接收分碼多重存取(CDMA)、分頻多重存取(FDMA)、分時多重存取(TDMA)、全球行動通信系統(GSM)、GSM/通用封包無線電服務(GPRS)、增強型資料GSM環境(EDGE)、陸地集群無線電(TETRA)、寬頻CDMA(W-CDMA)、演進資料最佳化(EV-DO)、1xEV-DO、EV-DO版本A、EV-DO版本B、高速封包存取(HSPA)、高速下行鏈路封包存取(HSDPA)、高速上行鏈路封包存取(HSUPA)、演進型高速封包存取(HSPA+)、長期演進(LTE)、AMPS或用以在無線網路(諸如，利用3G或4G技術之系統)內通信之其他已知信號。收發器47可預處理自天線43接收之信號，使得該等信號可由處理器21接收及進一步操縱。收發器47亦可處理自處理器21接收之信號，使得該等信號可經由天線43自顯示裝置40進行傳輸。
在一些實施中，收發器47可由接收器來替換。此外，在一些實施中，網路介面27可由可儲存或產生待發送至處理器21之影像資料的影像源來替換。處理器21可控制顯示裝置40之總體操作。處理器21自網路介面27或影像源接收諸如壓縮影像資料之資料，且將資料處理為原始影像資料或處理為易於處理為原始影像資料之格式。處理器21可將經處理之資料發送至驅動器控制器29或發送至圖框緩衝器28以供儲存。原始資料通常指代識別影像內之每一位置處之影像特性的資訊。舉例而言，此等影像特性可包括色彩、飽和度及灰度階。
處理器21可包括微控制器、CPU或邏輯單元以控制顯示裝置40之操作。調節硬體52可包括用於將信號傳輸至揚聲器45且用於自麥克風46接收信號之放大器及濾波器。調節硬體52可為顯示裝置40內之離散組件，或可併入處理器21或其他組件內。
驅動器控制器29可直接自處理器21或自圖框緩衝器28獲取由處理器21產生之原始影像資料，且可適當地重新格式化該原始影像資料以用於高速傳輸至陣列驅動器22。在一些實施中，驅動器控制器29可將原始影像資料重新格式化為具有光柵狀格式之資料流，使得其具有適合於在顯示陣列30上掃描之時間次序。接著，驅動器控制器29將經格式化之資訊發送至陣列驅動器22。雖然諸如LCD控制器之驅動器控制器29常作為獨立積體電路(IC)而與系統處理器21相關聯，但可以許多方式實施此等控制器。舉例而言，控制器可作為硬體嵌入處理器21中、作為軟體嵌入處理器21中，或以硬體與陣列驅動器22完全整合。
陣列驅動器22可自驅動器控制器29接收經格式化之資訊，且可將視訊資料重新格式化為一組平行之波形，該組波形被每秒許多次地施加至來自顯示器之x-y像素矩陣之數百且有時數千個(或更多)引線。
在一些實施中，驅動器控制器29、陣列驅動器22及顯示陣列30適用於本文所描述之任何類型的顯示器。舉例而言，驅動器控制器29可為習知顯示器控制器或雙穩態顯示器控制器(諸如，IMOD控制器)。另外，陣列驅動器22可 為習知驅動器或雙穩態顯示器驅動器(諸如，IMOD顯示器驅動器)。此外，顯示陣列30可為習知顯示陣列或雙穩態顯示陣列(諸如，包括IMOD之陣列的顯示器)。在一些實施中，驅動器控制器29可與陣列驅動器22整合。此實施可用於高度整合之系統(例如，行動電話、攜帶型電子裝置、腕錶或小面積顯示器)中。
在一些實施中，輸入裝置48可經組態以允許(例如)使用者控制顯示裝置40之操作。輸入裝置48可包括小鍵盤(諸如，QWERTY鍵盤或電話小鍵盤)、按鈕、開關、搖臂、觸模敏感式螢幕、與顯示陣列30整合之觸模敏感式螢幕，或者壓敏或熱敏膜。麥克風46可經組態為顯示裝置40之輸入裝置。在一些實施中，經由麥克風46之語音命令可用於控制顯示裝置40之操作。
電源供應器50可包括多種能量儲存裝置。舉例而言，電源供應器50可為可再充電電池，諸如鎳鎘電池或鋰離子電池。在使用可再充電電池之實施中，可再充電電池可為可使用來自(例如)壁式插座或光伏打裝置或陣列之電力來充電的。或者，可再充電電池可為可無線充電的。電源供應器50亦可為再生能源、電容器或太陽能電池(包括塑膠太陽能電池或太陽能電池漆)。電源供應器50亦可經組態以自壁式插座接收電力。
在一些實施中，控制可程式化性駐留於可位於電子顯示系統中之若干處的驅動器控制器29中。在一些其他實施中，控制可程式化性駐留於陣列驅動器22中。上述最佳化 可實施於任何數目個硬體及/或軟體組件中及各種組態中。
可將結合本文中所揭示之實施而描述之各種說明性邏輯、邏輯區塊、模組、電路及演算法步驟實施為電子硬體、電腦軟體或兩者之組合。硬體與軟體之互換性已大體按功能性進行描述，且說明於上述各種說明性組件、區塊、模組、電路及步驟中。以硬體或是軟體實施此功能性取決於特定應用及強加於整個系統上之設計約束。
用以實施結合本文中所揭示之態樣而描述的各種說明性邏輯、邏輯區塊、模組及電路之硬體及資料處理設備可藉由通用單晶片或多晶片處理器、數位信號處理器(DSP)、特殊應用積體電路(ASIC)、場可程式化閘陣列(FPGA)或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件或其經設計以執行本文中所描述之功能的任何組合來實施或執行。通用處理器可為微處理器，或任何習知處理器、控制器、微控制器或狀態機。處理器亦可實施為計算裝置之組合，諸如DSP與微處理器之組合、複數個微處理器、結合DSP核心之一或多個微處理器或任何其他此種組態。在一些實施中，特定步驟及方法可由特定用於給定功能之電路來執行。
在一或多個態樣中，所描述之功能可實施於硬體、數位電子電路、電腦軟體、韌體(包括在此說明書中揭示之結構及其結構等效物)或其任何組合中。此說明書中所描述之標的物之實施亦可實施為在電腦儲存媒體上編碼的一或 多個電腦程式(亦即，電腦程式指令之一或多個模組)以供資料處理設備執行或控制資料處理設備之操作。
若實施於軟體中，則可將該等功能作為一或多個指令或程式碼而儲存於電腦可讀媒體上或經由電腦可讀媒體來傳輸。本文中所揭示之方法或演算法之步驟可實施於可駐留於電腦可讀媒體上之處理器可執行軟體模組中。電腦可讀媒體包括電腦儲存媒體及通信媒體(包括可經啟用以將電腦程式自一位置轉移至另一位置的任何媒體)兩者。儲存媒體可為可由電腦存取之任何可用媒體。作為實例而非限制，此等電腦可讀媒體可包括RAM、ROM、EEPROM、CD-ROM或其他光碟儲存器、磁碟儲存器或其他磁性儲存裝置或可用於儲存呈指令或資料結構之形式的所要程式碼且可由電腦存取的任何其他媒體。又，可將任何連接適當地稱為電腦可讀媒體。如本文中所使用，磁碟及光碟包括緊密光碟(CD)、雷射光碟、光碟、數位影音光碟(DVD)、軟性磁碟及藍光光碟，其中磁碟通常以磁性之方式再生資料，而光碟藉由雷射以光學之方式再生資料。以上各者之組合亦可包括於電腦可讀媒體之範疇內。另外，方法或演算法之操作可作為程式碼及指令中之一者或程式碼及指令之任何組合或集合而駐留於機器可讀媒體及電腦可讀媒體上，可將機器可讀媒體及電腦可讀媒體併入至電腦程式產品中。
對本發明中所描述之實施之各種修改對於熟習此項技術者而言可為易於顯而易見的，且本文中界定之一般原理可 在不脫離本發明之精神或範疇的情況下應用於其他實施。因此，申請專利範圍並不意欲限於本文中所展示之實施，而應符合與本文中揭示之此揭示內容、原理及新穎特徵相一致之最廣泛範疇。詞「例示性」在本文中用以意謂「充當一實例、例子或說明」。本文中經描述為「例示性」之任何實施未必解釋為比其他可能性或實施較佳或有利。另外，一般熟習此項技術者將易於瞭解，有時為了易於描述諸圖而使用術語「上部」及「下部」，且指示對應於在適當定向之頁面上的圖之定向之相對位置，且可能並不反映如所實施之IMOD之正確定向。
在此說明書中在單獨實施之情境下所描述的某些特徵亦可在單一實施中以組合實施。相反，在單一實施之情境下所描述的各種特徵亦可分離地在多個實施中實施或以任何合適子組合實施。此外，儘管可在上文將特徵描述為以某些組合起作用且甚至最初如此主張，但來自所主張組合之一或多個特徵在一些情況下可自組合刪去，且所主張組合可針對子組合或子組合之變化。
類似地，雖然在圖式中以特定次序來描繪操作，但一般熟習此項技術者將易於認識到，此等操作無需以所展示之特定次序或以順序次序執行，或所有所說明操作經執行以達成所要結果。另外，圖式可以流程圖之形式示意性地描繪一或多個實例程序。然而，未描繪之其他操作可併入於經示意性地說明之實例程序中。舉例而言，可在所說明操作中之任一者之前、在所說明操作中之任一者之後、與所 說明操作中之任一者同時或在所說明操作中之任一者之間執行一或多個額外操作。在某些情況下，多任務及並行處理可為有利的。此外，不應將在以上所描述之實施中的各種系統組件之分離理解為在所有實施中皆需要此分離，且應理解，所描述之程式組件及系統可一般在單一軟體產品中整合在一起或經封裝至多個軟體產品中。另外，其他實施在以下申請專利範圍之範疇內。在一些狀況下，申請專利範圍中所敍述之動作可以不同次序執行且仍達成所要結果。
12‧‧‧干涉調變器
13‧‧‧光
14‧‧‧可移動反射層
14a‧‧‧反射子層/導電層
14b‧‧‧支撐層/子層
14c‧‧‧導電層/子層
15‧‧‧光
16‧‧‧光學堆疊
16a‧‧‧吸收層/光學吸收體/吸收體子層
16b‧‧‧介電質/子層
18‧‧‧支撐柱/支撐件
19‧‧‧間隙/空腔
20‧‧‧透明基板/下伏基板
21‧‧‧處理器
22‧‧‧陣列驅動器
23‧‧‧黑色遮罩結構/黑色遮罩
24‧‧‧列驅動器電路
25‧‧‧犧牲層/犧牲材料
26‧‧‧行驅動器電路
27‧‧‧網路介面
28‧‧‧圖框緩衝器
29‧‧‧驅動器控制器
30‧‧‧顯示陣列/面板/顯示器
32‧‧‧繫栓
34‧‧‧可變形層
35‧‧‧間隔層
40‧‧‧顯示裝置
41‧‧‧外殼
43‧‧‧天線
45‧‧‧揚聲器
46‧‧‧麥克風
47‧‧‧收發器
48‧‧‧輸入裝置
50‧‧‧電源供應器
52‧‧‧調節硬體
60a‧‧‧第一線路時間
60b‧‧‧第二線路時間
60c‧‧‧第三線路時間
60d‧‧‧第四線路時間
60e‧‧‧第五線路時間
62‧‧‧高區段電壓
64‧‧‧低區段電壓
70‧‧‧釋放電壓
72‧‧‧高保持電壓
74‧‧‧高定址電壓
76‧‧‧低保持電壓
78‧‧‧低定址電壓
80‧‧‧製造程序
89‧‧‧玻璃組件之側表面
89a‧‧‧玻璃組件之周邊表面
89b‧‧‧玻璃組件之周邊表面
90‧‧‧玻璃封裝
92‧‧‧玻璃基板
92a‧‧‧玻璃組件之頂表面
92b‧‧‧玻璃組件之底表面
93‧‧‧玻璃基板之內表面
94‧‧‧玻璃基板之外表面
95‧‧‧玻璃封裝之側面/側表面
96‧‧‧玻璃防護罩
97‧‧‧玻璃防護罩之內表面
98‧‧‧玻璃防護罩之外表面
99‧‧‧凹座
99a‧‧‧凹座
99b‧‧‧凹座
100‧‧‧裝置
101‧‧‧玻璃組件
102‧‧‧IC裝置
103‧‧‧可撓性連接器
104‧‧‧MEMS裝置
106a‧‧‧凹座之主要部分
106b‧‧‧凹座之狹窄部分
112‧‧‧玻璃穿孔側壁
120‧‧‧IC結合襯墊
120a‧‧‧IC結合襯墊
120b‧‧‧互連結合襯墊/IC結合襯墊
122‧‧‧導電跡線
122a‧‧‧導電跡線
122c‧‧‧導電跡線
122d‧‧‧導電跡線
124‧‧‧玻璃穿孔互連件/玻璃穿孔/穿過玻璃之互連件
125‧‧‧周邊玻璃穿孔互連件
128‧‧‧開口
129‧‧‧中心線
130‧‧‧導電跡線
132‧‧‧外部襯墊/導電襯墊
133‧‧‧撓性附接襯墊
134‧‧‧焊料結合件
136‧‧‧導線結合件
140‧‧‧孔口
141‧‧‧開口
142‧‧‧接合環
142a‧‧‧接合環
142b‧‧‧接合環
144‧‧‧側邊緣
146‧‧‧槽
148‧‧‧柵欄
152‧‧‧玻璃穿孔
154‧‧‧導電薄膜
156‧‧‧側壁之部分
158‧‧‧側壁金屬化層
160‧‧‧填充材料
162‧‧‧突出部分
164‧‧‧焊料結合件
168‧‧‧塗佈層
190‧‧‧經接合面板
192‧‧‧玻璃基板面板
196‧‧‧玻璃防護罩面板
200‧‧‧分批層級製造程序
212‧‧‧裝置單元
213‧‧‧玻璃防護罩單元
214‧‧‧邊界線
216‧‧‧底膠材料
220‧‧‧焊錫膏
222‧‧‧凸緣
300‧‧‧用於形成經接合之玻璃基板及玻璃防護罩子 面板之程序
300a‧‧‧用於形成玻璃基板子面板之程序
300b‧‧‧用於形成玻璃基板子面板之程序
300c‧‧‧用於形成玻璃防護罩子面板之程序
330‧‧‧用於包括玻璃穿孔互連件之玻璃防護罩面板 之製造程序
400‧‧‧用於塗佈玻璃封裝之程序
D‧‧‧距離
L‧‧‧長度
W‧‧‧寬度
圖1展示描繪干涉調變器(IMOD)顯示裝置之一系列像素中的兩個鄰近像素之等角視圖的實例。
圖2展示說明併有3×3干涉調變器顯示器之電子裝置的系統方塊圖之實例。
圖3展示說明圖1之干涉調變器的可移動反射層位置對所施加之電壓的圖之實例。
圖4展示說明當施加各種共同及區段電壓時的干涉調變器之各種狀態的表之實例。
圖5A展示說明圖2之3×3干涉調變器顯示器中的顯示資料之圖框的圖之實例。
圖5B展示可用以寫入在圖5A中說明之顯示資料之圖框的共同及區段信號之時序圖之實例。
圖6A展示圖1之干涉調變器顯示器的部分橫截面之實例。
圖6B至圖6E展示干涉調變器之變化實施的橫截面之實例。
圖7展示說明用於干涉調變器之製造程序的流程圖之實例。
圖8A至圖8E展示製造干涉調變器之方法中的各種階段之橫截面示意性說明之實例。
圖9展示經封裝裝置之橫截面示意性說明的實例。
圖10A及圖10B展示玻璃基板上之積體電路(IC)裝置的俯視圖之示意性說明的實例。
圖11A及圖11B展示經封裝IC裝置之橫截面示意性說明的實例。
圖11C展示經封裝MEMS裝置之橫截面示意性說明的實例。
圖12A及圖12B展示玻璃基板上之IC裝置及MEMS裝置的俯視圖之示意性說明的實例。
圖13A至圖13E展示包括MEMS裝置及IC裝置之玻璃封裝之橫截面示意性說明的實例。
圖14展示包括信號傳輸路徑之玻璃封裝之橫截面示意性說明的實例。
圖15A至圖17B展示包括玻璃穿孔互連件及孔口之經玻璃囊封之IC及MEMS裝置的分解圖及等角視圖之示意性說明的實例。
圖18A至圖18H展示經密封之玻璃封裝的俯視圖之示意性說明的實例。
圖19A至圖19E展示包括至MEMS裝置之流體接取的經玻璃囊封之MEMS裝置的等角視圖之示意性說明的實例。
圖20展示描繪包括周邊玻璃穿孔互連件之玻璃封裝之部分的等角視圖之示意性說明的實例。
圖21A至圖21C展示具有各種開口形狀之玻璃穿孔互連件的等角橫截面視圖之示意性說明的實例。
圖22展示包括非周邊多跡線玻璃穿孔之陣列的封裝之部分的俯視圖之示意性說明的實例。
圖23A至圖23C展示玻璃穿孔互連件之側壁金屬化圖案之示意性說明的實例。
圖24A至圖24D展示玻璃穿孔及互連件之橫截面示意性說明的實例。
圖25A及圖25B展示連接至扁平可撓性連接器之經玻璃囊封之IC及MEMS裝置的分解圖及等角視圖之示意性說明的實例。
圖25C及圖25D展示連接至扁平可撓性連接器之經玻璃囊封之MEMS裝置的分解圖及等角視圖之示意性說明的實例。
圖26展示說明用於玻璃封裝之分批層級製造程序的流程圖之實例。
圖27A至圖27C展示製造包括經囊封裝置之個別晶粒的分批層級程序之各種階段之示意性說明的實例。
圖28A及圖28B展示說明用於形成經接合之玻璃基板及玻璃防護罩子面板的程序之流程圖的實例。
圖29A至圖34B展示將裝置囊封於玻璃封裝中之方法中的各種階段之示意性說明之橫截面圖及平面圖的實例。
圖35展示說明用於包括玻璃穿孔互連件之玻璃防護罩面板的製造程序之流程圖的實例。
圖36A及圖36B展示包括焊料結合件之金屬接合環之橫截面示意性說明的實例。
圖37A及圖37B展示包括塗層之玻璃封裝之橫截面示意性說明的實例。
圖38展示說明用於塗佈玻璃封裝之程序之流程圖的實例。
圖39A及圖39B展示說明包括複數個干涉調變器之顯示裝置之系統方塊圖的實例。
90‧‧‧玻璃封裝
92‧‧‧玻璃基板
93‧‧‧玻璃基板之內表面
94‧‧‧玻璃基板之外表面
96‧‧‧玻璃防護罩
97‧‧‧玻璃防護罩之內表面
98‧‧‧玻璃防護罩之外表面
99‧‧‧凹座
102‧‧‧IC裝置
104‧‧‧MEMS裝置
120‧‧‧IC結合襯墊
120a‧‧‧IC結合襯墊
122‧‧‧導電跡線
122a‧‧‧導電跡線
124‧‧‧玻璃穿孔互連件/玻璃穿孔/穿過玻璃之互連件
132‧‧‧外部襯墊/導電襯墊
140‧‧‧孔口
142‧‧‧接合環

Claims (33)

  1. 一種方法，其包含：將一積體電路(IC)裝置附接至一玻璃基板上之結合襯墊，使得該IC裝置與製造於該玻璃基板上之一機電系統(EMS)裝置電連通；使一玻璃防護罩與該玻璃基板對準，使得該玻璃防護罩覆蓋該EMS裝置及該IC裝置；及將該玻璃防護罩接合至該玻璃基板以形成完全或部分包圍該EMS裝置及該IC裝置中之至少一者的一密封件。
  2. 如請求項1之方法，其中將該玻璃防護罩接合至該玻璃基板包括：在該玻璃防護罩上之一金屬接合環與該玻璃基板上之一金屬接合環之間形成一金屬至金屬結合件。
  3. 如請求項2之方法，其中該金屬至金屬結合件包括以下各者中之至少一者：一共晶合金、一非共晶合金、一焊接材料及一金屬間化合物。
  4. 如請求項2之方法，其中該玻璃防護罩上之該金屬接合環及該玻璃基板上之該金屬接合件在寬度上變化至少約50微米。
  5. 如請求項2之方法，其中該金屬至金屬結合件包括一角焊接頭。
  6. 如請求項1之方法，其中將該玻璃防護罩接合至該玻璃基板包括：在該玻璃防護罩與該玻璃基板之間形成一環氧樹脂結合件。
  7. 如請求項1之方法，其中將該玻璃防護罩接合至該玻璃 基板包括：在該玻璃防護罩與該玻璃基板之間形成一玻璃粉結合件。
  8. 如請求項1之方法，其中附接該IC裝置包括：將該IC裝置附接至該玻璃基板，使得該IC裝置至少部分覆疊該EMS裝置。
  9. 如請求項1之方法，其進一步包含在該玻璃防護罩中形成一或多個凹座。
  10. 如請求項1之方法，其進一步包含在該玻璃防護罩中形成一或多個玻璃穿孔。
  11. 如請求項1之方法，其進一步包含在該玻璃基板上形成一接合環及數個導電跡線。
  12. 如請求項1之方法，其進一步包含對該玻璃防護罩進行電鍍以同時形成一或多個玻璃穿孔互連件及一或多個金屬接合環。
  13. 如請求項1之方法，其中將該玻璃防護罩接合至該玻璃基板包括：同時將該玻璃防護罩接合至該玻璃基板及在該玻璃防護罩上之導電跡線與該玻璃基板上之導電跡線之間建立一導電路徑。
  14. 如請求項1之方法，其進一步包含對該玻璃防護罩進行電鍍以同時形成一或多個結合襯墊及一或多個金屬接合環。
  15. 如請求項1之方法，其中上面製造有一EMS裝置之該玻璃基板為具有複數個排成陣列之裝置單元的一玻璃基板面板之一裝置單元。
  16. 如請求項15之方法，其中將一積體電路(IC)裝置附接至一玻璃基板上之結合襯墊包括：將一IC裝置附接至該等排成陣列之裝置單元中的每一者，使得該IC裝置與該裝置單元之一EMS裝置電連通。
  17. 如請求項15之方法，其中該玻璃防護罩為具有複數個排成陣列之玻璃防護罩單元的一玻璃防護罩面板之一玻璃防護罩單元。
  18. 如請求項17之方法，其中將該玻璃防護罩接合至該玻璃基板包括：將該玻璃防護罩面板接合至該玻璃基板面板以同時形成複數個密封件，使得每一玻璃防護罩單元係密封至一裝置單元。
  19. 如請求項1之方法，其進一步包含將經接合之該玻璃防護罩面板及該玻璃基板面板單體化以形成複數個個別玻璃封裝。
  20. 如請求項19之方法，其進一步包含使該複數個個別玻璃封裝同時塗佈有一聚合物塗層。
  21. 如請求項1之方法，其進一步包含在該玻璃基板上形成一金屬接合環。
  22. 如請求項21之方法，其中該金屬接合環係在將該EMS裝置製造於該玻璃基板上期間形成。
  23. 一種藉由如請求項1之方法形成的設備。
  24. 如請求項23之設備，其進一步包含：一顯示器；一處理器，其經組態以與該顯示器通信，該處理器經 組態以處理影像資料；及一記憶體裝置，其經組態以與該處理器通信。
  25. 如請求項24之設備，其進一步包含：一驅動器電路，其經組態以將至少一信號發送至該顯示器；及一控制器，其經組態以將該影像資料之至少一部分發送至該驅動器電路。
  26. 如請求項24之設備，其進一步包含：一影像源模組，其經組態以將該影像資料發送至該處理器。
  27. 如請求項26之設備，其中該影像源模組包括一接收器、收發器及傳輸器中之至少一者。
  28. 如請求項24之設備，其進一步包含：一輸入裝置，其經組態以接收輸入資料且將該輸入資料傳達至該處理器。
  29. 一種方法，其包含：使包括複數個裝置單元之一玻璃基板面板與包括複數個玻璃防護罩單元之一玻璃防護罩面板對準；將該玻璃防護罩面板接合至該玻璃基板面板；及將經接合之該玻璃基板面板及該玻璃防護罩面板單體化以形成複數個個別玻璃封裝，其中該複數個個別玻璃封裝中之每一者包括密封至一玻璃基板之一玻璃防護罩、安置於該玻璃防護罩與該玻璃基板之間的一空腔內之一裝置，及該裝置與該個別玻璃封裝之一外部之間的 一信號傳輸路徑。
  30. 如請求項29之方法，其中將該玻璃基板面板接合至該玻璃防護罩面板包括：形成複數個接合環，該等接合環中之每一者將一玻璃防護罩單元密封至一裝置單元。
  31. 如請求項29之方法，其進一步包含在對準之前在該玻璃防護罩面板中形成複數個凹座及玻璃穿孔。
  32. 如請求項31之方法，其進一步包含在對準之前使該玻璃防護罩面板金屬化以形成該複數個玻璃防護罩單元，其中每一玻璃防護罩單元包括包圍一凹座之一金屬接合環、一玻璃穿孔互連件、該玻璃防護罩面板之一表面上的一結合襯墊，及自該玻璃穿孔互連件至該結合襯墊之電佈線。
  33. 如請求項32之方法，其中使該玻璃防護罩面板金屬化包括：對該玻璃防護罩面板進行電鍍以同時形成該金屬接合件、該玻璃穿孔互連件、該結合襯墊及該電佈線。
TW101131240A 2011-08-30 2012-08-28 以玻璃作為基板材料以及用於微機電系統及積體電路裝置之最終封裝 TW201318112A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/221,717 US20130050228A1 (en) 2011-08-30 2011-08-30 Glass as a substrate material and a final package for mems and ic devices

Publications (1)

Publication Number Publication Date
TW201318112A true TW201318112A (zh) 2013-05-01

Family

ID=46889424

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101131240A TW201318112A (zh) 2011-08-30 2012-08-28 以玻璃作為基板材料以及用於微機電系統及積體電路裝置之最終封裝

Country Status (3)

Country Link
US (1) US20130050228A1 (zh)
TW (1) TW201318112A (zh)
WO (1) WO2013032726A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106469686A (zh) * 2015-08-20 2017-03-01 三菱电机株式会社 半导体装置
TWI697084B (zh) * 2015-12-26 2020-06-21 美商英特爾公司 R鏈結-用於封裝裝置的資料訊號接點之接地屏蔽附接結構及陰影孔洞；封裝裝置的垂直資料訊號互連件之垂直接地屏蔽結構及屏蔽柵欄；以及用於封裝裝置的光電模組連接器資料訊號接點及接點針腳之接地屏蔽技術

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8597985B1 (en) * 2012-02-01 2013-12-03 Sandia Corporation MEMS packaging with etching and thinning of lid wafer to form lids and expose device wafer bond pads
CN103718288B (zh) * 2012-03-14 2016-08-17 日本特殊陶业株式会社 陶瓷基板及其制造方法
CN104838449B (zh) * 2012-12-07 2018-06-15 3M创新有限公司 导电制品
KR102012918B1 (ko) * 2012-12-14 2019-08-22 삼성전자주식회사 전자기기
WO2014177289A1 (en) 2013-04-29 2014-11-06 Abb Technology Ag Module arrangement for power semiconductor devices
CN105358952B (zh) * 2013-05-06 2020-01-14 荷语布鲁塞尔自由大学 有效的结构健康监测
US10006823B2 (en) * 2013-06-20 2018-06-26 The Regents Of The University Of Michigan Microdischarge-based transducer
US20150069618A1 (en) * 2013-09-11 2015-03-12 Innovative Micro Technology Method for forming through wafer vias
KR102158068B1 (ko) * 2014-02-05 2020-09-21 엘지이노텍 주식회사 임베디드 인쇄회로기판
CN104022145B (zh) * 2014-06-23 2017-01-25 深圳市华星光电技术有限公司 基板的封装方法及封装结构
US20150001649A1 (en) * 2014-09-18 2015-01-01 Brandon Harrington MEMS Apparatus On a Lid With Flexible Substrate
US9939338B2 (en) * 2015-02-19 2018-04-10 Stmicroelectronics S.R.L. Pressure sensing device with cavity and related methods
US10283492B2 (en) * 2015-06-23 2019-05-07 Invensas Corporation Laminated interposers and packages with embedded trace interconnects
US9887847B2 (en) * 2016-02-03 2018-02-06 International Business Machines Corporation Secure crypto module including conductor on glass security layer
JP7210573B2 (ja) 2017-10-27 2023-01-23 コーニング インコーポレイテッド 保護材料を使用したガラス貫通ビアの製造
JP7106875B2 (ja) 2018-01-30 2022-07-27 凸版印刷株式会社 ガラスコアデバイスの製造方法
US10998361B2 (en) * 2018-09-22 2021-05-04 Omnivision Technologies, Inc. Image-sensor package and associated method
US11349274B2 (en) 2018-10-16 2022-05-31 Lumentum Operations Llc Amplifier assembly
US11387155B2 (en) * 2019-12-12 2022-07-12 Texas Instruments Incorporated IC having a metal ring thereon for stress reduction

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855808A (en) * 1987-03-25 1989-08-08 Tower Steven A Hermetic glass chip carrier
US7091605B2 (en) * 2001-09-21 2006-08-15 Eastman Kodak Company Highly moisture-sensitive electronic device element and method for fabrication
JP4076742B2 (ja) * 2001-07-13 2008-04-16 シャープ株式会社 太陽電池モジュール
DE102004030411A1 (de) * 2004-06-23 2006-01-19 Kuraray Specialities Europe Gmbh Solarmodul als Verbundsicherheitsglas
US8284476B2 (en) * 2009-12-11 2012-10-09 Qualcomm Mems Technologies, Inc. Backlight utilizing desiccant light turning array

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106469686A (zh) * 2015-08-20 2017-03-01 三菱电机株式会社 半导体装置
US9711460B2 (en) 2015-08-20 2017-07-18 Mitsubishi Electric Corporation Semiconductor device
CN106469686B (zh) * 2015-08-20 2019-05-14 三菱电机株式会社 半导体装置
TWI671868B (zh) * 2015-08-20 2019-09-11 日商三菱電機股份有限公司 半導體裝置
TWI697084B (zh) * 2015-12-26 2020-06-21 美商英特爾公司 R鏈結-用於封裝裝置的資料訊號接點之接地屏蔽附接結構及陰影孔洞；封裝裝置的垂直資料訊號互連件之垂直接地屏蔽結構及屏蔽柵欄；以及用於封裝裝置的光電模組連接器資料訊號接點及接點針腳之接地屏蔽技術

Also Published As

Publication number Publication date
WO2013032726A3 (en) 2013-04-25
US20130050228A1 (en) 2013-02-28
WO2013032726A2 (en) 2013-03-07

Similar Documents

Publication Publication Date Title
TW201323316A (zh) 以玻璃作為基板材料以及用於微機電系統及積體電路裝置之最終封裝
TW201318112A (zh) 以玻璃作為基板材料以及用於微機電系統及積體電路裝置之最終封裝
TW201328962A (zh) 以玻璃作為基板材料以及用於微機電系統及積體電路裝置之最終封裝
TW201317622A (zh) 模切穿透玻璃的通孔及其形成方法
US10735865B2 (en) Transducer with piezoelectric, conductive and dielectric membrane
US8824706B2 (en) Piezoelectric microphone fabricated on glass
JP5926383B2 (ja) ガラス上に作製された圧電マイクロフォン
CN103119703B (zh) 集成的无源器件和功率放大器
WO2013074540A1 (en) Glass-encapsulated pressure sensor
US20120140312A1 (en) Method and system for packaging a device
US8742570B2 (en) Backplate interconnect with integrated passives
US20130106868A1 (en) Encapsulation of ems devices on glass
US9045332B2 (en) Thin back glass interconnect
KR20140130493A (ko) 전기기계 시스템 디바이스