JP2013062424A - 半導体装置の製造方法およびその方法により製造された半導体装置 - Google Patents
半導体装置の製造方法およびその方法により製造された半導体装置 Download PDFInfo
- Publication number
- JP2013062424A JP2013062424A JP2011200660A JP2011200660A JP2013062424A JP 2013062424 A JP2013062424 A JP 2013062424A JP 2011200660 A JP2011200660 A JP 2011200660A JP 2011200660 A JP2011200660 A JP 2011200660A JP 2013062424 A JP2013062424 A JP 2013062424A
- Authority
- JP
- Japan
- Prior art keywords
- interposer substrate
- substrate
- electrode
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】はんだの再リフローが不要となることにより製品設計またはプロセス設計などの自由度をより向上させ、かつ、余計な平坦化処理も不要とする。
【解決手段】配線基板1の導電性ペーストビアと、インターポーザ基板2の下面の電極22とが対応するように、インターポーザ基板2を配線基板1に対して位置決めし、その後、そのように位置決めされた配線基板1およびインターポーザ基板2を熱プレスにより積層する。このとき、導電性ペーストの硬化処理と、インターポーザ基板2の上面の電極22の平坦化処理が一緒に行われる。その後、インターポーザ基板2の上面の電極22と、ベアチップ3の微小バンプ31とが対応するように、ベアチップ3をインターポーザ基板2に対して位置決めし、フリップチップボンダ等で実装する。
【選択図】図2
【解決手段】配線基板1の導電性ペーストビアと、インターポーザ基板2の下面の電極22とが対応するように、インターポーザ基板2を配線基板1に対して位置決めし、その後、そのように位置決めされた配線基板1およびインターポーザ基板2を熱プレスにより積層する。このとき、導電性ペーストの硬化処理と、インターポーザ基板2の上面の電極22の平坦化処理が一緒に行われる。その後、インターポーザ基板2の上面の電極22と、ベアチップ3の微小バンプ31とが対応するように、ベアチップ3をインターポーザ基板2に対して位置決めし、フリップチップボンダ等で実装する。
【選択図】図2
Description
本発明は、インターポーザ基板を介してIC(集積回路)や受動部品などの部品が実装されるように製造される半導体装置の製造方法およびその半導体装置に関する。
ICチップ等の多ピンおよび狭ピッチ化に対応するため、シリコンやセラミックを基材としたインターポーザ基板が注目されている。例えば、特許文献1が、かかるインターポーザ基板を用いた部品実装技術を開示している。すなわち、複数の配線層を形成し、その後、インターポーザ基板およびチップをはんだバンプなどで接続する構造である。
しかしながら、上述のような構造とすると、基板の積層時などにおいて、はんだの再リフローが生じるため、製品設計またはプロセス設計などの自由度が低い。さらに、電極厚のばらつきが大きい場合には、はんだの濡れ性などにより、研磨等の平坦化処理が必要になる場合がある。
一方、予め基板内部に半導体素子を埋め込み、その後、電極を作製するという製法がある。例えば、特許文献2がかかる製法を開示している。かかる製法においては、接続をとるためにレーザにより開口を設けることとなるが、その際の電極の損傷は回避しがたい。また、その損傷は、その後の貫通電極形成においても、厚さのばらつきを生じさせる要因となり、その後に研磨等の平坦化処理が必要になる。
本発明は上述のような事情から為されたものであり、本発明の目的は、はんだの再リフローが不要となることにより製品設計またはプロセス設計などの自由度がより向上し、かつ、余計な平坦化処理も不要となる半導体装置の製造方法およびその方法により製造された半導体装置を提供することにある。
上記目的を達成するため、本発明に係る半導体装置の製造方法は、一方の面に第1電極を有すると共に、前記一方の面から他方の面に貫通孔を開けて熱硬化性樹脂を充填することにより形成される層間導電部を有する第1配線基板を形成する工程と、インターポーザ基板の前記第1配線基板側の第2電極と前記層間導電部とが電気的に接続されるように、前記インターポーザ基板を前記第1配線基板に位置決め配置する工程と、前記第1配線基板および前記インターポーザ基板を熱プレスにより積層することにより、前記層間導電部の硬化処理と、前記インターポーザ基板の前記第1配線基板側とは反対側の第3電極が設けられた面の平坦化処理とを一緒に行う工程と、を備えることを要旨とする。
また、上記目的を達成するため、本発明に係る半導体装置の製造方法は、一方の面に第1電極を有すると共に、前記一方の面から他方の面に貫通孔を開けて熱硬化性樹脂を充填することにより形成される層間導電部を有する第1配線基板を形成する工程と、インターポーザ基板の前記第1配線基板側の第2電極と前記層間導電部とが電気的に接続されるように、前記インターポーザ基板を前記第1配線基板に位置決め配置する工程と、開口部が設けられた第1絶縁層を、前記インターポーザ基板が前記開口部より露呈するように、前記第1配線基板に位置決め配置する工程と、前記第1配線基板、前記インターポーザ基板および前記第1絶縁層を熱プレスにより一括積層することにより、前記層間導電部の硬化処理と、前記インターポーザ基板の前記第1配線基板側とは反対側の第3電極が設けられた面の平坦化処理とを一緒に行う工程と、を備えることを要旨とする。
また、前記硬化処理および前記平坦化処理の工程の後、前記インターポーザ基板の前記第3電極と電気的に接続されるように、電子部品を前記インターポーザ基板上に接続することが好適である。
また、上記目的を達成するため、本発明に係る半導体装置は、一方の面に第1電極を有すると共に、前記一方の面から他方の面に貫通孔を開けて熱硬化性樹脂を充填することにより形成される層間導電部を有する第1配線基板上に、一方の面の第2電極と、他方の面の、前記第2電極よりも微細な第3電極とを電気的に接続する貫通配線を有するインターポーザ基板が、前記層間導電部と前記第2電極とが電気的に接続するように、熱プレスにより積層されて構成されたことを要旨とする。
また、開口部が設けられた第1絶縁層を、前記インターポーザ基板が前記開口部より露呈するように、前記第1配線基板および前記インターポーザ基板と、一括積層するように構成することが好適である。
さらに、前記第3電極上に電子部品を載置し、その電子部品を覆うように第2絶縁層を積層するように構成することが好適である。
また、上記目的を達成するため、本発明に係る半導体装置の製造方法は、一方の面に第1電極を有すると共に、前記一方の面から他方の面に貫通孔を開けて熱硬化性樹脂を充填することにより形成される層間導電部を有する第1配線基板を形成する工程と、インターポーザ基板の前記第1配線基板側の第2電極と前記層間導電部とが電気的に接続されるように、前記インターポーザ基板を前記第1配線基板に位置決め配置する工程と、開口部が設けられた第1絶縁層を、前記インターポーザ基板が前記開口部より露呈するように、前記第1配線基板に位置決め配置する工程と、前記第1配線基板、前記インターポーザ基板および前記第1絶縁層を熱プレスにより一括積層することにより、前記層間導電部の硬化処理と、前記インターポーザ基板の前記第1配線基板側とは反対側の第3電極が設けられた面の平坦化処理とを一緒に行う工程と、を備えることを要旨とする。
また、前記硬化処理および前記平坦化処理の工程の後、前記インターポーザ基板の前記第3電極と電気的に接続されるように、電子部品を前記インターポーザ基板上に接続することが好適である。
また、上記目的を達成するため、本発明に係る半導体装置は、一方の面に第1電極を有すると共に、前記一方の面から他方の面に貫通孔を開けて熱硬化性樹脂を充填することにより形成される層間導電部を有する第1配線基板上に、一方の面の第2電極と、他方の面の、前記第2電極よりも微細な第3電極とを電気的に接続する貫通配線を有するインターポーザ基板が、前記層間導電部と前記第2電極とが電気的に接続するように、熱プレスにより積層されて構成されたことを要旨とする。
また、開口部が設けられた第1絶縁層を、前記インターポーザ基板が前記開口部より露呈するように、前記第1配線基板および前記インターポーザ基板と、一括積層するように構成することが好適である。
さらに、前記第3電極上に電子部品を載置し、その電子部品を覆うように第2絶縁層を積層するように構成することが好適である。
本発明に係る半導体装置の製造方法およびその方法により製造された半導体装置によれば、はんだの再リフローが不要となることにより製品設計またはプロセス設計などの自由度がより向上し、かつ、余計な平坦化処理も不要となる。また、開口部が設けられた第1絶縁層を、前記インターポーザ基板が前記開口部より露呈するように、前記第1配線基板および前記インターポーザ基板と、一括積層するように構成すれば、上記効果に加えて、同一材料でインターポーザ基板周囲が充填されて、線膨張係数や弾性率などの材料特性が異なる材料界面を少なくできることから、材料界面での熱応力により剥離や集中場を減少でき、結果的に壊れにくい構造を達成し易くなる。さらに、前記第3電極上に電子部品を載置し、その電子部品を覆うように第2絶縁層を積層するように構成すれば、上記効果に加えて、電子部品の界面においての密着力が向上するという利点がある。
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
<第1実施形態>
図1は、本発明の半導体装置製造方法の第1実施形態における配線基板の製造方法を説明するための図である。
まず、ポリイミド樹脂フィルムからなる絶縁層11の片面に銅箔12aが設けてある片面銅張板(CCL:Copper Clad Laminate)10に、フォトリソグラフィーによりエッチングレジスト(図示せず)を形成した(ステップS11、図1(a))後に、塩化第二鉄を主成分とするエッチャントを用いて、化学エッチングにより銅回路パターン12を形成する(ステップS12、図1(b))。
図1は、本発明の半導体装置製造方法の第1実施形態における配線基板の製造方法を説明するための図である。
まず、ポリイミド樹脂フィルムからなる絶縁層11の片面に銅箔12aが設けてある片面銅張板(CCL:Copper Clad Laminate)10に、フォトリソグラフィーによりエッチングレジスト(図示せず)を形成した(ステップS11、図1(a))後に、塩化第二鉄を主成分とするエッチャントを用いて、化学エッチングにより銅回路パターン12を形成する(ステップS12、図1(b))。
ここで、片面CCL10としては、好適には、12μm厚の銅箔に、25μm厚のポリイミドが貼り合わされているものが使用できる。しかしながら、それに限られることはなく、銅箔にポリイミドワニスを塗布してワニスを硬化させた、いわゆるキャスティング法により作製された片面CCLを使用することもできるし、他にも、ポリイミドフィルム上にシード層をスパッタし、めっきにより銅を成長させることによる片面CCLや、厚延や電解銅箔とポリイミドフィルムを接着剤によって貼り合わせたものを使用することができる。
また、絶縁層11は、必ずしもポリイミドである必要はなく、液晶ポリマーなどのプラスチックフィルムも使用できる。また、銅のエッチャントは、塩化第二鉄を主成分とするものに限らず、塩化第二銅を主成分とするエッチャントを用いてもよい。
また、絶縁層11は、必ずしもポリイミドである必要はなく、液晶ポリマーなどのプラスチックフィルムも使用できる。また、銅のエッチャントは、塩化第二鉄を主成分とするものに限らず、塩化第二銅を主成分とするエッチャントを用いてもよい。
次に、図1(b)のように形成された基材の銅回路パターン12とは反対側の面に、加熱圧着により、層間接着剤13を貼り合わせる(ステップS13、図1(c))。層間接着剤13としては、好適には、25μm厚のエポキシ系熱硬化性フィルム接着剤を使用できる。また、加熱圧着の工程においては、好適には、真空ラミネータを用い、減圧下の雰囲気中にて、接着剤の硬化温度以下の温度で、0.3MPaの圧力でプレスして貼り合わせることができる。
なお、使用する層間接着剤としては、エポキシ系の熱硬化性フィルム接着剤に限定されることはなく、アクリル系などの接着剤も使用できるし、熱可塑性ポリイミドなどに代表される熱可塑性接着剤であっても構わない。また、接着剤は、必ずしもフィルム状である必要はなく、ワニス状の樹脂を塗布してもよい。
なお、使用する層間接着剤としては、エポキシ系の熱硬化性フィルム接着剤に限定されることはなく、アクリル系などの接着剤も使用できるし、熱可塑性ポリイミドなどに代表される熱可塑性接着剤であっても構わない。また、接着剤は、必ずしもフィルム状である必要はなく、ワニス状の樹脂を塗布してもよい。
次に、図1(c)のように形成された基材の絶縁層11および接着剤13に、UVレーザにより直径100μmのビアホールVH1を開口し、CF4およびO2の混合ガスによるプラズマデスミア処理を施す(ステップS14、図1(d))。なお、使用するレーザとしては、UVレーザのほかに、炭酸ガスレーザ、エキシマレーザなどを使用することもでき、さらに、ドリル加工や化学的なエッチングによってビアホールVH1を開口しても構わない。また、プラズマデスミア処理においては、使用ガスは、CF4およびO2の混合ガスに限定されることはなく、Arなどのその他の不活性ガスを使用することもできるし、さらに、ドライ処理ではなく、薬液を用いたウェットデスミア処理でも構わない。
次に、図1(d)のように形成されたビアホールVH1の内部に、スクリーン印刷法により、導電性ペースト14を充填して導電性ペーストビアとして形成する(ステップS15、図1(e))。導電性ペースト34としては、好適には、ニッケル、銀、銅から選択される少なくとも1種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛から選択される少なくとも1種類の低融点金属粒子とを含み、エポキシ樹脂を主成分とするバインダ成分を混合したペーストを使用することができる。
以上の工程により配線基板1が形成される。
以上の工程により配線基板1が形成される。
次に、インターポーザ基板の製造方法を説明する。
すなわち、シリコンウエハの状態で、先ず所要の箇所にビアホールを形成する(ステップS21)。次に、ビアホールの内壁面およびウエハ表面に絶縁層21を形成する(ステップS22)。次に、ビアホール内を含めて絶縁層21上へシード層を形成した後、このシード層を給電層として利用した電解めっきによりビアホール内へ導体を充填して貫通配線23を形成し、両面にめっき層(めっきビア)を形成して表裏(ウエハ両面)を導通させ、両面に電極(配線パターン)22を形成する(ステップS23)。最後に、ウエハを各インターポーザ基板単位にダイシング(個片化)することによりインターポーザ基板2を得る(ステップS24)。
なお、インターポーザ基板2の材料としては、シリコンが好適であるが、ポリイミド樹脂やエポキシ樹脂、セラミックス、ガラスセラミックス等の低温焼成セラミックスなどでもよい。
すなわち、シリコンウエハの状態で、先ず所要の箇所にビアホールを形成する(ステップS21)。次に、ビアホールの内壁面およびウエハ表面に絶縁層21を形成する(ステップS22)。次に、ビアホール内を含めて絶縁層21上へシード層を形成した後、このシード層を給電層として利用した電解めっきによりビアホール内へ導体を充填して貫通配線23を形成し、両面にめっき層(めっきビア)を形成して表裏(ウエハ両面)を導通させ、両面に電極(配線パターン)22を形成する(ステップS23)。最後に、ウエハを各インターポーザ基板単位にダイシング(個片化)することによりインターポーザ基板2を得る(ステップS24)。
なお、インターポーザ基板2の材料としては、シリコンが好適であるが、ポリイミド樹脂やエポキシ樹脂、セラミックス、ガラスセラミックス等の低温焼成セラミックスなどでもよい。
図2は、図1に示した配線基板1と、インターポーザ基板2とを含んで組み立てる半導体装置の製造方法を説明するための図である。
まず、図2(a)に示すように、配線基板1の導電性ペーストビアと、インターポーザ基板2の下面の電極22とが対応するように、インターポーザ基板2を配線基板1に対して位置決めし(ステップS31)、その後、そのように位置決めされた配線基板1およびインターポーザ基板2を熱プレスにより積層する(ステップS32)。このとき、導電性ペースト14の硬化処理と、インターポーザ基板2の上面の電極22の平坦化処理が一緒に行われる。
その後、図2(b)に示すように、インターポーザ基板2の上面の電極22と、ベアチップ3の微小バンプ31とが対応するように、ベアチップ3をインターポーザ基板2に対して位置決めし、フリップチップボンダ等で実装する(ステップS33)。
以上のように第1実施形態の製造方法およびそれにより製造された半導体装置100によれば、熱硬化性樹脂たる導電性ペースト14を用いているので、以降の工程において、再リフローはなくなり、プロセス設計の自由度が向上する。また、導電性ペーストビアが高さのばらつきを吸収するので、余計な研磨を行わなくても、インターポーザ基板2の上面、すなわち実装面、の平坦化(段差軽減)が可能となる。
<第2実施形態>
次に、本発明の半導体装置製造方法およびその方法により製造された半導体装置の第2実施形態について説明する。第2実施形態においては、配線基板1およびインターポーザ基板2については、第1実施形態と同じであり、その説明を省略する。一方、第2実施形態においては、第1実施形態の構成に加えて、インターポーザ基板2を包囲できるような貫通孔または開口を有した絶縁基板4を用意する。ここで、絶縁基板4は、ポリイミド樹脂フィルムからなる絶縁層41の両面に銅箔42が設けられて構成されている。
そこで、図3(a)に示すように、第1実施形態と同様にインターポーザ基板2を配線基板1に位置決めすると共に、絶縁基板4を、その開口からインターポーザ基板2が露呈するように配線基板1上に配置する(ステップS41)。
次に、本発明の半導体装置製造方法およびその方法により製造された半導体装置の第2実施形態について説明する。第2実施形態においては、配線基板1およびインターポーザ基板2については、第1実施形態と同じであり、その説明を省略する。一方、第2実施形態においては、第1実施形態の構成に加えて、インターポーザ基板2を包囲できるような貫通孔または開口を有した絶縁基板4を用意する。ここで、絶縁基板4は、ポリイミド樹脂フィルムからなる絶縁層41の両面に銅箔42が設けられて構成されている。
そこで、図3(a)に示すように、第1実施形態と同様にインターポーザ基板2を配線基板1に位置決めすると共に、絶縁基板4を、その開口からインターポーザ基板2が露呈するように配線基板1上に配置する(ステップS41)。
その後、そのように位置決めされた配線基板1、インターポーザ基板2、および絶縁基板4を、熱プレスにより積層する(ステップS42、図3(b))。このとき、第1実施形態と同様、導電性ペースト14の硬化処理と、インターポーザ基板2の上面の電極22の平坦化処理が一緒に行われる。また、かかる構成においては、配線基板1とインターポーザ基板2との間にアンダーフィル剤として接着剤13が流動し充填される。
その後、図3(c)に示すように、第1実施形態と同様、インターポーザ基板2の上面の電極22と、ベアチップ3の微小バンプ31とが対応するように、ベアチップ3をインターポーザ基板2に対して位置決めし、フリップチップボンダ等で実装する(ステップS43)。
以上のように第2実施形態の製造方法およびそれにより製造された半導体装置200によれば、第1実施形態の効果に加えて、同一材料でインターポーザ基板2の周囲が充填されて、線膨張係数や弾性率などの材料特性が異なる材料界面を少なくできることから、材料界面での熱応力により剥離や集中場を減少でき、結果的に壊れにくい構造を達成し易くなる。
<第3実施形態>
次に、本発明の半導体装置製造方法およびその方法により製造された半導体装置の第3実施形態について説明する。第3実施形態における半導体装置300は、第2実施形態の製造方法により作製された半導体装置200に対して、ベアチップ3を封止するようにさらなる基材(絶縁層)を積層することにより作製される。
次に、本発明の半導体装置製造方法およびその方法により製造された半導体装置の第3実施形態について説明する。第3実施形態における半導体装置300は、第2実施形態の製造方法により作製された半導体装置200に対して、ベアチップ3を封止するようにさらなる基材(絶縁層)を積層することにより作製される。
図4は、第3の実施形態を説明するための図である。
ここで、基材5は、絶縁層51、銅箔52、および層間接着剤53で構成され、配線基板1と同様に作製されたものに対して、ベアチップ3が嵌るような貫通孔または開口が設けられたものである。また、基材6は、絶縁層61および層間接着剤63で構成されている。
ここで、基材5は、絶縁層51、銅箔52、および層間接着剤53で構成され、配線基板1と同様に作製されたものに対して、ベアチップ3が嵌るような貫通孔または開口が設けられたものである。また、基材6は、絶縁層61および層間接着剤63で構成されている。
そこで、図4(a)に示すように、半導体装置200に対して、ベアチップ3を覆うように、基材5および基材6を位置決めする(ステップS51)。その後、図4(b)に示すように、そのように位置決めされた半導体装置200、基材5、および基材6を、熱プレスにより積層する(ステップS52)。このとき、インターポーザ基板2とベアチップ3との間にアンダーフィル剤として接着剤53が流動し充填される。
以上のように第3実施形態の製造方法およびそれにより製造された半導体装置300によれば、第2実施形態の効果に加えて、ベアチップ3の界面においての密着力が向上するという利点がある。
本発明の半導体装置製造方法およびその方法により製造された半導体装置は、ICや受動部品など電子部品を内蔵する多層配線基板で実現化できる。
100、200、300 半導体装置、1 配線基板、11 絶縁層、12 銅回路パターン、13 層間接着剤、14 導電性ペースト、2 インターポーザ基板、21 絶縁層、22 電極、23 貫通配線、3 ベアチップ、31 微小バンプ、4 絶縁基板、41 絶縁層、42 銅箔、5 基材、51 絶縁層、52 銅箔、53 層間接着剤、6 基材、61 絶縁層、63 層間接着剤。
Claims (6)
- 一方の面に第1電極を有すると共に、前記一方の面から他方の面に貫通孔を開けて熱硬化性樹脂を充填することにより形成される層間導電部を有する第1配線基板を形成する工程と、
インターポーザ基板の前記第1配線基板側の第2電極と前記層間導電部とが電気的に接続されるように、前記インターポーザ基板を前記第1配線基板に位置決め配置する工程と、
前記第1配線基板および前記インターポーザ基板を熱プレスにより積層することにより、前記層間導電部の硬化処理と、前記インターポーザ基板の前記第1配線基板側とは反対側の第3電極が設けられた面の平坦化処理とを一緒に行う工程と、
を備えることを特徴とする半導体装置の製造方法。 - 一方の面に第1電極を有すると共に、前記一方の面から他方の面に貫通孔を開けて熱硬化性樹脂を充填することにより形成される層間導電部を有する第1配線基板を形成する工程と、
インターポーザ基板の前記第1配線基板側の第2電極と前記層間導電部とが電気的に接続されるように、前記インターポーザ基板を前記第1配線基板に位置決め配置する工程と、
開口部が設けられた第1絶縁層を、前記インターポーザ基板が前記開口部より露呈するように、前記第1配線基板に位置決め配置する工程と、
前記第1配線基板、前記インターポーザ基板および前記第1絶縁層を熱プレスにより一括積層することにより、前記層間導電部の硬化処理と、前記インターポーザ基板の前記第1配線基板側とは反対側の第3電極が設けられた面の平坦化処理とを一緒に行う工程と、
を備えることを特徴とする半導体装置の製造方法。 - 前記硬化処理および前記平坦化処理の工程の後、前記インターポーザ基板の前記第3電極と電気的に接続されるように、電子部品を前記インターポーザ基板上に接続することを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 一方の面に第1電極を有すると共に、前記一方の面から他方の面に貫通孔を開けて熱硬化性樹脂を充填することにより形成される層間導電部を有する第1配線基板上に、一方の面の第2電極と、他方の面の、前記第2電極よりも微細な第3電極とを電気的に接続する貫通配線を有するインターポーザ基板が、前記層間導電部と前記第2電極とが電気的に接続するように、熱プレスにより積層されて構成されたことを特徴とする半導体装置。
- 開口部が設けられた第1絶縁層を、前記インターポーザ基板が前記開口部より露呈するように、前記第1配線基板および前記インターポーザ基板と、一括積層するように構成された請求項4に記載の半導体装置。
- 前記第3電極上に電子部品を載置し、その電子部品を覆うように第2絶縁層を積層するように構成された請求項5に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011200660A JP2013062424A (ja) | 2011-09-14 | 2011-09-14 | 半導体装置の製造方法およびその方法により製造された半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011200660A JP2013062424A (ja) | 2011-09-14 | 2011-09-14 | 半導体装置の製造方法およびその方法により製造された半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013062424A true JP2013062424A (ja) | 2013-04-04 |
Family
ID=48186826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011200660A Pending JP2013062424A (ja) | 2011-09-14 | 2011-09-14 | 半導体装置の製造方法およびその方法により製造された半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013062424A (ja) |
-
2011
- 2011-09-14 JP JP2011200660A patent/JP2013062424A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4592751B2 (ja) | プリント配線基板の製造方法 | |
US8941016B2 (en) | Laminated wiring board and manufacturing method for same | |
JP5526276B1 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
JPWO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
JP2005216935A (ja) | 半導体装置およびその製造方法 | |
JP2015032729A (ja) | 電子部品内蔵多層配線基板及びその製造方法 | |
JP2011071315A (ja) | 配線基板及び配線基板の製造方法 | |
JP2015207580A (ja) | 配線基板およびその製造方法 | |
JP2008270362A (ja) | 積層配線基板及びその製造方法 | |
JP5007164B2 (ja) | 多層配線板及び多層配線板製造方法 | |
US9699921B2 (en) | Multi-layer wiring board | |
JP2009016377A (ja) | 多層配線板及び多層配線板製造方法 | |
JP2016219730A (ja) | 電子部品内蔵基板及びその製造方法と電子装置 | |
JP2009146940A (ja) | 積層配線基板及びその製造方法 | |
JP2011151048A (ja) | 電子部品の製造方法および電子部品 | |
JP2013183015A (ja) | 電子部品内蔵多層配線基板及びその製造方法 | |
TWI451826B (zh) | 多層電路板及其製作方法 | |
JP5836019B2 (ja) | 部品内蔵基板およびその製造方法 | |
JP5491991B2 (ja) | 積層配線基板及びその製造方法 | |
JP6315681B2 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
JP5285385B2 (ja) | 積層配線基板の製造方法 | |
JP2013062424A (ja) | 半導体装置の製造方法およびその方法により製造された半導体装置 | |
JP6062884B2 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
JP2006237231A (ja) | 複合配線基板構造体 | |
US9826646B2 (en) | Component built-in board and method of manufacturing the same, and mounting body |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150317 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150804 |