KR101085476B1

KR101085476B1 - 인쇄회로기판 제조방법

Info

Publication number: KR101085476B1
Application number: KR1020100104058A
Authority: KR
Inventors: 이정섭; 남효승; 정광옥
Original assignee: 삼성전기주식회사
Priority date: 2010-10-25
Filing date: 2010-10-25
Publication date: 2011-11-21

Abstract

인쇄회로기판 제조방법이 개시된다. 상기 인쇄회로기판 제조방법은, 절연층의 표면에 금속층이 적층된 형태인 금속적층판을 준비하는 단계; 상기 금속적층판에 홀을 가공하는 단계; 상기 홀의 내벽 및 상기 금속층의 표면에 시드층을 형성하는 단계; 상기 홀을 선택적으로 차폐하도록 상기 금속적층판에 에칭레지스트를 형성하는 단계; 상기 금속층의 표면에 형성된 시드층을 제거하는 단계; 상기 홀이 개방되도록 상기 에칭레지스트를 제거하는 단계; 상기 금속층의 표면에 패터닝된 도금레지스트를 형성하는 단계; 상기 홀 내부에 전도성 물질이 형성되고, 상기 금속층의 표면에는 회로가 형성되도록 전기도금하는 단계; 상기 도금레지스트를 제거하는 단계; 및 상기 금속층을 에칭하는 단계를 포함한다.

Description

인쇄회로기판 제조방법{Manufacturing Method for Printed Circuit Board}

본 발명은 인쇄회로기판 제조방법에 관한 것이다.

인쇄회로기판 제조 시, 홀 내 화학도금을 하여 홀 속 절연수지에 전도성을 부여하여 전기도금이 가능하게 한다. 홀 속 전도성 확보를 위해 화학도금을 하면, 절연층 표면의 동박에도 함께 화학도금이 이루어진다.

동박 표면에 화학도금이 형성되면, 표면산화에 취약하게 되고, 직접적인 어택(attack)과 전처리 공정에서 표면 산화막 제거를 위해 10%의 황산을 사용하기는 하지만 산화막 제거율이 좋지 않다. 또한, 패턴필 도금시 도금레지스트 바닥면에 도금액이 침투하여 쇼트(short)성 불량이 발생하게 된다.

또한, 차례로 적층된 동박, 화학도금층 및 전기도금층은 에칭성향이 다름에 따라, 각 층의 경계면에는 언더컷이 형성되어 개선이 요구된다.

본 발명은 산화막발생을 감소시킬 수 있으며, 회로 형성을 위한 도금레지스트의 밀착력이 상승될 수 있는 인쇄회로기판 제조방법을 제공하는 것이다.

또한, 본 발명은 회로에 언더컷이 형성되는 것을 감소시킬 수 있는 인쇄회로기판 제조방법을 제공하는 것이다.

.

본 발명의 일 측면에 따르면, 절연층의 표면에 금속층이 적층된 형태인 금속적층판을 준비하는 단계; 상기 금속적층판에 홀을 가공하는 단계; 상기 홀의 내벽 및 상기 금속층의 표면에 시드층을 형성하는 단계; 상기 홀을 선택적으로 차폐하도록 상기 금속적층판에 에칭레지스트를 형성하는 단계; 상기 금속층의 표면에 형성된 상기 시드층을 제거하는 단계; 상기 홀이 개방되도록 상기 에칭레지스트를 제거하는 단계; 상기 금속층의 표면에 패터닝된 도금레지스트를 형성하는 단계; 상기 홀 내부와 상기 금속층의 표면에는 도금층이 형성되도록 전기도금하는 단계; 상기 도금레지스트를 제거하는 단계; 및 상기 금속층을 에칭하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.

또한, 상기 금속층은 상기 절연층의 양표면에 적층된 것 일 수 있다.

또한, 상기 홀은 관통홀일 수 있다.

또한, 상기 에칭레지스트는 드라이필름일 수 있다.

또한, 상기 도금레지스트는 드라이필름 일 수 있다.

본 발명의 실시예에 따르면, 산화발생이 강한 시드층을 제거하여 산화막발생을 감소시켜 드라이필름의 밀착력을 높이며, 금속층의 조도를 상승시켜 회로 형성을 위한 도금레지스트의 밀착을 상승시킴으로써 드라이필름과 도금층 사이에 에칭액이 침투하는 것을 방지하여 에칭액 침투에 의한 쇼트를 감소시킬 수 있다.

또한, 본 발명의 실시예에 따르면, 회로에 언더컷이 형성되는 것을 감소시켜인쇄회로기판의 회로 모양을 개선할 수 있다.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 도시한 순서도.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법 중 금속적층판을 준비한 모습을 도시한 도면.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법 중 금속적층판에 홀을 가공한 모습을 도시한 도면.
도 4는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법 중 홀의 내벽 및 금속층의 표면에 시드층을 형성한 모습을 도시한 도면.
도 5는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법 중 금속적층판에 에칭레지스트를 형성한 모습을 도시한 도면.
도 6은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법 중 시드층을 제거한 모습을 도시한 도면.
도 7은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법 중 에칭레지스트를 제거한 모습을 도시한 도면.
도 8은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법 중 도금레지스트를 형성한 모습을 도시한 도면.
도 9는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법 중 전기도금이 수행된 모습을 도시한 도면.
도 10은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법 중 도금레지스트를 제거한 모습을 도시한 도면
도 11은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법 중 금속층을 에칭한 모습을 도시한 도면.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 본 발명에 따른 인쇄회로기판 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 도시한 순서도이고, 도 2 내지 도 11은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법 과정을 순차적으로 도시한 도면이다. 도 1 내지 도 11을 참조하면, 인쇄회로기판(100), 금속적층판(110), 절연층(111), 금속층(113), 홀(115), 시드층(121), 도금층(123), 회로(120), 에칭레지스트(80) 및 도금레지스트(90)가 도시되어 있다.

먼저, 도 2에 도시된 바와 같이, 절연층(111)의 표면에 금속층(113)이 적층된 형태인 금속적층판(110)을 준비한다(S110). 금속층(113)은 절연층(111)의 양표면에 적층될 수 있다. 금속적층판(110)은 인쇄회로기판(100)의 원판으로서 절연층(111)의 양표면에 얇은 구리를 입힌 동박적층판(copper clad laminate)일 수 있다.

다음, 도 3에 도시된 바와 같이, 금속적층판(110)에 홀(115)을 가공한다(S120). 홀(115)은 관통홀(115)일 수 있다. 양표면이 금속층(113)일 경우, 금속적층판(110)의 상하를 모두 관통할 수 있다. CO2 레이저로 홀(115)을 가공할 수 있으며, 홀(115) 내의 버를 제거하기 위해 디스미어를 수행할 수 있다.

이와 달리, 홀(115)은 블라인드비아홀일 수 있다. 홀이 블라인드비아홀인 경우, 홀의 일측이 폐쇄되도록 금속적층판은 회로가 형성된 다른 절연층에 적층될 수 있다. 또한, 금속층이 절연층의 일면에만 형성될 수 있는 등 그 변형예는 다양하다.

다음, 도 4에 도시된 바와 같이, 홀(115)의 내벽 및 금속층(113)의 표면에 시드층(121)을 형성한다(S130). 시드층(121)은 전기도금이 이루어지기 위해 형성된다. 금속적층판(110)을 관통하여 형성되는 홀(115)은 절연층(111)에도 구비되므로 전기적 연결을 위해 시드층(121)을 형성한다. 시드층(121)은 무전해도금인 화학도금을 통해 형성될 수 있다.

다음, 도 5에 도시된 바와 같이, 홀(115)을 선택적으로 차폐하도록 금속적층판(110)에 에칭레지스트(80)를 형성한다(S140). 에칭레지스트(80)는 에칭을 방지하는 막으로서 드라이필름일 수 있다.

감광성의 드라이 필름을 노광 및 현상공정을 통해 패터닝 하여 홀(115)을 선택적으로 차폐할 수 있다. 이로써, 에칭레지스트(80)로 홀(115)은 차폐되고, 금속층(113)의 표면은 노출된다.

다음, 도 6에 도시된 바와 같이, 금속층(113)의 표면에 형성된 시드층(121)을 제거한다(S150). 노출된 금속층(113)은 에칭액에 의해 제거될 수 있다. 금속적층판(110)을 에칭액에 입수시켜 금속층(113) 표면의 시드층(121)을 제거할 수 있다. 이 때, 금속층(113)의 표면에 조도가 형성된다.

무전해도금으로 형성된 시드층(121)은 금속적층판(110)의 금속층(113)보다 조도가 낮아 후술되는 도금레지스트(90)가 부착되는 경우 밀착력이 저하될 수 있다. 그러나, 본 실시예에서는 금속층(113) 표면의 시드층(121)을 제거함으로써 금속적층판(110)의 표면 조도가 상승되어 도금레지스트(90)의 밀착력이 높아진다.

또한, 에칭액에 의해 금속층(113)의 조도는 금속적층판(110)이 준비되는 때의 조도보다 높아져 시드층(121)이 형성되기 이전의 금속층(113)에 드라이필름을 부착하는 것보다 밀착력이 높아진다.

다음, 도 7에 도시된 바와 같이, 전기도금을 수행하기 위해, 홀(115)이 개방되도록 에칭레지스트(80)를 제거한다(S160). 이 때, 홀(115) 내벽에는 시드층(121)이 잔존하고, 금속층(113)의 표면에 형성되었던 시드층(121)은 제거된 상태가 된다.

다음, 도 8에 도시된 바와 같이, 금속층(113)의 표면에 패터닝된 도금레지스트(90)를 형성한다(S170). 도금레지스트(90)는 도금을 방지하는 막으로서 드라이필름일 수 있다.

감광성의 드라이 필름을 노광 및 현상공정을 통해 패터닝하고, 드라이필름의패턴은 홀(115) 및 회로(120)의 패턴에 대하여 음각으로 형성될 수 있다. 이에 따라, 회로(120)가 형성될 부분과 홀(115)이 선택적으로 개방된다. 이 때, 시드층(121) 제거에 의해 금속층(113) 표면의 조도가 향상되기 때문에 금속층(113)과 도금레지스트(90) 사이의 결합력이 향상된다.

다음, 도 9에 도시된 바와 같이, 홀(115) 내부와 금속층(113)의 표면에는 도금층(123)이 형성되도록 전기도금한다(S180). 홀(115) 내부는 홀(115) 내벽에 형성되어 있던 시드층(121)이 전류 공급 기능을 하고, 회로(120)는 금속층(113)이 전류 공급 기능을 하게 된다. 금속적층판(110)에 전류를 인가하여 전해도금을 함으로써 후술되는 공정을 통해 회로(120)가 되는 도금층(123)을 형성한다. 도금층(123)은 금속층(113)과 동일한 재질일 수 있다. 도금층(123)이 구리인 경우 금속층(113)은 구리일 수 있다.

다음, 도 10에 도시된 바와 같이, 도금레지스트(90)를 제거한다(S190). 이 때, 회로(120)의 하부가 금속층(113)을 통해서 서로 연결되어 있는 상태이다.

서로 이웃하는 회로(120)의 하부가 서로 전기적으로 분리될 수 있도록, 도 11에 도시된 바와 같이, 금속층(113)을 에칭한다(S200). 금속적층판(110)의 절연층(111)이 노출되도록 에칭하여, 금속층(113)이 제거 되어서 서로 이웃하는 회로(120)의 하부가 서로 전기적으로 분리된다.

금속층(113), 시드층(121) 및 도금층(123)이 차례로 적층된 상태에서 에칭을 수행하는 경우 각 층의 경계면은 에칭량이 다름에 따라 언더컷이 형성될 수 있다. 그러나, 본 실시예에서는 서로 에칭 성향이 유사한 금속층에 도금층이 적층되어, 언더컷 발생이 줄어 인쇄회로기판의 회로모양을 개선할 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.

100: 인쇄회로기판
110: 금속적층판
111: 절연층
113: 금속층
115: 홀
120: 회로
121: 시드층
123: 도금층

Claims

절연층의 표면에 금속층이 적층된 형태인 금속적층판을 준비하는 단계;
상기 금속적층판에 홀을 가공하는 단계;
상기 홀의 내벽 및 상기 금속층의 표면에 시드층을 형성하는 단계;
상기 홀을 선택적으로 차폐하도록 상기 금속적층판에 에칭레지스트를 형성하는 단계;
상기 금속층의 표면에 형성된 상기 시드층을 제거하는 단계;
상기 홀이 개방되도록 상기 에칭레지스트를 제거하는 단계;
상기 금속층의 표면에 패터닝된 도금레지스트를 형성하는 단계;
상기 홀 내부와 상기 금속층의 표면에는 도금층이 형성되도록 전기도금하는 단계;
상기 도금레지스트를 제거하는 단계; 및
상기 금속층을 에칭하는 단계를 포함하는 인쇄회로기판 제조방법.
제1항에 있어서,
상기 금속층은 상기 절연층의 양표면에 적층된 것을 특징으로 하는 인쇄회로기판 제조방법.
제2항에 있어서,
상기 홀은 관통홀인 것을 특징으로 하는 인쇄회로기판 제조방법.
제1항에 있어서,
상기 에칭레지스트는 드라이필름인 것을 특징으로 하는 인쇄회로기판 제조방법.
제1항에 있어서,
상기 도금레지스트는 드라이필름인 것을 특징으로 하는 인쇄회로기판 제조방법.