JP4907479B2 - 抵抗素子を内蔵したプリント配線板の製造法 - Google Patents
抵抗素子を内蔵したプリント配線板の製造法 Download PDFInfo
- Publication number
- JP4907479B2 JP4907479B2 JP2007241978A JP2007241978A JP4907479B2 JP 4907479 B2 JP4907479 B2 JP 4907479B2 JP 2007241978 A JP2007241978 A JP 2007241978A JP 2007241978 A JP2007241978 A JP 2007241978A JP 4907479 B2 JP4907479 B2 JP 4907479B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- resistance
- resistance value
- film
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000002184 metal Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000011347 resin Substances 0.000 claims description 16
- 229920005989 resin Polymers 0.000 claims description 16
- 238000009966 trimming Methods 0.000 claims description 13
- 238000010030 laminating Methods 0.000 claims description 10
- 239000012939 laminating adhesive Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 description 32
- 239000010408 film Substances 0.000 description 22
- 238000003475 lamination Methods 0.000 description 20
- 239000011888 foil Substances 0.000 description 12
- 239000010410 layer Substances 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 238000007747 plating Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- YPHMISFOHDHNIV-FSZOTQKASA-N cycloheximide Chemical compound C1[C@@H](C)C[C@H](C)C(=O)[C@@H]1[C@H](O)CC1CC(=O)NC(=O)C1 YPHMISFOHDHNIV-FSZOTQKASA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000839 emulsion Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/171—Tuning, e.g. by trimming of printed components or high frequency circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/1062—Prior to assembly
Description
本発明はプリント配線板の製造方法に係わり、特に抵抗素子を内蔵するプリント配線板の製造方法に関する。
近年、電子機器の小型化、高機能化に伴い、部品の実装密度が著しく高くなっている。このため、従来のように抵抗やキャパシタのような受動部品をチップ部品の形態で配線板表面にはんだ付け実装するのではなく、配線板の内面に受動部品を形成し、実装密度を向上させた部品内蔵配線板の検討が行われている。
受動部品の内、抵抗を配線板の内面に形成する手法は、従来からセラミック多層配線板により実用化されている。しかし、抵抗をスクリーン印刷により形成するため、抵抗値のばらつきが大きく、抵抗の焼成後にレーザ或いはサンドブラストによるトリミングを行って所望の抵抗値としなければならない。また、焼成温度が500℃以上と高く、有機樹脂配線板には適用できない。
そして、有機樹脂配線板への試みとして、抵抗の薄膜を全面に形成しエッチングにより所望の抵抗値を得る方法や、低温焼成抵抗のペーストをスクリーン印刷により形成し所望の抵抗値を得る方法が検討されている。これらの配線板の内面に形成される抵抗は、要求される幅広い抵抗値に適用でき、且つ抵抗値のばらつきが少ない、すなわち抵抗パターンの作成精度が高く、抵抗の膜厚が均一なことが要求される。
これに対し、上述の薄膜法は、抵抗パターン精度が高くできるものの薄膜であるために得られる抵抗値の幅が狭い。一方、抵抗ペースト法は得られる抵抗値の幅は広いが、スクリーンで印刷により形成する抵抗パターンの精度や膜厚の均一性に劣っている。このために、抵抗ペースト法においても、抵抗値の精度を向上させるためにはレーザ等のトリミングを行う必要がある。
ただし、抵抗ペースト法により形成した抵抗は、配線板内部への内蔵のために積層プレスを行うと抵抗値が変動してしまうことが分かっている。抵抗値の変動量は、積層条件や、積層接着剤の種類、及び抵抗ペーストの膜厚やサイズ等で異なることから、予め積層プレスによる抵抗値の変動量を予測してトリミングを行い、積層後に所望の抵抗値を得ることは困難である。
特許文献１（P3[０００６]）に記載の抵抗素子内蔵配線板は、抵抗ペーストと電極との間に置換型無電解銀めっき膜を形成することで、高温高湿下における抵抗値の変動を防止している。しかし、積層による抵抗値の変動を抑えることができない。
また、特許文献２（P3[００１２]〜P4[００１３]）に記載されている抵抗素子内蔵配線板は、抵抗値調整のトリミング方法を工夫しており、抵抗値を高くも低くも調整できる。しかし、抵抗値を測定するまで調整方法を決定することができず、工程が煩雑となる。また、抵抗値調整後の積層工程による抵抗値の変動に対しては、何ら考慮されていない。
また、特許文献３（P2[００１１]）に記載されている抵抗素子内蔵配線板は、貫通孔に抵抗ペーストを充填していることから、配線板自体がスペーサーの役割を果たし積層による抵抗値変動を小さく抑えることができる。しかしながら、孔にペーストを充填するだけでは高精度な抵抗値を作り込むことは困難であり、レーザ等のトリミングによる抵抗値の調整もできない構造となっている。
また、特許文献４（P3[０００５]）に記載されている抵抗素子内蔵配線板は、トリミングによる抵抗値の調整時に出力を弱めたレーザにより抵抗を加熱することで抵抗値を変動させ、その後に出力を上げた状態でトリミング加工を行っている。
しかしながら、抵抗を加熱させるためには、抵抗の面積全てを弱いレーザ光でスキャニングしなくてはならず、時間がかかってしまう。また積層時の抵抗値変動は、加熱による変動だけではなく、積層圧力の影響もあり、この手法では抵抗値の変動を完了させることはできない。
特許文献５（P5[００２０]）に記載の抵抗素子内蔵配線板は、抵抗ペーストと電極との間にニッケル系合金薄膜を形成することで、高温高湿下における抵抗値の変動を防止している。しかし、積層による抵抗値の変動を抑えることができない。
図２は、特許文献５に記載されている抵抗ペーストを用いて抵抗素子を内蔵したプリント配線板の製造方法を示す断面図であって、まずポリイミド等の絶縁ベース材の両面に銅箔等の第一および第二の導体層を有する、所謂、両面銅張積層板３１を用意し、所要位置にドリル加工もしくはレーザ加工を用いて貫通スルーホールを形成する。
その後、導電化処理を行ってめっき皮膜を形成し、通常のフォトファブリケーション手法によるエッチング手法を用いて回路パターンを形成することで、両面プリント配線板３２を得る。
次に、抵抗ペーストが接触する電極部にニッケル系合金薄膜３３を形成し、ニッケル系合金薄膜３３により覆われた電極間に、抵抗ペーストによる抵抗３４をスクリーン印刷により形成する。次いで、抵抗３４の抵抗値をレーザ等のトリミングにより除去部を形成して調整する。
この後、樹脂付き銅箔３６等を用いて積層することにより４層構造を形成する。続いて、レーザにより層間導通を行う有底ビアホールを形成し、導電化処理を行ってめっき皮膜を形成し、その後、フォトファブリケーション手法によるエッチング手法を用いて、回路パターンを形成することで、抵抗素子を内蔵したプリント配線板３７を得る。
特開２００６−２２２１１０号公報
特開２００４−３３５８２７号公報
特開２０００−１７４４０５号公報
特開２００６−２２８７８１号公報
特開２００６−１５６７４６号公報
伝送線路の終端抵抗やEMI用フィルタ用抵抗などでは、配線板に内蔵した状態により±1%以下の抵抗値精度を安価に作成する技術が望まれている。
しかし、従来の抵抗ペーストにより形成した内蔵抵抗素子では積層前後の抵抗変化に対応できないことから、内蔵した状態により±1%以下の精度で歩留まり良く作製することは困難である。
本発明は上述の点を考慮してなされたもので、抵抗ペーストにより形成した抵抗素子を内蔵したプリント配線板を高精度で安価に歩留まり良く製造する方法を提供することを目的とする。
本発明では、
有機樹脂絶縁層および金属配線層を有するプリント配線板の、前記金属配線層に膜状抵抗素子を形成したプリント配線板の製造方法であって、
１つの有機樹脂絶縁層の一方の面に金属配線層を配して有機樹脂配線板を形成し、
前記有機樹脂配線板の金属配線層に、対となる電極を形成し、
前記電極の相互間に膜状抵抗素子を形成し、
前記配線板における前記金属配線層の側に、積層接着剤を用いずに積層プレスの温度、圧力を付与して前記膜状抵抗素子の抵抗値を変動させ、
前記膜状抵抗素子に抵抗値を調整するためのトリミングを行い、
少なくとも１層の絶縁層を有する回路部材を用意し、
前記有機樹脂配線板の前記膜状抵抗素子が形成された層に当接するように、積層接着剤を介して、前記回路部材を積層する膜状抵抗素子を内蔵したプリント配線板の製造方法において、
積層接着剤を用いずに加える前記積層プレスの温度、圧力および時間は、積層接着剤を用いて前記回路部材を積層する際の温度、圧力および時間以上の条件とする
ことを特徴とする膜状抵抗素子を内蔵したプリント配線板の製造方法、
を提供するものである。
有機樹脂絶縁層および金属配線層を有するプリント配線板の、前記金属配線層に膜状抵抗素子を形成したプリント配線板の製造方法であって、
１つの有機樹脂絶縁層の一方の面に金属配線層を配して有機樹脂配線板を形成し、
前記有機樹脂配線板の金属配線層に、対となる電極を形成し、
前記電極の相互間に膜状抵抗素子を形成し、
前記配線板における前記金属配線層の側に、積層接着剤を用いずに積層プレスの温度、圧力を付与して前記膜状抵抗素子の抵抗値を変動させ、
前記膜状抵抗素子に抵抗値を調整するためのトリミングを行い、
少なくとも１層の絶縁層を有する回路部材を用意し、
前記有機樹脂配線板の前記膜状抵抗素子が形成された層に当接するように、積層接着剤を介して、前記回路部材を積層する膜状抵抗素子を内蔵したプリント配線板の製造方法において、
積層接着剤を用いずに加える前記積層プレスの温度、圧力および時間は、積層接着剤を用いて前記回路部材を積層する際の温度、圧力および時間以上の条件とする
ことを特徴とする膜状抵抗素子を内蔵したプリント配線板の製造方法、
を提供するものである。
本発明によれば、積層の履歴を付与して予め抵抗変動を完了させた抵抗素子に対し、必要なトリミングを行って抵抗値を調整するため、トリミング後の積層によって抵抗値の変動する量が非常に小さく、高い抵抗値精度で安価に歩留まり良く抵抗を製作することができる。この結果、伝送線路の終端抵抗やEMI用フィルタ抵抗など高精度を要求される抵抗素子を内蔵したプリント配線板を安価かつ安定的に製造することが可能となる。
以下、図１Ａおよび図１Ｂを参照して本発明の実施例を説明する。
図１Ａおよび図１Ｂは、本発明の一実施例における抵抗素子を内蔵するプリント配線板の製造方法を示す断面工程図である。
まず、図１Ａ(1)に示すように、有機樹脂絶縁層としてのポリイミド等の絶縁ベース材１の両面に銅箔等の第一の金属箔２、第二の金属箔３を有する、有機樹脂配線板としての両面銅張積層板４を用意する。そして、第一の金属箔２の所要位置に、通常のフォトファブリケーション手法によるエッチング手法を用いて、抵抗形成用の電極５を設けると同時に回路を形成する。
なお、絶縁ベース材１には25μm厚のポリイミドを用い、金属箔２，３は12μmの電解銅箔を用いた。抵抗値は、抵抗ペーストの幅、膜厚、電極間距離、および抵抗ペーストのシート抵抗値により決定する。ここでは、電極間距離を1.0 mmとした。
次に、図１Ａ(2)に示すように、抵抗が接触する電極部６を形成するために無電解Agめっきの表面処理を行った。めっき厚さは、0.2μm程度である。これは、高温高湿試験における抵抗変化を抑えるためであり、その他に、NiめっきやAuめっき等の貴金属めっき、及びAgペーストの印刷等でも同様の効果があることを確認している。
ここでは電極部６に部分めっきを行っているが、このマスクとしてアサヒ化成製のドライフィルムHY-920を用いた。ここで用いるドライフィルムは、耐酸性であればその他の種類のドライフィルムでも転用することができる。
続いて、図１Ａ(3)に示すように、電極部６に対し抵抗ペーストにより抵抗７を印刷法で形成し、熱硬化した。抵抗ペーストは、シート抵抗値が50Ωのアサヒ化研製TU-50-8を用いた。形成方法としては、スクリーン印刷法を用いたが、ディスペンサーもしくはインクジェット等、その他の方法によっても形成することができる。
スクリーン版は、平織りステンレススクリーン版により、メッシュ数400、乳剤厚10μmの仕様を用いた。また、ボックス型熱風オーブンにより170℃、1時間の熱硬化を行った。
この後、図１Ａ(4)に示すように、真空ラミネータを用い抵抗７に離型フィルムを介して積層プレス以上の温度、圧力（積層履歴）を加え、抵抗７の抵抗値を変動させた。ここでの積層は、温度200℃、圧力4.0Mpa、10分とした。積層履歴を付与する際には、プレスと抵抗との間にクッション材を挿入することが望ましい。
ＳＵＳのような高剛性の板を用いると、局部的にしか圧力が付与されないから良好な結果を得ることができない。その対策として用いるクッション材は、常温での弾性率が２GPa以下のものが好適であり、この実施例１においては、離型フィルムとしても機能する三井化学製のTPXを用いた。
また、この積層履歴の条件は、積層接着剤の積層条件およびオーブンキュア条件よりも高温高圧であることが必要である。適用できる温度範囲は、１５０℃〜３５０℃、圧力範囲は２MPa〜１０MPa、プレス時間は1〜60分であり、使用する積層接着剤によって条件を選定する。
次に、図１Ａ(5)に示すように、ＹＡＧレーザを用いて抵抗７にトリミングにより除去部８を形成し、抵抗測定を行いながら抵抗７の抵抗値を増加させる調整を行った。ここで使用するレーザは、ＹＶＯ４レーザ等、他のレーザ光源であっても同様の効果を得ることができる。
次いで、図１Ｂ(6)に示すように、ポリイミド等の絶縁ベース材９の両面に銅箔等の第一の金属箔１０、第二の金属箔１１を有する、所謂、両面銅張積層板１２に対し、第一の金属箔１０の所要位置に通常のフォトファブリケーション手法によるエッチング手法を用いて回路を形成した回路部材１２の回路形成面と、抵抗７を形成した面とが当接するように積層接着剤１３を介して積層した。積層条件は、真空ラミネータにより170℃、2.0MPa、４分のプレスを行い、ボックス型熱風オーブンにより180℃、2時間30分のオーブンキュアを行う、というものであった。
続いて、図１Ｂ(7)に示すように、レーザ加工やドリル加工を用いて層間導通用の有底ビアホール１４,１５、スルーホール１６を形成した後に、基板１７のデスミア処理、導電化処理、およびめっき皮膜１８の形成を行った。
そして、図１Ｂ(8)に示すように、第二の金属箔３，１１ならびにめっき皮膜１８に対してフォトファブリケーション手法によるエッチング手法を用いて、回路パターン１９,２０を形成することで、±1%以下の抵抗値精度の抵抗素子を内蔵したプリント配線板２１を得た。なお、上記実施例では回路部材として両面銅張積層板を用いた例を示したが、片面銅張積層板やカバーフィルムの場合であっても同様である。
本発明の手法を用いることで、積層による抵抗値変動を予測し、予め積層による抵抗値変動分をオフセットさせて抵抗の抵抗値調整を行った後に積層を行うのではなく、積層の履歴を予め付与して抵抗値変動を完了させた状態でトリミングにより抵抗値を調整するので、±1%以下の抵抗値精度の内蔵抵抗素子を確実に歩留まり良く形成することができる。
１ 絶縁ベース材
２ 第一の金属箔
３ 第二の金属箔
４ 両面銅張積層板
５ 電極
６ 電極部
７ 抵抗
８ 除去部
９ 絶縁ベース材
１０ 第一の金属箔
１１ 第二の金属箔
１２ 回路部材
１３ 積層接着剤
１４，１５ 有底ビアホール
１６ スルーホール
１７ 基板
１８ めっき皮膜
１９，２０ 回路パターン
２１ 本発明による抵抗素子を内蔵したプリント配線板
３１ 両面銅張積層板
３２ 両面プリント配線板
３３ ニッケル系合金薄膜
３４ 抵抗
３５ 除去部
３６ 樹脂付き銅箔
３７ 従来工法による抵抗素子を内蔵したプリント配線板
２ 第一の金属箔
３ 第二の金属箔
４ 両面銅張積層板
５ 電極
６ 電極部
７ 抵抗
８ 除去部
９ 絶縁ベース材
１０ 第一の金属箔
１１ 第二の金属箔
１２ 回路部材
１３ 積層接着剤
１４，１５ 有底ビアホール
１６ スルーホール
１７ 基板
１８ めっき皮膜
１９，２０ 回路パターン
２１ 本発明による抵抗素子を内蔵したプリント配線板
３１ 両面銅張積層板
３２ 両面プリント配線板
３３ ニッケル系合金薄膜
３４ 抵抗
３５ 除去部
３６ 樹脂付き銅箔
３７ 従来工法による抵抗素子を内蔵したプリント配線板
Claims (1)
- 有機樹脂絶縁層および金属配線層を有するプリント配線板の、前記金属配線層に膜状抵抗素子を形成したプリント配線板の製造方法であって、
１つの有機樹脂絶縁層の一方の面に金属配線層を配して有機樹脂配線板を形成し、
前記有機樹脂配線板の金属配線層に、対となる電極を形成し、
前記電極の相互間に膜状抵抗素子を形成し、
前記配線板における前記金属配線層の側に、積層接着剤を用いずに積層プレスの温度、圧力を付与して前記膜状抵抗素子の抵抗値を変動させ、
前記膜状抵抗素子に抵抗値を調整するためのトリミングを行い、
少なくとも１層の絶縁層を有する回路部材を用意し、
前記有機樹脂配線板の前記膜状抵抗素子が形成された層に当接するように、積層接着剤を介して、前記回路部材を積層する膜状抵抗素子を内蔵したプリント配線板の製造方法において、
積層接着剤を用いずに加える前記積層プレスの温度、圧力および時間は、積層接着剤を用いて前記回路部材を積層する際の温度、圧力および時間以上の条件とする
ことを特徴とする膜状抵抗素子を内蔵したプリント配線板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007241978A JP4907479B2 (ja) | 2007-09-19 | 2007-09-19 | 抵抗素子を内蔵したプリント配線板の製造法 |
| US12/232,467 US8142597B2 (en) | 2007-09-19 | 2008-09-17 | Method for manufacturing a printed-wiring board having a resistive element |
| CN200810149088.8A CN101528002A (zh) | 2007-09-19 | 2008-09-18 | 内装电阻元件的印刷线路板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007241978A JP4907479B2 (ja) | 2007-09-19 | 2007-09-19 | 抵抗素子を内蔵したプリント配線板の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009076537A JP2009076537A (ja) | 2009-04-09 |
| JP4907479B2 true JP4907479B2 (ja) | 2012-03-28 |
Family
ID=40453209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007241978A Expired - Fee Related JP4907479B2 (ja) | 2007-09-19 | 2007-09-19 | 抵抗素子を内蔵したプリント配線板の製造法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8142597B2 (ja) |
| JP (1) | JP4907479B2 (ja) |
| CN (1) | CN101528002A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6110113B2 (ja) * | 2012-11-20 | 2017-04-05 | 株式会社日本マイクロニクス | 多層配線基板、及びその製造方法 |
| CN106548945A (zh) * | 2015-09-17 | 2017-03-29 | 碁鼎科技秦皇岛有限公司 | 芯片封装基板的制作方法以及芯片封装基板 |
| US10845282B2 (en) * | 2017-02-22 | 2020-11-24 | The Boeing Company | Test coupons having node bonds, methods for testing node bonds, and related apparatuses |
| TWI694752B (zh) * | 2018-10-26 | 2020-05-21 | 鼎展電子股份有限公司 | 內嵌式被動元件結構 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60263499A (ja) * | 1984-06-12 | 1985-12-26 | 日立化成工業株式会社 | 多層印刷配線板の製造法 |
| US5243320A (en) * | 1988-02-26 | 1993-09-07 | Gould Inc. | Resistive metal layers and method for making same |
| JPH03171692A (ja) * | 1989-11-29 | 1991-07-25 | Toagosei Chem Ind Co Ltd | 有機系厚膜回路板の製造方法 |
| JP2000174405A (ja) | 1998-12-04 | 2000-06-23 | Fuji Photo Film Co Ltd | 配線基板 |
| JP2004335827A (ja) | 2003-05-09 | 2004-11-25 | Toppan Printing Co Ltd | プリント配線板に形成された抵抗体のトリミング方法 |
| JP4552624B2 (ja) | 2004-11-30 | 2010-09-29 | 凸版印刷株式会社 | 抵抗体内蔵配線基板及びその製造方法 |
| JP4752281B2 (ja) | 2005-02-08 | 2011-08-17 | 凸版印刷株式会社 | 抵抗素子内蔵プリント配線板 |
| JP4645221B2 (ja) | 2005-02-15 | 2011-03-09 | 凸版印刷株式会社 | 部品内蔵用抵抗素子の製造方法 |
| JP2006237446A (ja) * | 2005-02-28 | 2006-09-07 | Toppan Printing Co Ltd | 多層配線基板およびその製造方法 |
-
2007
- 2007-09-19 JP JP2007241978A patent/JP4907479B2/ja not_active Expired - Fee Related
-
2008
- 2008-09-17 US US12/232,467 patent/US8142597B2/en not_active Expired - Fee Related
- 2008-09-18 CN CN200810149088.8A patent/CN101528002A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009076537A (ja) | 2009-04-09 |
| US20090071599A1 (en) | 2009-03-19 |
| US8142597B2 (en) | 2012-03-27 |
| CN101528002A (zh) | 2009-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8484832B2 (en) | Method of producing printed circuit board incorporating resistance element | |
| TW201528898A (zh) | 多層印刷配線板之製造方法及多層印刷配線板 | |
| JP2001274556A (ja) | プリント配線板 | |
| JP4907479B2 (ja) | 抵抗素子を内蔵したプリント配線板の製造法 | |
| JP2009111133A (ja) | 膜状抵抗素子を内蔵した多層プリント配線板の製造方法 | |
| JPWO2008096464A1 (ja) | プリント配線板及びそのプリント配線板の製造方法 | |
| CN110691466A (zh) | 一种hdi板制作方法和装置 | |
| JP2008305988A (ja) | 抵抗素子を内蔵するプリント配線板の製造法 | |
| JP5581828B2 (ja) | 積層回路基板および基板製造方法 | |
| JP5931483B2 (ja) | 部品内蔵多層プリント配線板の製造方法、および部品内蔵多層プリント配線板 | |
| JP4885097B2 (ja) | 抵抗素子を内蔵したプリント配線板の製造法 | |
| JP4683049B2 (ja) | 抵抗素子内蔵プリント配線板 | |
| JP4943293B2 (ja) | 抵抗素子を内蔵したプリント配線板の製造方法 | |
| JP2002176258A (ja) | プリント配線板の製造方法 | |
| JP4701853B2 (ja) | 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法 | |
| JP4782354B2 (ja) | チップ抵抗器及びその製造方法 | |
| JP2007027238A (ja) | 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法 | |
| JP2023069808A (ja) | 多層基板 | |
| JP4802575B2 (ja) | 電気回路基板 | |
| KR20070078148A (ko) | 저항체 내장형 인쇄회로기판 및 그 제조방법 | |
| JP4857547B2 (ja) | 部品を内蔵した多層配線基板の製造方法 | |
| JP4982961B2 (ja) | 部品内蔵配線基板の製造方法 | |
| JP2007115951A (ja) | インターポーザ基板及びその製造方法 | |
| JP2008211154A (ja) | 電子部品収納基板 | |
| JP2017188636A (ja) | 部品内蔵電子回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100319 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111007 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4907479 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |