WO2022162888A1 - コア基板 - Google Patents

コア基板 Download PDF

Info

Publication number
WO2022162888A1
WO2022162888A1 PCT/JP2021/003321 JP2021003321W WO2022162888A1 WO 2022162888 A1 WO2022162888 A1 WO 2022162888A1 JP 2021003321 W JP2021003321 W JP 2021003321W WO 2022162888 A1 WO2022162888 A1 WO 2022162888A1
Authority
WO
WIPO (PCT)
Prior art keywords
core substrate
magnetic body
conductor
magnetic
substrate
Prior art date
Application number
PCT/JP2021/003321
Other languages
English (en)
French (fr)
Inventor
芳嗣 若園
信 谷
Original Assignee
日本碍子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本碍子株式会社 filed Critical 日本碍子株式会社
Priority to PCT/JP2021/003321 priority Critical patent/WO2022162888A1/ja
Priority to PCT/JP2022/002456 priority patent/WO2022163588A1/ja
Priority to JP2022578373A priority patent/JPWO2022163588A1/ja
Publication of WO2022162888A1 publication Critical patent/WO2022162888A1/ja
Priority to US18/342,878 priority patent/US20230343685A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material

Definitions

  • the present invention relates to a core substrate, and more particularly to a core substrate with a built-in inductor for configuring an interposer on which a semiconductor element is mounted.
  • an interposer is arranged between a semiconductor element and a motherboard in a semiconductor device.
  • Each of the semiconductor element and the motherboard and the interposer are connected using solder balls.
  • a multi-layer wiring printed board is shown as the interposer, which includes a core board, three conductor circuit layers laminated on the core board so as to face the semiconductor element, and a core board facing the motherboard. and a laminated three-layer conductor circuit layer.
  • the wiring dimension is reduced step by step by passing through the three conductor circuit layers.
  • Efficient power management may be required for semiconductor devices such as integrated circuits (ICs).
  • ICs integrated circuits
  • the supply voltage to each of the plurality of operation cores of a processor chip is controlled by a voltage regulator according to the amount of operation processed by the processor.
  • a voltage regulator typically switches, capacitors and inductors are required.
  • switches, capacitors and inductors are required for each arithmetic core.
  • inductors are difficult to embed in semiconductor devices, and are usually prepared separately from semiconductor devices. In order to secure sufficient inductance while suppressing the footprint of the inductor, it has been proposed to use a magnetic material.
  • Patent Document 2 discloses a package substrate (here, a kind of interposer) arranged between a die (semiconductor element) and a board (motherboard). ing.
  • This package substrate incorporates an inductor for the purpose described above.
  • the package substrate has a substrate core, a conductive through-hole extending therethrough, and a magnetic coating around the conductive through-hole.
  • the magnetic coating may contain magnetic particles.
  • the substrate core may be any substrate on which build-up layers (conductor circuit layers) are to be formed.
  • An organic material is exemplified as the core substrate.
  • the die semiconductor device that will be bonded to the interposer has multiple arithmetic cores.
  • high-performance processors for data servers, etc. have a large number of arithmetic cores in order to increase the arithmetic processing capacity, so the number of arithmetic cores per die area is increasing, and the die area per arithmetic core is becoming smaller. ing.
  • high density inductors with greater inductance per unit area of interposer.
  • a substrate core mainly made of an organic material is provided with a conductive through hole (conductor portion) and a magnetic coating containing magnetic particles provided around the conductor portion. (Magnetic body portion) and are exemplified.
  • the magnetic part must be formed at a temperature equal to or lower than the heat resistance temperature of the organic material of the substrate core.
  • As a method of satisfying this requirement there is typically a method of solidifying a resin in which magnetic particles are dispersed.
  • the magnetic body portion is composed of magnetic particles dispersed in a resin, it is difficult to ensure a high magnetic permeability due to the limitation of the magnetic particle filling rate (ratio of magnetic particles per volume). It is necessary to reduce the size of the inductor built into the interposer in response to the above-mentioned high density of the interposer. As the size of the inductor becomes smaller, it becomes difficult to ensure sufficient inductance.
  • a core substrate is a core substrate containing an inductor for configuring an interposer on which a semiconductor element is mounted, and has a ceramic substrate, a first conductor portion, and a first magnetic portion. ing.
  • the ceramic substrate has a first surface and a second surface opposite to the first surface in the thickness direction, and has a first through hole between the first surface and the second surface.
  • the first conductor passes through the first through hole.
  • the first magnetic body portion surrounds the first conductor portion in the first through hole, and is made of ceramics.
  • the first magnetic body part may have a circular inner edge and a circular outer edge in a cross-sectional view perpendicular to the thickness direction.
  • the first magnetic body part may have a density of 70% or more.
  • the ceramic substrate may have a thermal expansion coefficient of 4 ppm/°C or more and 16 ppm/°C or less.
  • the first magnetic body part may be made of an insulator.
  • the first magnetic body part may be in direct contact with the first conductor part.
  • the core substrate may have a first insulating ceramic film that separates the first magnetic portion from the first conductor portion.
  • the core substrate may have an insulator layer that at least partially covers the first magnetic portion along a plane including the first surface of the ceramic substrate.
  • the ceramic substrate may have a second through hole between the first surface and the second surface.
  • the core substrate may have a second conductor portion and a second magnetic portion.
  • the second conductor passes through the second through hole.
  • the second magnetic body portion surrounds the second conductor portion in the second through hole, and is made of ceramics.
  • the core substrate may have a connecting portion that electrically connects one end of the first conductor and one end of the second conductor on the first surface of the ceramic substrate.
  • the other end of the first conductor and the other end of the second conductor may be electrically separated from each other.
  • the first magnetic body part is made of ceramics, not made of resin in which magnetic particles are dispersed.
  • the magnetic permeability of the first magnetic body part can be sufficiently increased by densely sintering the ceramics. Therefore, the core substrate can incorporate an inductor having a large inductance per unit area.
  • the first magnetic body part When the first magnetic body part has a circular inner edge and a circular outer edge in a cross-sectional view perpendicular to the thickness direction, the first magnetic body part is positioned with respect to the first conductor part in the cross-sectional view. can be arranged isotropically in
  • the magnetic permeability of the first magnetic body part can be sufficiently increased.
  • the thermal expansion coefficient of the ceramic substrate is the thermal expansion coefficient of the semiconductor element to be mounted on the interposer including the core substrate, and the coefficient of thermal expansion of a typical board on which the interposer will be mounted.
  • the first magnetic body part is made of an insulator, even if the first magnetic body part is in direct contact with the first conductor part, diffusion of current from the first conductor part to the first magnetic body part can be avoided.
  • the first magnetic body part When the first magnetic body part is in direct contact with the first conductor part, it becomes easier to secure a sufficient area for arranging the first magnetic body part.
  • the first insulating ceramic film separates the first magnetic body part from the first conductor part, it is possible to avoid adverse effects caused by direct contact between the first conductor part and the first magnetic body part.
  • the insulator layer at least partially covers the first magnetic body part along a plane containing the first surface of the ceramic substrate, the influence between the first magnetic body part and the configuration on the first surface is suppressed. can do.
  • the core substrate When the core substrate has an inductor composed of the first conductor and the first magnetic body and an inductor composed of the second conductor and the second magnetic body, the core substrate includes a plurality of inductors. of inductors can be built in.
  • connection portion electrically connects one end of the first conductor portion and one end of the second conductor portion to each other on the first surface of the ceramic substrate, the first conductor portion and the first magnetic portion
  • the configured inductor and the inductor configured by the second conductor portion and the second magnetic body portion can be electrically connected to each other.
  • the inductor L1 configured by the first conductor and the first magnetic body, the second conductor and The inductor L2 configured by the second magnetic body part is connected in series instead of in parallel. This can increase the combined inductance.
  • FIG. 1 is a cross-sectional view schematically showing the configuration of an electronic device according to Embodiment 1;
  • FIG. 2 is a cross-sectional view showing an electronic device of a modification of FIG. 1;
  • FIG. FIG. 2 is a schematic diagram showing the configuration of an inductor incorporated in the core substrate according to Embodiment 1 of the present invention;
  • 4 is a circuit diagram showing an example of electrical connection of the first inductor and the second inductor shown in FIG. 3;
  • FIG. FIG. 7 is a diagram schematically showing the configuration of the core substrate in Embodiment 1, and is a partial cross-sectional view taken along line VV in FIG. 6; 6 is a partial cross-sectional view along line VI-VI of FIG. 5;
  • FIG. 4 is a partial cross-sectional view showing the configuration of a core substrate of a comparative example
  • FIG. 10 is a partial cross-sectional view schematically showing the configuration of a core substrate in Embodiment 2
  • FIG. 11 is a partial cross-sectional view schematically showing the configuration of a core substrate in Embodiment 3
  • FIG. 14 is a partial cross-sectional view schematically showing the configuration of a core substrate in Embodiment 4
  • FIG. 11 is a partial cross-sectional view schematically showing the configuration of a core substrate in Embodiment 5
  • FIG. 20 is a partial cross-sectional view schematically showing the structure of a core substrate in Embodiment 6
  • FIG. 21 is a partial cross-sectional view schematically showing the configuration of a core substrate in Embodiment 7;
  • FIG. 21 is a partial cross-sectional view schematically showing the configuration of a core substrate in Embodiment 8;
  • FIG. 22 is a partial cross-sectional view schematically showing the configuration of a core substrate in Embodiment 9;
  • FIG. 20 is a partial cross-sectional view schematically showing the configuration of a core substrate in the tenth embodiment;
  • FIG. 1 is a cross-sectional view schematically showing the configuration of electronic device 901 according to the first embodiment.
  • the electronic device 901 has an interposer 700 , a semiconductor element 811 (die), a motherboard 812 and a package substrate 813 .
  • the interposer 700 has a core substrate 601 , wiring layers 791 and wiring layers 792 .
  • Each of the wiring layer 791 and the wiring layer 792 is directly or indirectly formed on one surface and the other surface of the core substrate 601 (specifically, on a first surface SF1 and a second surface SF2 described later). ) are laminated.
  • Each of wiring layer 791 and wiring layer 792 may be laminated on core substrate 601 by a build-up method, a sputtering method, or the like, or may be joined as a separate wiring board.
  • the wiring layer 791 is a multilayer wiring configured such that the wiring dimension (for example, line and space (L/S) dimension) is reduced from the side facing the core substrate 601 to the side facing the semiconductor element 811 . Layers are preferred. As a result, even if the wiring dimension (L/S) of the core substrate 601 is not so high, the interposer 700 capable of mounting the semiconductor element 811 having a small terminal pitch can be configured.
  • the wiring layer 791 may be a laminate of a normal wiring layer facing the core substrate 601 and a fine wiring layer facing the semiconductor element 811 .
  • the wiring layer is provided with a wiring structure on a plate-like organic material (e.g., epoxy-based member) or inorganic material (e.g., low-temperature co-fired ceramics (LTCC: Low Temperature Co-fired Ceramics) material or non-magnetic ferrite material).
  • a plate-like organic material e.g., epoxy-based member
  • inorganic material e.g., low-temperature co-fired ceramics (LTCC: Low Temperature Co-fired Ceramics) material or non-magnetic ferrite material.
  • LTCC Low Temperature Co-fired Ceramics
  • the fine wiring layer is preferably formed by providing a wiring structure on a plate-like organic material (for example, an epoxy-based or polyimide-based member).
  • a plate-like organic material for example, an epoxy-based or polyimide-based member.
  • Cu plating for example, is used to form a wiring structure on this organic material.
  • the semiconductor element 811 is mounted on the wiring layer 791 of the interposer 700 .
  • the semiconductor element 811 is connected to the wiring layer 791 of the interposer 700 by solder balls 821, for example.
  • the semiconductor element 811 may be an IC (Integrated Circuit) chip.
  • the IC chip is a processor chip having a plurality of arithmetic cores, the voltage regulator described above can be configured using an inductor described later.
  • the interposer 700 is mounted on the package substrate 813 by bonding the wiring layer 792 to the package substrate 813 . This joining is performed by solder balls 823, for example.
  • the package substrate 813 is mounted on the motherboard 812 by bonding using solder balls 822, for example.
  • the element side of the interposer 700 (the side facing the semiconductor element 811) is composed of the wiring layer 791, and the substrate side of the interposer 700 (the side facing the package substrate 813 and the motherboard 812) is the wiring layer 792. It is composed by A plurality of terminals (not shown) are provided on each of the device side and substrate side of the interposer 700 .
  • the element-side terminal pitch may be smaller than the substrate-side terminal pitch, and in this case, the interposer 700 has a function of converting the terminal pitch.
  • either or both of the wiring layer 791 and the wiring layer 792 may be omitted depending on the application of the interposer.
  • FIG. 2 is a cross-sectional view showing an electronic device 902 that is a modification of the electronic device 901 (FIG. 1).
  • the interposer 700 is bonded to the motherboard 812 without the package substrate 813 (FIG. 1) interposed therebetween, and this bonding is performed by solder balls 822, for example.
  • FIG. 3 is a schematic diagram showing the configuration of an inductor incorporated in core substrate 601 according to Embodiment 1 of the present invention.
  • Core substrate 601 incorporates a plurality of inductors L1 and L2, and may further incorporate inductors L3 to L6, etc., and the number of inductors is arbitrary. Although the configurations of inductors L1 and L2 will be described in detail below, inductors L3 to L6 may have similar configurations.
  • FIG. 4 is a circuit diagram showing an example of electrical connection of inductors L1 and L2 shown in FIG.
  • the inductor L1 and the inductor L2 are connected in series to form an inductor having a combined inductance greater than the inductance of each of these inductors, and both ends of the inductor are connected to the semiconductor element 811 (FIG. 1). It is arranged on the second surface SF2 that is to be formed. Thereby, an inductor having a sufficiently large inductance can be easily connected to semiconductor element 811 .
  • the electrical connections between the multiple inductors built in the core substrate are not limited to those shown in FIG. 4, and may be appropriately designed according to the application of the core substrate. This may create any number of inductors in series, any number of inductors in parallel, or a combination thereof.
  • FIG. 5 is a diagram schematically showing the configuration of core substrate 601 according to Embodiment 1 of the present invention, and is a partial cross-sectional view taken along line VV in FIG.
  • FIG. 6 is a partial cross-sectional view along line VI-VI of FIG.
  • core substrate 601 constitutes interposer 700 and incorporates inductors L1 and L2.
  • the core substrate 601 includes a ceramic substrate 100, a first conductor portion 201, a second conductor portion 202, a first magnetic body portion 301, a second magnetic body portion 302, a connection portion 450, a terminal portion 401, and a terminal portion 402 .
  • the first conductor portion 201 and the second conductor portion 202 are also collectively referred to as the conductor portion 200 .
  • the first magnetic body portion 301 and the second magnetic body portion 302 are also collectively referred to as the magnetic body portion 300 .
  • the ceramic substrate 100 has a first surface SF1 and a second surface SF2 opposite to the first surface SF1 in the thickness direction.
  • the ceramic substrate 100 is a substrate made of a ceramic sintered body.
  • the ceramic sintered body does not substantially contain an organic component and may contain a glass component.
  • the ceramic substrate 100 may be made of glass ceramics.
  • the ceramic substrate 100 is made of LTCC.
  • LTCC is a ceramic that can be sintered at about 900° C. or less, and can be sintered at a temperature sufficiently lower than the melting point of Ag or Cu.
  • the ceramic substrate 100 has a first through hole HL1 and a second through hole HL2 between the first surface SF1 and the second surface SF2.
  • the ceramic substrate 100 preferably has a thermal expansion coefficient of 4 ppm/°C or more and 16 ppm/°C or less.
  • the first conductor portion 201 and the second conductor portion 202 respectively penetrate the first through hole HL1 and the second through hole HL2.
  • These conductor portions 200 are made of Ag or Cu, for example.
  • the first magnetic body portion 301 surrounds the first conductor portion 201 in the first through hole HL1.
  • the second magnetic body portion 302 surrounds the second conductor portion 202 in the second through hole HL2.
  • the first magnetic body part 301 and the second magnetic body part 302 may be in direct contact with the first conductor part 201 and the second conductor part 202, respectively.
  • Each of these magnetic parts 300 may have a circular inner edge and a circular outer edge in a cross-sectional view (FIG. 6) perpendicular to the thickness direction. Note that these inner and outer edges may have other shapes instead of circular shapes, for example, elliptical shapes or polygonal shapes such as square shapes. The polygonal corners may be chamfered. Similarly, in a cross-sectional view, the first through hole HL1, the second through hole HL2, and each conductor portion 200 may also have other shapes instead of the circular shape shown in FIG.
  • the magnetic body part 300 is made of ceramics (ceramic sintered body) and does not contain an organic component.
  • the magnetic body part 300 preferably has a density of 70% or more.
  • the magnetic body part 300 may be made of an insulator.
  • the magnetic body portion 300 is preferably made of a ferrite-based material, and the crystal structure of the material is preferably a spinel structure from the viewpoint of ease of manufacture. It is preferably a hexagonal crystal structure having a c-axis orientation along the longitudinal direction in.
  • the manufacturing method of the core substrate 601 includes a firing process.
  • the conductor portion (first conductor portion 201 and second conductor portion 202) and the magnetic body portion (first magnetic body portion 301 and second magnetic body portion 302) are fired simultaneously with the ceramic substrate 100. .
  • the connecting portion 450 electrically connects one end of the first conductor portion 201 and one end of the second conductor portion 202 on the first surface SF1 of the ceramic substrate 100 .
  • the terminal portion 401 is connected to the other end of the first conductor portion 201 and the terminal portion 402 is connected to the other end of the second conductor portion 202 .
  • Terminal portion 401 and terminal portion 402 are separated from each other. Therefore, one end of the first conductor portion 201 and one end of the second conductor portion 202 are electrically connected to each other, and the other end of the first conductor portion 201 and the other end of the second conductor portion 202 are electrically connected to each other. are electrically isolated from each other.
  • the circuit shown in FIG. 4 is constructed.
  • the ceramic substrate 100 has a square shape with sides of 50 mm in the in-plane direction and a dimension of 550 ⁇ m in the thickness direction.
  • a plurality of through-holes (first through-hole HL1, second through-hole HL2, etc.) are arranged at a pitch of 450 ⁇ m.
  • Each of the magnetic parts 300 (FIG. 6) has an outer diameter of 350 ⁇ m and an inner diameter of 100 ⁇ m.
  • Each conductor portion 200 has an outer diameter of 100 ⁇ m.
  • the conductor portion 200 is formed by sintering Ag powder.
  • the magnetic body part 300 is made of a ferrite sintered body, and its relative magnetic permeability is estimated to be 16. In this case, the inductance of one inductor (eg, inductor L1) is approximately 2 nH at 140 MHz, according to the inventor's estimate.
  • FIG. 7 is a partial cross-sectional view showing the configuration of a core substrate 690 of a comparative example.
  • first through hole HL1 and second through hole are formed in resin substrate 190 made of glass epoxy resin.
  • a first magnetic body portion 391 and a first conductor portion 291 are formed in this order on the side wall of the first through hole HL1, and the first conductor portion 291 has a hollow structure filled with a resin material 281.
  • a second magnetic body portion 392 and a second conductor portion 292 are formed in this order on the side wall of the second through hole HL2, and the second conductor portion 292 has a hollow structure filled with a resin material 282.
  • the first conductor portion 291 and the second conductor portion 292 are also collectively referred to as the conductor portion 290 .
  • the first magnetic body portion 391 and the second magnetic body portion 392 are formed within the resin substrate 190. Therefore, the step of forming the magnetic body portion 390 needs to be performed at a temperature equal to or lower than the heat resistance temperature of the resin substrate 190 . Due to this restriction, the magnetic body portion 390 is made of resin in which magnetic particles are dispersed, instead of a ceramic sintered body. In this case, the gaps between the magnetic particles in the magnetic body portion 390 are filled with resin, and it is usually difficult to increase the filling rate to 70% or more.
  • the resin substrate 190 has a square shape with sides of 50 mm in the in-plane direction and a dimension of 1000 ⁇ m in the thickness direction.
  • a plurality of through holes (first through hole HL1, second through hole HL2, etc.) are arranged at a pitch of 500 ⁇ m.
  • Each magnetic body portion 390 has an outer diameter of 400 ⁇ m and an inner diameter of 200 ⁇ m.
  • Each conductor portion 200 has an outer diameter of 200 ⁇ m.
  • the conductor portion 200 is formed by Cu plating.
  • the magnetic body part 390 is made of a resin in which magnetic particles are dispersed, and its relative magnetic permeability is estimated to be 6.
  • the inductance of one inductor (eg, inductor L1) in this case is about 1 nH at 140 MHz according to the inventor's estimate. This value is half of the approximately 2nH estimated in the present case.
  • the magnetic body portion 300 (FIG. 5) is made of a ceramic sintered body, unlike the magnetic body portion 390 (FIG. 7) made of resin in which magnetic particles are dispersed.
  • the magnetic permeability of the magnetic body portion 300 can be sufficiently increased by densely sintering the ceramics. Therefore, core substrate 601 can incorporate an inductor having a large inductance per unit area.
  • the ceramic substrate 100 (Fig. 5) has higher rigidity than the resin substrate 190 (Fig. 7). Therefore, even after another member is added to the ceramic substrate 100, the ceramic substrate 100 is less likely to warp. Therefore, a core substrate 601 with small warpage can be obtained.
  • the formation yield of the wiring layers 791 and 792 (FIG. 1), especially the yield of the wiring layer 791 having a high density wiring structure, is improved.
  • the mounting yield of the semiconductor element 811 (FIG. 1) is improved.
  • the magnetic body part 300 When the magnetic body part 300 has a circular inner edge and a circular outer edge in a cross-sectional view ( FIG. 6 ) perpendicular to the thickness direction, the magnetic body part 300 is arranged with respect to the conductor part 200 in the cross section. It can be arranged isotropically in view.
  • the magnetic body part 300 has a density of 70% or more, the magnetic permeability of the magnetic body part 300 can be sufficiently increased.
  • the thermal expansion coefficient of the ceramic substrate 100 is set to the semiconductor element 811 ( 1) and that of a typical motherboard 812 (FIG. 1) on which interposer 700 will be mounted.
  • the electronic device 901 (FIG. 1) or the electronic device 902 (FIG. 2) can be prevented from warping due to thermal expansion and contraction.
  • the magnetic body part 300 is made of an insulator, even if the magnetic body part 300 is in direct contact with the conductor part 200 as shown in FIGS. Diffusion can be avoided.
  • the magnetic body part 300 When the magnetic body part 300 is in direct contact with the conductor part 200, it becomes easier to secure a sufficient area for arranging the magnetic body part 300.
  • the core substrate 601 has an inductor L1 composed of the first conductor portion 201 and the first magnetic body portion 301, and an inductor L2 composed of the second conductor portion 202 and the second magnetic body portion 302. . Thereby, a plurality of inductors can be embedded in the core substrate 601 .
  • connection portion 450 electrically connects one end of the first conductor portion 201 (lower end in FIG. 5) and one end of the second conductor portion 202 (lower end in FIG. 5) on the first surface SF1 of the ceramic substrate 100 to each other. Connected. As a result, the inductor L1 composed of the first conductor portion 201 and the first magnetic body portion 301 and the inductor L2 composed of the second conductor portion 202 and the second magnetic body portion 302 are electrically connected to each other. be able to.
  • the inductor L1 composed of the first conductor portion 201 and the first magnetic body portion 301 and the inductor L2 composed of the second conductor portion 202 and the second magnetic body portion 302 are connected in series instead of in parallel. . This can increase the combined inductance.
  • FIG. 8 is a partial cross-sectional view schematically showing the configuration of core substrate 602 according to the second embodiment.
  • the core substrate 602 does not have the connecting portion 450 (FIG. 5: Embodiment 1).
  • Core substrate 602 does not have terminal portion 401 and terminal portion 402 (FIG. 5: Embodiment 1). Since the configuration other than these is substantially the same as the configuration of the first embodiment described above, the same or corresponding elements are denoted by the same reference numerals, and the description thereof will not be repeated.
  • the configuration is simplified as compared with the core substrate 601 while incorporating the inductor L1 and the inductor L2 like the core substrate 601 (FIG. 5: Embodiment 1). can be done.
  • FIG. 9 is a partial cross-sectional view schematically showing the configuration of core substrate 603 according to the third embodiment.
  • the core substrate 603 does not have the second magnetic body portion 302 (FIG. 5: Embodiment 1). Since the configuration other than this is substantially the same as the configuration of the first embodiment described above, the same or corresponding elements are denoted by the same reference numerals, and the description thereof will not be repeated.
  • an inductor can be arranged between the terminal portion 401 and the terminal portion 402 similarly to the core substrate 601 (FIG. 5: Embodiment 1). Note that the inductor includes the inductor L1 as in the first embodiment, but does not include the inductor L2 (FIG. 5) unlike the first embodiment.
  • FIG. 10 is a partial cross-sectional view schematically showing the configuration of core substrate 604 according to the fourth embodiment.
  • Core substrate 604 does not have connection portion 450 (FIG. 9: Embodiment 3).
  • Core substrate 603 does not have terminal portion 401 and terminal portion 402 (FIG. 9: Embodiment 3). Since the configuration other than these is substantially the same as the configuration of the third embodiment described above, the same or corresponding elements are denoted by the same reference numerals, and the description thereof will not be repeated.
  • the configuration can be simplified as compared with the core substrate 603 while incorporating the inductor L1 like the core substrate 603 (FIG. 9: Embodiment 3).
  • FIG. 11 is a partial cross-sectional view schematically showing the structure of core substrate 605 according to the fifth embodiment.
  • Core substrate 605 does not have connection portion 450 and second conductor portion 202 (FIG. 9: Embodiment 3).
  • the core substrate 605 has a terminal portion 403 connected to one end of the first conductor portion 201 on the first surface instead of the terminal portion 402 on the second surface SF2. Since the configuration other than these is substantially the same as the configuration of the third embodiment described above, the same or corresponding elements are denoted by the same reference numerals, and the description thereof will not be repeated.
  • the configuration can be simplified as compared with the core substrate 603 while incorporating the inductor L1 like the core substrate 603 (FIG. 9: Embodiment 1).
  • FIG. 12 is a partial cross-sectional view schematically showing the configuration of core substrate 606 according to the sixth embodiment.
  • Core substrate 606 does not have terminal portion 401 and terminal portion 403 (FIG. 11: Embodiment 5). Since the configuration other than these is substantially the same as the configuration of the fifth embodiment described above, the same or corresponding elements are denoted by the same reference numerals, and the description thereof will not be repeated.
  • the configuration can be simplified as compared with the core substrate 605 while incorporating the inductor L1 like the core substrate 605 (FIG. 11: Embodiment 5).
  • FIG. 13 is a partial cross-sectional view schematically showing the configuration of core substrate 607 according to the seventh embodiment.
  • the core substrate 607 has a plurality of insulator ceramic films 550 including a first insulator ceramic film 551 and a second insulator ceramic film 552 .
  • the first insulator ceramic film 551 separates the first magnetic body part 301 from the first conductor part 201 .
  • the second insulator ceramic film 552 separates the second magnetic body portion 302 from the second conductor portion 202 .
  • Core substrate 607 has insulator layer 511 along a plane including first surface SF1 of ceramic substrate 100 and at least partially covering each of first magnetic body portion 301 and second magnetic body portion 302. .
  • Insulator layer 511 separates each of first magnetic body portion 301 and second magnetic body portion 302 from connecting portion 450 .
  • the insulator layer 511 may partially cover each of the first magnetic section 301 and the second magnetic section 302 as shown.
  • the core substrate 607 has an insulator layer 512 along a plane including the second surface SF2 of the ceramic substrate 100 and at least partially covering each of the first magnetic body portion 301 and the second magnetic body portion 302. .
  • the insulator layer 512 separates the first magnetic section 301 and the terminal section 401 and separates the second magnetic section 302 and the terminal section 402 .
  • the insulator layer 512 may entirely cover each of the first magnetic section 301 and the second magnetic section 302 as shown.
  • the insulator layer 511 and the insulator layer 512 may be made of a non-magnetic material.
  • Insulator layer 511 and insulator layer 512 are made of an inorganic material, an organic material, or a mixture thereof.
  • the inorganic material may be the same as the material of the ceramic substrate 100 or may be different.
  • the insulator ceramic film 550 may be made of a non-magnetic material.
  • the material of the insulator ceramic film 550 may be the same as the material of the ceramic substrate 100, or may be different.
  • the material of the insulator layer 511, the material of the insulator layer 512, and the material of the insulator ceramic film 550 may be different from each other, but are preferably the same material. This common material may be the same as the material of the ceramic substrate 100 or may be different.
  • the insulating ceramic film 550 separates the magnetic section 300 from the conductor section 200 .
  • adverse effects caused by direct contact between the conductor portion 200 and the magnetic portion 300 can be avoided.
  • the magnetic body part 300 has non-negligible conductivity (especially when the magnetic body part 300 is a conductor)
  • current diffusion from the conductor part 200 to the magnetic body part 300 can be prevented. .
  • FIG. 14 is a partial cross-sectional view schematically showing the structure of core substrate 608 according to the eighth embodiment.
  • the core substrate 608 has an insulator layer 501 that at least partially covers each of the first magnetic portion 301 and the second magnetic portion 302 along a plane including the first surface SF1 of the ceramic substrate 100 .
  • Insulator layer 501 separates each of first magnetic body portion 301 and second magnetic body portion 302 from connecting portion 450 . As illustrated, the insulator layer 501 may entirely cover the first magnetic body portion 301 and the second magnetic body portion 302 along a plane including the first surface SF1.
  • the core substrate 608 has an insulator layer 502 that at least partially covers each of the first magnetic portion 301 and the second magnetic portion 302 along a plane including the second surface SF2 of the ceramic substrate 100 .
  • the insulator layer 502 separates the first magnetic section 301 and the terminal section 401 and separates the second magnetic section 302 and the terminal section 402 .
  • the insulator layer 502 may entirely cover the first magnetic section 301 and the second magnetic section 302 along a plane including the second surface SF2.
  • the insulator layer 501 and the insulator layer 502 may be made of a non-magnetic material.
  • Insulator layer 501 and insulator layer 502 are made of an inorganic material, an organic material, or a mixture thereof.
  • the inorganic material may be the same as the material of the ceramic substrate 100 or may be different.
  • the material of the insulator layer 501 and the material of the insulator layer 502 may be different from each other, but preferably they are the same material. This common material may be the same as the material of the ceramic substrate 100 or may be different.
  • the insulator layer 501 at least partially covers the magnetic section 300 along the plane including the first surface SF1 of the ceramic substrate 100 . This can suppress the influence between the magnetic body portion 300 and the structure on the first surface SF1.
  • the insulator layer 502 at least partially covers the magnetic body portion 300 along the plane including the second surface SF2 of the ceramic substrate 100 . This can suppress the influence between the magnetic body portion 300 and the configuration on the second surface SF2.
  • FIG. 15 is a partial cross-sectional view schematically showing the configuration of core substrate 609 according to the ninth embodiment.
  • the core substrate 609 has an insulating ceramic film 550 (FIG. 13: Embodiment 7) in addition to the configuration of the core substrate 608 (FIG. 14: Embodiment 8).
  • the material of insulator layer 501 and insulator layer 502 may be the same as the material of ceramic substrate 100 or may be different. In each of the former and latter cases, the material of the insulator ceramic film 550 may be the same as or different from the material of the ceramic substrate 100 .
  • FIG. 16 is a partial cross-sectional view schematically showing the configuration of core substrate 610 in the tenth embodiment.
  • core substrate 610 the interface between conductor portion 200 and connection portion 450 substantially coincides with first surface SF ⁇ b>1 of ceramic substrate 100 .
  • each of the boundary surface between the terminal portion 401 and the first conductor portion 201 and the boundary surface between the terminal portion 402 and the second conductor portion 202 substantially coincides with the second surface SF2 of the ceramic substrate 100 .
  • the surface may be a microscopic interface, or alternatively a virtual interface.
  • a virtual interface may be assumed independently of a microscopically observable interface.
  • Reference Signs List 100 ceramic substrate 200: conductor portion 201: first conductor portion 202: second conductor portion 300: magnetic body portion 301: first magnetic body portion 302: second magnetic body portion 401 to 403: terminal portion 450: connection portion 501 , 511: insulator layer 550: insulator ceramic film 551: first insulator ceramic film 552: second insulator ceramic film 601 to 610: core substrate 700: interposer 791, 792: wiring layer 811: semiconductor element 812: mother board 813: Package substrate 821-823: Solder balls 901, 902: Electronic device HL1: First through-hole HL2: Second through-hole L1-L6: Inductor SF1: First surface SF2: Second surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

コア基板（６０１）は、半導体素子（８１１）が搭載されるインターポーザ（７００）を構成するための、インダクタが内蔵されたコア基板（６０１）である。コア基板（６０１）は、セラミック基板（１００）と、第１導体部（２０１）と、第１磁性体部（３０１）とを有している。セラミック基板（１００）は、第１面（ＳＦ１）と、厚み方向において第１面（ＳＦ１）と反対の第２面（ＳＦ２）とを有しており、第１面（ＳＦ１）と第２面（ＳＦ２）との間に第１貫通孔（ＨＬ１）を有している。第１導体部（２０１）は第１貫通孔（ＨＬ１）を貫通している。第１磁性体部（３０１）は、第１貫通孔（ＨＬ１）において第１導体部（２０１）を囲んでおり、セラミックスからなる。

Description

コア基板
　本発明は、コア基板に関し、特に、半導体素子が搭載されるインターポーザを構成するための、インダクタが内蔵されたコア基板に関するものである。
　特開２０１９－１７９７９２号公報（特許文献１）によれば、半導体装置において、半導体素子とマザーボードとの間にインターポーザが配置されている。半導体素子およびマザーボードの各々と、インターポーザとは、はんだボールを用いて接続されている。インターポーザとしては多層配線プリント板が示されており、これは、コア基板と、半導体素子に面するようにコア基板に積層された３層の導体回路層と、マザーボードに面するようにコア基板に積層された３層の導体回路層と、を含む。インターポーザの半導体素子搭載側においては、３層の導体回路層を通過することで段階的に配線寸法が縮小する。
　集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）等の半導体素子のために、効率的なパワーマネージメントが求められることがある。典型的には、プロセッサチップ（半導体素子）が有する複数の演算コアの各々への供給電圧が、プロセッサの演算処理量などに応じて、電圧レギュレータによって制御される。電圧レギュレータを構成するためには、通常、スイッチ、キャパシタおよびインダクタを必要とする。演算コアごとに供給電圧を制御するためには、スイッチ、キャパシタおよびインダクタが、演算コアごとに必要になる。特にインダクタは、半導体素子に内蔵することが困難であり、通常、半導体素子とは別に準備される。このインダクタのフットプリントを抑えつつ十分なインダクタンスを確保するために、磁性体を用いることが提案されている。
　米国特許出願公開第２０１９／０２７９８０６号明細書（特許文献２）によれば、ダイ（半導体素子）とボード（マザーボード）との間に配置されたパッケージ基板（ここでは、一種のインターポーザ）が開示されている。このパッケージ基板には、前述した目的のためのインダクタが内蔵されている。具体的には、このパッケージ基板は、基板コアと、それを貫通する導電性貫通孔と、この導電性貫通孔の周りの磁性被覆と、を有している。磁性被膜は、磁性粒子を含んでいてよい。基板コアは、その上にビルドアップ層（導体回路層）が形成されることになる任意の基板であってよい。コア基板としては、有機材が例示されている。
特開２０１９－１７９７９２号公報 米国特許出願公開第２０１９／０２７９８０６号明細書
　インターポーザに接合されることになる、ダイ（半導体素子）は、近年、複数の演算コアを搭載している。特に、データサーバ向けなどの高性能プロセッサは、演算処理能力を高めるために多くの演算コアを有しているので、ダイ面積当たりの演算コア数が多く、演算コア当たりのダイ面積が小さくなってきている。これに対応するために、インターポーザの単位面積当たりに、より大きなインダクタンスを有する、高密度インダクタが求められている。
　上記の米国特許出願公開第２０１９／０２７９８０６号明細書においては、主に有機材からなる基板コアに、導電性貫通孔（導体部）と、当該導体部の周りに設けられ磁性粒子を含む磁性被膜（磁性体部）と、を形成することが例示されている。この場合、磁性体部は、基板コアの有機材の耐熱温度以下で形成される必要がある。これを満たす工法として、典型的には、磁性粒子が分散された樹脂を固化する工法がある。しかしながら、樹脂中に分散された磁性粒子によって磁性体部が構成される場合、磁性粒子の充填率（体積当たりの磁性粒子の割合）の限界に起因して、高透磁率を確保しにくい。インターポーザの上述した高密度化に対応して、インターポーザに内蔵されるインダクタのサイズを小さくする必要があるところ、上述したように磁性体部の透磁率を高くしにくいことから、高密度化によって各インダクタの寸法が小さくなると十分なインダクタンスを確保しにくくなる。
　本発明は以上のような課題を解決するためになされたものであり、その目的は、半導体素子が搭載されるインターポーザを構成するための、インダクタが内蔵されたコア基板であって、コア基板の単位面積当たりに大きなインダクタンスを有するインダクタを内蔵するコア基板を提供することである。
　一態様に従うコア基板は、半導体素子が搭載されるインターポーザを構成するための、インダクタが内蔵されたコア基板であって、セラミック基板と、第１導体部と、第１磁性体部とを有している。セラミック基板は、第１面と、厚み方向において第１面と反対の第２面とを有しており、第１面と第２面との間に第１貫通孔を有している。第１導体部は第１貫通孔を貫通している。第１磁性体部は、第１貫通孔において第１導体部を囲んでおり、セラミックスからなる。
　第１磁性体部は、厚み方向に垂直な断面視において、円形状の内縁と、円形状の外縁とを有していてよい。
　第１磁性体部は、７０％以上の緻密性を有していてよい。
　セラミック基板は、４ｐｐｍ／℃以上、１６ｐｐｍ／℃以下の熱膨張係数を有していてよい。
　第１磁性体部は絶縁体からなっていてよい。
　第１磁性体部は第１導体部に直接接していてよい。
　コア基板は、第１磁性体部を第１導体部から隔てる第１絶縁体セラミック膜を有していてよい。
　コア基板は、セラミック基板の第１面を含む平面に沿って第１磁性体部を少なくとも部分的に覆う絶縁体層を有していてよい。
　セラミック基板は第１面と第２面との間に第２貫通孔を有していてよい。コア基板は、第２導体部と、第２磁性体部とを有していてよい。第２導体部は第２貫通孔を貫通している。第２磁性体部は、第２貫通孔において第２導体部を囲んでおり、セラミックスからなる。
　コア基板は、セラミック基板の第１面上において第１導体部の一方端と第２導体部の一方端とを互いに電気的に接続する接続部を有していてよい。第１導体部の他方端と第２導体部の他方端とは互いに電気的に分離されていてよい。
　上記一態様によれば、第１磁性体部は、磁性粒子が分散された樹脂からなるのではなく、セラミックスからなる。これにより、当該セラミックスを緻密に焼結させることによって、第１磁性体部の透磁率は十分に高めることができる。よって、コア基板は、単位面積当たりに、大きなインダクタンスを有するインダクタを内蔵することができる。
　第１磁性体部が、厚み方向に垂直な断面視において、円形状の内縁と、円形状の外縁とを有している場合、第１導体部に対して第１磁性体部を当該断面視において等方的に配置することができる。
　第１磁性体部が７０％以上の緻密性を有している場合、第１磁性体部の透磁率を十分に高めやすい。
　セラミック基板が４ｐｐｍ／℃以上１６ｐｐｍ／℃以下の熱膨張係数を有している場合、セラミック基板の熱膨張係数を、コア基板を含むインターポーザに実装されることになる半導体素子の熱膨張係数と、インターポーザが搭載されることになる典型的なボードの熱膨張係数と、の間とすることができる。
　第１磁性体部が絶縁体からなる場合、第１磁性体部が第１導体部に直接接していても、第１導体部から第１磁性体部への電流の拡散を避けることができる。
　第１磁性体部が第１導体部に直接接している場合、第１磁性体部を配置する領域が十分に確保しやすくなる。
　第１絶縁体セラミック膜が第１磁性体部を第１導体部から隔てている場合、第１導体部と第１磁性体部とが直接接することに起因しての悪影響を避けることができる。
　絶縁体層がセラミック基板の第１面を含む平面に沿って第１磁性体部を少なくとも部分的に覆っている場合、第１磁性体部と第１面上の構成との間の影響を抑制することができる。
　コア基板が、第１導体部および第１磁性体部によって構成されるインダクタと、第２導体部および第２磁性体部によって構成されるインダクタと、を有している場合、コア基板中に複数のインダクタを内蔵することができる。
　接続部が、セラミック基板の第１面上において第１導体部の一方端と第２導体部の一方端とを互いに電気的に接続している場合、第１導体部および第１磁性体部によって構成されるインダクタと、第２導体部および第２磁性体部によって構成されるインダクタと、を互いに電気的に接続することができる。
　第１導体部の他方端と第２導体部の他方端とが互いに電気的に分離されている場合、第１導体部および第１磁性体部によって構成されるインダクタＬ１と、第２導体部および第２磁性体部によって構成されるインダクタＬ２とが、並列ではなく直列に接続される。これにより、合成インダクタンスを高めることができる。
　この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１における電子機器の構成を概略的に示す断面図である。 図１の変形例の電子機器を示す断面図である。 本発明の実施の形態１におけるコア基板に内蔵されているインダクタの構成を示す模式図である。 図３に示された第１インダクタおよび第２インダクタの電気的接続の例を示す回路図である。 実施の形態１におけるコア基板の構成を概略的に示す図であり、図６の線Ｖ－Ｖに沿う部分断面図である。 図５の線ＶＩ－ＶＩに沿う部分断面図である。 比較例のコア基板の構成を示す部分断面図である。 実施の形態２におけるコア基板の構成を概略的に示す部分断面図である。 実施の形態３におけるコア基板の構成を概略的に示す部分断面図である。 実施の形態４におけるコア基板の構成を概略的に示す部分断面図である。 実施の形態５におけるコア基板の構成を概略的に示す部分断面図である。 実施の形態６におけるコア基板の構成を概略的に示す部分断面図である。 実施の形態７におけるコア基板の構成を概略的に示す部分断面図である。 実施の形態８におけるコア基板の構成を概略的に示す部分断面図である。 実施の形態９におけるコア基板の構成を概略的に示す部分断面図である。 実施の形態１０におけるコア基板の構成を概略的に示す部分断面図である。
　以下、図面に基づいて本発明の実施の形態について説明する。
　＜実施の形態１＞
　図１は、実施の形態１における電子機器９０１の構成を概略的に示す断面図である。電子機器９０１は、インターポーザ７００と、半導体素子８１１（ダイ）と、マザーボード８１２と、パッケージ基板８１３とを有している。インターポーザ７００は、コア基板６０１と、配線層７９１と、配線層７９２とを有している。
　配線層７９１および配線層７９２のそれぞれは、コア基板６０１の一方の面上および他方の面上に（具体的には、後述する第１面ＳＦ１および第２面ＳＦ２上に、直接的または間接的に）積層されている。配線層７９１および配線層７９２の各々は、ビルドアップ法またはスパッタ法などによってコア基板６０１上に積層されてもよいし、別体の配線板として接合されてもよい。
　配線層７９１は、コア基板６０１に面する側から、半導体素子８１１に面する側へと、配線寸法（例え、ラインアンドスペース（Ｌ／Ｓ）寸法）が縮小されるように構成された多層配線層であることが好ましい。これにより、コア基板６０１の配線寸法（Ｌ／Ｓ）がそれほど高くなくても、小さな端子ピッチを有する半導体素子８１１を搭載可能なインターポーザ７００を構成することができる。具体的には、配線層７９１は、コア基板６０１に面する通常配線層と、半導体素子８１１に面する微細配線層との積層体であってよい。
　通常配線層は、板状の有機材（例えば、エポキシ系の部材）または無機材（例えば、低温同時焼成セラミックス（ＬＴＣＣ：Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｃｏ－ｆｉｒｅｄ　Ｃｅｒａｍｉｃｓ）材または非磁性フェライト材）に配線構造を設けることによって形成されてよい。この有機材へ配線構造を形成するためには、例えば、Ｃｕめっきが用いられる。無機材へ配線構造を形成するためには、無機材を焼成工程によって形成する際に、Ａｇ（銀）またはＣｕ（銅）の焼成によって配線構造が同時に形成される。
　微細配線層は、微細配線の形成容易性の観点で、配線構造を板状の有機材（例えば、エポキシ系またはポリイミド系の部材）に設けることによって形成されることが好ましい。この有機材へ配線構造を形成するためには、例えば、Ｃｕめっきが用いられる。
　半導体素子８１１は、インターポーザ７００の配線層７９１上に搭載されている。半導体素子８１１はインターポーザ７００の配線層７９１に、例えば、はんだボール８２１によって接続されている。半導体素子８１１は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）チップであってよい。特に、ＩＣチップが、複数の演算コアを有するプロセッサチップである場合、前述した電圧レギュレータを、後述するインダクタを用いて構成することができる。
　インターポーザ７００は、配線層７９２がパッケージ基板８１３に接合されることによって、パッケージ基板８１３に搭載されている。この接合は、例えば、はんだボール８２３によって行われている。パッケージ基板８１３はマザーボード８１２に搭載されており、これは、例えば、はんだボール８２２を用いた接合によって行われている。
　上記によれば、インターポーザ７００の素子側（半導体素子８１１に面する側）が配線層７９１によって構成されており、インターポーザ７００の基板側（パッケージ基板８１３およびマザーボード８１２に面する側）が配線層７９２によって構成されている。インターポーザ７００の素子側および基板側の各々には、複数の端子（図示せず）が設けられている。素子側の端子ピッチは、基板側の端子ピッチよりも小さくてよく、この場合、インターポーザ７００は、端子ピッチを変換する機能を有している。なお変形例として、インターポーザの用途によっては、配線層７９１および配線層７９２のいずれか、または両方が、省略されてよい。
　図２は、電子機器９０１（図１）の変形例の電子機器９０２を示す断面図である。電子機器９０２においては、パッケージ基板８１３（図１）を介することなくインターポーザ７００がマザーボード８１２に接合されており、この接合は、例えば、はんだボール８２２によって行われている。
　図３は、本発明の実施の形態１におけるコア基板６０１に内蔵されているインダクタの構成を示す模式図である。コア基板６０１には、複数のインダクタＬ１およびＬ２が内蔵されており、さらなるインダクタＬ３～Ｌ６等が内蔵されていてもよく、インダクタの数は任意である。なお、以下においては、インダクタＬ１およびＬ２の構成について詳述するが、インダクタＬ３～Ｌ６なども同様の構成を有していてよい。
　図４は、図３に示されたインダクタＬ１およびインダクタＬ２の電気的接続の例を示す回路図である。本実施の形態においては、インダクタＬ１とインダクタＬ２との直列接続によって、これらの各々のインダクタンスよりも大きな合成インダクタンスを有するインダクタが構成され、当該インダクタの両端が、半導体素子８１１（図１）に面することになる第２面ＳＦ２上に配置される。これにより、半導体素子８１１へ、十分に大きなインダクタンスを有するインダクタを容易に接続することができる。なお、コア基板に内蔵された複数のインダクタ間の電気的接続は、図４に示されたものに限定されず、コア基板の用途に応じて適宜設計されてよい。これにより、任意の数のインダクタの直列構造、任意の数のインダクタの並列構造、またはこれらの組み合わせが構成されてよい。
　図５は、本発明の実施の形態１におけるコア基板６０１の構成を概略的に示す図であり、図６の線Ｖ－Ｖに沿う部分断面図である。図６は、図５の線ＶＩ－ＶＩに沿う部分断面図である。前述したように、コア基板６０１は、インターポーザ７００を構成するためのものであり、インダクタＬ１およびインダクタＬ２が内蔵されている。コア基板６０１は、セラミック基板１００と、第１導体部２０１と、第２導体部２０２と、第１磁性体部３０１と、第２磁性体部３０２と、接続部４５０と、端子部４０１と、端子部４０２とを有している。なお、第１導体部２０１および第２導体部２０２を総称して導体部２００ともいう。また、第１磁性体部３０１および第２磁性体部３０２を総称して磁性体部３００ともいう。
　セラミック基板１００は、第１面ＳＦ１と、厚み方向において第１面ＳＦ１と反対の第２面ＳＦ２とを有している。セラミック基板１００は、セラミック焼結体からなる基板である。セラミック焼結体は、実質的に有機成分を含んでおらず、ガラス成分は含んでいてよい。言い換えれば、セラミック基板１００は、ガラスセラミックスからなっていてよい。具体的には、セラミック基板１００はＬＴＣＣからなる。ＬＴＣＣは、９００℃程度以下で焼結させることができるセラミックスであり、ＡｇまたはＣｕの融点よりも十分に低温で焼結させることができる。セラミック基板１００は、第１面ＳＦ１と第２面ＳＦ２との間に第１貫通孔ＨＬ１および第２貫通孔ＨＬ２を有している。セラミック基板１００は、４ｐｐｍ／℃以上、１６ｐｐｍ／℃以下の熱膨張係数を有していることが好ましい。
　第１導体部２０１および第２導体部２０２のそれぞれは、第１貫通孔ＨＬ１および第２貫通孔ＨＬ２を貫通している。これら導体部２００は、例えば、ＡｇまたはＣｕからなる。
　第１磁性体部３０１は、第１貫通孔ＨＬ１において第１導体部２０１を囲んでいる。第２磁性体部３０２は、第２貫通孔ＨＬ２において第２導体部２０２を囲んでいる。第１磁性体部３０１および第２磁性体部３０２のそれぞれは、第１導体部２０１および第２導体部２０２に直接接していてよい。これら磁性体部３００の各々は、厚み方向に垂直な断面視（図６）において、円形状の内縁と、円形状の外縁とを有していてよい。なおこれら内縁および外縁は、円形状に代わって他の形状を有してよく、例えば、楕円形状、または、四角形状などの多角形状を有してよい。多角形状の角部は面取りされてよい。同様に、断面視において、第１貫通孔ＨＬ１、第２貫通孔ＨＬ２、および各導体部２００も、図６に示されているような円形状に代わって他の形状を有してよい。
　磁性体部３００は、セラミックス（セラミック焼結体）からなり、有機成分を含んでいない。磁性体部３００は、７０％以上の緻密性を有していることが好ましい。磁性体部３００は絶縁体からなっていてよい。磁性体部３００は、フェライト系材料からなることが好ましく、当該材料の結晶構造は、製造容易性の観点からはスピネル構造であることが好ましく、高透磁率の観点からは、厚み方向（図５における縦方向）に沿ったｃ軸配向性を有する六方晶構造であることが好ましい。
　なおコア基板６０１の製造方法は焼成工程を含む。この焼成工程において、セラミック基板１００と同時に、導体部（第１導体部２０１および第２導体部２０２）と磁性体部（第１磁性体部３０１および第２磁性体部３０２）とが焼成される。
　接続部４５０は、セラミック基板１００の第１面ＳＦ１上において、第１導体部２０１の一方端と、第２導体部２０２の一方端と、を互いに電気的に接続している。セラミック基板１００の第２面ＳＦ２上において、端子部４０１は第１導体部２０１の他方端に接続されており、端子部４０２は第２導体部２０２の他方端に接続されている。端子部４０１と端子部４０２とは互いに離れている。よって、第１導体部２０１の一方端と第２導体部２０２の一方端とが互いに電気的に接続されており、かつ、第１導体部２０１の他方端と第２導体部２０２の他方端とが互いに電気的に分離されている。これにより、図４に示された回路が構成される。
　コア基板６０１（図５および図６）の設計例を、以下に説明する。セラミック基板１００は、面内方向において５０ｍｍの辺を有する正方形状を有し、厚み方向において５５０μｍの寸法を有する。複数の貫通孔（第１貫通孔ＨＬ１および第２貫通孔ＨＬ２等）は４５０μｍピッチで配列される。磁性体部３００（図６）の各々は、外径３５０μｍと、内径１００μｍとを有する。導体部２００の各々は外径１００μｍを有する。導体部２００は、Ａｇの粉末焼結によって形成される。磁性体部３００は、フェライト焼結体からなり、その比透磁率を１６と見積もるものとする。この場合、１つのインダクタ（例えば、インダクタＬ１）のインダクタンスは、本発明者の見積によれば、１４０ＭＨｚにおいて約２ｎＨである。
　図７は、比較例のコア基板６９０の構成を示す部分断面図である。コア基板６９０においては、ガラスエポキシ樹脂からなる樹脂基板１９０に第１貫通孔ＨＬ１および第２貫通孔が形成されている。第１貫通孔ＨＬ１の側壁に第１磁性体部３９１および第１導体部２９１が順に形成されており、第１導体部２９１は、樹脂材２８１によって充填された中空構造を有している。同様に、第２貫通孔ＨＬ２の側壁に第２磁性体部３９２および第２導体部２９２が順に形成されており、第２導体部２９２は、樹脂材２８２によって充填された中空構造を有している。なお第１導体部２９１および第２導体部２９２を総称して導体部２９０ともいう。
　上記のように、第１磁性体部３９１および第２磁性体部３９２（総称して磁性体部３９０ともいう）は樹脂基板１９０内に形成されている。よって、磁性体部３９０の形成工程は、樹脂基板１９０の耐熱温度以下で行われる必要がある。この制約上、磁性体部３９０は、セラミック焼結体ではなく、磁性粒子が分散された樹脂からなる。この場合、磁性体部３９０において磁性粒子間の空隙は樹脂によって充填されており、この充填率を７０％以上に高めることは、通常、困難である。その結果、第１磁性体部３９１および第２磁性体部３９２の比透磁率は、第１磁性体部３０１および第２磁性体部３０２（図５）に比して、高めることが困難であり、例えば、６程度である。
　コア基板６９０の設計例を、以下に説明する。樹脂基板１９０は、面内方向において５０ｍｍの辺を有する正方形状を有し、厚み方向において１０００μｍの寸法を有する。複数の貫通孔（第１貫通孔ＨＬ１および第２貫通孔ＨＬ２等）は５００μｍピッチで配列される。磁性体部３９０の各々は、外径４００μｍと、内径２００μｍとを有する。導体部２００の各々は外径２００μｍを有する。導体部２００は、Ｃｕめっきによって形成される。磁性体部３９０は、磁性粒子が分散された樹脂からなり、その比透磁率を６と見積もるものとする。この場合の１つのインダクタ（例えば、インダクタＬ１）のインダクタンスは、本発明者の見積によれば、１４０ＭＨｚにおいて約１ｎＨである。この値は、本実施の形態の場合において見積もられた約２ｎＨの半分である。
　本実施の形態によれば、磁性体部３００（図５）は、磁性体部３９０（図７）のように磁性粒子が分散された樹脂からなるのではなく、セラミック焼結体からなる。これにより、当該セラミックスを緻密に焼結させることによって、磁性体部３００の透磁率は十分に高めることができる。よって、コア基板６０１は、単位面積当たりに、大きなインダクタンスを有するインダクタを内蔵することができる。
　セラミック基板１００（図５）は、樹脂基板１９０（図７）に比して、高い剛性を有している。これにより、セラミック基板１００に他の部材が付加された後も、セラミック基板１００には反りが生じにくい。よって、反りの小さなコア基板６０１を得ることができる。反りが抑制されることによって、第１に、配線層７９１および配線層７９２（図１）の形成歩留まり、特に、配線構造の密度が高い配線層７９１の歩留まり、が向上する。第２に、半導体素子８１１（図１）の実装の歩留まりが向上する。
　磁性体部３００が、厚み方向に垂直な断面視（図６）において、円形状の内縁と、円形状の外縁とを有している場合、導体部２００に対して磁性体部３００を当該断面視において等方的に配置することができる。
　磁性体部３００が７０％以上の緻密性を有している場合、磁性体部３００の透磁率を十分に高めやすい。
　セラミック基板１００が４ｐｐｍ／℃以上１６ｐｐｍ／℃以下の熱膨張係数を有している場合、セラミック基板１００の熱膨張係数を、コア基板６０１を含むインターポーザ７００に実装されることになる半導体素子８１１（図１）の熱膨張係数と、インターポーザ７００が搭載されることになる典型的なマザーボード８１２（図１）の熱膨張係数と、の間とすることができる。これにより、電子機器９０１（図１）または電子機器９０２（図２）における、熱膨張収縮に起因しての反りの発生を、抑制することができる。
　磁性体部３００が絶縁体からなる場合、図５および図５に示されているように磁性体部３００が導体部２００に直接接していても、導体部２００から磁性体部３００への電流の拡散を避けることができる。
　磁性体部３００が導体部２００に直接接している場合、磁性体部３００を配置する領域が十分に確保しやすくなる。
　コア基板６０１は、第１導体部２０１および第１磁性体部３０１によって構成されるインダクタＬ１と、第２導体部２０２および第２磁性体部３０２によって構成されるインダクタＬ２と、を有している。これにより、コア基板６０１中に複数のインダクタを内蔵することができる。
　接続部４５０は、セラミック基板１００の第１面ＳＦ１上において第１導体部２０１の一方端（図５における下端）と第２導体部２０２の一方端（図５における下端）とを互いに電気的に接続している。これにより、第１導体部２０１および第１磁性体部３０１によって構成されるインダクタＬ１と、第２導体部２０２および第２磁性体部３０２によって構成されるインダクタＬ２と、を互いに電気的に接続することができる。
　図５に示されているように、第１導体部２０１の他方端（図中、上端）と第２導体部２０２の他方端（図中、上端）とが互いに電気的に分離されている場合、第１導体部２０１および第１磁性体部３０１によって構成されるインダクタＬ１と、第２導体部２０２および第２磁性体部３０２によって構成されるインダクタＬ２とが、並列ではなく直列に接続される。これにより、合成インダクタンスを高めることができる。
　＜実施の形態２＞
　図８は、実施の形態２におけるコア基板６０２の構成を概略的に示す部分断面図である。コア基板６０２は接続部４５０（図５：実施の形態１）を有していない。またコア基板６０２は端子部４０１および端子部４０２（図５：実施の形態１）を有していない。なお、これら以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。本実施の形態のコア基板６０２によれば、コア基板６０１（図５：実施の形態１）と同様にインダクタＬ１およびインダクタＬ２を内蔵しつつ、コア基板６０１に比して構成を簡素化することができる。
　＜実施の形態３＞
　図９は、実施の形態３におけるコア基板６０３の構成を概略的に示す部分断面図である。コア基板６０３は第２磁性体部３０２（図５：実施の形態１）を有していない。なお、これ以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。本実施の形態のコア基板６０３によっても、コア基板６０１（図５：実施の形態１）と同様に、端子部４０１と端子部４０２との間にインダクタを配置することができる。なお当該インダクタは、実施の形態１と同様にインダクタＬ１を含むものの、実施の形態１と異なりインダクタＬ２（図５）は含まない。
　＜実施の形態４＞
　図１０は、実施の形態４におけるコア基板６０４の構成を概略的に示す部分断面図である。コア基板６０４は接続部４５０（図９：実施の形態３）を有していない。またコア基板６０３は端子部４０１および端子部４０２（図９：実施の形態３）を有していない。なお、これら以外の構成については、上述した実施の形態３の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。本実施の形態のコア基板６０４によれば、コア基板６０３（図９：実施の形態３）と同様にインダクタＬ１を内蔵しつつ、コア基板６０３に比して構成を簡素化することができる。
　＜実施の形態５＞
　図１１は、実施の形態５におけるコア基板６０５の構成を概略的に示す部分断面図である。コア基板６０５は、接続部４５０および第２導体部２０２（図９：実施の形態３）を有していない。またコア基板６０５は、第２面ＳＦ２上の端子部４０２に代わって、第１面上において第１導体部２０１の一方端に接続された端子部４０３を有している。なお、これら以外の構成については、上述した実施の形態３の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。本実施の形態のコア基板６０５によれば、コア基板６０３（図９：実施の形態１）と同様にインダクタＬ１を内蔵しつつ、コア基板６０３に比して構成を簡素化することができる。
　＜実施の形態６＞
　図１２は、実施の形態６におけるコア基板６０６の構成を概略的に示す部分断面図である。コア基板６０６は端子部４０１および端子部４０３（図１１：実施の形態５）を有していない。なお、これら以外の構成については、上述した実施の形態５の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。本実施の形態のコア基板６０６によれば、コア基板６０５（図１１：実施の形態５）と同様にインダクタＬ１を内蔵しつつ、コア基板６０５に比して構成を簡素化することができる。
　＜実施の形態７＞
　図１３は、実施の形態７におけるコア基板６０７の構成を概略的に示す部分断面図である。
　コア基板６０７は、第１絶縁体セラミック膜５５１および第２絶縁体セラミック膜５５２を含む複数の絶縁体セラミック膜５５０を有している。第１絶縁体セラミック膜５５１は第１磁性体部３０１を第１導体部２０１から隔てている。第２絶縁体セラミック膜５５２は第２磁性体部３０２を第２導体部２０２から隔てている。
　コア基板６０７は、セラミック基板１００の第１面ＳＦ１を含む平面に沿って、第１磁性体部３０１および第２磁性体部３０２の各々を少なくとも部分的に覆う絶縁体層５１１を有している。絶縁体層５１１は、第１磁性体部３０１および第２磁性体部３０２の各々と、接続部４５０との間を隔てている。絶縁体層５１１は、図示されているように、第１磁性体部３０１および第２磁性体部３０２の各々を部分的に覆っていてよい。
　コア基板６０７は、セラミック基板１００の第２面ＳＦ２を含む平面に沿って、第１磁性体部３０１および第２磁性体部３０２の各々を少なくとも部分的に覆う絶縁体層５１２を有している。絶縁体層５１２は、第１磁性体部３０１と端子部４０１との間を隔てており、また第２磁性体部３０２と端子部４０２との間を隔てている。絶縁体層５１２は、図示されているように、第１磁性体部３０１および第２磁性体部３０２の各々を全体的に覆っていてよい。
　絶縁体層５１１および絶縁体層５１２は、非磁性体からなっていてよい。絶縁体層５１１および絶縁体層５１２は、無機材料、有機材料またはこれらの混合物からなる。当該無機材料は、セラミック基板１００の材料と同じであってよく、あるいは、異なっていてよい。絶縁体セラミック膜５５０は、非磁性体からなっていてよい。絶縁体セラミック膜５５０の材料は、セラミック基板１００の材料と同じであってよく、あるいは、異なっていてよい。絶縁体層５１１の材料と、絶縁体層５１２の材料と、絶縁体セラミック膜５５０の材料とは、互いに異なっていてよいが、共通の材料であることが好ましい。この共通の材料は、セラミック基板１００の材料と同じであってよく、あるいは異なっていてよい。
　なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
　本実施の形態によれば、絶縁体セラミック膜５５０が磁性体部３００を導体部２００から隔てている。これにより、導体部２００と磁性体部３００とが直接接することに起因しての悪影響を避けることができる。特に、無視できない導電性を磁性体部３００が有している場合（特に、磁性体部３００が導体の場合）において、導体部２００から磁性体部３００への電流の拡散を防止することができる。
　＜実施の形態８＞
　図１４は、実施の形態８におけるコア基板６０８の構成を概略的に示す部分断面図である。
　コア基板６０８は、セラミック基板１００の第１面ＳＦ１を含む平面に沿って第１磁性体部３０１および第２磁性体部３０２の各々を少なくとも部分的に覆う絶縁体層５０１を有している。絶縁体層５０１は、第１磁性体部３０１および第２磁性体部３０２の各々と、接続部４５０との間を隔てている。絶縁体層５０１は、図示されているように、第１面ＳＦ１を含む平面に沿って第１磁性体部３０１および第２磁性体部３０２を全体的に覆っていてよい。
　コア基板６０８は、セラミック基板１００の第２面ＳＦ２を含む平面に沿って第１磁性体部３０１および第２磁性体部３０２の各々を少なくとも部分的に覆う絶縁体層５０２を有している。絶縁体層５０２は、第１磁性体部３０１と端子部４０１との間を隔てており、また第２磁性体部３０２と端子部４０２との間を隔てている。絶縁体層５０２は、図示されているように、第２面ＳＦ２を含む平面に沿って第１磁性体部３０１および第２磁性体部３０２を全体的に覆っていてよい。
　絶縁体層５０１および絶縁体層５０２は、非磁性体からなっていてよい。絶縁体層５０１および絶縁体層５０２は、無機材料、有機材料またはこれらの混合物からなる。当該無機材料は、セラミック基板１００の材料と同じであってよく、あるいは、異なっていてよい。絶縁体層５０１の材料と、絶縁体層５０２の材料とは、互いに異なっていてよいが、共通の材料であることが好ましい。この共通の材料は、セラミック基板１００の材料と同じであってよく、あるいは異なっていてよい。
　なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
　本実施の形態によれば、絶縁体層５０１がセラミック基板１００の第１面ＳＦ１を含む平面に沿って磁性体部３００を少なくとも部分的に覆っている。これにより、磁性体部３００と第１面ＳＦ１上の構成との間の影響を抑制することができる。また、絶縁体層５０２がセラミック基板１００の第２面ＳＦ２を含む平面に沿って磁性体部３００を少なくとも部分的に覆っている。これにより、磁性体部３００と第２面ＳＦ２上の構成との間の影響を抑制することができる。
　＜実施の形態９＞
　図１５は、実施の形態９におけるコア基板６０９の構成を概略的に示す部分断面図である。コア基板６０９は、コア基板６０８（図１４：実施の形態８）の構成に加えて、絶縁体セラミック膜５５０（図１３：実施の形態７）を有している。絶縁体層５０１および絶縁体層５０２の材料は、セラミック基板１００の材料と同じであってよく、あるいは、異なっていてよい。前者および後者の各々の場合において、絶縁体セラミック膜５５０の材料は、セラミック基板１００の材料と同じであってよく、あるいは、異なっていてよい。
　なお、上記以外の構成については、上述した実施の形態７または８の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
　＜実施の形態１０＞
　前述したコア基板６０８（図１４：実施の形態８）およびコア基板６０９（図１５：実施の形態９）においては、導体部２００と接続部４５０との境界面と、絶縁体層５０１と接続部４５０との境界面とが、ほぼ同一平面上にある。またこれらコア基板６０８およびコア基板６０９においては、端子部４０１と第１導体部２０１との境界面と、端子部４０１と絶縁体層５０２との境界面とが、ほぼ同一平面上にあり、また、端子部４０２と第２導体部２０２との境界面と、端子部４０２と絶縁体層５０２との境界面とが、ほぼ同一平面上にある。しかしながら、境界面の配置はこれに限定されるものではない。例えば、上述した実施の形態９と、以下で説明する本実施の形態１０との間で、境界面の配置には相違がある。
　図１６は、本実施の形態１０におけるコア基板６１０の構成を概略的に示す部分断面図である。コア基板６１０においては、導体部２００と接続部４５０との境界面がセラミック基板１００の第１面ＳＦ１にほぼ一致している。また、端子部４０１と第１導体部２０１との境界面と、端子部４０２と第２導体部２０２との境界面との各々が、セラミック基板１００の第２面ＳＦ２にほぼ一致している。
　なお、導体部２００と、それに接続される配線部（本実施の形態および他の実施の形態における、接続部４５０、端子部４０１、端子部４０２および端子部４０３など）との間の上述した境界面は、顕微鏡観察可能な境界面であってよいが、これに代わって、仮想的な境界面であってもよい。仮想的な境界面は、顕微鏡観察可能な境界面とは無関係に想定されてよい。
　上述した実施の形態および変形例は、互いに自由に組み合わされてよい。この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
　１００　　　　：セラミック基板
　２００　　　　：導体部
　２０１　　　　：第１導体部
　２０２　　　　：第２導体部
　３００　　　　：磁性体部
　３０１　　　　：第１磁性体部
　３０２　　　　：第２磁性体部
　４０１～４０３：端子部
　４５０　　　　：接続部
　５０１，５１１：絶縁体層
　５５０　　　　：絶縁体セラミック膜
　５５１　　　　：第１絶縁体セラミック膜
　５５２　　　　：第２絶縁体セラミック膜
　６０１～６１０：コア基板
　７００　　　　：インターポーザ
　７９１，７９２：配線層
　８１１　　　　：半導体素子
　８１２　　　　：マザーボード
　８１３　　　　：パッケージ基板
　８２１～８２３：はんだボール
　９０１，９０２：電子機器
　ＨＬ１　　　　：第１貫通孔
　ＨＬ２　　　　：第２貫通孔
　Ｌ１～Ｌ６　　：インダクタ
　ＳＦ１　　　　：第１面
　ＳＦ２　　　　：第２面

Claims (11)

  1. 　半導体素子が搭載されるインターポーザを構成するための、インダクタが内蔵されたコア基板であって、
    　第１面と、厚み方向において前記第１面と反対の第２面とを有し、前記第１面と前記第２面との間に第１貫通孔を有するセラミック基板と、
    　前記第１貫通孔を貫通する第１導体部と、
    　前記第１貫通孔において前記第１導体部を囲み、セラミックスからなる第１磁性体部と、
    を備える、コア基板。
  2. 　前記第１磁性体部は、前記厚み方向に垂直な断面視において、円形状の内縁と、円形状の外縁とを有している、請求項１に記載のコア基板。
  3. 　前記第１磁性体部は、７０％以上の緻密性を有している、請求項１または２に記載のコア基板。
  4. 　前記セラミック基板は、４ｐｐｍ／℃以上、１６ｐｐｍ／℃以下の熱膨張係数を有している、請求項１から３のいずれか１項に記載のコア基板。
  5. 　前記第１磁性体部は絶縁体からなる、請求項１から４のいずれか１項に記載のコア基板。
  6. 　前記第１磁性体部は前記第１導体部に直接接している、請求項１から５のいずれか１項に記載のコア基板。
  7. 　前記第１磁性体部を前記第１導体部から隔てる第１絶縁体セラミック膜をさらに備える、請求項１から５のいずれか１項に記載のコア基板。
  8. 　前記セラミック基板の前記第１面を含む平面に沿って前記第１磁性体部を少なくとも部分的に覆う絶縁体層をさらに備える、請求項１から７のいずれか１項に記載のコア基板。
  9. 　前記セラミック基板は前記第１面と前記第２面との間に第２貫通孔を有しており、
    　前記第２貫通孔を貫通する第２導体部と、
    　前記第２貫通孔において前記第２導体部を囲み、セラミックスからなる第２磁性体部と、
    をさらに備える、請求項１から８のいずれか１項に記載のコア基板。
  10. 　前記セラミック基板の前記第１面上において前記第１導体部の一方端と前記第２導体部の一方端とを互いに電気的に接続する接続部をさらに備える、請求項９に記載のコア基板。
  11. 　前記第１導体部の他方端と前記第２導体部の他方端とは互いに電気的に分離されている、請求項１０に記載のコア基板。
PCT/JP2021/003321 2021-01-29 2021-01-29 コア基板 WO2022162888A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2021/003321 WO2022162888A1 (ja) 2021-01-29 2021-01-29 コア基板
PCT/JP2022/002456 WO2022163588A1 (ja) 2021-01-29 2022-01-24 コア基板およびインターポーザ
JP2022578373A JPWO2022163588A1 (ja) 2021-01-29 2022-01-24
US18/342,878 US20230343685A1 (en) 2021-01-29 2023-06-28 Core substrate and interposer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/003321 WO2022162888A1 (ja) 2021-01-29 2021-01-29 コア基板

Publications (1)

Publication Number Publication Date
WO2022162888A1 true WO2022162888A1 (ja) 2022-08-04

Family

ID=82654315

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2021/003321 WO2022162888A1 (ja) 2021-01-29 2021-01-29 コア基板
PCT/JP2022/002456 WO2022163588A1 (ja) 2021-01-29 2022-01-24 コア基板およびインターポーザ

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/002456 WO2022163588A1 (ja) 2021-01-29 2022-01-24 コア基板およびインターポーザ

Country Status (3)

Country Link
US (1) US20230343685A1 (ja)
JP (1) JPWO2022163588A1 (ja)
WO (2) WO2022162888A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007129526A1 (ja) * 2006-05-08 2007-11-15 Ibiden Co., Ltd. インダクタ及びこれを利用した電源回路
JP2015135870A (ja) * 2014-01-16 2015-07-27 富士通株式会社 インダクタ装置及びインダクタ装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3687484B2 (ja) * 1999-06-16 2005-08-24 株式会社村田製作所 セラミック基板の製造方法および未焼成セラミック基板
JP2013054369A (ja) * 2012-10-23 2013-03-21 Ngk Spark Plug Co Ltd 光導波路付き配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007129526A1 (ja) * 2006-05-08 2007-11-15 Ibiden Co., Ltd. インダクタ及びこれを利用した電源回路
JP2015135870A (ja) * 2014-01-16 2015-07-27 富士通株式会社 インダクタ装置及びインダクタ装置の製造方法

Also Published As

Publication number Publication date
US20230343685A1 (en) 2023-10-26
JPWO2022163588A1 (ja) 2022-08-04
WO2022163588A1 (ja) 2022-08-04

Similar Documents

Publication Publication Date Title
JP6325605B2 (ja) 電子部品内蔵基板
CN109074947B (zh) 电子部件
US20070081312A1 (en) Composite electronic component and method of manufacturing the same
TW200904278A (en) Circuitized substrate assembly with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same
WO2006120826A1 (ja) セラミック多層基板
JP2008085089A (ja) 樹脂配線基板および半導体装置
US10262930B2 (en) Interposer and method for manufacturing interposer
TW201027697A (en) Mount board and semiconductor module
JP6742682B2 (ja) 多層配線基板
JP2001102746A (ja) 回路装置とその製造方法
JP6423313B2 (ja) 電子部品内蔵基板及びその製造方法と電子装置
KR101167429B1 (ko) 반도체 패키지의 제조방법
US8829361B2 (en) Wiring board and mounting structure using the same
JP2008071963A (ja) 多層配線基板
US9728507B2 (en) Cap chip and reroute layer for stacked microelectronic module
JP7124795B2 (ja) 電子部品モジュール、電子部品ユニット、および、電子部品モジュールの製造方法
JP5660462B2 (ja) プリント配線板
WO2022162888A1 (ja) コア基板
US8148201B2 (en) Planar interconnect structure for hybrid circuits
WO2024024027A1 (ja) コア基板およびインターポーザ
WO2024024069A1 (ja) インターポーザおよびインターポーザの製造方法
WO2024127588A1 (ja) インダクタ、コア基板、およびインターポーザ
JP2006339293A (ja) 回路モジュール
WO2021203328A1 (zh) 埋入式电路板及其制备方法
KR101109190B1 (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21922903

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21922903

Country of ref document: EP

Kind code of ref document: A1