JP6238487B2 - インダクタ及びその製造方法 - Google Patents

Description

本発明は、インダクタ及びその製造方法に関する。

一般的な積層インダクタは、導体パターンが形成された複数の絶縁層を積層した構造を有し、上記導体パターンは、各絶縁層に形成された導電性ビアによって順次接続されて積層方向に沿って重なり、らせん構造を有するコイルを成す。また、上記コイルの両端は積層体の外部面に引き出されて外部端子と接続された構造を有する。

インダクタは主に回路基板に実装されるＳＭＤ型（ｓｕｒｆａｃｅ ｍｏｕｎｔ ｄｅｖｉｃｅ ｔｙｐｅ）である。特に、高周波インダクタの場合、１００ＭＨｚ以上の高周波で用いられるもので、最近、通信市場の使用量が増えている。高周波インダクタで最も重要な特徴はチップインダクタの効率を示す品質係数Ｑ（Ｑｕａｌｉｔｙ ｆａｃｔｏｒ）特性を確保することである。このとき、Ｑ＝ｗＬ／Ｒで示され、Ｑ値とは与えられた周波数帯域におけるインダクタンス（Ｌ）と抵抗（Ｒ）の割合を意味する。

回路基板の限られた面積で多くの部品が実装されなければならないため部品の小型化に対するニーズが高まっている。インダクタで同一の容量を確保し、小型化を行うためにはコイルパターンの厚さまたは線幅を薄くする必要がある。この場合、Ｑ特性が低くなるだけでなく、使用周波数が狭くなるという短所がある。

したがって、インダクタの小型化を実現するとともに、インダクタンスの容量及びＱ特性を確保することができるインダクタの構造を開発する必要がある。

特許文献１及び２には、インダクタ及びその製造方法が開示されている。

特開平１１−２１４２３５号公報 韓国公開特許第２０１４−００２３１４１号公報

一方、外部電極が本体の外部面に形成されるためインダクタの小型化に限界があった。

本発明の多様な目的のうちの一つは、外部電極が本体の内部に形成されることにより、インダクタのサイズが小さくなることができ、Ｑ特性を確保するとともにインダクタンスを向上させることができる。

本発明を通じて提案する多様な解決手段のうちの一つは、第１面と第２面、及び上記第１面と第２面を連結する第３面と第４面を含み、リード部を含むコイルが内部に配置された本体と、リード部と連結され、本体の内部に配置され、且つ、本体の第１面及び第３面または第４面に露出するように形成された外部電極と、を含むことにより、インダクタの小型化を実現することができ、Ｑ特性を確保するとともにインダクタンスを向上させることができるようにする。

本発明の一実施例によるインダクタは、Ｑ特性を確保するとともにインダクタンスを向上させることができる。

本発明の一実施例によるインダクタの概略的な斜視図を示すものである。 本発明の一実施例によるインダクタの概略的な断面図を示すものである。 本発明の一実施例によるインダクタの概略的な断面図を示すものである。 本発明の一実施例によるインダクタの製造方法を説明するための概略的な平面図及び断面図を示すものである。 本発明の一実施例によるインダクタの製造方法を説明するための概略的な平面図及び断面図を示すものである。 本発明の一実施例によるインダクタの製造方法を説明するための概略的な平面図及び断面図を示すものである。 本発明の一実施例によるインダクタの製造方法を説明するための概略的な平面図及び断面図を示すものである。

以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがあり、図面上において同一の符号で示される要素は同一の要素である。

以下、本発明によるインダクタ１００について説明する。

図１は本発明の一実施例によるインダクタの概略的な斜視図を示すものであり、図２と３は本発明の一実施例によるインダクタの概略的な断面図を示すものである。

図１及び３を参照すると、本発明の一実施例によるインダクタ１００は、第１面１と第２面２、及び上記第１面１と第２面２を連結する第３面３と第４面４を含み、上記第１面１に向かって延びる第１及び第２リード部（図示せず）を含むコイル１２０が内部に配置された本体１１０と、第１及び第２リード部とそれぞれ連結され、本体１１０の内部に配置され、且つ、本体の第１面１及び第３面３に露出するように形成された第１外部電極１３１、及び本体の第１面１及び第４面４に露出するように形成された第２外部電極１３２を含む外部電極１３１、１３２と、を含む。

上記本体１１０は、第１面１と第２面２、及び上記第１面と第２面を連結する第３面３と第４面４並びに第５面５と第６面６を含むことができる。上記第３面３及び第４面４は、上記絶縁層が積層する方向に対向する方向の面であることができる。

上記本体１１０は絶縁層を積層して形成されることができ、上記絶縁層はフェライトのような磁性体またはセラミックを含むことができる。

上記絶縁層は、焼成後の境界がほとんど確認できないほど一体化することができる。このような本体１１０の形状、寸法及び絶縁層の積層数が本発明の実施例に示されたものに限定されるものではない。

上記本体１１０は内部にコイルを含む。

上記コイル１２０は導電性金属を含むことができる。

上記コイル１２０は、銀（Ａｇ）または銅（Ｃｕ）を含む材料またはこれらの合金を含むことができるが、これに限定されるものではない。

上記コイル１２０は上記本体の第１面に引き出される第１及び第２リード部を含むことができる。即ち、第１及び第２リード部は同一面に露出することができる。

上記第１及び第２リード部は、本体１１０の第１面に形成された上記外部電極１３１、１３２と接触されて電気的に連結される。

上記コイル１２０は、複数のコイルパターンが導電性ビア（図示せず）を通じて連結されることができ、巻線されて形成されることができる。

このとき、本体１１０の上部面及び下部面のうち少なくとも一つには本体１１０内部のコイルを保護するためのカバー層（図示せず）が形成されることができる。

上記カバー層は、上記絶縁層と同一の材料からなるペーストを一定の厚さで印刷して形成されることができる。

従来のインダクタは、外部電極が本体の外部面に形成され、最終のインダクタのサイズ（ｓｉｚｅ）は外部電極が形成されたサイズまで含まれるもので、インダクタの小型化を実現することが困難であった。また、本体から突出した外部電極の周囲の体積は、インダクタンスに寄与できない部分であるため、インダクタのサイズに対する容量実現を確保することができないという問題点がある。

本発明の一実施例によるインダクタ１００は、本体１１０の内部に形成され、且つ、上記本体の第１面１及び第３面３に露出するように形成された第１外部電極１３１、及び上記本体の第１面１及び第４面４に露出するように形成された第２外部電極１３２を含む外部電極１３１、１３２を配置することにより、従来のインダクタの同一サイズに対するインダクタンスを向上させることができ、小型化を実現し、Ｑ特性を確保することができる。

上記外部電極１３１、１３２はＬ字形状であることができる。

図３を参照すると、上記本体の第３面３及び第４面４に露出するように形成された外部電極１３１、１３２の高さ(Ｈ１)は、上記コイル１２０のリード部の高さと同一であることができる。これにより、上記本体の内部に位置したコイルと外部電極の間に空き空間を形成し、本体の誘電率を低くする効果を奏することができるため、高周波領域で実現することができる。

上記外部電極１３１、１３２は、上記本体１１０の内部で上記第３面及び第４面の方向に上記コイル１２０と離れて形成されることができる。

上記外部電極１３１、１３２は、導電層１３１ａ、１３２ａ、及び上記導電層の表面に形成されためっき層１３１ｂ、１３２ｂを含むことができる。

上記導電層１３１ａ、１３２ａは導電層であることができ、めっき層１３１ｂ、１３２ｂはめっき層であることができる。

上記導電層１３１ａ、１３２ａは、電気伝導性に優れた導電性金属材料からなることができる。

上記導電層１３１ａ、１３２ａは、銀（Ａｇ）及び銅（Ｃｕ）のうち少なくとも一つを含む材料またはこれらの合金からなることができるが、これに限定されるものではない。

上記めっき層１３１ｂ、１３２ｂは、ニッケル（Ｎｉ）またはスズ（Ｓｎ）であることができるが、これに限定されるものではない。

上記導電層１３１ａ、１３２ａのうち上記本体の第１面１に形成された領域は、上記本体の第１面１の表面と同一線上に位置することができる。

上記めっき層１３１ｂ、１３２ｂは、上記本体の第３面３または第４面４の表面と同一線上に位置することができる。

上記外部電極１３１、１３２は、上記本体１１０において上記絶縁層１１１が積層方向に垂直な面を貫通して形成されることができる。上記積層方向に垂直な面は、上記本体の第１面１、第２面２、第３面３、及び第４面４であることができ、上記外部電極は上記本体の第１面１、第３面３、及び第４面４の一部を貫通するように形成されることができる。

したがって、本発明によるインダクタは、上記外部電極を上記本体の内部に配置させることにより、コイルの内部面積を増加させることができるためインダクタンスを向上させることができる。

上記表１は、周波数による本発明のインダクタ及び従来のインダクタのインダクタンスを測定したものである。実施例は本発明の一実施形態によるインダクタであり、比較例は本体の外部面に形成された外部電極を含む従来のインダクタである。上記実施例と比較例のインダクタサイズは同一のサイズで製作され、そのサイズは０６０３サイズ（０．６×０．３×０．４ｍｍ：Ｌ×Ｗ×Ｔ）であることができる。

上記表１を参照すると、実施例１〜３は比較例１〜３に対してインダクタンスが７〜８％向上したことが分かる。

即ち、本体の内部に配置された外部電極を含む場合、インダクタンスの容量が増加することが分かる。

以下、本発明によるインダクタの製造方法について詳細に説明する。

図４ａから図４ｄは本発明の一実施例によるインダクタの製造方法を説明するための工程断面図を概略的に示すものである。

本発明の一実施例によるインダクタの製造方法は、開口部（図示せず）を有する絶縁層１１１を形成する段階と、上記絶縁層１１１上にコイルパターン１２０ａ、１２０ｂを形成し、上記開口部に導電性パターン１３１ａ、１３２ａを形成する段階と、上記コイルパターン１２０ａ、１２０ｂ及び導電性パターン１３１ａ、１３２ａが形成された複数の絶縁シートを積層して積層体１１５を形成する段階と、上記積層体１１５を切断及び焼成して導電層を含む本体１１０を形成する段階と、を含む。

図４ａを参照すると、絶縁層１１１にコイルパターン１２０ａ、１２０ｂを形成し、開口部に導電性パターン１３１ａ、１３２ａを形成する。

上記絶縁層１１１はフェライトのような磁性材料であることができる。

上記絶縁層１１１は、磁性材料と有機物を混合及び分散してスラリーを製造した後、上記スラリーを成形して製造されることができる。

上記コイルパターン１２０ａ、１２０ｂは複数のコイルパターンを含むことができる。

上記コイルパターン１２０ａ、１２０ｂは、導電性金属を含む導電性ペーストを上記絶縁層上に印刷して形成されることができる。

上記コイルパターン１２０ａ、１２０ｂは、電気伝導性に優れた材料を用いることができ、例えば、銀（Ａｇ）または銅（Ｃｕ）のような導電性金属またはこれらの合金を含むことができるが、これに限定されるものではない。

また、上記コイルパターン１２０ａ、１２０ｂが形成された絶縁層１１１の総積層数は設計されるインダクタ部品で求めるインダクタンス値などの電気的特性を考えて多様に決定されることができる。

また、上記コイルパターン１２０ａ、１２０ｂのうち少なくとも２つは、本体の第１面にそれぞれ引き出されるリード部（図示せず）を有することができる。

上記リード部は、後に本体の第１面に形成される外部電極と接触されて上記外部電極と電気的に連結される。

ビア電極（図示せず）は、それぞれの絶縁層１１１の間で互いに離れて配置されることができる。

上記ビア電極は、上下で配置されたコイルパターン１２０ａ、１２０ｂを並列連結し、これにより、コイルを形成することができる。

上記ビア電極は、それぞれの絶縁層１１１に貫通孔を形成した後、この貫通孔に電気伝導性に優れた導電性ペーストを満たして形成されることができる。

上記導電性ペーストは、例えば、銀（Ａｇ）、銀−パラジウム（Ａｇ−Ｐｄ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち少なくとも一つまたはこれらの合金からなることができ、これに限定されるものではない。

上記導電性パターン１３１ａ、１３２ａは、導電性金属を含む導電性ペーストを上記絶縁層の開口部に印刷して形成されることができる。

上記導電性パターン１３１ａ、１３２ａは、導電層を形成するためのもので、導電性金属を含むことができる。上記導電性パターンはＬ字形状で印刷されて形成されることができる。

上記導電性金属は、銀（Ａｇ）及び銅（Ｃｕ）のうち少なくとも一つを含む材料またはこれらの合金を含むことができるが、これに限定されるものではない。

上記導電性パターン１３１ａ、１３２ａは、導電性金属を含む導電性ペーストを上記開口部に印刷して形成されることができる。

上記導電性パターン１３１ａ、１３２ａは、印刷時に上記コイルパターン１２０ａ、１２０ｂと離れて形成されることができる。

図４ｂを参照すると、上記絶縁層１１１上に形成された上記導電性パターンのうちの一部１５０を除去して、導電層パターン１３１ａ、１３２ａを形成する。

上記導電性パターンの一部１５０は、上記コイルパターンのリード部が延びる方向に対向する面に形成された部分であることができる。

上記導電性パターンの一部１５０は、パンチング（ｐｕｎｃｈｉｎｇ）、レーザー（ｌａｓｅｒ）及びエッチング（ｅｔｃｈｉｎｇ）のうち少なくとも一つの工程で除去されることができる。

上記導電性パターンの一部１５０を除去して、絶縁層の領域内にめっき層が形成される空間を設けることができる。

図４ｃを参照すると、上記コイルパターン１２０ａ、１２０ｂ及び導電層パターン１３１ａ、１３２ａが形成された複数の絶縁層を積層して積層体を形成した後、上記積層体を切断及び焼成して導電層１３１ａ、１３２ａを含む本体１２０を形成する。

上記積層体はバー（ｂａｒ）形状であることができる。

その後、上記本体１１０は、圧着及び真空プレスなどの工程で本体１１０の充填率が最大になるように圧着及び硬化されることができる。

上記バー（ｂａｒ）で製造された本体の場合、チップの単位に切断されて多数の本体１１０を製造することができる。これにより、インダクタの製造原価を低くすることができ、高い生産性を確保することができる。

上記本体を形成する段階は、上記コイルパターンが銀（Ａｇ）である場合は一般大気焼結で行われることができ、銅（Ｃｕ）である場合は還元雰囲気で行われることができる。

図４ｄを参照すると、上記導電層１３１ａ、１３２ａ上にめっき層１３１ｂ、１３２ｂを形成する。

上記めっき層１３１ｂ、１３２ｂは、ニッケル（Ｎｉ）またはスズ（Ｓｎ）をめっき処理して形成されることができる。

上記導電層及びめっき層を含む外部電極１３１、１３２が上記本体１１０内に配置されることにより、Ｑ特性を確保するとともにコイル内部の面積を大きくすることができるため、同一のサイズで向上したインダクタンスを得ることができる。

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。

１００ インダクタ
１１０ 本体
１１１ 絶縁層
１１５ 積層体
１２０ コイル
１３１、１３２ 第１及び第２外部電極（外部電極）
１３１ａ、１３２ａ 導電層
１３１ｂ、１３２ｂ めっき層
１２０ａ、１２０ｂ コイルパターン
１３１ａ、１３２ａ 導電性パターン
１５０ 導電性パターンの一部

Claims (17)

1. 第１面と第２面、及び前記第１面と第２面を連結する第３面と第４面を含み、前記第１面に向かって延びる第１及び第２リード部を含むコイルが内部に配置された本体と、
   前記第１及び第２リード部とそれぞれ連結され、前記本体の内部に配置され、且つ、前記本体の第１面及び第３面に露出するように形成された第１外部電極、及び前記本体の第１面及び第４面に露出するように形成された第２外部電極を含む外部電極と、を含み、
   前記外部電極は、導電層及び前記導電層の表面に形成されためっき層を含み、前記本体の第３面及び第４面の方向で前記外部電極のめっき層のそれぞれの一部は、前記本体の第３面及び第４面のそれぞれと一直線である外側表面を有する、インダクタ。
2. 前記外部電極はＬ字形状である、請求項１に記載のインダクタ。
3. 前記本体の第１面の方向で前記外部電極の導電層のそれぞれの一部は前記本体の一面と一直線である外側表面を有する、請求項１または２に記載のインダクタ。
4. 前記外部電極は前記コイルと離れて形成される、請求項１から３のいずれか一項に記載のインダクタ。
5. 前記第１面は前記コイルが巻回される軸方向に平行な面である、請求項１から４のいずれか一項に記載のインダクタ。
6. 絶縁層を形成する段階と、
   前記絶縁層上にコイルパターンを形成し、開口部に導電性パターンを形成する段階と、
   前記導電性パターンの一部を除去して導電層パターンを形成する段階と、
   前記コイルパターン及び導電性パターンが形成された複数の絶縁シートを積層して積層体を形成する段階と、
   前記積層体を切断及び焼成して導電層を含む本体を形成する段階と、を含む、インダクタの製造方法。
7. 前記絶縁層の開口部は２つのＬ字を接続した凸形状又は４つのＬ字を接続した十字形状である、請求項６に記載のインダクタの製造方法。
8. 前記導電性パターンは前記コイルパターンと離れて形成される、請求項６または７に記載のインダクタの製造方法。
9. 前記導電性パターンの一部はパンチング、レーザー及びエッチングのうち少なくとも一つの工程で除去される、請求項６から８のいずれか一項に記載のインダクタの製造方法。
10. 前記導電性パターンの一部はコイルパターンのリード部が延びる方向に対向する面に形成された部分である、請求項６から９のいずれか一項に記載のインダクタの製造方法。
11. 前記導電層上にめっき層を形成する段階をさらに含む、請求項６から１０のいずれか一項に記載のインダクタの製造方法。
12. 前記めっき層はめっき工程によって形成される、請求項１１に記載のインダクタの製造方法。
13. 前記コイルパターン及び導電性パターンは印刷方法によって形成される、請求項６から１２のいずれか一項に記載のインダクタの製造方法。
14. 上部に形成された導電性パターンを有する複数の絶縁層が積層された本体と、
    前記本体内に少なくとも一部配置され、前記本体の第１面に露出した第１及び第２外部電極と、を含み、
    前記導電性パターンのうち少なくとも一つは第１外部電極と連結された第１リード部を含み、前記導電性パターンのうち少なくとも一つは第２外部電極と連結された第２リード部を含み、
    前記第１及び第２外部電極はそれぞれ導電層及び前記導電層の表面に形成されためっき層を含み、前記第１及び第２外部電極のめっき層の一部はそれぞれ前記本体の第１面と第２面を連結する第３面と第４面と整列される、インダクタ。
15. 前記本体は、積層方向で前記本体の上部及び下部のうち少なくとも一つにカバー層を含む、請求項１４に記載のインダクタ。
16. 前記第１及び第２外部電極は、それぞれ前記本体の第３面及び第４面に露出した部分及び整列された部分を含む、請求項１４または１５に記載のインダクタ。
17. 前記第１及び第２外部電極の導電層の一部は前記本体の第１面と整列され、前記第１面におけるめっき層の一部は前記本体の外部にある、請求項１４から１６のいずれか一項に記載のインダクタ。

Images