KR20140023141A

KR20140023141A - 인덕터 및 인덕터 제조방법

Info

Publication number: KR20140023141A
Application number: KR1020120090088A
Authority: KR
Inventors: 윤찬; 위성권; 안영규; 유영석
Original assignee: 삼성전기주식회사
Priority date: 2012-08-17
Filing date: 2012-08-17
Publication date: 2014-02-26
Also published as: JP6323897B2; JP2014039036A; US20140049353A1

Abstract

본 발명은 인덕터 및 인덕터 제조방법에 관한 것으로, 코일패턴부; 절연부; 제1 외부전극부; 및 제2 외부전극부;를 포함하되 상기 제1 외부전극부 및 상기 제2 외부전극부는 상기 인덕터의 6개 면 가운데 어느 한 면에 모두 구비되도록 함으로써, 실장에 필요한 면적을 최소화 할 수 있고, 기판의 회로패턴과 인덕터의 코일패턴 사이에서 발생되는 기생 커패시턴스를 감소시킬 수 있으며, 효율적인 제조가 가능한 인덕터를 제공한다.

Description

인덕터 및 인덕터 제조방법{INDUCTOR AND METHOD OF MANUFACTURING INDUCTOR}

본 발명은 인덕터 및 인덕터 제조방법에 관한 것이다.

특허문헌1 등에 기재된 바와 같이, 종래의 일반적인 인덕터는 직육면체 형상으로 이루어지며, 어느 일 면 및 그 면에 대향되는 타면에 외부전극이 형성된 구조로 이루어지고 있었다.

도 1은 종래의 일반적인 인덕터가 기판에 결합된 상태를 개략적으로 예시한 도면이다.

도 1을 참조하면, 인덕터가 기판의 표면에 실장되기 위하여, 기판의 일면에 형성된 도전패턴 21, 22 각각에 인덕터의 외부전극 14b 및 14a가 각각 접촉되며, 도전패턴 21, 22에 인덕터의 외부전극 14b, 14a이 견고하게 밀착·고정될 수 있도록 솔더 페이스트 15, 16이 구비된다.

이때, 도시된 바와 같이, 솔더 페이스트 15, 16들은 인덕터 외부전극 14b, 14a의 측면에 도포되는 바, 한 개의 인덕터를 기판에 실장하기 위해서 확보되어야 하는 면적을 감소시키는데 한계가 있었다.

또한, 각종 전자기기의 소형화 및 슬림화를 위하여 기판에 구비되는 회로패턴을 보다 세밀하게 형성하기 위한 노력이 지속되고 있는 실정이며, 이에 따라, 회로패턴이 인덕터와 기판 사이의 영역에도 형성될 필요성이 대두되고 있다.

더 나아가, 소형화 및 집적화에 부응하기 위하여 다층 회로기판도 널리 사용되고 있는데, 다층 회로기판의 경우 기판 내부에도 도체패턴이 형성되어 신호를 전달하는 기능을 수행할 수 있다.

그런데, 도 1에 예시한 바와 같이 코일(11)이 기판에 평행한 면에서 권선되는 형상으로 이루어진 종래의 인덕터를 기판에 실장할 경우, 기판의 표면에 형성되는 도체패턴(30) 또는 다층 회로기판의 내부 도체패턴(40)과 기판의 표면에 실장된 인덕터 내부의 코일(11) 사이에 기생 커패시턴스가 상당 량 발생하게 되어 각종 성능 열화를 초래한다는 문제점이 있었다.

또한, 특허문헌1 등에 기재된 종래의 일반적인 인덕터들은 코일부가 내부에 구비된 인덕터에 외부전극을 형성하기 위하여 별도의 디핑(Dipping) 공정 등을 거쳐야 했기 때문에 제조효율을 향상시키는데 한계가 있었다.

대한민국공개특허공보 제2010-0129580호

상기와 같은 문제점들을 해결하기 위하여 창안된 본 발명은, 실장에 필요한 면적을 최소화 할 수 있고, 기판의 회로패턴과 인덕터의 코일패턴 사이에서 발생되는 기생 커패시턴스를 감소시킬 수 있으며, 효율적인 제조가 가능한 인덕터를 제공하는 것을 목적으로 한다.

또한, 본 발명의 다른 목적은, 코일패턴부에 전류가 흐름에 따라 발생되는 자속이 방해받지 않도록 하여 인덕턴스 및 Q특성을 향상시킬 수 있는 인덕터를 제공하는 것이다.

또한, 본 발명의 또 다른 목적은, 실장에 필요한 면적을 최소화 할 수 있고, 기판의 회로패턴과 인덕터의 코일패턴 사이에서 발생되는 기생 커패시턴스를 감소시킬 수 있으며, 제조효율을 향상시킬 수 있는 인덕터를 제조하는 인덕터 제조방법을 제공하는 것이다.

또한, 본 발명의 또 다른 목적은, 코일패턴부에 전류가 흐름에 따라 발생되는 자속이 방해받지 않도록 하여 인덕턴스 및 Q특성을 향상시킬 수 있는 인덕터 제조방법을 제공하는 것이다.

상기와 같은 목적을 달성하기 위하여 창안된 본 발명의 일실시예에 따른 인덕터는, 육면체 형상으로 이루어진 인덕터에 있어서, 도전성 재료로 이루어진 도전선이 적어도 한 평면 상에서 적어도 1회전 이상 권선되어 이루어지는 코일패턴부; 상기 코일패턴부를 내부에 포함하는 절연부; 상기 절연부의 외면으로 적어도 일면이 노출되며, 상기 코일패턴부의 일단에 전기적으로 연결되는 제1 외부전극부; 및 상기 절연부의 외면으로 적어도 일면이 노출되며, 상기 코일패턴부의 타단에 전기적으로 연결되는 제2 외부전극부;를 포함하며, 상기 제1 외부전극부 및 상기 제2 외부전극부는 상기 인덕터의 6개 면 가운데 어느 한 면에 모두 구비되는 것일 수 있다.

이때, 상기 제1 외부전극부 및 상기 제2 외부전극부는, 상기 코일패턴부가 권선되는 면에 수직인 면의 면적이 다른 면의 면적보다 클 수 있다.

또한, 상기 제1 외부전극부 및 상기 제2 외부전극부는, 상기 코일패턴부가 권선되는 면에 수직인 방향으로 상기 코일패턴부가 투영된 영역을 벗어난 영역에만 구비되는 것일 수 있다.

또한, 상기 제1 외부전극부 및 상기 제2 외부전극부는, 상기 코일패턴부가 권선되는 면에 수평인 면 중 일면이 상기 코일패턴부의 하부면과 수평을 이루며, 상기 코일패턴부가 권선되는 면에 수평인 면 중 타면은 상기 코일패턴부의 상부면 보다 높은 위치에 형성되는 것일 수 있다.

본 발명의 일실시예에 따른 인덕터는, 베이스 기판, 제1 패턴층, 제2 패턴층 및 제3 패턴층을 포함하는 인덕터에 있어서, 상기 제1 패턴층은 상기 베이스 기판의 상면에 구비되되, 제1 코일패턴, 상기 제1 코일패턴의 일단에 전기적으로 연결되는 제1 외부전극1층, 제2 외부전극1층 및 제1 절연층을 포함하고, 상기 제2 패턴층은 상기 제1 패턴층 상면에 구비되되, 제2 코일패턴, 제1 외부전극1층, 상기 제2 코일패턴의 일단에 전기적으로 연결되는 제2 외부전극2층 및 제2 절연층을 포함하며, 상기 제3 패턴층은 상기 제2 패턴층 상면에 구비되되, 제1 외부전극3층, 제2 외부전극3층 및 수지부를 포함하고, 상기 제1 코일패턴의 타단과 상기 제2 코일패턴의 타단은 비아에 의하여 전기적으로 연결되며, 상기 제1 외부전극1층의 상부면은 제1 외부전극2층의 하부면에 접하고, 상기 제1 외부전극2층의 상부면은 상기 제1 외부전극3층의 하부면에 접하여 상기 제1 외부전극1층, 상기 제1 외부전극2층 및 상기 제1 외부전극3층이 제1 외부전극부를 이루고, 상기 제2 외부전극1층의 상부면은 제2 외부전극2층의 하부면에 접하고, 상기 제2 외부전극2층의 상부면은 상기 제2 외부전극3층의 하부면에 접하여 상기 제2 외부전극1층, 상기 제2 외부전극2층 및 상기 제2 외부전극3층이 제2 외부전극부를 이루며, 상기 베이스 기판, 상기 제1 패턴층, 상기 제2 패턴층 및 상 기 제3 패턴층은 모두 육면체 형상을 이루고, 상기 제1 외부전극부와 상기 제2 외부전극부는 동일한 면에 구비되는 것일 수 있다.

본 발명의 일실시예에 따른 인덕터는, 육면체 형상의 베이스 기판; 상기 베이스 기판의 상부면에서 도전성 재료로 이루어진 패턴이 코일 형상으로 구비되는 제1 코일패턴; 상기 베이스 기판의 상부면에 도전성 재료로 형성되며, 상기 제1 코일패턴의 일단에 연결되는 제1 외부전극1층; 상기 베이스 기판의 상부면에 도전성 재료로 형성되며, 상기 베이스 기판의 상부면에 수직인 4개의 면 중에서 상기 제1 외부전극1층이 위치하는 면과 동일한 면에 위치되는 제2 외부전극1층; 상기 제1 코일패턴의 노출된 면 및 상기 베이스 기판의 상부면을 덮는 제1 절연층; 상기 제1 절연층의 상부면에서 도전성 재료로 이루어진 패턴이 코일 형상으로 구비되는 제2 코일패턴; 상기 제2 외부전극1층의 상부면에 도전성 재료로 형성되며, 상기 제2 코일패턴의 일단에 연결되는 제2 외부전극2층; 상기 제1 외부전극1층의 상부면에 도전성 재료로 형성되는 제2 외부전극2층; 상기 제2 코일패턴의 노출된 면 및 상기 제1 절연층의 상부면을 덮는 제2 절연층; 상기 제1 외부전극2층의 상부면에서 도전성 재료로 형성되는 제1 외부전극3층; 및 상기 제2 외부전극2층의 상부면에서 도전성 재료로 형성되는 제2 외부전극3층; 상기 제2 절연층의 상부면을 덮는 수지부;를 포함할 수 있다.

이때, 상기 제1 외부전극1층, 상기 제1 외부전극2층 및 상기 제1 외부전극3층으로 이루어지는 제1 외부전극부 및 상기 제2 외부전극1층, 상기 제2 외부전극2층 및 상기 제2 외부전극3층으로 이루어지는 제2 외부전극부는, 상기 제1 코일패턴 및 상기 제2 코일패턴이 상기 베이스 기판의 상부면에 수직인 방향으로 투영된 영역을 벗어난 영역에만 구비되는 것일 수 있다.

본 발명의 일실시예에 따른 인덕터 제조방법은, (A) 베이스 기판의 표면에 제1 코일패턴, 제2 외부전극1층 및 상기 제1 코일패턴의 일단에 전기적으로 연결되는 제1 외부전극1층을 형성하는 단계; (B) 상기 제1 코일패턴, 상기 제1 외부전극1층, 상기 제2 외부전극1층의 노출된 면 및 상기 베이스 기판의 상부면을 덮는 제1 절연층을 형성하는 단계; (C) 상기 제1 코일패턴의 일부, 상기 제1 외부전극1층의 상부면 및 상기 제2 외부전극1층의 상부면의 제1 절연층을 제거하는 단계; (D) 상기 제1 절연층 상부면에, 상기 제1 코일패턴의 일부에 일단이 전기적으로 연결되는 제2 코일패턴, 상기 제1 외부전극1층의 상부면에 접촉되는 제1 외부전극2층 및 상기 제2 코일패턴의 타단과 전기적으로 연결되고, 상기 제2 외부전극1층의 상부면에 접촉되는 제2 외부전극2층을 형성하는 단계; (E) 상기 제2 코일패턴, 상기 제1 외부전극2층, 상기 제2 외부전극2층의 노출된 면 및 상기 제1 절연층의 상부면을 덮는 제2 절연층을 형성하는 단계; (F) 상기 제1 외부전극2층의 상부면 및 상기 제2 외부전극2층의 상부면의 제2 절연층을 제거하는 단계; 및 (G) 상기 제1 외부전극2층의 상부면에 하부면이 접하는 제1 외부전극 3층, 상기 제2 외부전극2층의 상부면에 하부면이 접하는 제2 외부전극3층 및 상기 제2 절연층의 상부면에 구비되는 수지부를 형성하는 단계;를 포함할 수 있다.

이때, 상기 (A), (D) 및 (G) 단계는, 씨드층을 형성하는 단계; 상기 씨드층 상부면에 포토레지스트 패턴을 형성하는 단계; 상기 씨드층과 상기 포토레지스트 패턴을 이용하여 도금을 수행하여 도금부를 형성하는 단계; 및 상기 포토레지스트 패턴 및 상기 씨드층 중 상기 도금부가 형성되지 않은 나머지 영역의 씨드층을 제거하는 단계;를 포함할 수 있다.

또한, 상기 제1 절연층 및 상기 제2 절연층은 감광성 절연물질로 이루어지며, 상기 (B) 단계는 상기 제1 절연층의 일부를 노광한 후 현상하여 수행되고, 상기 (F) 단계는 상기 제2 절연층의 일부를 노광한 후 현상하여 수행될 수 있다.

또한, 상기 제1 외부전극1층, 상기 제1 외부전극2층 및 상기 제1 외부전극3층으로 이루어지는 제1 외부전극부 및 상기 제2 외부전극1층, 상기 제2 외부전극2층 및 상기 제2 외부전극3층으로 이루어지는 제2 외부전극부는, 상기 제1 코일패턴 및 상기 제2 코일패턴이 상기 베이스 기판의 상부면에 수직인 방향으로 투영된 영역을 벗어난 영역에만 구비되는 것일 수 있다.

또한, 상기 (G) 단계 이후에, 상기 제1 외부전극부 및 상기 제2 외부전극부의 노출된 면 중 적어도 일 면에 니켈 또는 주석을 도금하는 단계를 더 포함할 수 있다.

본 발명의 일실시예에 따른 인덕터 제조방법은, 육면체 형상의 인덕터를 제조하는 방법에 있어서, 베이스 기판의 일면에, 도전성 재료로 이루어진 도전선이 적어도 한 평면 상에서 적어도 1회전 이상 권선되어 이루어지는 코일패턴부와, 상기 코일패턴부의 일단에 전기적으로 연결되는 제1 외부전극부 및 상기 코일패턴부의 타단에 전기적으로 연결되는 제2 외부전극부를 형성하되, 상기 코일패턴부, 상기 제1 외부전극부 및 상기 제2 외부전극부는 포토레지스트 공법으로 형성되며, 상기 제1 외부전극부 및 상기 제2 외부전극부는 상기 코일패턴부가 권선된 면에 수직인 방향으로 상기 코일패턴부가 투영된 영역을 벗어난 영역에만 형성되는 것일 수 있다.

이때, 상기 제1 외부전극부 및 상기 제2 외부전극부는, 상기 코일패턴부가 권선되는 면에 수평인 면 중 일면이 상기 코일패턴부의 하부면과 수평을 이루며, 상기 코일패턴부가 권선되는 면에 수평인 면 중 타면은 상기 코일패턴부의 상부면 보다 높은 위치에 형성되는 것일 수 있다.

또한, 본 발명의 또 다른 목적은, 코일패턴부에 전류가 흐름에 따라 발생되는 자속이 방해받지 않도록 하여 인덕턴스 및 Q특성을 향상시킬 수 있는 인덕터를 제공하는 것이다.

도 1은 종래의 일반적인 인덕터가 기판에 결합된 상태를 개략적으로 예시한 도면이다.
도 2a는 본 발명의 일실시예에 따른 인덕터를 개략적으로 예시한 도면이다.
도 2b는 본 발명의 일실시예에 따른 인덕터의 주요부를 개략적으로 예시한 도면이다.
도 3은 본 발명의 일실시예에 따른 인덕터를 개략적으로 예시한 결합사시도이다.
도 4a는 도 3에 예시된 제1 패턴층의 평면도이다.
도 4b는 도 3에 예시된 제2 패턴층의 평면도이다.
도 4c는 도 3에 예시된 제3 패턴층의 평면도이다.
도 5a는 도 4A 내지 도 4C의 Ⅰ-Ⅰ' 단면을 결합하여 예시한 도면이다.
도 5b는 도 4A 내지 도 4C의 Ⅱ-Ⅱ' 단면을 결합하여 예시한 도면이다.
도 6은 본 발명의 일실시예에 따른 인덕터를 기판에 결합한 상태를 개략적으로 예시한 도면이다.
도 7a 내지 도 7s는 본 발명의 일실시예에 따른 인덕터 제조방법을 설명하기 위한 공정 단면도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

도시의 간략화 및 명료화를 위해, 도면은 일반적 구성 방식을 도시하고, 본 발명의 설명된 실시예의 논의를 불필요하게 불명료하도록 하는 것을 피하기 위해 공지된 특징 및 기술의 상세한 설명은 생략될 수 있다. 부가적으로, 도면의 구성요소는 반드시 축척에 따라 그려진 것은 아니다. 예컨대, 본 발명의 실시예의 이해를 돕기 위해 도면의 일부 구성요소의 크기는 다른 구성요소에 비해 과장될 수 있다. 서로 다른 도면의 동일한 참조부호는 동일한 구성요소를 나타내고, 유사한 참조부호는 반드시 그렇지는 않지만 유사한 구성요소를 나타낼 수 있다.

명세서 및 청구범위에서 "제 1", "제 2", "제 3" 및 "제 4" 등의 용어는, 만약 있는 경우, 유사한 구성요소 사이의 구분을 위해 사용되며, 반드시 그렇지는 않지만 특정 순차 또는 발생 순서를 기술하기 위해 사용된다. 그와 같이 사용되는 용어는 여기에 기술된 본 발명의 실시예가, 예컨대, 여기에 도시 또는 설명된 것이 아닌 다른 시퀀스로 동작할 수 있도록 적절한 환경하에서 호환 가능한 것이 이해될 것이다. 마찬가지로, 여기서 방법이 일련의 단계를 포함하는 것으로 기술되는 경우, 여기에 제시된 그러한 단계의 순서는 반드시 그러한 단계가 실행될 수 있는 순서인 것은 아니며, 임의의 기술된 단계는 생략될 수 있고/있거나 여기에 기술되지 않은 임의의 다른 단계가 그 방법에 부가 가능할 것이다.

명세서 및 청구범위의 "왼쪽", "오른쪽", "앞", "뒤", "상부", "바닥", "위에", "아래에" 등의 용어는, 만약 있다면, 설명을 위해 사용되는 것이며, 반드시 불변의 상대적 위치를 기술하기 위한 것은 아니다. 그와 같이 사용되는 용어는 여기에 기술된 본 발명의 실시예가, 예컨대, 여기에 도시 또는 설명된 것이 아닌 다른 방향으로 동작할 수 있도록 적절한 환경하에서 호환 가능한 것이 이해될 것이다. 여기서 사용된 용어 "연결된"은 전기적 또는 비 전기적 방식으로 직접 또는 간접적으로 접속되는 것으로 정의된다. 여기서 서로 "인접하는" 것으로 기술된 대상은, 그 문구가 사용되는 문맥에 대해 적절하게, 서로 물리적으로 접촉하거나, 서로 근접하거나, 서로 동일한 일반적 범위 또는 영역에 있는 것일 수 있다. 여기서 "일 실시예에서"라는 문구의 존재는 반드시 그런 것은 아니지만 동일한 실시예를 의미한다.

이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용효과를 더욱 상세하게 설명한다.

도 2a는 본 발명의 일실시예에 따른 인덕터(100)를 개략적으로 예시한 도면이고, 도 2b는 본 발명의 일실시예에 따른 인덕터(100)의 주요부를 개략적으로 예시한 도면이며, 도 3은 본 발명의 일실시예에 따른 인덕터(100)를 개략적으로 예시한 결합사시도이다.

또한, 도 4a는 도 3에 예시된 제1 패턴층(L1)의 평면도이고, 도 4b는 도 3에 예시된 제2 패턴층(L2)의 평면도이며, 도 4c는 도 3에 예시된 제3 패턴층(L3)의 평면도이고, 도 5a는 도 4a 내지 도 4c의 Ⅰ-Ⅰ' 단면을 결합하여 예시한 도면이며, 도 5b는 도 4a 내지 도 4c의 Ⅱ-Ⅱ' 단면을 결합하여 예시한 도면이다.

도 2a 내지 도 5b를 참조하면, 본 발명의 일실시예에 따른 인덕터(100)는 코일패턴부(120), 절연부(130), 제1 외부전극부(140) 및 제2 외부전극부(150)를 포함할 수 있다.

일반적인 인덕터(100)의 경우와 마찬가지로, 코일패턴부(120)는 인덕턴스를 구현하기 위하여 도전선이 권선된 형태로 이루어지며, 필요에 따라 권선수 및 층수 등은 다양하게 결정될 수 있다.

본 명세서에서는 코일패턴부(120)가 제1 코일패턴(121) 및 제2 코일패턴(122)을 포함하는 경우를 대표적인 예로 들어 본 발명의 일실시예에 따른 인덕터(100)를 설명하기로 한다.

그러나, 본 발명이 속하는 기술분야의 통상의 지식을 가진 기술전문가라면 코일패턴부(120)가 한 층으로 이루어지거나, 세 층 이상으로 구현될 수 있음을 쉽게 이해할 수 있을 것이다.

이러한 코일패턴부(120)는 베이스 기판(110) 표면에 형성될 수 있다.

즉, 베이스 기판(110)의 일면에 제1 코일패턴(121)을 형성한 뒤, 절연부(130)를 이용하여 절연성을 확보한 상태에서 제2 코일패턴(122)을 형성할 수 있다.

제1 코일패턴(121)과 제2 코일패턴(122)이 층을 달리할 경우 비아(123) 등의 연결수단을 이용하여 제1 코일패턴(121)과 제2 코일패턴(122)이 전기적으로 연결될 수 있도록 할 수 있다.

한편, 제1 외부전극부(140) 및 제2 외부전극부(150)는 코일패턴부(120)의 일단과 타단에 각각 전기적으로 연결될 수 있다.

즉, 제1 코일패턴(121)의 일단이 제1 외부전극부(140)에 연결되고, 제1 코일패턴(121)의 타단은 제2 코일패턴(122)의 타단과 연결되며, 제2 코일패턴(122)의 일단은 제2 외부전극부(150)에 연결될 수 있다.

이에 따라, 제1 외부전극부(140), 코일패턴부(120) 및 제2 외부전극부(150)가 전기적으로 도통되어 인덕턴스를 구현할 수 있다.

또한, 필요에 따라 베이스 기판(110), 수지부(160) 등을 더 포함하여 인덕터(100)를 구현할 수도 있다.

또한, 제1 외부전극부(140) 및 제2 외부전극부(150)의 표면에는 니켈, 주석 등의 재료로 추가 도금층을 구비할 수도 있다.

한편, 전술한 바와 같이, 종래의 일반적인 인덕터(100)의 경우 인덕터(100)의 마주보는 두 면에 외부전극이 형성된다.

그러나, 본 발명의 일실시예에 따른 인덕터(100)에서는 제1 외부전극부(140)와 제2 외부전극부(150)가 인덕터(100)의 6개 면 가운데 한 면에 모두 형성된다.

또한, 제1 외부전극부(140) 및 제2 외부전극부(150)의 표면들 중에서, 코일패턴부(120)가 권선되는 면에 수직인 면은 다른 면의 면적에 비하여 클 수 있다.

또한, 제1 외부전극부(140) 및 제2 외부전극부(150)는 코일패턴부(120)가 권선되는 면에 수직인 방향으로 코일패턴부(120)가 투영된 영역에서 벗어난 영역에만 구비될 수 있다.

또한, 제1 외부전극부(140) 및 제2 외부전극부(150)는 그 하부면이 코일패턴부(120)의 하부면과 동일한 수평면 상에 위치될 수 있고, 그 상부면은 코일패턴부(120)의 상부면 보다 높은 위치에 형성될 수 있다.

이에 따라, 제1 외부전극부(140) 및 제2 외부전극부(150)에 의하여 코일패턴부(120) 주변에 형성되는 자속의 흐름이 방해받는 문제가 현저하게 감소될 수 있다.

또한, 이상과 같이 이루어진 본 발명의 일실시예에 따른 인덕터(100)는 기판 등에 실장됨에 있어서 종래보다 효율적인 실장이 가능하다.

도 6은 본 발명의 일실시예에 따른 인덕터(100)를 기판에 결합한 상태를 개략적으로 예시한 도면이다.

도 6을 참조하면, 제1 외부전극부(140) 및 제2 외부전극부(150)의 노출된 표면들 가운데 가장 넓은 면이 기판의 접속패드(22)에 접촉되도록 인덕터(100)를 실장할 수 있으며, 이때, 제1 외부전극부(140) 및 제2 외부전극부(150)와 접속패드(22) 사이에 솔더(15', 16')를 구비할 수 있다.

이에 따라, 도 1에서 예시한 바와 같이 솔더가 인덕터(100) 외부전극의 측면에 도포됨에 따라 인덕터(100) 실장에 필요한 면적을 감소시키는데 한계가 있었던 것에 비하여, 본 발명의 일실시예에 따른 인덕터(100)는 솔더로 인한 실장면적이 감소될 수 있게 되는 것이다.

뿐만아니라, 도 6에 도시된 바와 같이, 코일패턴부(120)와 기판의 회로패턴(30, 40)이 평행을 이루는 영역이 최소화 되므로 기생커패시턴스가 최소화 될 수 있는 것이다.

이하에서는, 본 발명의 일실시예에 따른 인덕터(100)의 구조가 보다 세부적으로 이해될 수 있도록, 본 발명의 일실시예에 따른 인덕터(100)를 제1 패턴층(L1), 제2 패턴층(L2) 및 제3 패턴층(L3)으로 구분하여 설명하기로 한다.

도 2a 내지 도 5b를 참조하면, 본 발명의 일실시예에 따른 인덕터(100)는 베이스 기판(110), 제1 패턴층(L1), 제2 패턴층(L2) 및 제3 패턴층(L3)을 포함할 수 있다.

먼저, 베이스 기판(110)은 제1 코일패턴(121)을 형성하기 위한 지지대로써의 역할을 수행함과 동시에, 완성된 인덕터(100)의 하우징 역할을 수행할 수 있다.

제1 패턴층(L1)은 베이스 기판(110)의 상부면에 구비되는 층으로써, 제1 코일패턴(121), 제1 외부전극1층(141), 제2 외부전극1층(151) 및 제1 절연층(131)의 일부를 포함할 수 있다.

여기서, 제1 코일패턴(121)은 코일패턴부(120)를 이루는 일 요소이고, 제1 외부전극1층(141)은 제1 외부전극부(140)를 이루는 일 요소이며, 제2 외부전극1층(151)은 제2 외부전극부(150)를 이루는 일 요소이다.

베이스 기판(110)의 상부면에 제1 코일패턴(121)과 제1 외부전극1층(141) 및 제2 외부전극1층(151)이 동시에 형성될 수 있다. 제1 코일패턴(121)과 제1 외부전극1층(141) 및 제2 외부전극1층(151)은 모두 도전성 재료로 이루어질 수 있으며, 도전성 재료를 베이스 기판(110)에 인쇄하는 방식으로 형성될 수 있다.

또한, 제1 코일패턴(121)과 제1 외부전극1층(141) 및 제2 외부전극1층(151)은 포토레지스트 공법으로 형성될 수도 있다.

이렇게 형성된 제1 코일패턴(121)과 제1 외부전극1층(141) 및 제2 외부전극1층(151)의 표면에는 절연성 물질로 이루어진 제1 절연층(131)이 구비될 수 있다.

제2 패턴층(L2)은 제1 절연층(131)의 상부를 포함하는 층으로써, 제2 코일패턴(122), 제1 외부전극2층(142), 제2 외부전극2층(152) 및 제2 절연층(132)의 일부를 포함할 수 있다.

여기서, 제2 코일패턴(122)은 코일패턴부(120)를 이루는 일 요소이고, 제1 외부전극2층(142)은 제1 외부전극부(140)를 이루는 일 요소이며, 제2 외부전극2층(152)은 제2 외부전극부(150)를 이루는 일 요소이다.

제1 절연층(131)의 상부면에 제2 코일패턴(122)과 제1 외부전극2층(142) 및 제2 외부전극2층(152)이 동시에 형성될 수 있다. 제2 코일패턴(122)과 제1 외부전극2층(142) 및 제2 외부전극2층(152)은 모두 도전성 재료로 이루어질 수 있으며, 도전성 재료를 베이스 기판(110)에 인쇄하는 방식으로 형성될 수 있다.

이렇게 형성된 제2 코일패턴(122)과 제1 외부전극2층(142) 및 제2 외부전극2층(152)의 표면에는 절연성 물질로 이루어진 제2 절연층(132)이 구비될 수 있다.

제3 패턴층(L3)은 제2 절연층(132)의 상부를 포함하는 층으로써, 제1 외부전극3층(143), 제2 외부전극3층(153) 및 수지부(160)을 포함할 수 있다.

이때, 수지부(160)는 완성된 인덕터(100)의 하우징 역할을 수행할 수 있다.

이상에서 설명한 바와 같이, 베이스 기판(110), 제1 패턴층(L1), 제2 패턴층(L2) 및 제3 패턴층(L3)이 결합됨으로써 본 발명의 일실시예에 따른 인덕터(100)가 구현될 수 있다.

이때, 제1 외부전극1층(141)의 상부면과 제1 외부전극2층(142)의 하부면, 제1 외부전극2층(142)의 상부면과 제1 외부전극3층(143)의 하부면은 전기적으로 연결되며, 제1 외부전극1층(141), 제1 외부전극2층(142) 및 제1 외부전극3층(143)이 결합된 것을 제1 외부전극부(140)라고 칭할 수 있다.

또한, 제2 외부전극1층(151)의 상부면과 제2 외부전극2층(152)의 하부면, 제2 외부전극2층(152)의 상부면과 제2 외부전극3층(153)의 하부면은 전기적으로 연결되며, 제2 외부전극1층(151), 제2 외부전극2층(152) 및 제2 외부전극3층(153)이 결합된 것을 제2 외부전극부(150)라고 칭할 수 있다.

또한, 제1 코일패턴(121)의 타단과 제2 코일패턴(122)의 타단은 비아(123) 등에 의하여 전기적으로 연결된 것일 수 있으며, 제1 코일패턴(121)과 제2 코일패턴(122)이 결합된 것을 코일패턴부(120)라고 칭할 수 있다.

여기서, 제1 코일패턴(121)의 일단은 제1 외부전극부(140)에 전기적으로 연결되고, 제2 코일패턴(122)의 일단은 제2 외부전극부(150)에 전기적으로 연결된 것일 수 있다.

한편, 본 발명의 일실시예에 따른 인덕터(100)에서는 제1 외부전극부(140)와 제2 외부전극부(150)가 인덕터(100)의 6개 면 가운데 한 면에 모두 형성된다.

또한, 제1 외부전극부(140) 및 제2 외부전극부(150)는 그 하부면이 제1 코일패턴(121)의 하부면과 동일한 수평면 상에 위치될 수 있고, 그 상부면은 제2 코일패턴(122)의 상부면 보다 높은 위치에 형성될 수 있다.

도 7a 내지 도 7s는 본 발명의 일실시예에 따른 인덕터(100) 제조방법을 설명하기 위한 공정 단면도이다.

도 7a 내지 도 7s를 참조하면, 먼저, 베이스 기판(110)을 제공하고(도 7a), 제공된 베이스 기판(110)의 표면에 제1 씨드층(1SL)을 형성한다(도 7b).

다음으로, 제1 씨드층(1SL) 표면에 제1 포토레지스트 패턴층(1PR)을 형성한다(도 7c).

이때, 제1 포토레지스트 패턴층(1PR)은 제1 코일패턴(121), 제1 외부전극1층(141) 및 제2 외부전극1층(151)이 형성될 영역이 관통되어 해당 영역의 제1 씨드층(1SL)을 노출시킨다.

다음으로, 도금 공정을 수행하여 도금부를 형성한다(도 7d). 이때, 제1 코일패턴(121)이 형성될 영역에 제1 코일 도금부(121p)가 형성되고, 제1 외부전극1층(141)이 형성될 영역에 제1 외부전극1층 도금부(141p)가 형성되며, 제2 외부전극1층(151)이 형성될 영역에 제2 외부전극1층 도금부(151p)가 형성된다.

다음으로, 제1 포토레지스트 패턴층(1PR)과 그 하부에 존재하던 제1 씨드층(1SL)을 제거한다(도 7e).

이에 따라, 제1 코일패턴(121), 제1 외부전극1층(141) 및 제2 외부전극1층(151)이 베이스 기판(110)의 일면에 형성된다.

여기서, 제1 코일패턴(121)은 제1 코일 도금부(121p)와 그 하부의 제1 씨드층(1SL)을 포함하는 것이지만, 도면의 간략화를 위하여 제1 코일패턴(121)을 표현함에 있어서 제1 코일 도금부(121p)와 제1 씨드층(1SL)의 구분을 생략하기로 한다.

또한, 제1 외부전극1층(141), 제2 외부전극1층(151)의 경우도 이와 동일하며, 후술될 제2 코일패턴(122), 제1 외부전극2층(142), 제2 외부전극2층(152), 제1 외부전극3층(143), 제2 외부전극3층(153)의 경우도 이와 유사한 방식으로 표시하였다.

다음으로, 제1 절연층(131)을 형성한다(도 7f).

여기서, 제1 절연층(131)은 제1 코일패턴(121), 제1 외부전극1층(141) 및 제2 외부전극1층(151)의 노출된 면 및 베이스 기판(110)의 노출된 상부면을 덮도록 형성될 수 있다.

또한, 제1 절연층(131)은 감광성 절연물질로 이루어질 수 있다.

다음으로, 제1 절연층(131)의 일부를 제거한다(도 7g).

이때, 제1 코일패턴(121) 일부의 상부면에 덮혀진 제1 절연층(131)을 제거하여 제1 코일패턴(121)과 제2 코일패턴(122)을 전기적으로 연결하기 위한 비아홀(123h)이 형성될 수 있다.

또한, 제1 외부전극1층(141) 및 제2 외부전극1층(151)의 상부면에 덮혀진 제1 절연층(131)이 제거되어 제1 외부전극2층 도금용 홀(142h) 및 제2 외부전극2층 도금용 홀(152h)이 형성될 수 있다.

여기서, 제1 절연층(131)이 감광성 절연물질로 이루어진 경우, 제거될 영역을 노광시킨 후 현상하는 과정을 통해 제1 절연층(131)의 일부를 제거하는 공정이 수행될 수 있다.

또한, 제1 절연층(131)의 일부를 제거하는 공정은 레이저를 이용한 물리적인 제거방법이나, 선택적인 식각 방법을 이용하여 수행될 수도 있다.

다음으로, 제1 절연층(131)의 제거된 일부 및 제1 절연층(131)의 표면에 제2 씨드층(2SL)을 형성한다(도 7h).

다음으로, 제2 씨드층(2SL) 상부면에 제2 포토레지스트 패턴층(2PR)을 형성한다(도 7i).

이때, 제2 포토레지스트 패턴층(2PR)은 제2 코일패턴(122), 제1 외부전극2층(142) 및 제2 외부전극2층(152)이 형성될 영역이 관통되어 해당 영역의 제2 씨드층(2SL)을 노출시킨다.

다음으로, 도금 공정을 수행하여 도금부를 형성한다(도 7j). 이때, 비아(123)가 형성될 영역에 비아 도금부(123p)가 형성되고, 제2 코일패턴(122)이 형성될 영역에 제2 코일 도금부(122p)가 형성되고, 제1 외부전극2층(142)이 형성될 영역에 제1 외부전극2층 도금부(142p)가 형성되며, 제2 외부전극2층(152)이 형성될 영역에 제2 외부전극2층 도금부(152p)가 형성된다.

다음으로, 제2 포토레지스트 패턴층(2PR)과 그 하부에 존재하던 제2 씨드층(2SL)을 제거한다(도 7k).

이에 따라, 제2 코일패턴(122), 제1 외부전극2층(142) 및 제2 외부전극2층(152)이 제1 절연층(131)의 일면에 형성된다.

다음으로, 제2 절연층(132)을 형성한다(도 7l).

여기서, 제2 절연층(132)은 제2 코일패턴(122), 제1 외부전극2층(142) 및 제2 외부전극2층(152)의 노출된 면 및 베이스 기판(110)의 노출된 상부면을 덮도록 형성될 수 있다.

또한, 제2 절연층(132)은 감광성 절연물질로 이루어질 수 있다.

다음으로, 제2 절연층(132)의 일부를 제거한다(도 7m).

이때, 제1 외부전극2층(142) 및 제2 외부전극2층(152)의 상부면에 덮혀진 제2 절연층(132)이 제거되어 제1 외부전극3층 도금용 홀(143h) 및 제2 외부전극3층 도금용 홀(153h)이 형성될 수 있다.

여기서, 제2 절연층(132)이 감광성 절연물질로 이루어진 경우, 제거될 영역을 노광시킨 후 현상하는 과정을 통해 제2 절연층(132)의 일부를 제거하는 공정이 수행될 수 있다.

또한, 제2 절연층(132)의 일부를 제거하는 공정은 레이저를 이용한 물리적인 제거방법이나, 선택적인 식각 방법을 이용하여 수행될 수도 있다.

다음으로, 제2 절연층(132)의 제거된 일부 및 제2 절연층(132)의 표면에 제3 씨드층(3SL)을 형성한다(도 7n).

다음으로, 제3 씨드층(3SL) 상부면에 제3 포토레지스트 패턴층(3PR)을 형성한다(도 7o).

이때, 제3 포토레지스트 패턴층(3PR)은 제1 외부전극3층(143) 및 제2 외부전극3층(153)이 형성될 영역이 관통되어 해당 영역의 제3 씨드층(3SL)을 노출시킨다.

다음으로, 도금 공정을 수행하여 도금부를 형성한다(도 7p). 이때, 제1 외부전극3층(143)이 형성될 영역에 제1 외부전극3층 도금부(143p)가 형성되며, 제2 외부전극3층(153)이 형성될 영역에 제2 외부전극3층 도금부(153p)가 형성된다.

다음으로, 제3 포토레지스트 패턴층(3PR)과 그 하부에 존재하던 제3 씨드층(3SL)을 제거한다(도 7q).

다음으로, 제2 절연층(132) 상부면에 수지부(160)를 형성한다(도 7r).

다음으로, 제1 외부전극부(140) 및 제2 외부전극부(150)의 표면에 니켈 또는 주석을 도금하여 제1 추가도금부(170) 및 제2 추가도금부(180)를 형성할 수 있다(도 7s).

이에 따라, 종래의 인덕터(100)에서 외부전극을 형성하기 위하여 디핑(Dipping) 공정을 수행해야 했던 것에 비하여, 별도의 디핑 공정 없이 외부전극을 형성할 수 있게 되므로 공정 효율이 향상될 수 있다.

100 : 인덕터 110 : 베이스 기판
120 : 코일패턴부 121 : 제1 코일패턴
122 : 제2 코일패턴 123 : 비아
123p : 비아 도금부 123h : 비아홀
130 : 절연부 121p : 제1 코일 도금부
122p : 제2 코일 도금부 131 : 제1 절연층
132 : 제2 절연층 140 : 제1 외부전극부
141 : 제1 외부전극1층 142 : 제1 외부전극2층
143 : 제1 외부전극3층 141p : 제1 외부전극1층 도금부
142p : 제1 외부전극2층 도금부 143p : 제1 외부전극3층 도금부
142h : 제1 외부전극2층 도금용 홀
143h : 제1 외부전극3층 도금용 홀
150 : 제2 외부전극부 151 : 제2 외부전극1층
152 : 제2 외부전극2층 153 : 제2 외부전극3층
151p : 제2 외부전극1층 도금부 152p : 제2 외부전극2층 도금부
153p : 제2 외부전극3층 도금부
152h : 제2 외부전극2층 도금용 홀
153h : 제2 외부전극3층 도금용 홀
160 : 수지부 170 : 제1 추가도금부
180 : 제2 추가도금부 L1 : 제1 패턴층
L2 : 제2 패턴층 L3 : 제3 패턴층
1SL : 제1 씨드층 2SL : 제2 씨드층
3SL : 제3 씨드층 1PR : 제1 포토레지스트 패턴층
2PR : 제2 포토레지스트 패턴층 3PR : 제3 포토레지스트 패턴층

Claims

육면체 형상으로 이루어진 인덕터에 있어서,
도전성 재료로 이루어진 도전선이 적어도 한 평면 상에서 적어도 1회전 이상 권선되어 이루어지는 코일패턴부;
상기 코일패턴부를 내부에 포함하는 절연부;
상기 절연부의 외면으로 적어도 일면이 노출되며, 상기 코일패턴부의 일단에 전기적으로 연결되는 제1 외부전극부; 및
상기 절연부의 외면으로 적어도 일면이 노출되며, 상기 코일패턴부의 타단에 전기적으로 연결되는 제2 외부전극부;
를 포함하며,
상기 제1 외부전극부 및 상기 제2 외부전극부는 상기 인덕터의 6개 면 가운데 어느 한 면에 모두 구비되는
인덕터.
청구항 1에 있어서,
상기 제1 외부전극부 및 상기 제2 외부전극부는,
상기 코일패턴부가 권선되는 면에 수직인 면의 면적이 다른 면의 면적보다 큰
인덕터.
청구항 1에 있어서,
상기 제1 외부전극부 및 상기 제2 외부전극부는,
상기 코일패턴부가 권선되는 면에 수직인 방향으로 상기 코일패턴부가 투영된 영역을 벗어난 영역에만 구비되는
인덕터.
청구항 2에 있어서,
상기 제1 외부전극부 및 상기 제2 외부전극부는,
상기 코일패턴부가 권선되는 면에 수직인 방향으로 상기 코일패턴부가 투영된 영역을 벗어난 영역에만 구비되는
인덕터.
청구항 4에 있어서,
상기 제1 외부전극부 및 상기 제2 외부전극부는,
상기 코일패턴부가 권선되는 면에 수평인 면 중 일면이 상기 코일패턴부의 하부면과 수평을 이루며,
상기 코일패턴부가 권선되는 면에 수평인 면 중 타면은 상기 코일패턴부의 상부면 보다 높은 위치에 형성되는
인덕터.
베이스 기판, 제1 패턴층, 제2 패턴층 및 제3 패턴층을 포함하는 인덕터에 있어서,
상기 제1 패턴층은 상기 베이스 기판의 상면에 구비되되, 제1 코일패턴, 상기 제1 코일패턴의 일단에 전기적으로 연결되는 제1 외부전극1층, 제2 외부전극1층 및 제1 절연층을 포함하고,
상기 제2 패턴층은 상기 제1 패턴층 상면에 구비되되, 제2 코일패턴, 제1 외부전극1층, 상기 제2 코일패턴의 일단에 전기적으로 연결되는 제2 외부전극2층 및 제2 절연층을 포함하며,
상기 제3 패턴층은 상기 제2 패턴층 상면에 구비되되, 제1 외부전극3층, 제2 외부전극3층 및 수지부를 포함하고,
상기 제1 코일패턴의 타단과 상기 제2 코일패턴의 타단은 비아에 의하여 전기적으로 연결되며,
상기 제1 외부전극1층의 상부면은 제1 외부전극2층의 하부면에 접하고, 상기 제1 외부전극2층의 상부면은 상기 제1 외부전극3층의 하부면에 접하여 상기 제1 외부전극1층, 상기 제1 외부전극2층 및 상기 제1 외부전극3층이 제1 외부전극부를 이루고,
상기 제2 외부전극1층의 상부면은 제2 외부전극2층의 하부면에 접하고, 상기 제2 외부전극2층의 상부면은 상기 제2 외부전극3층의 하부면에 접하여 상기 제2 외부전극1층, 상기 제2 외부전극2층 및 상기 제2 외부전극3층이 제2 외부전극부를 이루며,
상기 베이스 기판, 상기 제1 패턴층, 상기 제2 패턴층 및 상 기 제3 패턴층은 모두 육면체 형상을 이루고, 상기 제1 외부전극부와 상기 제2 외부전극부는 동일한 면에 구비되는
인덕터.
육면체 형상의 베이스 기판;
상기 베이스 기판의 상부면에서 도전성 재료로 이루어진 패턴이 코일 형상으로 구비되는 제1 코일패턴;
상기 베이스 기판의 상부면에 도전성 재료로 형성되며, 상기 제1 코일패턴의 일단에 연결되는 제1 외부전극1층;
상기 베이스 기판의 상부면에 도전성 재료로 형성되며, 상기 베이스 기판의 상부면에 수직인 4개의 면 중에서 상기 제1 외부전극1층이 위치하는 면과 동일한 면에 위치되는 제2 외부전극1층;
상기 제1 코일패턴의 노출된 면 및 상기 베이스 기판의 상부면을 덮는 제1 절연층;
상기 제1 절연층의 상부면에서 도전성 재료로 이루어진 패턴이 코일 형상으로 구비되는 제2 코일패턴;
상기 제2 외부전극1층의 상부면에 도전성 재료로 형성되며, 상기 제2 코일패턴의 일단에 연결되는 제2 외부전극2층;
상기 제1 외부전극1층의 상부면에 도전성 재료로 형성되는 제2 외부전극2층;
상기 제2 코일패턴의 노출된 면 및 상기 제1 절연층의 상부면을 덮는 제2 절연층;
상기 제1 외부전극2층의 상부면에서 도전성 재료로 형성되는 제1 외부전극3층; 및
상기 제2 외부전극2층의 상부면에서 도전성 재료로 형성되는 제2 외부전극3층;
상기 제2 절연층의 상부면을 덮는 수지부;
를 포함하는
인덕터.
청구항 7에 있어서,
상기 제1 외부전극1층, 상기 제1 외부전극2층 및 상기 제1 외부전극3층으로 이루어지는 제1 외부전극부 및
상기 제2 외부전극1층, 상기 제2 외부전극2층 및 상기 제2 외부전극3층으로 이루어지는 제2 외부전극부는,
상기 제1 코일패턴 및 상기 제2 코일패턴이 상기 베이스 기판의 상부면에 수직인 방향으로 투영된 영역을 벗어난 영역에만 구비되는
인덕터.
(A) 베이스 기판의 표면에 제1 코일패턴, 제2 외부전극1층 및 상기 제1 코일패턴의 일단에 전기적으로 연결되는 제1 외부전극1층을 형성하는 단계 ;
(B) 상기 제1 코일패턴, 상기 제1 외부전극1층, 상기 제2 외부전극1층의 노출된 면 및 상기 베이스 기판의 상부면을 덮는 제1 절연층을 형성하는 단계;
(C) 상기 제1 코일패턴의 일부, 상기 제1 외부전극1층의 상부면 및 상기 제2 외부전극1층의 상부면의 제1 절연층을 제거하는 단계;
(D) 상기 제1 절연층 상부면에, 상기 제1 코일패턴의 일부에 일단이 전기적으로 연결되는 제2 코일패턴, 상기 제1 외부전극1층의 상부면에 접촉되는 제1 외부전극2층 및 상기 제2 코일패턴의 타단과 전기적으로 연결되고, 상기 제2 외부전극1층의 상부면에 접촉되는 제2 외부전극2층을 형성하는 단계;
(E) 상기 제2 코일패턴, 상기 제1 외부전극2층, 상기 제2 외부전극2층의 노출된 면 및 상기 제1 절연층의 상부면을 덮는 제2 절연층을 형성하는 단계;
(F) 상기 제1 외부전극2층의 상부면 및 상기 제2 외부전극2층의 상부면의 제2 절연층을 제거하는 단계; 및
(G) 상기 제1 외부전극2층의 상부면에 하부면이 접하는 제1 외부전극 3층, 상기 제2 외부전극2층의 상부면에 하부면이 접하는 제2 외부전극3층 및 상기 제2 절연층의 상부면에 구비되는 수지부를 형성하는 단계;
를 포함하는
인덕터 제조방법.
청구항 9에 있어서,
상기 (A), (D) 및 (G) 단계는,
씨드층을 형성하는 단계;
상기 씨드층 상부면에 포토레지스트 패턴을 형성하는 단계;
상기 씨드층과 상기 포토레지스트 패턴을 이용하여 도금을 수행하여 도금부를 형성하는 단계; 및
상기 포토레지스트 패턴 및 상기 씨드층 중 상기 도금부가 형성되지 않은 나머지 영역의 씨드층을 제거하는 단계;
를 포함하는
인덕터 제조방법.
청구항 9에 있어서,
상기 제1 절연층 및 상기 제2 절연층은 감광성 절연물질로 이루어지며,
상기 (B) 단계는 상기 제1 절연층의 일부를 노광한 후 현상하여 수행되고,
상기 (F) 단계는 상기 제2 절연층의 일부를 노광한 후 현상하여 수행되는
인덕터 제조방법.
청구항 10에 있어서,
상기 제1 외부전극1층, 상기 제1 외부전극2층 및 상기 제1 외부전극3층으로 이루어지는 제1 외부전극부 및
상기 제2 외부전극1층, 상기 제2 외부전극2층 및 상기 제2 외부전극3층으로 이루어지는 제2 외부전극부는,
상기 제1 코일패턴 및 상기 제2 코일패턴이 상기 베이스 기판의 상부면에 수직인 방향으로 투영된 영역을 벗어난 영역에만 구비되는
인덕터 제조방법.
청구항 12에 있어서,
상기 (G) 단계 이후에,
상기 제1 외부전극부 및 상기 제2 외부전극부의 노출된 면 중 적어도 일 면에 니켈 또는 주석을 도금하는 단계를 더 포함하는
인덕터 제조방법.
육면체 형상의 인덕터를 제조하는 방법에 있어서,
베이스 기판의 일면에,
도전성 재료로 이루어진 도전선이 적어도 한 평면 상에서 적어도 1회전 이상 권선되어 이루어지는 코일패턴부와, 상기 코일패턴부의 일단에 전기적으로 연결되는 제1 외부전극부 및 상기 코일패턴부의 타단에 전기적으로 연결되는 제2 외부전극부를 형성하되,
상기 코일패턴부, 상기 제1 외부전극부 및 상기 제2 외부전극부는 포토레지스트 공법으로 형성되며,
상기 제1 외부전극부 및 상기 제2 외부전극부는 상기 코일패턴부가 권선된 면에 수직인 방향으로 상기 코일패턴부가 투영된 영역을 벗어난 영역에만 형성되는
인덕터 제조방법.
청구항 14에 있어서,
상기 제1 외부전극부 및 상기 제2 외부전극부는,
상기 코일패턴부가 권선되는 면에 수평인 면 중 일면이 상기 코일패턴부의 하부면과 수평을 이루며,
상기 코일패턴부가 권선되는 면에 수평인 면 중 타면은 상기 코일패턴부의 상부면 보다 높은 위치에 형성되는
인덕터 제조방법.