JP6323897B2 - インダクタ製造方法 - Google Patents
インダクタ製造方法 Download PDFInfo
- Publication number
- JP6323897B2 JP6323897B2 JP2013168492A JP2013168492A JP6323897B2 JP 6323897 B2 JP6323897 B2 JP 6323897B2 JP 2013168492 A JP2013168492 A JP 2013168492A JP 2013168492 A JP2013168492 A JP 2013168492A JP 6323897 B2 JP6323897 B2 JP 6323897B2
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- layer
- coil pattern
- inductor
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 239000000758 substrate Substances 0.000 claims description 53
- 238000000034 method Methods 0.000 claims description 43
- 238000007747 plating Methods 0.000 claims description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 17
- 239000011347 resin Substances 0.000 claims description 9
- 229920005989 resin Polymers 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 238000004804 winding Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 282
- 230000008569 process Effects 0.000 description 26
- 230000004907 flux Effects 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/04—Fixed inductances of the signal type with magnetic core
- H01F17/043—Fixed inductances of the signal type with magnetic core with two, usually identical or nearly identical parts enclosing completely the coil (pot cores)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
- Y10T29/49069—Data storage inductor or core
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Description
本発明は、インダクタ及びインダクタ製造方法に関する。
特許文献１などに示されているように、従来の一般的なインダクタは、直方体形状に設けられ、ある一面及び該面に対向する他面に外部電極が形成された構造を有する。
図１は、従来の一般的なインダクタが基板に結合された状態を概略的に示す図面である。
図１に示すように、インダクタを基板の表面に実装するため、基板の一面に形成された導電パターン２１、２２の各々にインダクタの外部電極１４ｂ、１４ａが接続され、導電パターン２１、２２にインダクタの外部電極１４ｂ、１４ａが堅固に密着・固定されるようにソルダペースト１５、１６が設けられている。
同図のように、ソルダベースト１５、１６は、インダクタの外部電極１４ｂ、１４ａの側面に塗布され、一つのインダクタを基板に実装するために確保されなければならない面積を減少させるのに限界があった。
また、各種電子機器の小型化及びスリーム化のために、基板に設けられる回路パターンをさらに細密に形成するための努力が進められている。併せて、回路パターンがインダクタと基板との間の領域にも形成される必要性が生じる。
また、小型化及び集積化に応じるために、多層回路基板が広く使われている。この多層回路基板の場合、基板内部にも導体パターンが形成され、信号を伝達する機能を行う。
ところが、図１に示すように、コイル１１が基板に平行な面で巻回される形状に構成される従来のインダクタを基板に実装する場合、該基板の表面に形成される導体パターン３０または多層回路基板の内部導体パターン４０と該基板の表面に実装されたインダクタ内部のコイル１１との間に寄生キャパシタンスが相当量発生するようになり、各種性能の劣化をもたらすという問題があった。
また、特許文献１に示した従来の一般的なインダクタは、コイル部が内部に備えられたインダクタに外部電極を形成するために、別途のディッピング（Ｄｉｐｐｉｎｇ）工程などを行わなければならないため、製造効率を向上するのに限界があった。
本発明は上記の問題点に鑑みて成されたものであって、実装に必要な面積を最小化し、基板の回路パターンとインダクタのコイルパターンとの間で発生する寄生キャパシタンスを減少させると共に、効率的な製造が可能なインダクタを提供することに、その目的がある。
また、本発明の他の目的は、コイルパターン部に電流が流れることによって発生する磁束が邪魔されないようにして、インダクタンス及びＱ特性を向上することができるインダクタを提供することにある。
また、本発明のさらに他の目的は、実装に必要な面積を最小化し、基板の回路パターンとインダクタのコイルパターンとの間で発生する寄生キャパシタンスを減少させると共に、製造効率を向上することができるインダクタを製造するインダクタ製造方法を提供することにある。
また、本発明のさらに他の目的は、コイルパターン部に電流が流れることによって発生する磁束が邪魔されないようにして、インダクタンス及びＱ特性を向上することができるインダクタ製造方法を提供することにある。
上記目的を解決するために、本発明の一実施形態によるインダクタは、六面体形状を有するインダクタであって、導電性材料から成る導電線が少なくとも一平面上で少なくとも１回転以上巻回されて形成されるコイルパターン部と、前記コイルパターン部を内部に含む絶縁部と、前記絶縁部の外面へ少なくとも一面が露出し、前記コイルパターン部の一端に電気的に接続される第１の外部電極部と、前記絶縁部の外面へ少なくとも一面が露出し、前記コイルパターン部の他端に電気的に接続される第２の外部電極部とを含み、前記第１の外部電極部及び前記第２の外部電極部は、前記インダクタの６個の面のうちの一面に全て設けられる。
一実施形態によれば、前記第１の外部電極部及び前記第２の外部電極部は、前記コイルパターン部が巻回される面に垂直な面の面積が他面の面積より大きい。
また、一実施形態によれば、前記第１の外部電極部及び前記第２の外部電極部は、前記コイルパターン部が巻回される面に垂直な方向に、前記コイルパターン部が投影された領域を脱した領域のみに設けられる。
また、一実施形態によれば、前記第１の外部電極部及び前記第２の外部電極部は、前記コイルパターン部が巻回される面に水平な面のうちの一面が前記コイルパターン部の下面と水平を成し、前記コイルパターン部が巻回される面に水平な面のうちの他面は前記コイルパターン部の上面より高い位置に形成される。
また、上記目的を解決するために、本発明の他の実施形態によるインダクタは、ベース基板、第１のパターン層、第２のパターン層及び第３のパターン層を含むインダクタであって、前記第１のパターン層は、前記ベース基板の上面に設けられ、第１のコイルパターン、前記第１のコイルパターンの一端に電気的に接続される第１の外部電極１層、第２の外部電極１層及び第１の絶縁層を含み、前記第２のパターン層は、前記第１のパターン層の上面に設けられ、第２のコイルパターン、第１の外部電極２層、前記第２のコイルパターンの一端に電気的に接続される第２の外部電極２層及び第２の絶縁層を含み、前記第３のパターン層は、前記第２のパターン層の上面に設けられ、第１の外部電極３層、第２の外部電極３層及び樹脂部を含み、前記第１のコイルパターンの他端と前記第２のコイルパターンの他端とは、ビアを介して電気的に接続され、前記第１の外部電極１層の上面は第１の外部電極２層の下面に当接し、前記第１の外部電極２層の上面は前記第１の外部電極３層の下面に当接して、前記第１の外部電極１層、前記第１の外部電極２層及び前記第１の外部電極３層が第１の外部電極部を成し、前記第２の外部電極１層の上面は第２の外部電極２層の下面に当接し、前記第２の外部電極２層の上面は前記第２の外部電極３層の下面に当接して、前記第２の外部電極１層、前記第２の外部電極２層及び前記第２の外部電極３層が第２の外部電極部を成し、前記ベース基板、前記第１のパターン層、前記第２のパターン層及び前記第３のパターン層は、全て六面体形状を成し、前記第１の外部電極部と前記第２の外部電極部とは同じ面に設けられる。
また、本発明のさらに他の実施形態によるインダクタは、六面体形状のベース基板と、前記ベース基板の上面に導電性材料から成るパターンがコイル形状に設けられる第１のコイルパターンと、前記ベース基板の上面に、導電性材料から成り、前記第１のコイルパターンの一端に接続される第１の外部電極１層と、前記ベース基板の上面に、導電性材料から成り、前記ベース基板の上面に垂直な４個の面のうち、前記第１の外部電極１層が位置する面と同じ面に位置する第２の外部電極１層と、前記第１のコイルパターンの露出面及び前記ベース基板の上面を覆う第１の絶縁層と、前記第１の絶縁層の上面に導電性材料から成るパターンがコイル形状に設けられる第２のコイルパターンと、前記第２の外部電極１層の上面に、導電性材料から成り、前記第２のコイルパターンの一端に接続される第２の外部電極２層と、前記第１の外部電極１層の上面に導電性材料で設けられる第１の外部電極２層と、前記第２のコイルパターンの露出面及び前記第１の絶縁層の上面を覆う第２の絶縁層と、前記第１の外部電極２層の上面に導電性材料で設けられる第１の外部電極３層と、前記第２の外部電極２層の上面に導電性材料で設けられる第２の外部電極３層と、前記第２の絶縁層の上面を覆う樹脂部とを含む。
一実施形態によれば、前記第１の外部電極１層、前記第１の外部電極２層及び前記第１の外部電極３層で構成される第１の外部電極部と、前記第２の外部電極１層、前記第２の外部電極２層及び前記第２の外部電極３層で構成される第２の外部電極部とは、前記第１のコイルパターン及び前記第２のコイルパターンが前記ベース基板の上面に垂直な方向に投影された領域を脱した領域のみに設けられる。
また、本発明のさらに他の実施形態によるインダクタ製造方法は、（Ａ）ベース基板の表面に第１のコイルパターン、第２の外部電極１層及び前記第１のコイルパターンの一端に電気的に接続される第１の外部電極１層を形成するステップと、（Ｂ）前記第１のコイルパターン、前記第１の外部電極１層、前記第２の外部電極１層の露出面及び前記ベース基板の上面を覆う第１の絶縁層を形成するステップと、（Ｃ）前記第１のコイルパターンの一部、前記第１の外部電極１層の上面及び前記第２の外部電極１層の上面の第１の絶縁層を除去するステップと、（Ｄ）前記第１の絶縁層の上面に、前記第１のコイルパターンの一部に一端が電気的に接続される第２のコイルパターン、前記第１の外部電極１層の上面に接触される第１の外部電極２層、及び前記第２のコイルパターンの他端と電気的に接続され、前記第２の外部電極１層の上面に接触される第２の外部電極２層を形成するステップと、（Ｅ）前記第２のコイルパターン、前記第１の外部電極２層、前記第２の外部電極２層の露出面及び前記第１の絶縁層の上面を覆う第２の絶縁層を形成するステップと、（Ｆ）前記第１の外部電極２層の上面及び前記第２の外部電極２層の上面の第２の絶縁層を除去するステップと、（Ｇ）前記第１の外部電極２層の上面に下面が当接する第１の外部電極３層、前記第２の外部電極２層の上面に下面が当接する第２の外部電極３層及び前記第２の絶縁層の上面に設けられる樹脂部を形成するステップとを含む。
一実施形態によれば、前記ステップ（Ａ）、（Ｄ）及び（Ｇ）は、シード層を形成するステップと、前記シード層の上面にフォトレジストパターンを形成するステップと、前記シード層及び前記フォトレジストパターンを用いてめっきを行ってめっき部を形成するステップと、前記フォトレジストパターン及び前記シード層の中で前記めっき部が形成されない残り領域のシード層を除去するステップとを含む。
また、前記第１の絶縁層及び前記第２の絶縁層は感光性絶縁材料から成り、前記ステップ（Ｂ）は前記第１の絶縁層の一部を露光した後、現像して行われ、前記ステップ（Ｆ）は前記第２の絶縁層の一部を露光した後、現像して行われる。
また、一実施形態によれば、前記第１の外部電極１層、前記第１の外部電極２層及び前記第１の外部電極３層で構成される第１の外部電極部と、前記第２の外部電極１層、前記第２の外部電極２層及び前記第２の外部電極３層で構成される第２の外部電極部とは、前記第１のコイルパターン及び前記第２のコイルパターンが前記ベース基板の上面に垂直な方向に投影された領域を脱した領域のみに設けられる。
また、一実施形態によれば、前記ステップの後に、前記第１の外部電極部及び前記第２の外部電極部の露出面のうちの少なくともいずれか一面にニッケルまたはスズをめっきするステップをさらに含む。
また、本発明のさらに他の実施形態によるインダクタ製造方法は、六面体形状のインダクタを製造する方法であって、ベース基板の一面に、導電性材料から成る導電線が少なくとも一平面上で少なくとも１回転以上巻回されて形成されるコイルパターン部と、前記コイルパターン部の一端に電気的に接続される第１の外部電極部と、前記コイルパターン部の他端に電気的に接続される第２の外部電極部とを形成し、前記コイルパターン部、前記第１の外部電極部及び前記第２の外部電極部はフォトレジスト工法によって形成され、前記第１の外部電極部及び前記第２の外部電極部は、前記コイルパターン部が巻回された面に垂直な方向に前記コイルパターン部が投影された領域を脱した領域のみに形成される。
一実施形態によれば、前記第１の外部電極部及び前記第２の外部電極部は、前記コイルパターン部が巻回される面に水平な面のうちの一面が前記コイルパターン部の下面と水平を成し、前記コイルパターン部が巻回される面に水平な面のうちの他面は前記コイルパターン部の上面より高い位置に形成される。
従って、本発明によれば、実装に必要な面積を最小化し、基板の回路パターンとインダクタのコイルパターンとの間で発生する寄生キャパシタンスを減少させると共に、効率的な製造が可能なインダクタを提供することができる。
また、本発明によれば、コイルパターン部に電流が流れることによって発生する磁束が邪魔されないようにして、インダクタンス及びＱ特性を向上することができる。
また、本発明によれば、実装に必要な面積を最小化し、基板の回路パターンとインダクタのコイルパターンとの間で発生する寄生キャパシタンスを減少させると共に、製造効率を向上することができる。
また、本発明によれば、コイルパターン部に電流が流れることによって発生する磁束が邪魔されないようにして、インダクタンス及びＱ特性を向上することができる。
以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び／又は素子は、一つ以上の他の構成要素、ステップ、動作及び／又は素子の存在または追加を排除しないことに理解されたい。
明細書及び請求範囲において、「第１の」、「第２の」、「第３の」、「第４の」などの用語は、もしある場合、類似の構成要素間の区分のために使われて、必ずそうではないが、特定順次または発生手順を示すために使われる。そのように用いられる用語は、ここに示されている本発明の実施形態が、例えば、ここに図示または説明されたのではない他のシーケンスで動作するように適切な環境下で互換可能なことを理解されたい。同様に、ここで、方法が一連のステップを含むこととして示されている場合、ここに示されたステップの順序は、必ず該当ステップが実行される手順であるのではなく、任意のステップは省略されるか、またはここに示されていない任意の他のステップがその方法に付加されてもよい。
明細書及び請求範囲において、「左側」、「右側」、「前」、「後」、「上部」、「底」、「上に」、「下に」などの用語は、もしあったら、説明のために用いられるのであり、必ず不変の相対的位置を示すためのではない。そのように用いられる用語は、ここに示されている本発明の実施形態が、例えば、ここに図示または説明されたのではない他の方向に動作するように適切な環境下で互換可能なのを理解されたい。ここで使われた用語「接続された」は、電気的または非電気的方式で直接または間接的に接続されることを正義する。ここで、互いに「隣接する」として示される対象は、その文句が用いられる文脈に対して適切に、互いに物理的に接触するか、互いに近接するか、互いに同じ一般的範囲または領域にあるものであってもよい。ここで、「一実施形態で」という文句の存在は、必ずそうなことではないが同じ実施形態を意味する。
以下、添付図面を参照して、本発明の構成及び作用効果について詳記する。
図２ａは、本発明の一実施形態によるインダクタ１００を概略的に示す図面で、図２ｂは、本発明の一実施形態によるインダクタ１００の要部を概略的に示す図面である。図３は、本発明の一実施形態によるインダクタ１００を概略的に示す結合斜視図である。
また、図４ａは、図３における第１のパターン層Ｌ１の平面図で、図４ｂは、図３における第２のパターン層Ｌ２の平面図であり、図４ｃは、図３における第３のパターン層Ｌ３の平面図である。図５ａは、図４ａ〜図４ｃのI-I'断面を結合して示す図面であり、図５ｂは、図４ａ〜図４ｃのII−II'断面を結合して示す図面である。
図２ａ〜図５ｂを参照して、本発明の一実施形態によるインダクタ１００は、コイルパターン部１２０、絶縁部１３０、第１の外部電極部１４０及び第２の外部電極部１５０を含む。
一般的なインダクタ１００の場合と同様に、コイルパターン部１２０は、インダクタンスを具現するために導電線が巻回された形態を有し、必要によって巻回数及び層数などは多様に決まってもよい。
ここでは、コイルパターン部１２０が第１のコイルパターン１２１及び第２のコイルパターン１２２を含む場合を代表として、例えば、本発明の一実施形態によるインダクタ１００を説明する事にする。
しかし、本発明の属する技術分野における通常の知識を有する当業者なら、コイルパターン部１２０が一層から成るか、三層以上によって具現され得ることは容易に理解できる。
このようなコイルパターン部１２０は、ベース基板１１０の表面に形成される。
すなわち、ベース基板１１０の一面に第１のコイルパターン１２１を形成した後、絶縁部１３０を用いて絶縁性を確保した状態で第２のコイルパターン１２２を形成する。
第１のコイルパターン１２１と第２のコイルパターン１２２とが層を異にする場合、ビア１２３などの連結手段を介して第１のコイルパターン１２１と第２のコイルパターン１２２とが電気的に接続される。
一方、第１の外部電極部１４０及び第２の外部電極部１５０は、コイルパターン部１２０の一端及び他端に各々電気的に接続される。
すなわち、第１のコイルパターン１２１の一端が第１の外部電極部１４０に接続され、第１のコイルパターン１２１の他端が第２のコイルパターン１２２の他端に接続され、第２のコイルパターン１２２の一端は、第２の外部電極部１５０に接続される。
これによって、第１の外部電極部１４０、コイルパターン部１２０及び第２の外部電極部１５０が電気的に導通され、インダクタンスを具現することができる。
また、必要によって、ベース基板１１０、樹脂部１６０などをさらに含んでインダクタ１００を具現してもよい。
また、第１の外部電極部１４０及び第２の外部電極部１５０の表面には、ニッケル、スズなどの材料で追加のめっき層が設けられてもよい。
一方、前述のように、従来の一般的なインダクタ１００の場合、インダクタ１００の対向する二つの面に外部電極が形成される。
しかし、本発明の一実施形態によるインダクタ１００では、第１の外部電極部１４０と第２の外部電極部１５０とがインダクタ１００の６個の面のうちの一面に全て形成される。
また、第１の外部電極部１４０及び第２の外部電極部１５０の表面のうち、コイルパターン部１２０が巻回される面に垂直な面は、他面の面積に比べて大きくなる。
また、第１の外部電極部１４０及び第２の外部電極部１５０は、コイルパターン部１２０が巻回される面に垂直な方向に、コイルパターン部１２０が投影された領域から脱した領域のみに設けられる。
また、第１の外部電極部１４０及び第２の外部電極部１５０は、その下面がコイルパターン部１２０の下面と同じ水平面上に位置し、その上面がコイルパターン部１２０の上面より高い位置に形成される。
これによって、第１の外部電極部１４０及び第２の外部電極部１５０によってコイルパターン部１２０の周辺に形成される磁束の流れが邪魔されるという問題が著しく減少される。
また、前述のような本発明の一実施形態によるインダクタ１００は、基板などへの実装の際、従来より効率的な方法で実装されることができる。
図６は、本発明の一実施形態によるインダクタ１００を基板に結合した状態を概略的に示す図面である。
図６を参照して、第１の外部電極部１４０及び第２の外部電極部１５０の露出表面のうちで最も広い面が基板の接続パッド２２に接触されるように、インダクタ１００を実装することができる。この場合、第１の外部電極部１４０及び第２の外部電極部１５０と接続パッド２２との間にソルダ１５'、１６'が設けられる。
これによって、図１に示すように、ソルダがインダクタ１００の外部電極の側面に塗布されることによって、インダクタ１００の実装に必要な面積を減少させるのに限界があったことに比べて、本発明の一実施形態によるインダクタ１００の場合は、ソルダによる実装面積が減少されることができる。
なお、図６に示すように、コイルパターン部１２０と基板の回路パターン３０、４０とが平行を成す領域が最小化されるため、寄生キャパシタンスが最小化になる。
以下、本発明の一実施形態によるインダクタ１００の構造について、インダクタ１００を第１のパターン層Ｌ１、第２のパターン層Ｌ２及び第３のパターン層Ｌ３に区分して説明する事にする。
図２ａ〜図５ｂに示すように、本発明の一実施形態によるインダクタ１００は、ベース基板１１０、第１のパターン層Ｌ１、第２のパターン層Ｌ２及び第３のパターン層Ｌ３を含む。
まず、ベース基板１１０は、第１のコイルパターン１２１を形成するための支持台としての役目をすると共に、完成されたインダクタ１００のハウジングの役目をする。
第１のパターン層Ｌ１は、ベース基板１１０の上面に設けられる層であって、第１のコイルパターン１２１、第１の外部電極１層１４１、第２の外部電極１層１５１及び第１の絶縁層１３１の一部を含む。
第１のコイルパターン１２１はコイルパターン部１２０を成す一要素で、第１の外部電極１層１４１は第１の外部電極部１４０を成す一要素で、第２の外部電極１層１５１は第２の外部電極部１５０を成す一要素である。
ベース基板１１０の上面に第１のコイルパターン１２１、第１の外部電極１層１４１及び第２の外部電極１層１５１が共に形成される。第１のコイルパターン１２１、第１の外部電極１層１４１及び第２の外部電極１層１５１は全て導電性材料から成り、該導電性材料をベース基板１１０に印刷するような方式によって形成される。
また、第１のコイルパターン１２１、第１の外部電極１層１４１及び第２の外部電極１層１５１は、フォトレジスト工法によって形成されてもよい。
こうして形成された第１のコイルパターン１２１、第１の外部電極１層１４１及び第２の外部電極１層１５１の表面には、絶縁性材料から成る第１の絶縁層１３１が設けられる。
第２のパターン層Ｌ２は、第１の絶縁層１３１の上部を含む層であって、第２のコイルパターン１２２、第１の外部電極２層１４２、第２の外部電極２層１５２及び第２の絶縁層１３２の一部を含む。
第２のコイルパターン１２２はコイルパターン部１２０を成す一要素で、第１の外部電極２層１４２は第１の外部電極部１４０を成す一要素で、第２の外部電極２層１５２は第２の外部電極部１５０を成す一要素である。
第１の絶縁層１３１の上面に、第２のコイルパターン１２２、第１の外部電極２層１４２及び第２の外部電極２層１５２が共に形成される。第２のコイルパターン１２２、第１の外部電極２層１４２及び第２の外部電極２層１５２は、全て導電性材料から成り、該導電性材料をベース基板１１０に印刷するような方式によって形成される。
また、第１のコイルパターン１２１、第１の外部電極１層１４１及び第２の外部電極１層１５１は、フォトレジスト工法によって形成されてもよい。
こうして形成された第２のコイルパターン１２２、第１の外部電極２層１４２及び第２の外部電極２層１５２の表面には、絶縁性材料から成る第２の絶縁層１３２が設けられる。
第３のパターン層Ｌ３は、第２の絶縁層１３２の上部を含む層であって、第１の外部電極３層１４３、第２の外部電極３層１５３及び樹脂部１６０を含む。
樹脂部１６０は、完成されたインダクタ１００のハウジングの役目をする。
前述のように、ベース基板１１０、第１のパターン層Ｌ１、第２のパターン層Ｌ２及び第３のパターン層Ｌ３が結合されることで、本発明の一実施形態によるインダクタ１００が具現される。
第１の外部電極１層１４１の上面と第１の外部電極２層１４２の下面と、第１の外部電極２層１４２の上面と第１の外部電極３層１４３の下面とは各々電気的に接続され、第１の外部電極１層１４１、第１の外部電極２層１４２及び第１の外部電極３層１４３が結合されたものを「第１の外部電極部１４０」と称する。
また、第２の外部電極１層１５１の上面と第２の外部電極２層１５２の下面と、第２の外部電極２層１５２の上面と第２の外部電極３層１５３の下面とは各々電気的に接続され、第２の外部電極１層１５１、第２の外部電極２層１５２及び第２の外部電極３層１５３が結合されたものを「第２の外部電極部１５０」と称する。
また、第１のコイルパターン１２１の他端と第２のコイルパターン１２２の他端とは、ビア１２３などによって電気的に接続され、第１のコイルパターン１２１と第２のコイルパターン１２２とが結合されたものを「コイルパターン部１２０」と称する。
第１のコイルパターン１２１の一端は第１の外部電極部１４０に電気的に接続され、第２のコイルパターン１２２の一端は第２の外部電極部１５０に電気的に接続される。
これによって、第１の外部電極部１４０、コイルパターン部１２０及び第２の外部電極部１５０が電気的に導通され、インダクタンスを具現することができる。
一方、本発明の一実施形態によるインダクタ１００では、第１の外部電極部１４０と第２の外部電極部１５０とがインダクタ１００の６個の面のうちの一面に全て形成される。
また、第１の外部電極部１４０及び第２の外部電極部１５０の表面のうち、コイルパターン部１２０が巻回される面に垂直な面は他面の面積に比べて大きくなる。
また、第１の外部電極部１４０及び第２の外部電極部１５０は、コイルパターン部１２０が巻回される面に垂直な方向に、コイルパターン部１２０が投影された領域から脱した領域のみに設けられる。
また、第１の外部電極部１４０及び第２の外部電極部１５０は、その下面が第１のコイルパターン１２１の下面と同じ水平面上に位置し、その上面が第２のコイルパターン１２２の上面より高い位置に形成される。
これによって、第１の外部電極部１４０及び第２の外部電極部１５０によってコイルパターン部１２０の周辺に形成される磁束の流れが邪魔されるという問題が著しく減少される。
また、前述のような本発明の一実施形態によるインダクタ１００は、基板などへの実装の際、従来より効率的な方法で実装されることができる。
図７ａ〜図７ｓは、本発明の一実施形態によるインダクタ１００製造方法を説明するための工程断面図である。
図７ａ〜図７ｓに示すように、まず、ベース基板１１０を用意し（図７ａ）、該ベース基板１１０の表面に第１のシード層１ＳＬを形成する（図７ｂ）。
続いて、第１のシード層１ＳＬの表面に第１のフォトレジストパターン層１ＰＲを形成する（図７ｃ）。
第１のフォトレジストパターン層１ＰＲは、第１のコイルパターン１２１、第１の外部電極１肩１４１及び第２の外部電極１層１５１が形成される領域が貫通され、該当領域の第１のシード層１ＳＬを露出させる。
続いて、めっき工程を行ってめっき部を形成する（図７ｄ）。第１のコイルパターン１２１が形成される領域に第１のコイルめっき部１２１ｐが形成され、第１の外部電極１層１４１が形成される領域に第１の外部電極１層めっき部１４１ｐが形成され、第２の外部電極１層１５１が形成される領域に第２の外部電極１層めっき部１５１ｐが形成される。
続いて、第１のフォトレジストパターン層１ＰＲ及びその下部に存在する第１のシード層１ＳＬを除去する（図７ｅ）。
これによって、第１のコイルパターン１２１、第１の外部電極１層１４１及び第２の外部電極１層１５１がベース基板１１０の一面に形成される。
第１のコイルパターン１２１は、第１のコイルめっき部１２１ｐ及びその下部の第１のシード層１ＳＬを含むが、図面の簡略化のために、第１のコイルパターン１２１を表現するにおいて第１のコイルめっき部１２１ｐと第１のシード層１ＳＬとの区分を略する事にする。
また、第１の外部電極１層１４１及び第２の外部電極１層１５１の場合も同様で、後述する第２のコイルパターン１２２、第１の外部電極２層１４２、第２の外部電極２層１５２、第１の外部電極３層１４３、第２の外部電極３層１５３の場合も同様な方式で表現した。
続いて、第１の絶縁層１３１を形成する（図７ｆ）。
第１の絶縁層１３１が、第１のコイルパターン１２１、第１の外部電極１層１４１及び第２の外部電極１層１５１の露出面、及びベース基板１１０の露出上面を覆うように形成される。
一実施形態によれば、第１の絶縁層１３１は感光性絶縁材料から成る。
続いて、第１の絶縁層１３１の一部を除去する（図７ｇ）。
第１のコイルパターン１２１の一部の上面に覆わせられた第１の絶縁層１３１を除去して、第１のコイルパターン１２１と第２のコイルパターン１２２とを電気的に接続するためのビアホール１２３ｈを形成する。
また、第１の外部電極１層１４１及び第２の外部電極１層１５１の上面に覆わせられた第１の絶縁層１３１が除去され、第１の外部電極２層めっき用のホール１４２ｈ及び第２の外部電極２層めっき用のホール１５２ｈが形成される。
第１の絶縁層１３１が感光性絶縁材料から成る場合、除去される領域を露光後現像する過程を通じて、第１の絶縁層１３１の一部を除去する工程が行われてもよい。
また、第１の絶縁層１３１の一部を除去する工程は、レーザーを用いる物理的な除去方法や、選択的なエッチング方法を用いて行われてもよい。
続いて、第１の絶縁層１３１の除去された一部及び第１の絶縁層１３１の表面に第２のシード層２ＳＬを形成する（図７h）。
続いて、第２のシード層２ＳＬの上面に第２のフォトレジストパターン層２ＰＲを形成する（図７ｉ）。
第２のフォトレジストパターン層２ＰＲは、第２のコイルパターン１２２、第１の外部電極２層１４２及び第２の外部電極２層１５２が形成される領域が貫通され、該当領域の第２のシード層２ＳＬを露出させる。
続いて、めっき工程を行ってめっき部を形成する（図７ｊ）。ビア１２３が形成される領域にビアめっき部１２３ｐが形成され、第２のコイルパターン１２２が形成される領域に第２のコイルめっき部１２２ｐが形成され、第１の外部電極２層１４２が形成される領域に第１の外部電極２層めっき部１４２ｐが形成され、第２の外部電極２層１５２が形成される領域に第２の外部電極２層めっき部１５２ｐが形成される。
続いて、第２のフォトレジストパターン層２ＰＲ及びその下部に存在する第２のシード層２ＳＬを除去する（図７ｋ）。
これによって、第２のコイルパターン１２２、第１の外部電極２層１４２及び第２の外部電極２層１５２が第１の絶縁層１３１の一面に形成される。
続いて、第２の絶縁層１３２を形成する（図７ｌ）。
ここで、第２の絶縁層１３２は、第２のコイルパターン１２２、第１の外部電極２層１４２及び第２の外部電極２層１５２の露出面及びベース基板１１０の露出上面を覆うように形成される。
一実施形態によれば、第２の絶縁層１３２は感光性絶縁材料から成る。
続いて、第２の絶縁層１３２の一部を除去する（図７ｍ）。
第１の外部電極２層１４２及び第２の外部電極２層１５２の上面に覆わせられた第２の絶縁層１３２が除去され、第１の外部電極３層めっき用のホール１４３ｈ及び第２の外部電極３層めっき用のホール１５３ｈが形成される。
第２の絶縁層１３２が感光性絶縁材料から成る場合、除去される領域を露光後現像する過程を通じて、第２の絶縁層１３２の一部を除去する工程が行われてもよい。
また、第２の絶縁層１３２の一部を除去する工程は、レーザーを用いる物理的な除去方法や、選択的なエッチング方法を用いて行われてもよい。
続いて、第２の絶縁層１３２の除去された一部及び第２の絶縁層１３２の表面に第３のシード層３ＳＬを形成する（図７ｎ）。
続いて、第３のシード層３ＳＬの上面に第３のフォトレジストパターン層３ＰＲを形成する（図７ｏ）。
第３のフォトレジストパターン層３ＰＲは、第１の外部電極３層１４３及び第２の外部電極３層１５３が形成される領域が貫通され、該当領域の第３のシード層３ＳＬを露出させる。
続いて、めっき工程を行ってめっき部を形成する（図７ｐ）。第１の外部電極３層１４３が形成される領域に第１の外部電極３層めっき部１４３ｐが形成され、第２の外部電極３層１５３が形成される領域に第２の外部電極３層めっき部１５３ｐが形成される。
続いて、第３のフォトレジストパターン層３ＰＲ及びその下部に存在する第３のシード層３ＳＬを除去する（図７ｑ）。
続いて、第２の絶縁層１３２の上面に樹脂部１６０を形成する（図７ｒ）。
続いて、第１の外部電極部１４０及び第２の外部電極部１５０の表面にニッケルまたはスズをめっきし、第１の追加めっき部１７０及び第２の追加めっき部１８０を形成する （図７ｓ）。
これによって、従来のインダクタ １００で外部電極を形成するためにディッピン グ工程を行わなければならなかったことに比べて、別途のディッピング工程なしに外部電極を形成することができ、工程の効率が向上することができる。
上記の実施形態では、インダクタが六面体形状の場合を説明したが、インダクタの形状は、六角柱等の多角柱、円柱の曲面を平面で切断した形状等であってもよく、六面体形状に限らない。また、インダクタの形状が円柱であり、第１の外部電極部及び第２の外部電極部が曲面に設けられ、第１の外部電極部の少なくとも一部及び第２の外部電極部の少なくとも一部が高さ方向に隣接して配置される形態であってもよい。つまり、第１の外部電極部の少なくとも一部及び第２の外部電極部の少なくとも一部が直線上に隣接している形態であればよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
１００ インダクタ
１１０ ベース基板
１２０ コイルパターン部
１２１ 第１のコイルパターン
１２２ 第２のコイルパターン
１２３ ビア
１２３ｐ ビアめっき部
１２３ｈ ビアホール
１３０ 絶縁部
１２１ｐ 第１のコイルめっき部
１２２ｐ 第２のコイルめっき部
１３１ 第１の絶縁層
１３２ 第２の絶縁層
１４０ 第１の外部電極部
１４１ 第１の外部電極１層
１４２ 第１の外部電極２層
１４３ 第１の外部電極３層
１４１ｐ 第１の外部電極１層めっき部
１４２ｐ 第１の外部電極２層めっき部
１４３ｐ 第１の外部電極３層めっき部
１４２ｈ 第１の外部電極２層めっき用のホール
１４３ｈ 第１の外部電極３層めっき用のホール
１５０ 第２の外部電極部
１５１ 第２の外部電極１層
１５２ 第２の外部電極２層
１５３ 第２の外部電極３層
１５１ｐ 第２の外部電極１層めっき部
１５２ｐ 第２の外部電極２層めっき部
１５３ｐ 第２の外部電極３層めっき部
１５２ｈ 第２の外部電極２層めっき用のホール
１５３ｈ 第２の外部電極３層めっき用のホール
１６０ 樹脂部
１７０ 第１の追加めっき部
１８０ 第２の追加めっき部
Ｌ１ 第１のパターン層
Ｌ２ 第２のパターン層
Ｌ３ 第３のパターン層
１ＳＬ 第１のシード層
２ＳＬ L第２のシード層
３ＳＬ 第３のシード層
１ＰＲ 第１のフォトレジストパターン層
２ＰＲ 第２のフォトレジストパターン層
３ＰＲ 第３のフォトレジストパターン層
１１０ ベース基板
１２０ コイルパターン部
１２１ 第１のコイルパターン
１２２ 第２のコイルパターン
１２３ ビア
１２３ｐ ビアめっき部
１２３ｈ ビアホール
１３０ 絶縁部
１２１ｐ 第１のコイルめっき部
１２２ｐ 第２のコイルめっき部
１３１ 第１の絶縁層
１３２ 第２の絶縁層
１４０ 第１の外部電極部
１４１ 第１の外部電極１層
１４２ 第１の外部電極２層
１４３ 第１の外部電極３層
１４１ｐ 第１の外部電極１層めっき部
１４２ｐ 第１の外部電極２層めっき部
１４３ｐ 第１の外部電極３層めっき部
１４２ｈ 第１の外部電極２層めっき用のホール
１４３ｈ 第１の外部電極３層めっき用のホール
１５０ 第２の外部電極部
１５１ 第２の外部電極１層
１５２ 第２の外部電極２層
１５３ 第２の外部電極３層
１５１ｐ 第２の外部電極１層めっき部
１５２ｐ 第２の外部電極２層めっき部
１５３ｐ 第２の外部電極３層めっき部
１５２ｈ 第２の外部電極２層めっき用のホール
１５３ｈ 第２の外部電極３層めっき用のホール
１６０ 樹脂部
１７０ 第１の追加めっき部
１８０ 第２の追加めっき部
Ｌ１ 第１のパターン層
Ｌ２ 第２のパターン層
Ｌ３ 第３のパターン層
１ＳＬ 第１のシード層
２ＳＬ L第２のシード層
３ＳＬ 第３のシード層
１ＰＲ 第１のフォトレジストパターン層
２ＰＲ 第２のフォトレジストパターン層
３ＰＲ 第３のフォトレジストパターン層
Claims (7)
- （Ａ）ベース基板の表面に、第１のコイルパターン、第２の外部電極１層及び前記第１のコイルパターンの一端に電気的に接続される第１の外部電極１層を形成するステップと、
（Ｂ）前記第１のコイルパターン、前記第１の外部電極１層、前記第２の外部電極１層の露出面及び前記ベース基板の上面を覆う第１の絶縁層を形成するステップと、
（Ｃ）前記第１のコイルパターンの一部、前記第１の外部電極１層の上面及び前記第２の外部電極１層の上面の第１の絶縁層を除去するステップと、
（Ｄ）前記第１の絶縁層の上面に、前記第１のコイルパターンの一部に一端が電気的に接続される第２のコイルパターン、前記第１の外部電極１層の上面に接触される第１の外部電極２層及び前記第２のコイルパターンの他端に電気的に接続され、前記第２の外部電極１層の上面に接触される第２の外部電極２層を形成するステップと、
（Ｅ）前記第２のコイルパターン、前記第１の外部電極２層、前記第２の外部電極２層の露出面及び前記第１の絶縁層の上面を覆う第２の絶縁層を形成するステップと、
（Ｆ）前記第１の外部電極２層の上面及び前記第２の外部電極２層の上面の第２の絶縁層を除去するステップと、
（Ｇ）前記第１の外部電極２層の上面にその下面が当接する第１の外部電極３層、前記第２の外部電極２層の上面にその下面が当接する第２の外部電極３層及び前記第２の絶縁層の上面に設けられる樹脂部を形成するステップとを含む、インダクタ製造方法。 - 前記ステップ（Ａ）、（Ｄ）及び（Ｇ）は、
シード層を形成するステップと、
前記シード層の上面にフォトレジストパターンを形成するステップと、
前記シード層と前記フォトレジストパターンとを用いでめっきを行ってめっき部を形成するステップと、
前記フォトレジストパターン及び前記シード層の中で前記めっき部の形成されない残り領域のシード層を除去するステップ
とを含む請求項１に記載のインダクタ製造方法。 - 前記第１の絶縁層及び前記第２の絶縁層は、感光性絶縁材料から成り、
前記ステップ（Ａ）は、前記第１の絶縁層の一部を露光した後、現像して行われ、
前記ステップ（Ｆ）は、前記第２の絶縁層の一部を露光した後、現像して行われる、請求項１に記載のインダクタ製造方法。 - 前記第１の外部電極１層、前記第１の外部電極２層及び前記第１の外部電極３層で構成される第１の外部電極部と、前記第２の外部電極１層、前記第２の外部電極２層及び前記第２の外部電極３層で構成される第２の外部電極部とは、前記第１のコイルパターン及び前記第２のコイルパターンが前記ベース基板の上面に垂直な方向に投影された領域を脱した領域のみに設けられる、請求項２に記載のインダクタ製造方法。
- 前記ステップ（Ｇ）の後に、
前記第１の外部電極部及び前記第２の外部電極部の露出面のうちの少なくともいずれか一面にニッケルまたはスズをめっきするステップを、さらに含む請求項４に記載のインダクタ製造方法。 - 六面体形状のインダクタを製造する方法であって、
ベース基板の一面に、導電性材料から成る導電線が少なくとも一平面上で少なくとも１回転以上巻回されて形成されるコイルパターン部と、前記コイルパターン部の一端に電気的に接続される第１の外部電極部及び前記コイルパターン部の他端に電気的に接続される第２の外部電極部を形成し、
前記コイルパターン部、前記第１の外部電極部及び前記第２の外部電極部は、フォトレジスト工法によって形成され、
前記第１の外部電極部及び前記第２の外部電極部は、前記コイルパターン部が巻回された面に垂直な方向に前記コイルパターン部が投影された領域を脱した領域のみに形成される、インダクタ製造方法。 - 前記第１の外部電極部及び前記第２の外部電極部は、
前記コイルパターン部が巻回される面に水平な面のうちの一面が前記コイルパターン部の下面と水平を成し、
前記コイルパターン部が巻回される面に水平な面のうちの他面は前記コイルパターン部の上面より高い位置に形成される、請求項６に記載のインダクタ製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2012-0090088 | 2012-08-17 | ||
| KR1020120090088A KR20140023141A (ko) | 2012-08-17 | 2012-08-17 | 인덕터 및 인덕터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014039036A JP2014039036A (ja) | 2014-02-27 |
| JP6323897B2 true JP6323897B2 (ja) | 2018-05-16 |
Family
ID=50099659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013168492A Active JP6323897B2 (ja) | 2012-08-17 | 2013-08-14 | インダクタ製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20140049353A1 (ja) |
| JP (1) | JP6323897B2 (ja) |
| KR (1) | KR20140023141A (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101640909B1 (ko) * | 2014-09-16 | 2016-07-20 | 주식회사 모다이노칩 | 회로 보호 소자 및 그 제조 방법 |
| JP6156345B2 (ja) * | 2014-12-10 | 2017-07-05 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| KR101693749B1 (ko) * | 2015-04-06 | 2017-01-06 | 삼성전기주식회사 | 인덕터 소자 및 그 제조방법 |
| KR101736087B1 (ko) * | 2015-08-10 | 2017-05-17 | 주식회사 에스에프에이반도체 | 보이스 코일 제조방법 |
| TW201709236A (zh) * | 2015-08-26 | 2017-03-01 | 鴻準精密工業股份有限公司 | 線圈載板的製造方法 |
| JP6551142B2 (ja) * | 2015-10-19 | 2019-07-31 | Tdk株式会社 | コイル部品及びこれを内蔵した回路基板 |
| KR102139183B1 (ko) | 2015-11-09 | 2020-07-29 | 삼성전기주식회사 | 인덕터 및 그 제조방법 |
| JP6536437B2 (ja) * | 2016-03-04 | 2019-07-03 | 株式会社村田製作所 | 電子部品 |
| JP6593274B2 (ja) * | 2016-08-03 | 2019-10-23 | 株式会社豊田自動織機 | 多層基板 |
| JP6520861B2 (ja) | 2016-08-10 | 2019-05-29 | 株式会社村田製作所 | 電子部品 |
| JP6658415B2 (ja) | 2016-09-08 | 2020-03-04 | 株式会社村田製作所 | 電子部品 |
| US10811182B2 (en) * | 2016-10-28 | 2020-10-20 | Samsung Electro-Mechanics Co., Ltd. | Inductor and method of manufacturing the same |
| JP6579118B2 (ja) | 2017-01-10 | 2019-09-25 | 株式会社村田製作所 | インダクタ部品 |
| KR102494321B1 (ko) * | 2017-11-22 | 2023-02-01 | 삼성전기주식회사 | 코일 부품 |
| KR102029581B1 (ko) * | 2018-04-12 | 2019-10-08 | 삼성전기주식회사 | 인덕터 및 그 제조방법 |
| JP7205109B2 (ja) * | 2018-08-21 | 2023-01-17 | Tdk株式会社 | 電子部品 |
| CN114245925B (zh) | 2019-08-20 | 2024-07-23 | 斯天克有限公司 | 线圈装置 |
| JP7338037B2 (ja) * | 2019-08-20 | 2023-09-04 | ステムコ カンパニー リミテッド | コイル装置 |
| JP7334706B2 (ja) * | 2020-10-16 | 2023-08-29 | 株式会社村田製作所 | インダクタ部品 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5363080A (en) * | 1991-12-27 | 1994-11-08 | Avx Corporation | High accuracy surface mount inductor |
| JP3472329B2 (ja) * | 1993-12-24 | 2003-12-02 | 株式会社村田製作所 | チップ型トランス |
| JP3500319B2 (ja) * | 1998-01-08 | 2004-02-23 | 太陽誘電株式会社 | 電子部品 |
| JP3610881B2 (ja) * | 2000-05-22 | 2005-01-19 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 |
| JP4490698B2 (ja) * | 2004-02-05 | 2010-06-30 | コーア株式会社 | チップコイル |
| JP4019071B2 (ja) * | 2004-07-12 | 2007-12-05 | Ｔｄｋ株式会社 | コイル部品 |
| JP2006286884A (ja) * | 2005-03-31 | 2006-10-19 | Tdk Corp | コモンモードチョークコイル |
| JP4844045B2 (ja) * | 2005-08-18 | 2011-12-21 | Ｔｄｋ株式会社 | 電子部品及びその製造方法 |
| WO2007080680A1 (ja) * | 2006-01-16 | 2007-07-19 | Murata Manufacturing Co., Ltd. | インダクタの製造方法 |
| WO2008105213A1 (ja) * | 2007-02-27 | 2008-09-04 | Murata Manufacturing Co., Ltd. | 積層型トランス部品 |
| JP2011071457A (ja) * | 2008-12-22 | 2011-04-07 | Tdk Corp | 電子部品及び電子部品の製造方法 |
| JP4714779B2 (ja) * | 2009-04-10 | 2011-06-29 | 東光株式会社 | 表面実装インダクタの製造方法とその表面実装インダクタ |
| WO2011155241A1 (ja) * | 2010-06-11 | 2011-12-15 | 株式会社村田製作所 | 電子部品 |
-
2012
- 2012-08-17 KR KR1020120090088A patent/KR20140023141A/ko not_active Application Discontinuation
-
2013
- 2013-08-14 JP JP2013168492A patent/JP6323897B2/ja active Active
- 2013-08-16 US US13/968,815 patent/US20140049353A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20140049353A1 (en) | 2014-02-20 |
| JP2014039036A (ja) | 2014-02-27 |
| KR20140023141A (ko) | 2014-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6323897B2 (ja) | インダクタ製造方法 | |
| JP6048759B2 (ja) | 積層型インダクタ及びその製造方法 | |
| US7508292B2 (en) | Coil component | |
| TWI500053B (zh) | 一種製作電磁元件的方法 | |
| TWI466146B (zh) | 共模濾波器及其製造方法 | |
| CN109390138B (zh) | 电感器部件 | |
| JP4844045B2 (ja) | 電子部品及びその製造方法 | |
| JP5182448B2 (ja) | 部品内蔵基板 | |
| US10515755B2 (en) | Coil electronic component and method of manufacturing the same | |
| US10636562B2 (en) | Coil electronic component and method of manufacturing the same | |
| JP2007180428A (ja) | 電子部品及びその製造方法 | |
| US20130271251A1 (en) | Substrate-Less Electronic Component | |
| US11017936B2 (en) | Coil electronic component | |
| CN112447391B (zh) | 层叠线圈部件的制造方法以及层叠线圈部件 | |
| JP2008177254A (ja) | インダクタ及びその製造方法 | |
| JP7355051B2 (ja) | インダクタ部品および電子部品 | |
| WO2023181806A1 (ja) | 電子部品 | |
| WO2023181917A1 (ja) | 電子部品の製造方法 | |
| JP2022138107A (ja) | 積層コイル部品の製造方法 | |
| JP2022180060A (ja) | 積層コイル部品 | |
| JP2013046038A (ja) | 積層コイル部品 | |
| JP2019140349A (ja) | コイル部品及びその製造方法 | |
| KR20150055374A (ko) | 적층형 인덕터 제작용 페라이트 시트 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160812 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170606 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180406 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6323897 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |