JP3344309B2 - 積層セラミック電子部品及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は、セラミック電子
部品に関し、詳しくは、内部に電極（内部電極）が配設
されたセラミック素子の表面に、内部電極と導通する外
部電極が形成された構造を有する積層型インダクタ、積
層セラミックコンデンサ、積層ＬＣ複合部品などの積層
セラミック電子部品及びその製造方法に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】代表的
な積層電子部品の一つに、図６に示すような積層型イン
ダクタがある。この積層型インダクタは、内部に積層型
のコイル５２が形成されたセラミック素子５１の両端部
に、コイル５２の両端部５２ａ，５２ｂと接続する外部
電極５３ａ，５３ｂを配設することにより形成されてい
る。

【０００３】ところで、上記のような積層型インダクタ
は、従来、例えば図７に示すような方法により製造され
ている。

【０００４】まず、磁性体セラミックを原料とするセラ
ミック層６１ａ（図７(ａ)）を用意し、その表面に、引
出し電極６２及び外部電極５３ａ（図６）との接続のた
めのダミー電極６３ａを印刷する（図７(ｂ)）。

【０００５】それから、その表面の左半分にセラミック
層６１ｂを印刷により形成した後（図７(ｃ)）、セラミ
ック層６１ａ，６１ｂに、コイルパターン（内部電極パ
ターン）６４ａ及びダミー電極６３ｂを形成する（図７
(ｄ)）。

【０００６】次に、その表面の右半分にセラミック層６
１ｃを形成し（図７(ｅ)）、コイルパターン６４ｂ及び
ダミー電極６３ｃを形成する（図７(ｆ)）。それから、
左半分にセラミック層６１ｄを形成し（図７(ｇ)）、ダ
ミー電極６３ｄ及び引出し電極６５を形成した後（図７
(ｈ)）、表面全面にセラミック層６１ｅを形成する（図
７(ｉ)）。

【０００７】そして、このようにして形成した積層体を
焼成した後、得られたセラミック素子５１（図６）に、
その両端面に露出したコイル５２の両端部５２ａ，５２
ｂと接続するように外部電極５３ａ，５３ｂを形成する
ことにより、図６に示すような積層型インダクタが得ら
れる。

【０００８】なお、この従来の積層型インダクタの場
合、外部電極５３ａ，５３ｂは、コイル５２の両端部５
２ａ，５２ｂのみではなく、セラミック素子５１の両端
部に露出したダミー電極６３にも接続されることによ
り、セラミック素子５１への十分な固着力が得られるよ
うに構成されている。

【０００９】しかし、上記従来の積層型インダクタの製
造方法によれば、焼成後に得られるセラミック素子に外
部電極を形成する工程が必要で、さらなる生産性の向上
が望まれている。

【００１０】なお、上記の問題点は、積層型インダクタ
に限られるものではなく、内部電極と導通する外部電極
を備えた積層型インダクタ、積層セラミックコンデン
サ、積層型ＬＣ複合部品などの種々の積層セラミック電
子部品にもあてはまるものである。

【００１１】本願発明は、上記の点を解決するものであ
り、積層体を焼成した後に外部電極を形成する工程が不
要で、効率よく積層セラミック電子部品を製造すること
が可能な積層セラミック電子部品の製造方法、及びその
製造方法により製造される、経済性に優れかつ信頼性の
が高い積層セラミック電子部品を提供することを目的と
する。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、本願発明（請求項１）の積層セラミック電子部品の
製造方法は、内部に電極（内部電極）が配設されたセラ
ミック素子の表面に、内部電極と導通する外部電極が形
成された積層セラミック電子部品の製造方法であって、
(ａ)外部電極パターンが形成される、セラミック素子の
端部となる所定の位置にセラミック層が形成されないよ
うに、所定のパターンのセラミック層を形成するセラミ
ック層形成工程と、(ｂ)セラミック素子の端部となる、
セラミック層が形成されない所定の位置に導電ペースト
を形成して、所定形状の外部電極パターンを形成する外
部電極パターン形成工程と、(ｃ)導電ペーストを形成し
て所定形状の内部電極パターンを形成する内部電極パタ
ーン形成工程とを含む一連の工程を一回以上行うことに
より、前記外部電極パターンが端部の所定の位置に積み
重ねられた構造を有する積層体を形成するとともに、前
記積層体を焼成することにより、積み重ねられた外部電
極パターンを一体に焼結させてセラミック素子の所定の
位置に外部電極を形成することを特徴としている。

【００１３】外部電極パターンが形成される所定の位置
にセラミック層が形成されないように、セラミック層を
形成するセラミック層形成工程と、セラミック層が形成
されない所定の位置に導電ペーストを形成して外部電極
パターンを形成する外部電極パターン形成工程と、導電
ペーストを形成して内部電極パターンを形成する内部電
極パターン形成工程とを含む一連の工程を一回以上行う
ことにより（すなわち、前記一連の工程を必要により繰
り返して行うことにより）、外部電極パターンが端部の
所定の位置に積み重ねられた積層体を形成し、この積層
体を焼成して、積み重ねられた外部電極パターンを一体
に焼結させることにより、外部電極を、効率よくセラミ
ック素子の所定の位置に形成することが可能になる。し
たがって、積層体の焼結後に外部電極を形成する工程を
不要にして、製造工程を簡略化し、コストの低減を図る
ことが可能になる。

【００１４】なお、上記セラミック層形成工程、外部電
極パターン形成工程、及び内部電極パターン形成工程の
いずれを先に行うかは、任意に選択することが可能であ
り、外部電極パターン及び内部電極パターンを形成した
後、外部電極パターンの形成されていない部分にセラミ
ック層を形成してもよく、また、所定の切り込みや、セ
ラミック層不形成部分、あるいは窓などのあるセラミッ
ク層を形成した後、前記切り込みやセラミック層不形成
部分、あるいは窓部分などの所定の位置に外部電極パタ
ーンや内部電極パターンを形成するようにしてもよい。

【００１５】なお、セラミック層形成工程において、セ
ラミック層を形成する方法としては、所定の位置に外部
電極パターンを露出させる切欠きや、内部電極パターン
の一部を露出させる窓などを設けたセラミック層を積み
重ねる方法、及び外部電極パターンを形成しない位置や
窓部分以外の位置にセラミックペーストを印刷する方法
などを用いることが可能であり、その具体的な方法に特
別の制約はない。

【００１６】また、外部電極パターン及び内部電極パタ
ーンを形成する方法についても特別の制約はなく、種々
の方法を用いることが可能である。さらに、外部電極パ
ターン及び内部電極パターンは同時に形成することも可
能であり、順次形成することも可能である。

【００１７】また、請求項２の積層セラミック電子部品
の製造方法は、前記外部電極形成用の導電ペーストとし
て、前記内部電極形成用の導電ペーストよりもセラミッ
ク素子への固着力の高い導電ペーストを用いることを特
徴としている。

【００１８】外部電極形成用の導電ペーストとして、内
部電極形成用の導電ペーストよりもセラミック素子への
固着力の高い導電ペーストを用いることにより、実装後
の接続信頼性の高い積層セラミック電子部品を得ること
が可能になり、本願発明を実効あらしめることができ
る。

【００１９】また、請求項３の積層セラミック電子部品
の製造方法は、前記積層体を焼成した後に、セラミック
素子の両側の端面から上下両面側にまで回り込んだ外部
電極が形成されるように、前記セラミック層及び前記外
部電極パターンのパターン形状を調整することを特徴と
している。

【００２０】セラミック層及び外部電極パターンのパタ
ーン形状を調整して、外部電極をセラミック素子の上下
両面側にまで回り込ませることにより、実装作業を容易
ならしめるとともに、接続信頼性を向上させることが可
能になる。

【００２１】また、請求項４の積層セラミック電子部品
の製造方法は、外部電極の、セラミック素子の上下両面
側にまで回り込んだ部分の、セラミック素子の端部から
回り込んだ部分の先端までの距離が、セラミック素子の
端部に形成される外部電極の厚みより大きくなるよう
に、前記セラミック層及び前記外部電極パターンのパタ
ーン形状を調整することを特徴としている。

【００２２】セラミック層及び外部電極パターンのパタ
ーン形状を調整することにより、外部電極の、セラミッ
ク素子の上下両面側にまで回り込んだ部分の、セラミッ
ク素子の端部からの距離を、セラミック素子の端部に形
成される外部電極の厚みより大きくなるようにした場
合、広い面積で回路基板のランドなどと接続させること
が可能になり、実装時の接続信頼性をさらに向上させる
ことが可能になる。

【００２３】また、請求項５の積層セラミック電子部品
の製造方法は、前記外部電極の幅がセラミック素子の幅
より狭く、セラミック素子の端面及び上下両面の両側端
部から後退した位置までだけ外部電極が形成され、か
つ、実質的に外部電極の表面のみがセラミック素子の表
面に露出した状態となるように、前記セラミック層及び
前記外部電極パターンのパターン形状を調整することを
特徴としている。

【００２４】セラミック層及び外部電極パターンのパタ
ーン形状を調整することにより、外部電極の幅をセラミ
ック素子の幅より狭くするとともに、セラミック素子の
端面及び上下両面の両側端部から後退した位置まで外部
電極が形成され、かつ、実質的に外部電極の表面のみが
セラミック素子の表面に露出した状態となるようにした
場合、外部電極がセラミック素子に確実に保持されるこ
とになり、信頼性を向上させることが可能になる。しか
も、外部電極をセラミック素子から突出させないように
することができるので、セラミック電子部品の寸法精度
が向上する。なお、外部電極がセラミック素子の表面に
形成されているだけの状態では、外部電極が剥離したり
しやすくなり、信頼性に欠ける面がある。

【００２５】また、本願発明（請求項６）の積層セラミ
ック電子部品は、上記の請求項１〜５のいずれかに記載
の積層セラミック電子部品の製造方法により製造された
積層セラミック電子部品であって、少なくとも、セラミ
ック素子の端部に、積層されて一体化した導体からなる
外部電極が形成されていることを特徴としている。

【００２６】上記本願発明の製造方法を適用した積層セ
ラミック電子部品は、積層体の焼成後に外部電極を形成
する工程を必要とせずに製造されているため、経済性に
優れており、かつ、信頼性が高いことから、実用上きわ
めて有用である。

【００２７】

【発明の実施の形態】以下、本願発明の実施の形態を示
して、その特徴とするところをさらに詳しく説明する。
なお、以下の発明の実施の形態においては、磁性体セラ
ミック中にコイルを配設してなる積層型インダクタ及び
その製造方法を例にとって説明する。なお、図１は、本
願発明の一実施形態にかかる積層型インダクタを示す斜
視図、図２はその断面図である。

【００２８】この実施形態の積層型インダクタは、図１
及び図２に示すように、内部に積層型のコイル（内部電
極）２が形成されたセラミック素子１の両端部に、コイ
ル２の両端部２ａ，２ｂと接続する外部電極３ａ，３ｂ
を配設することにより形成されている。そして、外部電
極３ａ，３ｂは、セラミック素子１の上下両面側にまで
回り込むように形成されている。

【００２９】また、外部電極３ａ，３ｂの、セラミック
素子１の上下両面側にまで回り込んだ部分の、セラミッ
ク素子１の端部から先端までの距離Ｔ１（図２）は、セ
ラミック素子１の端部に形成される外部電極３ａ，３ｂ
の厚みＴ２（図２）より大きくなるように構成されてい
る。また、外部電極３ａ，３ｂは、その幅Ｗ１（図１）
がセラミック素子１の幅Ｗ２（図１）より狭く、セラミ
ック素子１の端面及び上下両面の両側端部から後退した
位置までだけ形成され、かつ、実質的に外部電極３ａ，
３ｂの表面のみがセラミック素子１の表面に露出した状
態となるように構成されている。

【００３０】なお、この実施形態の積層型インダクタに
おいては、セラミック素子１を構成するセラミックとし
て、磁性体セラミックが用いられている。ただし、セラ
ミック素子１を構成するセラミックは、磁性体セラミッ
クに限らず、ガラス系セラミックなど種々の材料を用い
ることが可能である。

【００３１】また、なお、この実施形態の積層型インダ
クタにおいては、コイル（内部電極）２及び外部電極３
ａ，３ｂを構成する材料としてＡｇやＣｕなどが用いら
れている。ただし、ＡｇやＣｕなどに限らずその他の種
々の電極材料を用いることが可能である。

【００３２】また、この実施形態においては、外部電極
３ａ，３ｂのセラミック素子１への固着力を考慮し、外
部電極用の導電ペーストとして、コイル（内部電極）形
成用の導電ペーストとは異なる種類の導電ペーストを用
いている。具体的には、外部電極形成用の導電ペースト
として、ガラスフリットなどを含んだＡｇやＣｕを用
い、コイル（内部電極）形成用の導電ペーストとして、
ＡｇやＣｕなどを用いた。

【００３３】次に、上記積層型インダクタの製造方法に
ついて説明する。まず、図３(ａ)に示すように、セラミ
ック素子１（図１）の端部となる所定の位置に、外部電
極パターンと対応する形状の切欠き１１ａが形成された
セラミック層１２ａを用意する。セラミック層は、グリ
ーンシートであっても、セラミックペーストを印刷形成
したものであってもよい。セラミック層に関しては、以
下、同様である。また、切欠き１１ａの深さＤ１は上記
外部電極３ａ，３ｂ（図１，２）の上下両面側への回り
込み距離Ｔ１とほぼ同じとする。

【００３４】それから、図３(ｂ)に示すように、切欠き
１１ａに外部電極パターン形成用の導電ペーストを充填
して、外部電極パターン１３ａを形成する。次に、セラ
ミック層１２ａの切欠き１１ａよりも寸法の小さい切欠
き１１ｂが形成されたセラミック層１２ｂを形成する
（図３(ｃ)）。この切欠き１１ｂの深さＤ２は上記外部
電極３ａ，３ｂ（図１，２）の厚みＴ２とほぼ同じとす
る。

【００３５】そして、図３(ｄ)に示すように、切欠き１
１ｂに導電ペーストを充填して外部電極パターン１３ｂ
を形成するとともに、コイル形成用の内部電極パターン
１４ａを印刷形成した後、図３(ｅ)に示すように、左半
分を覆うように、切欠き１１ｂと同じ寸法の切欠き１１
ｃが形成されたセラミック層１２ｃを形成する。

【００３６】次に、図３(ｆ)に示すように、切欠き１１
ｃに導電ペーストを充填して外部電極パターン１３ｃを
形成するとともに、内部電極用の導電ペーストを内部電
極パターン１４ｂを形成した後、図３(ｇ)に示すよう
に、右半分を覆うように、切欠き１１ｂと同じ寸法の切
欠き１１ｄが形成されたセラミック層１２ｄを形成す
る。次いで、図３(ｈ)に示すように、切欠き１１ｄに導
電ペーストを充填して外部電極パターン１３ｃを形成す
るとともに、内部電極パターン１４ｃを形成する。

【００３７】それから、図３(ｉ)に示すように、セラミ
ック素子１（図１）の端部となる所定の位置に、切欠き
１１ｂ，１１ｃ，１１ｄより寸法が大きく、上記切欠き
１１ａと同じ寸法の切欠き１１ｆが形成されたセラミッ
ク層１２ｅを形成した後、図３（ｊ）に示すように、切
り欠き１１ｆに導電ペーストを充填して外部電極パター
ン１３ｄを形成する。

【００３８】このようにして形成された積層体の断面構
造を図４に模式的に示す。図４に示すように、この積層
体１ａにおいては、前記外部電極パターン１３ａ，１３
ｂ，１３ｃ，１３ｄが端部の所定の位置に積み重ねられ
て一体となった構造を有している。

【００３９】そして、この積層体１ａを焼成して、セラ
ミック層１２ａ〜１２ｅ、及び外部電極パターン１３
ａ，１３ｂ，１３ｃ，１３ｄを一体に焼結させることに
より、図１及び図２に示すような積層型インダクタが得
られる。

【００４０】この実施形態では、上述のようにして、セ
ラミック層形成工程と、所定形状の外部電極パターンを
形成する外部電極パターン形成工程及び、内部電極パタ
ーンを形成する内部電極パターン形成工程とを必要に応
じて繰り返して行い、外部電極パターンが端部の所定の
位置に積み重ねられた積層体を形成し、この積層体を焼
成して、外部電極パターンを一体に焼結させることによ
り外部電極を形成するようにしているので、積層体の焼
結後に外部電極を形成する工程を不要にすることができ
る。なお、この発明においては、焼結により形成された
外部電極上に、さらにメッキ膜を形成することを妨げな
い

【００４１】なお、上記実施形態では、セラミック層の
切欠き１１ａ〜１１ｆの形状を長方形とした場合につい
て説明したが、例えば、図５に示すように、切欠き１１
の一部をジグザグ状の形状として、セラミック素子への
外部電極の固着力を向上させることも可能である。

【００４２】なお、上記実施形態では、積層型インダク
タを例にとって説明したが、本願発明は、積層型インダ
クタに限らず、セラミック素子の表面に、内部電極と導
通する外部電極が形成された積層セラミックコンデン
サ、積層ＬＣ複合部品などの種々の積層セラミック電子
部品に適用することが可能である。

【００４３】本願発明はさらにその他の点においても、
上記の実施形態に限定されるものではなく、セラミック
素子を構成するセラミックの種類、コイルを構成する内
部電極の具体的なパターン、コイルの巻数、外部電極の
具体的なパターンなどに関し、発明の要旨の範囲内にお
いて、種々の応用、変形を加えることが可能である。

【００４４】

【発明の効果】上述のように、本願発明の積層セラミッ
ク電子部品の製造方法は、セラミック層形成工程と、セ
ラミック層が形成されない所定の位置に導電ペーストを
形成して、所定形状の外部電極パターンを形成する外部
電極パターン形成工程と、内部電極パターン形成工程と
を繰り返して行い、外部電極パターンが端部に積み重ね
られた積層体を形成し、この積層体を焼成することによ
り、積み重ねられた外部電極パターンを一体に焼結させ
ることにより外部電極を形成するようにしているので、
積層体の焼結後に外部電極を形成する工程を不要にし
て、製造工程を簡略化し、コストの低減を図ることがで
きる。

【００４５】また、請求項２の積層セラミック電子部品
の製造方法のように、外部電極形成用の導電ペーストと
して、内部電極形成用の導電ペーストよりもセラミック
素子への固着力の高い導電ペーストを用いるようにした
場合、実装後の接続信頼性の高い積層セラミック電子部
品を得ることが可能になり、本願発明を実効あらしめる
ことができる。

【００４６】また、請求項３の積層セラミック電子部品
の製造方法のように、セラミック層及び外部電極パター
ンのパターン形状を調整して、外部電極をセラミック素
子の上下両面側にまで回り込ませるようにした場合、実
装作業を容易ならしめるとともに、接続信頼性を向上さ
せることができる。

【００４７】また、請求項４の積層セラミック電子部品
の製造方法のように、セラミック層及び外部電極パター
ンのパターン形状を調整することにより、外部電極の、
セラミック素子の上下両面側にまで回り込んだ部分の、
セラミック素子の端部からの距離を、セラミック素子の
端部に形成される外部電極の厚みより大きくなるように
した場合、広い面積で回路基板のランドなどと接続させ
ることが可能になり、実装時の接続信頼性をさらに向上
させることができる。

【００４８】また、請求項５の積層セラミック電子部品
の製造方法のように、セラミック層及び外部電極パター
ンのパターン形状を調整することにより、外部電極の幅
をセラミック素子の幅より狭くするとともに、セラミッ
ク素子の端面及び上下両面の両側端部から後退した位置
までだけ外部電極が形成され、かつ、実質的に外部電極
の表面のみがセラミック素子の表面に露出した状態とな
るようにした場合、外部電極がセラミック素子に確実に
保持されることになり、信頼性を向上させることができ
るのみならず、電子部品の寸法精度も向上させることが
できる。

【００４９】また、本願発明の製造方法を適用した積層
セラミック電子部品は、積層体の焼成後に外部電極を形
成する工程を必要とせずに製造されているため、経済性
にするれており、かつ、信頼性が高いことから、実用上
きわめて有用である。

【図面の簡単な説明】

【図１】本願発明の一実施形態にかかる積層型インダク
タ（積層セラミック電子部品）を示す斜視図である。

【図２】本願発明の一実施形態にかかる積層型インダク
タの断面図である。

【図３】本願発明の一実施形態にかかる積層型インダク
タの製造方法を示す図である。

【図４】本願発明の一実施形態にかかる積層セラミック
電子部品の製造方法において形成された積層体の断面構
造を模式的に示す図である。

【図５】本願発明の一実施形態にかかる積層型インダク
タに用いられるセラミック層の切欠きの形状を示す図で
ある。

【図６】従来の積層セラミック電子部品（積層型インダ
クタ）を示す斜視図である。

【図７】従来の積層セラミック電子部品（積層型インダ
クタ）の製造方法を示す図である。

【符号の説明】

１ セラミック素子 １ａ 積層体 ２ コイル（内部電極） ２ａ，２ｂ コイルの両端部 ３ａ，３ｂ 外部電極 １１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ
切欠き １２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ セラミッ
ク層 １３ａ，１３ｂ，１３ｃ，１３ｄ 外部電極
パターン １４ａ，１４ｂ，１４ｃ 内部電極
パターン Ｄ１，Ｄ２ 切欠きの深さ Ｔ１ 外部電極のセラミック素子の上下
両面側に回り込んだ部分の距離 Ｔ２ 外部電極の厚み Ｗ１ 外部電極の幅 Ｗ２ セラミック素子の幅

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01F 41/04

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】内部に電極（内部電極）が配設されたセラ
   ミック素子の表面に、内部電極と導通する外部電極が形
   成された積層セラミック電子部品の製造方法であって、 (ａ)外部電極パターンが形成される、セラミック素子の
   端部となる所定の位置にセラミック層が形成されないよ
   うに、所定のパターンのセラミック層を形成するセラミ
   ック層形成工程と、 (ｂ)セラミック素子の端部となる、セラミック層が形成
   されない所定の位置に導電ペーストを形成して、所定形
   状の外部電極パターンを形成する外部電極パターン形成
   工程と、 (ｃ)導電ペーストを形成して所定形状の内部電極パター
   ンを形成する内部電極パターン形成工程とを含む一連の
   工程を１回以上行うことにより、前記外部電極パターン
   が端部の所定の位置に積み重ねられた構造を有する積層
   体を形成するとともに、 前記積層体を焼成することにより、積み重ねられた外部
   電極パターンを一体に焼結させてセラミック素子の所定
   の位置に外部電極を形成することを特徴とする積層セラ
   ミック電子部品の製造方法。
2. 【請求項２】前記外部電極形成用の導電ペーストとし
   て、前記内部電極形成用の導電ペーストよりもセラミッ
   ク素子への固着力の高い導電ペーストを用いることを特
   徴とする請求項１記載の積層セラミック電子部品の製造
   方法。
3. 【請求項３】前記積層体を焼成した後に、セラミック素
   子の両側の端面から上下両面側にまで回り込んだ外部電
   極が形成されるように、前記セラミック層及び前記外部
   電極パターンのパターン形状を調整することを特徴とす
   る請求項１又は２記載の積層セラミック電子部品の製造
   方法。
4. 【請求項４】外部電極の、セラミック素子の上下両面側
   にまで回り込んだ部分の、セラミック素子の端部から回
   り込んだ部分の先端までの距離が、セラミック素子の端
   部に形成される外部電極の厚みより大きくなるように、
   前記セラミック層及び前記外部電極パターンのパターン
   形状を調整することを特徴とする請求項１〜３のいずれ
   かに記載の積層セラミック電子部品の製造方法。
5. 【請求項５】前記外部電極の幅がセラミック素子の幅よ
   り狭く、セラミック素子の端面及び上下両面の両側端部
   から後退した位置までだけ外部電極が形成され、かつ、
   実質的に外部電極の表面のみがセラミック素子の表面に
   露出した状態となるように、前記セラミック層及び前記
   外部電極パターンのパターン形状を調整することを特徴
   とする請求項１〜４のいずれかに記載の積層セラミック
   電子部品の製造方法。
6. 【請求項６】請求項１〜５のいずれかに記載の積層セラ
   ミック電子部品の製造方法により製造された積層セラミ
   ック電子部品であって、少なくとも、セラミック素子の
   端部に、積層されて一体化した導体からなる外部電極が
   形成されていることを特徴とする積層セラミック電子部
   品。