JP3344309B2 - 積層セラミック電子部品及びその製造方法 - Google Patents
積層セラミック電子部品及びその製造方法Info
- Publication number
- JP3344309B2 JP3344309B2 JP03045398A JP3045398A JP3344309B2 JP 3344309 B2 JP3344309 B2 JP 3344309B2 JP 03045398 A JP03045398 A JP 03045398A JP 3045398 A JP3045398 A JP 3045398A JP 3344309 B2 JP3344309 B2 JP 3344309B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- external electrode
- forming
- electronic component
- ceramic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Description
部品に関し、詳しくは、内部に電極(内部電極)が配設
されたセラミック素子の表面に、内部電極と導通する外
部電極が形成された構造を有する積層型インダクタ、積
層セラミックコンデンサ、積層LC複合部品などの積層
セラミック電子部品及びその製造方法に関する。
な積層電子部品の一つに、図6に示すような積層型イン
ダクタがある。この積層型インダクタは、内部に積層型
のコイル52が形成されたセラミック素子51の両端部
に、コイル52の両端部52a,52bと接続する外部
電極53a,53bを配設することにより形成されてい
る。
は、従来、例えば図7に示すような方法により製造され
ている。
ミック層61a(図7(a))を用意し、その表面に、引
出し電極62及び外部電極53a(図6)との接続のた
めのダミー電極63aを印刷する(図7(b))。
層61bを印刷により形成した後(図7(c))、セラミ
ック層61a,61bに、コイルパターン(内部電極パ
ターン)64a及びダミー電極63bを形成する(図7
(d))。
1cを形成し(図7(e))、コイルパターン64b及び
ダミー電極63cを形成する(図7(f))。それから、
左半分にセラミック層61dを形成し(図7(g))、ダ
ミー電極63d及び引出し電極65を形成した後(図7
(h))、表面全面にセラミック層61eを形成する(図
7(i))。
焼成した後、得られたセラミック素子51(図6)に、
その両端面に露出したコイル52の両端部52a,52
bと接続するように外部電極53a,53bを形成する
ことにより、図6に示すような積層型インダクタが得ら
れる。
合、外部電極53a,53bは、コイル52の両端部5
2a,52bのみではなく、セラミック素子51の両端
部に露出したダミー電極63にも接続されることによ
り、セラミック素子51への十分な固着力が得られるよ
うに構成されている。
造方法によれば、焼成後に得られるセラミック素子に外
部電極を形成する工程が必要で、さらなる生産性の向上
が望まれている。
に限られるものではなく、内部電極と導通する外部電極
を備えた積層型インダクタ、積層セラミックコンデン
サ、積層型LC複合部品などの種々の積層セラミック電
子部品にもあてはまるものである。
り、積層体を焼成した後に外部電極を形成する工程が不
要で、効率よく積層セラミック電子部品を製造すること
が可能な積層セラミック電子部品の製造方法、及びその
製造方法により製造される、経済性に優れかつ信頼性の
が高い積層セラミック電子部品を提供することを目的と
する。
に、本願発明(請求項1)の積層セラミック電子部品の
製造方法は、内部に電極(内部電極)が配設されたセラ
ミック素子の表面に、内部電極と導通する外部電極が形
成された積層セラミック電子部品の製造方法であって、
(a)外部電極パターンが形成される、セラミック素子の
端部となる所定の位置にセラミック層が形成されないよ
うに、所定のパターンのセラミック層を形成するセラミ
ック層形成工程と、(b)セラミック素子の端部となる、
セラミック層が形成されない所定の位置に導電ペースト
を形成して、所定形状の外部電極パターンを形成する外
部電極パターン形成工程と、(c)導電ペーストを形成し
て所定形状の内部電極パターンを形成する内部電極パタ
ーン形成工程とを含む一連の工程を一回以上行うことに
より、前記外部電極パターンが端部の所定の位置に積み
重ねられた構造を有する積層体を形成するとともに、前
記積層体を焼成することにより、積み重ねられた外部電
極パターンを一体に焼結させてセラミック素子の所定の
位置に外部電極を形成することを特徴としている。
にセラミック層が形成されないように、セラミック層を
形成するセラミック層形成工程と、セラミック層が形成
されない所定の位置に導電ペーストを形成して外部電極
パターンを形成する外部電極パターン形成工程と、導電
ペーストを形成して内部電極パターンを形成する内部電
極パターン形成工程とを含む一連の工程を一回以上行う
ことにより(すなわち、前記一連の工程を必要により繰
り返して行うことにより)、外部電極パターンが端部の
所定の位置に積み重ねられた積層体を形成し、この積層
体を焼成して、積み重ねられた外部電極パターンを一体
に焼結させることにより、外部電極を、効率よくセラミ
ック素子の所定の位置に形成することが可能になる。し
たがって、積層体の焼結後に外部電極を形成する工程を
不要にして、製造工程を簡略化し、コストの低減を図る
ことが可能になる。
極パターン形成工程、及び内部電極パターン形成工程の
いずれを先に行うかは、任意に選択することが可能であ
り、外部電極パターン及び内部電極パターンを形成した
後、外部電極パターンの形成されていない部分にセラミ
ック層を形成してもよく、また、所定の切り込みや、セ
ラミック層不形成部分、あるいは窓などのあるセラミッ
ク層を形成した後、前記切り込みやセラミック層不形成
部分、あるいは窓部分などの所定の位置に外部電極パタ
ーンや内部電極パターンを形成するようにしてもよい。
ラミック層を形成する方法としては、所定の位置に外部
電極パターンを露出させる切欠きや、内部電極パターン
の一部を露出させる窓などを設けたセラミック層を積み
重ねる方法、及び外部電極パターンを形成しない位置や
窓部分以外の位置にセラミックペーストを印刷する方法
などを用いることが可能であり、その具体的な方法に特
別の制約はない。
ーンを形成する方法についても特別の制約はなく、種々
の方法を用いることが可能である。さらに、外部電極パ
ターン及び内部電極パターンは同時に形成することも可
能であり、順次形成することも可能である。
の製造方法は、前記外部電極形成用の導電ペーストとし
て、前記内部電極形成用の導電ペーストよりもセラミッ
ク素子への固着力の高い導電ペーストを用いることを特
徴としている。
部電極形成用の導電ペーストよりもセラミック素子への
固着力の高い導電ペーストを用いることにより、実装後
の接続信頼性の高い積層セラミック電子部品を得ること
が可能になり、本願発明を実効あらしめることができ
る。
の製造方法は、前記積層体を焼成した後に、セラミック
素子の両側の端面から上下両面側にまで回り込んだ外部
電極が形成されるように、前記セラミック層及び前記外
部電極パターンのパターン形状を調整することを特徴と
している。
ーン形状を調整して、外部電極をセラミック素子の上下
両面側にまで回り込ませることにより、実装作業を容易
ならしめるとともに、接続信頼性を向上させることが可
能になる。
の製造方法は、外部電極の、セラミック素子の上下両面
側にまで回り込んだ部分の、セラミック素子の端部から
回り込んだ部分の先端までの距離が、セラミック素子の
端部に形成される外部電極の厚みより大きくなるよう
に、前記セラミック層及び前記外部電極パターンのパタ
ーン形状を調整することを特徴としている。
ーン形状を調整することにより、外部電極の、セラミッ
ク素子の上下両面側にまで回り込んだ部分の、セラミッ
ク素子の端部からの距離を、セラミック素子の端部に形
成される外部電極の厚みより大きくなるようにした場
合、広い面積で回路基板のランドなどと接続させること
が可能になり、実装時の接続信頼性をさらに向上させる
ことが可能になる。
の製造方法は、前記外部電極の幅がセラミック素子の幅
より狭く、セラミック素子の端面及び上下両面の両側端
部から後退した位置までだけ外部電極が形成され、か
つ、実質的に外部電極の表面のみがセラミック素子の表
面に露出した状態となるように、前記セラミック層及び
前記外部電極パターンのパターン形状を調整することを
特徴としている。
ーン形状を調整することにより、外部電極の幅をセラミ
ック素子の幅より狭くするとともに、セラミック素子の
端面及び上下両面の両側端部から後退した位置まで外部
電極が形成され、かつ、実質的に外部電極の表面のみが
セラミック素子の表面に露出した状態となるようにした
場合、外部電極がセラミック素子に確実に保持されるこ
とになり、信頼性を向上させることが可能になる。しか
も、外部電極をセラミック素子から突出させないように
することができるので、セラミック電子部品の寸法精度
が向上する。なお、外部電極がセラミック素子の表面に
形成されているだけの状態では、外部電極が剥離したり
しやすくなり、信頼性に欠ける面がある。
ック電子部品は、上記の請求項1〜5のいずれかに記載
の積層セラミック電子部品の製造方法により製造された
積層セラミック電子部品であって、少なくとも、セラミ
ック素子の端部に、積層されて一体化した導体からなる
外部電極が形成されていることを特徴としている。
ラミック電子部品は、積層体の焼成後に外部電極を形成
する工程を必要とせずに製造されているため、経済性に
優れており、かつ、信頼性が高いことから、実用上きわ
めて有用である。
して、その特徴とするところをさらに詳しく説明する。
なお、以下の発明の実施の形態においては、磁性体セラ
ミック中にコイルを配設してなる積層型インダクタ及び
その製造方法を例にとって説明する。なお、図1は、本
願発明の一実施形態にかかる積層型インダクタを示す斜
視図、図2はその断面図である。
及び図2に示すように、内部に積層型のコイル(内部電
極)2が形成されたセラミック素子1の両端部に、コイ
ル2の両端部2a,2bと接続する外部電極3a,3b
を配設することにより形成されている。そして、外部電
極3a,3bは、セラミック素子1の上下両面側にまで
回り込むように形成されている。
素子1の上下両面側にまで回り込んだ部分の、セラミッ
ク素子1の端部から先端までの距離T1(図2)は、セ
ラミック素子1の端部に形成される外部電極3a,3b
の厚みT2(図2)より大きくなるように構成されてい
る。また、外部電極3a,3bは、その幅W1(図1)
がセラミック素子1の幅W2(図1)より狭く、セラミ
ック素子1の端面及び上下両面の両側端部から後退した
位置までだけ形成され、かつ、実質的に外部電極3a,
3bの表面のみがセラミック素子1の表面に露出した状
態となるように構成されている。
おいては、セラミック素子1を構成するセラミックとし
て、磁性体セラミックが用いられている。ただし、セラ
ミック素子1を構成するセラミックは、磁性体セラミッ
クに限らず、ガラス系セラミックなど種々の材料を用い
ることが可能である。
クタにおいては、コイル(内部電極)2及び外部電極3
a,3bを構成する材料としてAgやCuなどが用いら
れている。ただし、AgやCuなどに限らずその他の種
々の電極材料を用いることが可能である。
3a,3bのセラミック素子1への固着力を考慮し、外
部電極用の導電ペーストとして、コイル(内部電極)形
成用の導電ペーストとは異なる種類の導電ペーストを用
いている。具体的には、外部電極形成用の導電ペースト
として、ガラスフリットなどを含んだAgやCuを用
い、コイル(内部電極)形成用の導電ペーストとして、
AgやCuなどを用いた。
ついて説明する。まず、図3(a)に示すように、セラミ
ック素子1(図1)の端部となる所定の位置に、外部電
極パターンと対応する形状の切欠き11aが形成された
セラミック層12aを用意する。セラミック層は、グリ
ーンシートであっても、セラミックペーストを印刷形成
したものであってもよい。セラミック層に関しては、以
下、同様である。また、切欠き11aの深さD1は上記
外部電極3a,3b(図1,2)の上下両面側への回り
込み距離T1とほぼ同じとする。
11aに外部電極パターン形成用の導電ペーストを充填
して、外部電極パターン13aを形成する。次に、セラ
ミック層12aの切欠き11aよりも寸法の小さい切欠
き11bが形成されたセラミック層12bを形成する
(図3(c))。この切欠き11bの深さD2は上記外部
電極3a,3b(図1,2)の厚みT2とほぼ同じとす
る。
1bに導電ペーストを充填して外部電極パターン13b
を形成するとともに、コイル形成用の内部電極パターン
14aを印刷形成した後、図3(e)に示すように、左半
分を覆うように、切欠き11bと同じ寸法の切欠き11
cが形成されたセラミック層12cを形成する。
cに導電ペーストを充填して外部電極パターン13cを
形成するとともに、内部電極用の導電ペーストを内部電
極パターン14bを形成した後、図3(g)に示すよう
に、右半分を覆うように、切欠き11bと同じ寸法の切
欠き11dが形成されたセラミック層12dを形成す
る。次いで、図3(h)に示すように、切欠き11dに導
電ペーストを充填して外部電極パターン13cを形成す
るとともに、内部電極パターン14cを形成する。
ック素子1(図1)の端部となる所定の位置に、切欠き
11b,11c,11dより寸法が大きく、上記切欠き
11aと同じ寸法の切欠き11fが形成されたセラミッ
ク層12eを形成した後、図3(j)に示すように、切
り欠き11fに導電ペーストを充填して外部電極パター
ン13dを形成する。
造を図4に模式的に示す。図4に示すように、この積層
体1aにおいては、前記外部電極パターン13a,13
b,13c,13dが端部の所定の位置に積み重ねられ
て一体となった構造を有している。
ミック層12a〜12e、及び外部電極パターン13
a,13b,13c,13dを一体に焼結させることに
より、図1及び図2に示すような積層型インダクタが得
られる。
ラミック層形成工程と、所定形状の外部電極パターンを
形成する外部電極パターン形成工程及び、内部電極パタ
ーンを形成する内部電極パターン形成工程とを必要に応
じて繰り返して行い、外部電極パターンが端部の所定の
位置に積み重ねられた積層体を形成し、この積層体を焼
成して、外部電極パターンを一体に焼結させることによ
り外部電極を形成するようにしているので、積層体の焼
結後に外部電極を形成する工程を不要にすることができ
る。なお、この発明においては、焼結により形成された
外部電極上に、さらにメッキ膜を形成することを妨げな
い
切欠き11a〜11fの形状を長方形とした場合につい
て説明したが、例えば、図5に示すように、切欠き11
の一部をジグザグ状の形状として、セラミック素子への
外部電極の固着力を向上させることも可能である。
タを例にとって説明したが、本願発明は、積層型インダ
クタに限らず、セラミック素子の表面に、内部電極と導
通する外部電極が形成された積層セラミックコンデン
サ、積層LC複合部品などの種々の積層セラミック電子
部品に適用することが可能である。
上記の実施形態に限定されるものではなく、セラミック
素子を構成するセラミックの種類、コイルを構成する内
部電極の具体的なパターン、コイルの巻数、外部電極の
具体的なパターンなどに関し、発明の要旨の範囲内にお
いて、種々の応用、変形を加えることが可能である。
ク電子部品の製造方法は、セラミック層形成工程と、セ
ラミック層が形成されない所定の位置に導電ペーストを
形成して、所定形状の外部電極パターンを形成する外部
電極パターン形成工程と、内部電極パターン形成工程と
を繰り返して行い、外部電極パターンが端部に積み重ね
られた積層体を形成し、この積層体を焼成することによ
り、積み重ねられた外部電極パターンを一体に焼結させ
ることにより外部電極を形成するようにしているので、
積層体の焼結後に外部電極を形成する工程を不要にし
て、製造工程を簡略化し、コストの低減を図ることがで
きる。
の製造方法のように、外部電極形成用の導電ペーストと
して、内部電極形成用の導電ペーストよりもセラミック
素子への固着力の高い導電ペーストを用いるようにした
場合、実装後の接続信頼性の高い積層セラミック電子部
品を得ることが可能になり、本願発明を実効あらしめる
ことができる。
の製造方法のように、セラミック層及び外部電極パター
ンのパターン形状を調整して、外部電極をセラミック素
子の上下両面側にまで回り込ませるようにした場合、実
装作業を容易ならしめるとともに、接続信頼性を向上さ
せることができる。
の製造方法のように、セラミック層及び外部電極パター
ンのパターン形状を調整することにより、外部電極の、
セラミック素子の上下両面側にまで回り込んだ部分の、
セラミック素子の端部からの距離を、セラミック素子の
端部に形成される外部電極の厚みより大きくなるように
した場合、広い面積で回路基板のランドなどと接続させ
ることが可能になり、実装時の接続信頼性をさらに向上
させることができる。
の製造方法のように、セラミック層及び外部電極パター
ンのパターン形状を調整することにより、外部電極の幅
をセラミック素子の幅より狭くするとともに、セラミッ
ク素子の端面及び上下両面の両側端部から後退した位置
までだけ外部電極が形成され、かつ、実質的に外部電極
の表面のみがセラミック素子の表面に露出した状態とな
るようにした場合、外部電極がセラミック素子に確実に
保持されることになり、信頼性を向上させることができ
るのみならず、電子部品の寸法精度も向上させることが
できる。
セラミック電子部品は、積層体の焼成後に外部電極を形
成する工程を必要とせずに製造されているため、経済性
にするれており、かつ、信頼性が高いことから、実用上
きわめて有用である。
タ(積層セラミック電子部品)を示す斜視図である。
タの断面図である。
タの製造方法を示す図である。
電子部品の製造方法において形成された積層体の断面構
造を模式的に示す図である。
タに用いられるセラミック層の切欠きの形状を示す図で
ある。
クタ)を示す斜視図である。
クタ)の製造方法を示す図である。
切欠き 12a,12b,12c,12d,12e セラミッ
ク層 13a,13b,13c,13d 外部電極
パターン 14a,14b,14c 内部電極
パターン D1,D2 切欠きの深さ T1 外部電極のセラミック素子の上下
両面側に回り込んだ部分の距離 T2 外部電極の厚み W1 外部電極の幅 W2 セラミック素子の幅
Claims (6)
- 【請求項1】内部に電極(内部電極)が配設されたセラ
ミック素子の表面に、内部電極と導通する外部電極が形
成された積層セラミック電子部品の製造方法であって、 (a)外部電極パターンが形成される、セラミック素子の
端部となる所定の位置にセラミック層が形成されないよ
うに、所定のパターンのセラミック層を形成するセラミ
ック層形成工程と、 (b)セラミック素子の端部となる、セラミック層が形成
されない所定の位置に導電ペーストを形成して、所定形
状の外部電極パターンを形成する外部電極パターン形成
工程と、 (c)導電ペーストを形成して所定形状の内部電極パター
ンを形成する内部電極パターン形成工程とを含む一連の
工程を1回以上行うことにより、前記外部電極パターン
が端部の所定の位置に積み重ねられた構造を有する積層
体を形成するとともに、 前記積層体を焼成することにより、積み重ねられた外部
電極パターンを一体に焼結させてセラミック素子の所定
の位置に外部電極を形成することを特徴とする積層セラ
ミック電子部品の製造方法。 - 【請求項2】前記外部電極形成用の導電ペーストとし
て、前記内部電極形成用の導電ペーストよりもセラミッ
ク素子への固着力の高い導電ペーストを用いることを特
徴とする請求項1記載の積層セラミック電子部品の製造
方法。 - 【請求項3】前記積層体を焼成した後に、セラミック素
子の両側の端面から上下両面側にまで回り込んだ外部電
極が形成されるように、前記セラミック層及び前記外部
電極パターンのパターン形状を調整することを特徴とす
る請求項1又は2記載の積層セラミック電子部品の製造
方法。 - 【請求項4】外部電極の、セラミック素子の上下両面側
にまで回り込んだ部分の、セラミック素子の端部から回
り込んだ部分の先端までの距離が、セラミック素子の端
部に形成される外部電極の厚みより大きくなるように、
前記セラミック層及び前記外部電極パターンのパターン
形状を調整することを特徴とする請求項1〜3のいずれ
かに記載の積層セラミック電子部品の製造方法。 - 【請求項5】前記外部電極の幅がセラミック素子の幅よ
り狭く、セラミック素子の端面及び上下両面の両側端部
から後退した位置までだけ外部電極が形成され、かつ、
実質的に外部電極の表面のみがセラミック素子の表面に
露出した状態となるように、前記セラミック層及び前記
外部電極パターンのパターン形状を調整することを特徴
とする請求項1〜4のいずれかに記載の積層セラミック
電子部品の製造方法。 - 【請求項6】請求項1〜5のいずれかに記載の積層セラ
ミック電子部品の製造方法により製造された積層セラミ
ック電子部品であって、少なくとも、セラミック素子の
端部に、積層されて一体化した導体からなる外部電極が
形成されていることを特徴とする積層セラミック電子部
品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03045398A JP3344309B2 (ja) | 1998-01-27 | 1998-01-27 | 積層セラミック電子部品及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03045398A JP3344309B2 (ja) | 1998-01-27 | 1998-01-27 | 積層セラミック電子部品及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11214235A JPH11214235A (ja) | 1999-08-06 |
JP3344309B2 true JP3344309B2 (ja) | 2002-11-11 |
Family
ID=12304338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03045398A Expired - Lifetime JP3344309B2 (ja) | 1998-01-27 | 1998-01-27 | 積層セラミック電子部品及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3344309B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005340566A (ja) * | 2004-05-28 | 2005-12-08 | Murata Mfg Co Ltd | コイル部品 |
JP2007180428A (ja) * | 2005-12-28 | 2007-07-12 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
JP4816971B2 (ja) * | 2006-01-16 | 2011-11-16 | 株式会社村田製作所 | インダクタの製造方法 |
JP6047934B2 (ja) | 2011-07-11 | 2016-12-21 | 株式会社村田製作所 | 電子部品及びその製造方法 |
WO2014136843A1 (ja) * | 2013-03-07 | 2014-09-12 | 株式会社村田製作所 | 電子部品 |
KR102139183B1 (ko) | 2015-11-09 | 2020-07-29 | 삼성전기주식회사 | 인덕터 및 그 제조방법 |
-
1998
- 1998-01-27 JP JP03045398A patent/JP3344309B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11214235A (ja) | 1999-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0433176B1 (en) | A multilayer hybrid circuit | |
US6189200B1 (en) | Method for producing multi-layered chip inductor | |
JP3344309B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
US20020026978A1 (en) | Multilayer ceramic substrate and manufacturing method therefor | |
JP2853467B2 (ja) | 積層ビーズインダクタの製造方法 | |
JPH03219605A (ja) | 積層型インダクタンス素子 | |
JPS5924535B2 (ja) | 積層複合部品 | |
JPH1167583A (ja) | 積層型電子部品 | |
JPH03280412A (ja) | コンデンサネットワーク構造体及びその製造方法 | |
JPH11135356A (ja) | 積層セラミックコンデンサ | |
US6627021B2 (en) | Method of manufacturing laminated ceramic electronic component and method of manufacturing laminated inductor | |
JP2946261B2 (ja) | 積層電子部品の製造方法 | |
JPH0945830A (ja) | チップ状電子部品 | |
JP2002305128A (ja) | 積層電子部品及びその製造方法 | |
JP3423445B2 (ja) | 積層部品及びその製造方法 | |
JPH11111551A (ja) | 積層型電子部品の製造方法 | |
JP2000049035A (ja) | 積層セラミックコンデンサ | |
JP3166158B2 (ja) | 積層回路部品の構造 | |
JPH04206910A (ja) | 積層コイルの製造方法 | |
JPH06176965A (ja) | チップ電子部品の製造方法 | |
KR0121767Y1 (ko) | 다층 하이브리드회로 | |
JP2737652B2 (ja) | 多層セラミック基板およびその製造方法 | |
JPS5972715A (ja) | 積層コンデンサ | |
JPH03263310A (ja) | 積層インダクタの製造方法 | |
JP2971123B2 (ja) | 電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020730 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100830 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100830 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110830 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120830 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120830 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130830 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |