JP2002118022A - 積層インダクタ及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 外部電極と引出導体とを確実且つ容易に接続
できるようにする。共振周波数を高め、高周波特性を向
上させる。高価な設備を必要とせず、工程を削減でき、
容易に外部電極を形成でき、製造コストを低減する。 【解決手段】 電気絶縁層と導体パターンが交互に積層
され、各導体パターンの端部が順次接続されることでチ
ップ状の電気絶縁体２２中で積層方向に重畳したコイル
２０が形成され、該コイルの両端部がそれぞれ電気絶縁
体中の引出導体２８によって電気絶縁体表面の両端部に
位置する外部電極に接続されている積層インダクタであ
る。ここでチップ両端面に実装面に対して垂直方向に延
びる溝２８が形成されており、前記引出導体の端部が溝
内に達していて、前記外部電極は溝内を含むように形成
され、該溝内で引出導体と外部電極が接続されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コイルがチップ状
の電気絶縁体中に埋設され、コイル端部が引出導体によ
って外部電極に接続されている構造の積層インダクタ及
びその製造方法に関するものである。更に詳しく述べる
と本発明は、チップ両端面に実装面に対して垂直方向に
延びる溝を形成し、その溝内で引出導体と外部電極が接
続さるようにした積層インダクタ及びその製造方法に関
するものである。この技術は、特に限定されるものでは
ないが、例えば移動体通信機器などの高周波回路基板に
実装する閉回路タイプのインダクタ素子などに有用であ
る。

【０００２】

【従来の技術】積層インダクタは、電気絶縁層と導体パ
ターンとを交互に積層し、各導体パターンの端部を順次
接続することによって積層方向に重畳したコイル（周回
パターン）を形成してチップ状の電気絶縁体中に埋設さ
れた状態とし、コイル両端がそれぞれ引出導体によって
チップ表面の両端面に形成されている外部電極に接続さ
れた構造のチップ部品である。電気絶縁層を構成する材
料としては、非磁性セラミックス（代表的な例は誘電体
セラミックス）あるいは磁性セラミックス（代表的な例
はフェライト）などが用いられている。

【０００３】積層体を形成する方法としては、大別する
と、セラミックスをシート状に成形して、その上に導体
パターンをスクリーン印刷し、そのセラミックスシート
を積層し圧着一体化する方法（シート積層法）と、セラ
ミックスパターンと導体パターンを交互にスクリーン印
刷することで積層する方法（印刷積層法）がある。

【０００４】例えば印刷積層法において、電気絶縁体内
に埋設されるコイルを形成する方法としては、約１／２
ターン分の導体パターンを順次印刷する方法、あるいは
約３／４ターン分の導体パターンを順次印刷する方法な
ど様々である。いずれにしても所定形状の導体パターン
の接続と積み重ねでコイルを形成し、各導体パターンは
積層方向で薄いセラミックス層を介して隣接する構造に
なっている。

【０００５】このような積層インダクタでは、外部電極
の対向方向とコイル軸方向（積層方向）の関係によって
二つの形式に分けられる。その一つが外部電極の対向方
向とコイル軸方向が直交する構造であり、この形式が一
般的である。もう一つは外部電極の対向方向とコイル軸
方向が一致する構造である。

【０００６】外部電極の対向方向とコイル軸方向が直交
する従来の積層インダクタの一例を図９に示す。Ａはチ
ップ内部を透視した状態を、Ｂは縦断面を表している。
内部コイル１０は電気絶縁体（チップ）１２内の上下左
右のほぼ中央に埋設されていて、コイル１０の両端は引
出導体１６によってチップ両端の外部電極１４に接続さ
れる。なお、符号１８は方向性を表示するためのマーカ
ーを示している。

【０００７】ここで外部電極１４は、電気絶縁体（チッ
プ）１２の端部を包み込むような形状をなしている。こ
のような従来構造の積層インダクタは、グリーンチップ
（未焼結チップ）を焼成した後、バレル研磨を行って引
出導体の端部をチップ端面に露出させた後、外部電極を
塗布するディップ工程を経て、焼き付けを行うことで製
造している。

【０００８】

【発明が解決しようとする課題】しかし、外部電極を形
成するためのディップ工程では高価な設備を必要とし、
極めて小さなチップを１個ずつ摘んでディップ作業を行
わねばならないために、作業効率が悪く、治具のメンテ
ナンスが面倒であり、それらのためにランニングコスト
が高くなるなどの欠点があった。

【０００９】また、外部電極が電気絶縁体（チップ）の
端部を包み込むような形状をなしているので、内部コイ
ルとの距離が短くなり、そのために浮遊容量が増大して
共振周波数が低くなり、高周波特性が劣化する欠点もあ
った。

【００１０】本発明の目的は、外部電極と引出導体とを
バレル研磨無しでも確実且つ容易に接続できる構造の積
層インダクタ及びその製造方法を提供することである。
本発明の他の目的は、共振周波数を高め、高周波特性を
向上させることができる積層インダクタを提供すること
である。本発明の更に他の目的は、高価な設備を必要と
せず、工程を削減でき、容易に外部電極を形成でき、製
造コストを低減できる積層インダクタの製造方法を提供
することである。

【００１１】

【課題を解決するための手段】本発明は、電気絶縁層と
導体パターンが交互に積層され、各導体パターンの端部
が順次接続されることでチップ状の電気絶縁体中で積層
方向に重畳したコイルが形成され、該コイルの両端部が
それぞれ電気絶縁体中の引出導体によって電気絶縁体表
面の両端部に位置する外部電極に接続されている構造の
積層インダクタである。本発明においては、チップ両端
面に実装面に対して垂直方向に延びる溝が形成されてお
り、前記引出導体の端部が溝内に達していて、前記外部
電極は溝内を含むように形成され、該溝内で引出導体と
外部電極とが接続されており、その点に特徴がある。

【００１２】本発明における溝の断面形状は任意であ
る。例えば１本のＶ型の切れ込み、Ｕ型あるいは円弧状
の溝でもよいし、Ｖ型の切れ込みを複数本接近配列した
断面形状などでもよい。外部電極は、溝内及びその近傍
のみに導体ペーストを一定幅で印刷塗布することで設け
るのが好ましい。

【００１３】本発明は、電気絶縁層と導体パターンを交
互に積層し、各導体パターンの端部を順次接続すること
でチップ状の電気絶縁体中で積層方向に重畳したコイル
を形成し、該コイルの両端部をそれぞれ電気絶縁体中の
引出導体によって電気絶縁体表面の両端部に位置する外
部電極に接続する構造の積層インダクタの製造方法であ
る。本発明においては、積層後のグリーンチップ両端面
に、実装面に対して垂直方向に延びる方向に溝を形成し
て、前記引出導体の端部が前記溝内に露出するように
し、溝内を含むように外部電極を塗布し、その後に焼成
する。このようにグリーンチップの両端面に溝を形成す
る方法が好ましいが、焼成後のチップに溝を形成し、外
部電極を塗布、焼き付ける方法も可能である。

【００１４】外部電極と引出電極の接続の信頼性をより
一層高めるためには、引出導体の外部電極との接続部近
傍の上下いずれか一方に導体部を設けて引出導体の外部
電極との接続部近傍を厚く形成することにより、接続面
積を大きくする構成もある。

【００１５】積層時における最下層側と最上層側に、周
囲が本体部分よりも１０〜１００μｍ小さい外形の電気
絶縁層を厚さ１０〜１００μｍ積層すると、バレル研磨
を行わなくても擬似的な面取り形状を形成することがで
きる。チップ高さ方向の角部の面取りは、溝形成工程の
際に研削することなどで行える。このような方法を採用
すればバレル研磨工程は一切不要となる。

【００１６】

【実施例】図１は本発明に係る積層インダクタの一実施
例を示す説明図であり、Ａはチップの外観を、Ｂはチッ
プ内部を透視した状態を、Ｃは縦断面を、Ｄは上面から
チップ内部を透視した状態を表している。積層インダク
タは、電気絶縁層と導体パターンとが交互に積層され、
各導体パターンの端部が順次接続されることで電気絶縁
体（チップ）２２中で積層方向に重畳したコイル２０が
形成され、コイル両端がそれぞれ引出導体２６によって
チップ表面の両端面に形成されている外部電極２４に接
続されている構造である。ここでは、コイル２０は、コ
イル軸方向が上下方向を向いており、積層方向の中央が
チップの上部方向にずれるように埋設されている。積層
後のグリーンチップ両端面の中央に実装面（図１では下
面）に対して垂直方向に延びる断面Ｖ型の溝２８が形成
されており、前記引出導体２６の端部が溝内に達してい
る。外部電極２４は、溝内を含むようにほぼ一定の幅で
下端から上端まで形成され、該溝内で引出導体２６と外
部電極２４が接続されている。そして外部電極２４は、
チップ底面（実装基板との当接面）の端子電極２５に接
続されるように形成されている。なお、符号２９は方向
性を表示するためのマーカーである。

【００１７】従来技術とは異なり、本発明では外部電極
がチップを包み込んでいないために（上面外部電極が無
いので）コイル２０と上面外部電極間の浮遊容量が無
く、またコイル２０を上方にずらしているためにチップ
下面の端子電極２５との浮遊容量も少なく、更にチップ
端面の外部電極２４も幅が小さいために浮遊容量が小さ
くなる。その結果、インダクタンスの共振周波数が高く
なり、Ｑ値が高まると共に、インダクタンスの周波数特
性が平坦になり良好になる。

【００１８】このような積層インダクタは、例えば図２
及び図３に示すような工程を経て積層される。この製造
方法は、全てをスクリーン印刷にて行う印刷積層法の例
である。図２は各工程での平面を表しており、図３は各
工程での側面を表している。電気絶縁材料としては、ガ
ラスを添加して低温焼結可能とした誘電体セラミックス
を使用した。例えば、硼珪酸ガラスとアルミナを混合し
た誘電体材料にバインダなどを混合してペースト状とし
たものである。この材料は銀の融点以下の温度で焼成可
能である。導体パターンの材料としては銀ペーストを使
用したが、その他、銀パラジウムペーストなどでもよ
い。基本的な製造方法は、従来行われているのと同様で
ある。

【００１９】以下に述べる工程（ａ）〜（ｊ）は、図２
の（ａ）〜（ｊ）に対応している。 （ａ）基板３０（図３参照）上にセラミックス３１を印
刷する。この最初の面が製品としてはチップ最上面とな
るために、図示していないが、はじめに方向性を示すマ
ーカーを印刷する。その後、セラミックス層を厚さ０．
０６mm〜０．１mmになるまで印刷する。 （ｂ）引出導体３２を印刷する。引出導体３２はチップ
の端面中央からチップ中央をやや越える位置と長さに設
定する。 （ｃ）チップの左半分にセラミックス３３を印刷し、一
端を残して引出導体を覆う。 （ｄ）チップ右半分にコイルの一部となる約１／２ター
ンの導体パターン３４を印刷する。その一端は引出導体
の一端に重なり、他端はチップ中央をやや越える長さと
する。 （ｅ）チップの右半分にセラミックス３５を印刷し、一
端を残して導体パターンを覆う。 （ｆ）チップ左半分にコイルの一部となる約１／２ター
ンの導体パターン３６を印刷する。その一端は下層の導
体パターンの一端に重なり、他端はチップ中央をやや越
える長さとする。 （ｇ）チップの左半分にセラミックス３７を印刷し、一
端を残して導体パターンを覆う。以下、（ｄ）〜（ｇ）
の工程を必要回数繰り返し、コイルを形成する。 （ｈ）チップ全面に約１／２ターンの導体パターンとそ
れに連続する引出導体３８を印刷する。引出導体の一端
はチップ端面中央に位置する。 （ｉ）全面にセラミックス３９を所定の厚み印刷する。 （ｊ）最後に、実装面（実装基板に当接する面）の両端
近傍部に導体ペーストにより端子電極４０を印刷する。
従って、製品としては、上記の工程で積層したチップの
上下をひっくり返した状態で使用される。つまり、積層
時の最初の面がチップ上面となる。

【００２０】以上のようにして全体を積層一体化した
後、両端面にＶ型の溝を形成し、該溝部分及びその近傍
に一定の幅で外部電極（導体ペースト）を塗布し、焼成
する。実際には、このようなチップ部品は多数個取り方
式で製造する。縦横に規則的に印刷積層し、一体化した
ブロック（積層体）から縦横に切断して１個１個のチッ
プを分離する。そして、チップ両端面に溝を形成し、該
溝及びその近傍部分に外部電極（導体ペースト）を塗布
することになる。その後、脱脂、焼成を行う。必要に応
じて、外部電極及び端子電極に、更にニッケルメッキ及
び半田メッキ等を施す。上記のコイル形成方法は、全て
スクリーン印刷にておこなう印刷積層法であるが、セラ
ミックスをシート状に成形してコイルパターンを印刷し
積層するシート積層法にも適用できることは言うまでも
ない。

【００２１】因みに、従来技術では、前述したように、
焼成後にディップ法によって外部電極を塗布し、焼き付
けを行っている。ところが、焼成時に収縮率の関係で、
引出導体の端部がチップ端面から少し凹んでしまう。そ
こで、バレル研磨によりセラミックスの表面を削り、引
出導体の端部を露出させ確実に外部電極と接続できるよ
うにする方法を採っている。それに対して、外部電極
（導体ペースト）塗布後に焼成する方法では、グリーン
チップの状態で引出導体と外部電極が連続しているの
で、焼成時に収縮率の関係で引出導体の端部がチップ端
面から少し凹んでも溝内に外部電極（導体ペースト）が
溜まっているので、外部電極が追従して接続の確実性は
十分確保できる。

【００２２】チップの両端面に形成する溝の断面形状は
任意である。その例を図４に示す。Ａは、前記実施例と
同じ断面Ｖ型の１本の溝を形成した例である。ＢはＶ型
の切れ込みを２本接近配列した断面形状、ＣはＶ型の切
れ込みを３本接近配列した断面形状である。Ｂあるいは
Ｃに示すようなギザギザ形状にすると、内部の引出導体
の露出範囲が広がり、確実な接続が可能になるため好ま
しい。また、溝幅をある程度広げておくと、引出導体の
引出位置が多少ずれても何ら問題なく、引出導体の端面
を確実に露出させることができる。外部電極の幅は、溝
の幅とずれを加味した幅に設定すればよい。勿論、溝の
断面形状は、Ｖ型のみならず、Ｕ型、半円形状あるいは
円弧状などであってもよい。

【００２３】図５は、溝形成と外部電極の塗布工程の一
例を示している説明図である。Ａに示すように、積層後
のグリーンチップ５０を多数揃えて一列に配列し、三角
柱状の刃物５２で一度に切り込みを形成する。これによ
ってＢに示すようなＶ溝５４が形成される。次に、その
Ｖ溝５４を含むように、一定の幅で外部電極となる導体
ペーストを塗布する。ここではローラ式の塗布装置５６
を用いている。この塗布装置は、回転自在に支承されて
いる一定の幅のローラ５７と、該ローラ５７の表面に導
体ペーストを供給する導体ペースト溜め部５８と、ロー
ラ５７の表面に付着する導体ペースト量を調整するブレ
ード５９とを具備し、ローラ５７は矢印方向ａに回転し
つつＶ溝５４に沿って矢印方向ｂに移動するように構成
されている。これによって、導体ペーストがＶ溝内を含
めてＶ溝に沿って一定の幅で塗布され、Ｖ溝中には導体
ペーストが満たされる。チップの片側の処理が終了した
ならば、チップを反転させて反対側の端面についても同
様の方法で溝の形成、溝及びその近傍への導体ペースト
の塗布を行うことは言うまでもない。従って本発明のグ
リーンチップに形成する方法では、導体ペーストの焼き
付けによる外部電極の形成は、セラミックス素地の焼成
時に同時に行うことになる。この方法は、チップサイズ
が小さい場合に特に有効である。

【００２４】図６は、溝形成と外部電極の塗布工程の他
の例を示している説明図である。Ａに示すような配列治
具６０を用いてグリーンチップ５０を配列する。配列治
具６０は、チップの下半分程度が丁度嵌入可能な大きさ
の穴６１を有し、その底部に小さな貫通孔（図示せず）
を設けて真空引き可能な構造としたものである。各チッ
プ５０は、穴６１に嵌入することで配列固定される。な
お、この配列治具は、図５の実施例のチップ配列にも利
用可能である。

【００２５】次にＢに示すように、丸棒状のヤスリ６２
を用いて研削し溝を形成する。ヤスリ６２は（ａ）に示
すように回転させつつ押し付ける方式でもよいし、
（ｂ）に示すように往復動させる方式でもよい。これに
よってＣに示すような円弧状の溝６４を形成することが
できる。Ｄに示すように、塗布治具６６で導体ペースト
を溝内に塗布する。塗布治具６６は、円筒体６７の側面
にスリット６８を形成した構造を有し、円筒体６７内に
導体ペーストを供給し、スリット６８から流し出すこと
により、溝６４内に導体ペーストを塗布し、Ｅに示すよ
うに外部電極６５を形成する。導体ペーストの粘性など
によっては、塗布時に圧力をかけることにより、より正
確且つ確実に溝に導体ペーストを塗布することもでき
る。この実施例では溝内のみに外部電極が塗布されるよ
うにしている。外部電極が溝内のみに収まるようにする
と、外部電極の厚さのばらつきの影響が吸収されるた
め、バレル研磨無しの工程と相俟ってチップの外形寸法
精度を高めることができる。

【００２６】引出導体の引出位置での処理方法の例を図
７に示す。印刷積層時に、引出導体７０の外部電極との
接続部近傍の上下いずれか一方（図７では下方）に導体
部７２を設けて、引出導体の外部電極との接続部近傍を
厚く形成している。これによって接続面積が大きくな
り、外部電極との接続の確実性をより一層高めることが
できる。

【００２７】ところで、切断したままのチップは、テー
ピングされたチップを実装機で取り扱う場合に、角で引
っ掛かりが発生する場合がある。従来行われていた用い
られていたバレル研磨は、チップの角を丸める機能も果
たしていた。そこで本発明では、バレル研磨に代えて、
図８のＡに示すように、積層時に本体部分８０の最下層
側と最上層側に、周囲が本体部分よりも１０〜１００μ
ｍ（５０μｍ程度が最適である）小さい外形の電気絶縁
層８２を、厚さ１０〜１００μｍ（５０μｍ程度が最適
である）積層する。外形の小さい電気絶縁層を複数層形
成する場合は、徐々に外形が小さくなるようにするのが
よい。これによって、図８のＢに示すように、角が目立
たないように擬似的な面取り形状８４を形成することが
できる。なお、必要があればチップの高さ方向の角部に
ついては、溝形成の工程で、同時に角部を削ることも有
効である。これによって、バレル研磨工程は一切不要と
なる。

【００２８】

【発明の効果】本発明は上記のように、チップ両端面に
溝を形成し、引出導体の端部が溝内に達して露出するよ
うにし、外部電極は溝内を含むように形成して、該溝内
で引出導体と外部電極が接続される構造であるために、
外部電極と引出導体とを確実且つ容易に接続できる。ま
た本発明は、外部電極の面積が小さいことなどにより、
共振周波数を高め、高周波特性を向上させることができ
る。

【００２９】本発明方法は、外部電極形成にディップ法
ではなく溝部分に塗布する方法なので、高価な設備を必
要とせず、容易に外部電極を形成でき、またバレル研磨
工程を省くこともでき、それらによってチップ外形寸法
精度も高まり、製造コストを低減できる。

【図面の簡単な説明】

【図１】本発明に係る積層インダクタの一実施例を示す
説明図。

【図２】その積層工程の平面から見た説明図。

【図３】その積層工程の側面から見た説明図。

【図４】チップの両端面に形成する溝の断面形状の例を
示す説明図。

【図５】溝形成と外部電極の塗布工程の一例を示す説明
図。

【図６】溝形成と外部電極の塗布工程の他の例を示す説
明図。

【図７】引出導体の引出位置での処理方法の例を示す説
明図。

【図８】積層による擬似的面取り形状の形成方法の説明
図。

【図９】従来の積層インダクタの一例を示す説明図。

【符号の説明】

２０ コイル ２２ 電気絶縁体 ２４ 外部電極 ２６ 引出導体 ２８ 溝 ２９ マーカー

───────────────────────────────────────────────────── フロントページの続き (72)発明者 天野 昌光 東京都港区新橋５丁目36番11号 富士電気 化学株式会社内 Ｆターム(参考） 5E062 DD04 5E070 AA01 AB01 BA12 CB03 CB13 CB17 DB02 EA01

Claims (9)

【特許請求の範囲】
1. 【請求項１】 電気絶縁層と導体パターンが交互に積層
   され、各導体パターンの端部が順次接続されることでチ
   ップ状の電気絶縁体中で積層方向に重畳したコイルが形
   成され、該コイルの両端部がそれぞれ電気絶縁体中の引
   出導体によって電気絶縁体表面の両端部に位置する外部
   電極に接続されている構造の積層インダクタにおいて、 チップ両端面に実装面に対して垂直方向に延びる溝が形
   成されており、前記引出導体の端部が溝内に達してい
   て、前記外部電極は溝内を含むように形成され、該溝内
   で引出導体と外部電極とが接続されていることを特徴と
   する積層インダクタ。
2. 【請求項２】 溝は、Ｖ型の切れ込みを複数接近配列し
   た断面形状をなしている請求項１記載の積層インダク
   タ。
3. 【請求項３】 引出導体の外部電極との接続部近傍の上
   下いずれか一方に導体部を設けて、引出導体の外部電極
   との接続部近傍を厚く形成して接続面積を大きくした請
   求項１又は２記載の積層インダクタ。
4. 【請求項４】 外部電極を溝内及びその近傍のみに設け
   た請求項１乃至３のいずれかに記載の積層インダクタ。
5. 【請求項５】 最下層側と最上層側に、周囲が本体部分
   よりも１０〜１００μｍ小さい外形の電気絶縁層が厚さ
   １０〜１００μｍ積層され、擬似的に面取り形状が形成
   されている請求項１乃至４のいずれかに記載の積層イン
   ダクタ。
6. 【請求項６】 電気絶縁層と導体パターンを交互に積層
   し、各導体パターンの端部を順次接続することでチップ
   状の電気絶縁体中で積層方向に重畳したコイルを形成
   し、該コイルの両端部をそれぞれ電気絶縁体中の引出導
   体によって電気絶縁体表面の両端部に位置する外部電極
   に接続する構造の積層インダクタの製造方法において、 積層後のグリーンチップ両端面に、実装面に対して垂直
   方向に延びる方向に溝を形成して、前記引出導体の端部
   が前記溝内に露出するようにし、該溝内を含むように外
   部電極を塗布し、その後に焼成することを特徴とする積
   層インダクタの製造方法。
7. 【請求項７】 引出導体の外部電極との接続部近傍の上
   下いずれか一方に導体部を設けて引出導体の外部電極と
   の接続部近傍を厚く形成し、接続面積を大きくする請求
   項６記載の積層インダクタの製造方法。
8. 【請求項８】 積層時における最下層側と最上層側に、
   周囲が本体部分よりも１０〜１００μｍ小さい外形の電
   気絶縁層を厚さ１０〜１００μｍ積層し、擬似的に面取
   り形状を形成する請求項６又は７記載の積層インダクタ
   の製造方法。
9. 【請求項９】 外部電極を溝内及びその近傍のみに塗布
   する請求項６乃至８のいずれかに記載の積層インダクタ
   の製造方法。