JPH10107174A - 半導体装置用基板およびその製造方法 - Google Patents
半導体装置用基板およびその製造方法Info
- Publication number
- JPH10107174A JPH10107174A JP8254046A JP25404696A JPH10107174A JP H10107174 A JPH10107174 A JP H10107174A JP 8254046 A JP8254046 A JP 8254046A JP 25404696 A JP25404696 A JP 25404696A JP H10107174 A JPH10107174 A JP H10107174A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- voltage
- discharge
- copper plate
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
Landscapes
- Ceramic Products (AREA)
Abstract
置用基板において、セラミックス基板と銅板との未接合
部で生じる放電を防止する。 【解決手段】セラミックス基板に銅板を接合後、基板を
静水圧プレス、一軸加圧プレス、加圧ロール等で加圧す
ることにより、セラミックス基板と銅板との間に生じた
未接合空隙を押し潰して著しく偏平な空隙とする。厚い
セラミックス基板を使用した場合、200MPa以上の
圧力で加圧すれば放電電圧は1.5kV以上にすること
ができる。
Description
タモジュールなどに適用される、セラミックス基板に銅
板を直接接合したCBC基板(Copper Bonding Ceramic
Substrate)などの半導体装置用基板およびその製造方
法に関する。
合したCBC基板を用いたパワートランジスタモジュー
ルの例の断面を図2に示す。図において、1は放熱金属
ベース、2はCBC基板、3は半導体チップ、4は外部
導出端子、5はボンディングワイヤ、6は樹脂ケース、
7は端子ブロック、8は封止樹脂、9はゲル状充填材で
ある。
は窒化アルミニウムなどのセラミックス基板2aに対
し、その表裏両面に、銅と微量の酸素との反応により生
成するCu−O共晶液相を接合剤として接合するダイレ
クト・ボンデング・カッパー法により箔状の薄い銅板2
a,2bを直接接合したものである。またはセラミック
ス基板2aの表裏の表面にAg−Cu−Tiなどの活性
化金属ろう材を塗布し、その両面に箔状の薄い銅板2
a、2bをろう付する活性化金属ろう付法でもCBC基
板は製作できる。これらの方法により、主面側の銅板2
cに回路パターンを形成した上で、ここに半導体チップ
3をダイボンティングし、さらに外部導出端子4を半田
付けし、ワイヤ5をボンティングして回路を組立てた
後、CBC基板2を放熱金属ベース1の上に半田付け
し、樹脂ケース6内に充填材9を充填し、樹脂8で封止
してパッケージングを完了する。
C基板をパワートランジスタモジュールなどの特に高耐
圧の半導体装置の基板として採用する場合には次のよう
な問題がある。すなわち、CBC基板のセラミックス基
板2aと銅板2b、2cを直接接合する時に、それらの
界面に空隙10が生じ、未接合部となる。これらの空隙
10が大きい場合には、CBC基板の銅板2b、2cの
膨れとなり、外観的に判別できる。代表的な空隙の形状
としては、底円の直径が200〜300μm、高さ50
〜100μmの部分球状である。未接合部は、接合時の
雰囲気の酸素量、温度、接合時間、接合方法などにより
少なくすることができるが、底円の直径が2mm以下の
未接合部を完全になくすことは出来なかった。
い半導体チップ3からの多量の熱をCBC基板2を介し
て、放熱金属ベース1に伝達し、外部に放熱することを
妨げるほか、主面側の銅板2cに回路パターンにかかる
回路電圧により、空隙10内で放電して回路雑音を生
じ、半導体装置を誤動作させることがあった。放電電圧
は、放電が開始する放電開始電圧より、放電を開始後、
電圧を下げ放電が消失する放電消滅電圧の方が低い。例
えば、半導体装置用基板における放電開始電圧は0.8
kV以上であるが、放電消滅電圧は0.5kVと低いこ
とが実測によりわかった。
部の断面モデル図と等価回路図である。12はセラミッ
ク基板、13は銅板、11は未接合部の空隙である。セ
ラミック基板12の厚さをt2 、空隙11の高さをt1
とする。図3(b)の等価回路において、空隙11とセ
ラミックス基板12とをコンデンサと見なし、それらが
直列接続されているものとする。ε1 、ε2 はそれぞれ
空隙、セラミックス基板の誘電率である。この等価回路
を用いて未接合空隙での放電時の分担電圧を求めて見
る。
圧をV1 、セラミックス基板12の分担電圧をV2 とす
ると、次式が成立する。
(式(3) )。
る圧力と放電距離の関係から求められるパッシェン電圧
V(Paschen )を越えると放電を始めることになる。よ
って放電を起こす際の外部印加電圧Vは式(4) のように
なる。
電率をε1 =1、セラミックス基板12はアルミナと
し、アルミナの比誘電率をε2 =8として、セラミック
ス基板の厚さがt2 =0.25mmと0.63mmの場合に
ついて、未接合空隙での放電開始電圧を求めた。
さt1 、縦軸は放電開始電圧である。放電が起きる印加
電圧の最小値は、セラミックス基板の厚さ0.25mmで
は約0.6kV、0.63mmでは1.0kVで、実測値
とほぼ一致した。また、その時の未接合空隙の高さt1
は、30〜60μmであり、実測値とあっている。式
(4) から、セラミックスと銅板を接合したCBC基板の
未接合部での放電電圧を高くするには、未接合部の高さ
を小さくするか、あるいはセラミックス基板を厚くすれ
ば良いことになる。しかし、セラミックス基板を厚くす
ると、熱抵抗が増大し、通電動作時の半導体チップから
放熱金属ベースへの熱の伝達を妨げることとなり、半導
体装置の特性を低下させる。
ーロン)と非常に低いものであったため、この放電エネ
ルギーも小さく、ほとんど問題にされていなかったが、
半導体装置や周辺装置の高度制御化により、上記の放電
の問題の重要性が増している。以上の点に鑑み本発明の
目的は、放電電圧を素子耐電圧以上に高耐圧化を図った
半導体装置用基板を提供することにある。
発明は、セラミックス基板と銅板とを接合した半導体装
置用基板において、セラミックス基板と銅板の接合した
界面に、著しく偏平な押し潰された形の空隙を有するも
のとする。特に、空隙の高さが10μm以下であること
がよい。
表面を例えば、静水圧プレス(ColdIsostatic Press、
以下CIPと記す)、一軸加圧プレス、加圧ロール等で
加圧することにより、直接接合で生じた界面の未接合空
隙が潰れ、空隙の高さが極端に短くなり、或いは放電す
る空間が無くなるために、放電電圧が高くなる。この放
電電圧は、空隙高さが短い程より効果が大きく、例えば
10μm以下であると放電電圧は1.5kV以上にな
り、実素子の耐電圧として十分な値となる。
ことがよい。この場合、厚い基板では放電開始電圧が
1.5kV以上となる。加圧圧力が高い程、放電電圧が
高くなることが実験で確かめられ、350MPa以上の
加圧力では、薄い基板でも放電電圧が2kV以上にな
る。
実施例について説明する。まず最初に、セラミツクス基
板の製造方法を説明する。アルミナ(Al2 O3 )に焼
結助材としてイットリアなどを添加して粉砕混合し、さ
らにポリビニルブチラール、トルエン、キシレン、フタ
ル酸ジオクチルなどを添加して混練した後、ドクターブ
レード法により、シート状に成形してグリーンシートを
得る。このグリーンシートを所定の形状に型抜きした
後、酸化雰囲気中で700℃に加熱し、成形体中のバイ
ンダーを除去した。更にその成形体を状圧の窒素、或い
は窒素を含むアルゴン雰囲気中で1550〜1750℃
に加熱焼成し、焼結したアルミナ基板を得た。
ナ基板に対し、その表裏の両面に、板厚0.2〜0.3
mmのタフピッチ銅を重ね合わせ、温度1050〜107
5℃の窒素雰囲気中で10分間加熱し、セラミックス基
板と銅板を直接接合してCBC基板を作成した。そのC
BC基板の表裏の銅板に電圧を印加して放電試験を行っ
たところ、放電電圧は、0.5〜0.8kVであった。
内の水中に浸し、50〜500MPaの圧力で加圧した
後乾燥し、再度放電試験を行った。加圧は10秒間以上
行えば十分である。図1は、その放電試験の結果を示
す、電圧特性図である。横軸は加圧圧力、縦軸は放電開
始電圧、パラメータはセラミックス基板の厚さである。
0.25mm,0.63mmの両基板とも100MPa未満
の加圧では、放電電圧の向上は殆ど認められないが、1
00MPa以上の加圧において、放電電圧の向上が認め
られる。
クス基板では250MPa以上で、0.25mmの基板で
は350MPa以上で2.0kV以上となってほぼ安定
し、基板端部での縁面放電が支配的となった。実用に耐
える1.5kVになるのは、0.63mmの基板では、2
00MPa、0.25mmの基板では250MPaであ
る。厚さの薄い基板の方が空隙での分担電圧が高いた
め、空隙の高さを低くしなければならず、大きい加圧力
が必要になるのである。
板を切断し、断面を観察したところ、加圧前に見られた
部分球状の空隙の中央部が押しつぶされ、円環状の空隙
が残っていた。但し、残った空隙の最大高さは10μm
以下となっていた。この実験から、CBC基板の放電
は、セラミックス基板と銅板との未接合空隙で生じる
が、CBC基板の銅板を100MPa以上に加圧するこ
とにより、その未接合空隙が潰されて、放電電圧が増大
したと考えられる。特に、加圧力を350MPa以上に
増すと、放電電圧が2.0kV以上になることから、未
接合空隙は、ほぼ完全に潰すことが出来たと考えられ
る。
に、350℃×10分間の水素雰囲気での熱処理を5回
行った後、放電電圧を測定したが、この条件での熱処理
による放電電圧の低下は認められなかった。 〔実験2〕一軸加圧プレス機を用い、上下の押し型と外
枠を有するプレス成形用金型の上下の押し型の間に、厚
さ3mmのゴムシートを2枚挿入し、そのゴムシートの間
にCBC基板基板をはさんで、CBC基板の銅表面を5
0〜500MPaで加圧した。
印加して放電試験を行ったところ、100MPa以上の
加圧において、実施例1と同様に放電電圧の向上が認め
られた。板厚0.63mmの基板では250MPa以上
で、0.25mmの基板では350MPa以上で2.0k
V以上となって安定し、基板端部での縁面放電が支配的
となった。ゴムシートの厚さを1〜5mmに変えても同じ
結果が得られた。 〔実験3〕CBC基板を、厚さ1mmの2枚のゴムシート
の間に挟み、上下二本のロールを有する圧延機の間に入
れ、50〜500MPaで加圧した。
印加して放電試験を行ったところ、100MPa以上の
加圧において、実施例1と同様に放電電圧の向上が認め
られた。板厚0.63mmの基板では250MPa以上
で、0.25mmの基板では350MPa以上で2.0k
V以上となって安定し、基板端部での縁面放電が支配的
となった。ゴムシートの厚さを0.5〜2mmに変えても
同じ結果が得られた。
BC基板のセラミックス基板と銅板とを加圧すれば、セ
ラミックス基板と銅板との未接合空隙を潰すことがで
き、CBC基板の放電電圧を向上させられることがわか
る。 〔実施例1〕厚さ0.25mmのアルミナ基板に銅板を直
接接合したCBC基板をCIPにより400MPaで加
圧した。このCBC基板と、比較例として加圧しないC
BC基板とを用い、半導体チップをダイボンティング
し、トランジスタモジュールを作製した。
加電圧0.6〜0.8kVで放電を生じたのに対し、本
トランジスタモジュールでは、2.5kVまで放電をし
なかった。従って、回路雑音を生じ、半導体装置を誤動
作させることも無かった。また、両方のトランジスタモ
ジュールにおいて通電試験をおこない、半導体チップの
温度のバラツキを測定したところ、比較例のトランジス
タモジュールでは、±3℃であったのに対し、加圧を経
た実施例1のトランジスタモジュールでは、±1.5℃
と幅が小さかった。また温度上昇も平均で0.5から1
℃少なかった。すなわち、CBC基板を加圧してセラミ
ックス基板と銅板との未接合空隙を潰すことにより、基
板の熱抵抗を低下させられることがわかった。
BC基板の例について述べたが、窒化アルミニウム基板
や、Ag−Cu−Tiなどの活性化金属ろう材を用いて
銅板をろう付した半導体装置用基板においても同様の効
果が認められた。また、一旦放電を開始した後、放電が
消滅する電圧は、放電開始電圧より30〜40%低い電
圧となるが、CBC基板を加圧することにより、放電開
始電圧を高くすることにより、放電消滅電圧も向上する
ことが確認された。
ラミックス基板と銅板とを接合した半導体装置用基板に
おいて、接合後基板を高圧に加圧することにより、セラ
ミックス基板と銅板の未接合空隙を潰して空隙で発生し
ていた放電を抑え、CBC基板の使用電圧を高めること
ができる。すなわち、半導体装置用の基板として耐放電
電圧の高いCBC基板が得られ、半導体装置を誤動作さ
せるような雑音を生じることが無く、特にパワートラン
ジスタモジュールなどの半導体装置の耐電圧の向上や信
頼性の向上に大きく寄与できる。
ことにより、熱抵抗の低減も実現できる。
断面図
その等価回路図
性図
Claims (5)
- 【請求項1】セラミックス基板と銅板とを接合した半導
体装置用基板において、セラミックス基板と銅板の接合
した界面に、押し潰された形の著しく偏平な空隙を有す
ることを特徴とする半導体装置用基板。 - 【請求項2】空隙の最大高さが10μm以下であること
を特徴とする請求項1記載の半導体装置用基板。 - 【請求項3】セラミックス基板に銅板を接合した半導体
装置用基板の製造方法において、接合後前記基板を加圧
して、セラミックス基板と銅板の接合した界面に生じた
空隙を潰すことを特徴とする半導体装置用基板の製造方
法。 - 【請求項4】基板を静水圧プレス、一軸加圧プレス、加
圧ロールのいずれかで加圧することを特徴とする請求項
3記載の半導体装置用基板の製造方法。 - 【請求項5】基板を200MPa以上の圧力で加圧する
ことを特徴とする請求項4記載の半導体装置用基板の製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25404696A JP3601208B2 (ja) | 1996-09-26 | 1996-09-26 | 半導体装置用基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25404696A JP3601208B2 (ja) | 1996-09-26 | 1996-09-26 | 半導体装置用基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10107174A true JPH10107174A (ja) | 1998-04-24 |
JP3601208B2 JP3601208B2 (ja) | 2004-12-15 |
Family
ID=17259488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25404696A Expired - Fee Related JP3601208B2 (ja) | 1996-09-26 | 1996-09-26 | 半導体装置用基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3601208B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011093373A1 (ja) * | 2010-01-27 | 2011-08-04 | 京セラ株式会社 | 複合体およびそれを用いた半導体装置、半導体モジュールならびにその製法 |
WO2011122406A1 (ja) * | 2010-03-30 | 2011-10-06 | 株式会社村田製作所 | 金属ベース基板およびその製造方法 |
WO2012086417A1 (ja) * | 2010-12-24 | 2012-06-28 | 日立オートモティブシステムズ株式会社 | パワーモジュールの絶縁構造とパワーモジュールを用いた電力変換装置 |
WO2013008919A1 (ja) * | 2011-07-14 | 2013-01-17 | 株式会社東芝 | セラミックス回路基板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05136290A (ja) * | 1991-11-11 | 1993-06-01 | Toshiba Corp | セラミツクス回路基板 |
JPH08186193A (ja) * | 1994-12-28 | 1996-07-16 | Hitachi Ltd | 回路基板及びそれを用いた半導体装置 |
-
1996
- 1996-09-26 JP JP25404696A patent/JP3601208B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05136290A (ja) * | 1991-11-11 | 1993-06-01 | Toshiba Corp | セラミツクス回路基板 |
JPH08186193A (ja) * | 1994-12-28 | 1996-07-16 | Hitachi Ltd | 回路基板及びそれを用いた半導体装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011093373A1 (ja) * | 2010-01-27 | 2011-08-04 | 京セラ株式会社 | 複合体およびそれを用いた半導体装置、半導体モジュールならびにその製法 |
WO2011122406A1 (ja) * | 2010-03-30 | 2011-10-06 | 株式会社村田製作所 | 金属ベース基板およびその製造方法 |
US8980028B2 (en) | 2010-03-30 | 2015-03-17 | Murata Manufacturing Co., Ltd. | Metal base substrate and manufacturing method thereof |
WO2012086417A1 (ja) * | 2010-12-24 | 2012-06-28 | 日立オートモティブシステムズ株式会社 | パワーモジュールの絶縁構造とパワーモジュールを用いた電力変換装置 |
JP2012138409A (ja) * | 2010-12-24 | 2012-07-19 | Hitachi Automotive Systems Ltd | パワーモジュールの絶縁構造とパワーモジュールを用いた電力変換装置 |
CN103283022A (zh) * | 2010-12-24 | 2013-09-04 | 日立汽车系统株式会社 | 功率模块的绝缘结构和使用功率模块的电力变换装置 |
US9326425B2 (en) | 2010-12-24 | 2016-04-26 | Hitachi Automotive Systems, Ltd. | Power module |
WO2013008919A1 (ja) * | 2011-07-14 | 2013-01-17 | 株式会社東芝 | セラミックス回路基板 |
JPWO2013008919A1 (ja) * | 2011-07-14 | 2015-02-23 | 株式会社東芝 | セラミックス回路基板 |
Also Published As
Publication number | Publication date |
---|---|
JP3601208B2 (ja) | 2004-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2908333A1 (en) | Semiconductor device, ceramic circuit board, and semiconductor device manufacturing method | |
EP2006895A1 (en) | Electronic component module | |
CN106631036A (zh) | 一种高温共烧氮化铝陶瓷的烧结方法 | |
JP3601208B2 (ja) | 半導体装置用基板およびその製造方法 | |
JP2018116994A (ja) | パワーモジュール | |
WO2021040030A1 (ja) | 放熱板、半導体パッケージ及び半導体モジュール | |
JP2003188310A (ja) | 電極端子付き回路基板の製造方法 | |
JPH1067560A (ja) | 高熱伝導率セラミックスおよびその製造方法 | |
JP7351134B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3724133B2 (ja) | 熱電変換モジュールの製造方法 | |
JP2018116995A (ja) | パワーモジュールの製造方法 | |
EP3428954B1 (en) | Method for establishing a connection between two joining partners | |
JPH04329617A (ja) | 積層セラミック電子部品の製造方法 | |
JP3588315B2 (ja) | 半導体素子モジュール | |
JP2002246717A (ja) | セラミック回路基板 | |
JP2000034177A (ja) | 半導体装置用基板 | |
JPH0878578A (ja) | 放熱基板用材料及びその製造方法 | |
CN114710847B (zh) | 半导体芯片封测用电子陶瓷加热器及其制备方法 | |
TWI733011B (zh) | 電子零件安裝模組之製造方法 | |
JPH0748180A (ja) | セラミックス−金属接合体 | |
JP4204515B2 (ja) | 金属−セラミックス焼結積層体およびその製造方法 | |
JP2833901B2 (ja) | 半導体装置 | |
JP2000236052A (ja) | 半導体装置用基板およびその製造方法 | |
JPH09172247A (ja) | セラミックス回路基板およびその製造方法 | |
JPH0250494A (ja) | 積層セラミック基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040913 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |