JP3601208B2 - 半導体装置用基板およびその製造方法 - Google Patents
半導体装置用基板およびその製造方法 Download PDFInfo
- Publication number
- JP3601208B2 JP3601208B2 JP25404696A JP25404696A JP3601208B2 JP 3601208 B2 JP3601208 B2 JP 3601208B2 JP 25404696 A JP25404696 A JP 25404696A JP 25404696 A JP25404696 A JP 25404696A JP 3601208 B2 JP3601208 B2 JP 3601208B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- voltage
- discharge
- semiconductor device
- copper plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
Landscapes
- Ceramic Products (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、パワートランジスタモジュールなどに適用される、セラミックス基板に銅板を直接接合したＣＢＣ基板（Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ Ｃｅｒａｍｉｃ Ｓｕｂｓｔｒａｔｅ）などの半導体装置用基板およびその製造方法に関する。
【０００２】
【従来の技術】
まず、セラミックス基板に銅板を直接接合したＣＢＣ基板を用いたパワートランジスタモジュールの例の断面を図２に示す。
図において、１は放熱金属ベース、２はＣＢＣ基板、３は半導体チップ、４は外部導出端子、５はボンディングワイヤ、６は樹脂ケース、７は端子ブロック、８は封止樹脂、９はゲル状充填材である。
【０００３】
ここで、ＣＢＣ基板２は、アルミナあるいは窒化アルミニウムなどのセラミックス基板２ａに対し、その表裏両面に、銅と微量の酸素との反応により生成するＣｕ−Ｏ共晶液相を接合剤として接合するダイレクト・ボンデング・カッパー法により箔状の薄い銅板２ａ，２ｂを直接接合したものである。またはセラミックス基板２ａの表裏の表面にＡｇ−Ｃｕ−Ｔｉなどの活性化金属ろう材を塗布し、その両面に箔状の薄い銅板２ａ、２ｂをろう付する活性化金属ろう付法でもＣＢＣ基板は製作できる。これらの方法により、主面側の銅板２ｃに回路パターンを形成した上で、ここに半導体チップ３をダイボンティングし、さらに外部導出端子４を半田付けし、ワイヤ５をボンティングして回路を組立てた後、ＣＢＣ基板２を放熱金属ベース１の上に半田付けし、樹脂ケース６内に充填材９を充填し、樹脂８で封止してパッケージングを完了する。
【０００４】
【発明が解決しようとする課題】
ところで、前記のＣＢＣ基板をパワートランジスタモジュールなどの特に高耐圧の半導体装置の基板として採用する場合には次のような問題がある。すなわち、ＣＢＣ基板のセラミックス基板２ａと銅板２ｂ、２ｃを直接接合する時に、それらの界面に空隙１０が生じ、未接合部となる。これらの空隙１０が大きい場合には、ＣＢＣ基板の銅板２ｂ、２ｃの膨れとなり、外観的に判別できる。代表的な空隙の形状としては、底円の直径が２００〜３００μｍ、高さ５０〜１００μｍの部分球状である。未接合部は、接合時の雰囲気の酸素量、温度、接合時間、接合方法などにより少なくすることができるが、底円の直径が２ｍｍ以下の未接合部を完全になくすことは出来なかった。
【０００５】
この未接合部の空隙１０は、通電動作に伴い半導体チップ３からの多量の熱をＣＢＣ基板２を介して、放熱金属ベース１に伝達し、外部に放熱することを妨げるほか、主面側の銅板２ｃに回路パターンにかかる回路電圧により、空隙１０内で放電して回路雑音を生じ、半導体装置を誤動作させることがあった。
放電電圧は、放電が開始する放電開始電圧より、放電を開始後、電圧を下げ放電が消失する放電消滅電圧の方が低い。例えば、半導体装置用基板における放電開始電圧は０．８ｋＶ以上であるが、放電消滅電圧は０．５ｋＶと低いことが実測によりわかった。
【０００６】
図３（ａ）および（ｂ）は、それぞれ空隙部の断面モデル図と等価回路図である。１２はセラミック基板、１３は銅板、１１は未接合部の空隙である。セラミック基板１２の厚さをｔ２ 、空隙１１の高さをｔ１ とする。
図３（ｂ）の等価回路において、空隙１１とセラミックス基板１２とをコンデンサと見なし、それらが直列接続されているものとする。ε１ 、ε２ はそれぞれ空隙、セラミックス基板の誘電率である。この等価回路を用いて未接合空隙での放電時の分担電圧を求めて見る。
【０００７】
今、外部印加電圧をＶ、空隙１１の分担電圧をＶ１ 、セラミックス基板１２の分担電圧をＶ２ とすると、次式が成立する。
【０００８】
【数１】
この２式より未接合部の分担電圧Ｖ１ が導き出される（式（３） ）。
【０００９】
【数２】
この分担電圧Ｖ１ が、空気中のパッシェンの法則における圧力と放電距離の関係から求められるパッシェン電圧Ｖ（Ｐａｓｃｈｅｎ ）を越えると放電を始めることになる。よって放電を起こす際の外部印加電圧Ｖは式（４） のようになる。
【００１０】
【数３】
ここで、空隙内は窒素が入っているものとし、窒素の誘電率をε１ ＝１、セラミックス基板１２はアルミナとし、アルミナの比誘電率をε２ ＝８として、セラミックス基板の厚さがｔ２ ＝０．２５ｍｍと０．６３ｍｍの場合について、未接合空隙での放電開始電圧を求めた。
【００１１】
その結果を図４に示す。横軸は、空隙の高さｔ１ 、縦軸は放電開始電圧である。放電が起きる印加電圧の最小値は、セラミックス基板の厚さ０．２５ｍｍでは約０．６ｋＶ、０．６３ｍｍでは１．０ｋＶで、実測値とほぼ一致した。また、その時の未接合空隙の高さｔ１ は、３０〜６０μｍであり、実測値とあっている。
式（４） から、セラミックスと銅板を接合したＣＢＣ基板の未接合部での放電電圧を高くするには、未接合部の高さを小さくするか、あるいはセラミックス基板を厚くすれば良いことになる。しかし、セラミックス基板を厚くすると、熱抵抗が増大し、通電動作時の半導体チップから放熱金属ベースへの熱の伝達を妨げることとなり、半導体装置の特性を低下させる。
【００１２】
従来、空隙の容量が約１００ｐＣ（ピコクーロン）と非常に低いものであったため、この放電エネルギーも小さく、ほとんど問題にされていなかったが、半導体装置や周辺装置の高度制御化により、上記の放電の問題の重要性が増している。
以上の点に鑑み本発明の目的は、放電電圧を素子耐電圧以上に高耐圧化を図った半導体装置用基板を提供することにある。
【００１３】
【課題を解決するための手段】
上記の課題解決のため本発明は、セラミックス基板と銅板とを接合した半導体装置用基板において、セラミックス基板と銅板の接合した界面に、著しく偏平な押し潰された形の空隙を有するものとする。
特に、空隙の高さが１０μｍ以下であることがよい。
【００１４】
銅板を直接接合した半導体装置基板の銅板表面を例えば、静水圧プレス（Ｃｏｌｄ Ｉｓｏｓｔａｔｉｃ Ｐｒｅｓｓ、以下ＣＩＰと記す）、一軸加圧プレス、加圧ロール等で加圧することにより、直接接合で生じた界面の未接合空隙が潰れ、空隙の高さが極端に短くなり、或いは放電する空間が無くなるために、放電電圧が高くなる。この放電電圧は、空隙高さが短い程より効果が大きく、例えば１０μｍ以下であると放電電圧は１．５ｋＶ以上になり、実素子の耐電圧として十分な値となる。
【００１５】
特に、２００ＭＰａ以上の圧力で加圧することがよい。
この場合、厚い基板では放電開始電圧が１．５ｋＶ以上となる。
加圧圧力が高い程、放電電圧が高くなることが実験で確かめられ、３５０ＭＰａ以上の加圧力では、薄い基板でも放電電圧が２ｋＶ以上になる。
【００１６】
【発明の実施の形態】
以下図面を参照しながら本発明の実施例について説明する。
まず最初に、セラミツクス基板の製造方法を説明する。
アルミナ（Ａｌ２ Ｏ３ ）に焼結助材としてイットリアなどを添加して粉砕混合し、さらにポリビニルブチラール、トルエン、キシレン、フタル酸ジオクチルなどを添加して混練した後、ドクターブレード法により、シート状に成形してグリーンシートを得る。このグリーンシートを所定の形状に型抜きした後、酸化雰囲気中で７００℃に加熱し、成形体中のバインダーを除去した。更にその成形体を状圧の窒素、或いは窒素を含むアルゴン雰囲気中で１５５０〜１７５０℃に加熱焼成し、焼結したアルミナ基板を得た。
【００１７】
その板厚０．２５ｍｍ、０．６３ｍｍのアルミナ基板に対し、その表裏の両面に、板厚０．２〜０．３ｍｍのタフピッチ銅を重ね合わせ、温度１０５０〜１０７５℃の窒素雰囲気中で１０分間加熱し、セラミックス基板と銅板を直接接合してＣＢＣ基板を作成した。
そのＣＢＣ基板の表裏の銅板に電圧を印加して放電試験を行ったところ、放電電圧は、０．５〜０．８ｋＶであった。
【００１８】
〔実験１〕
この基板を、ＣＩＰの加圧容器内の水中に浸し、５０〜５００ＭＰａの圧力で加圧した後乾燥し、再度放電試験を行った。加圧は１０秒間以上行えば十分である。
図１は、その放電試験の結果を示す、電圧特性図である。横軸は加圧圧力、縦軸は放電開始電圧、パラメータはセラミックス基板の厚さである。０．２５ｍｍ，０．６３ｍｍの両基板とも１００ＭＰａ未満の加圧では、放電電圧の向上は殆ど認められないが、１００ＭＰａ以上の加圧において、放電電圧の向上が認められる。
【００１９】
放電電圧は、０．６３ｍｍの板厚のセラミックス基板では２５０ＭＰａ以上で、０．２５ｍｍの基板では３５０ＭＰａ以上で２．０ｋＶ以上となってほぼ安定し、基板端部での縁面放電が支配的となった。実用に耐える１．５ｋＶになるのは、０．６３ｍｍの基板では、２００ＭＰａ、０．２５ｍｍの基板では２５０ＭＰａである。厚さの薄い基板の方が空隙での分担電圧が高いため、空隙の高さを低くしなければならず、大きい加圧力が必要になるのである。
【００２０】
放電開始電圧が１．５ｋＶ以上となった基板を切断し、断面を観察したところ、加圧前に見られた部分球状の空隙の中央部が押しつぶされ、円環状の空隙が残っていた。但し、残った空隙の最大高さは１０μｍ以下となっていた。
この実験から、ＣＢＣ基板の放電は、セラミックス基板と銅板との未接合空隙で生じるが、ＣＢＣ基板の銅板を１００ＭＰａ以上に加圧することにより、その未接合空隙が潰されて、放電電圧が増大したと考えられる。特に、加圧力を３５０ＭＰａ以上に増すと、放電電圧が２．０ｋＶ以上になることから、未接合空隙は、ほぼ完全に潰すことが出来たと考えられる。
【００２１】
なお、３５０ＭＰａで加圧したＣＢＣ基板に、３５０℃×１０分間の水素雰囲気での熱処理を５回行った後、放電電圧を測定したが、この条件での熱処理による放電電圧の低下は認められなかった。
〔実験２〕
一軸加圧プレス機を用い、上下の押し型と外枠を有するプレス成形用金型の上下の押し型の間に、厚さ３ｍｍのゴムシートを２枚挿入し、そのゴムシートの間にＣＢＣ基板基板をはさんで、ＣＢＣ基板の銅表面を５０〜５００ＭＰａで加圧した。
【００２２】
加圧したＣＢＣ基板の表裏の銅板に電圧を印加して放電試験を行ったところ、１００ＭＰａ以上の加圧において、実施例１と同様に放電電圧の向上が認められた。板厚０．６３ｍｍの基板では２５０ＭＰａ以上で、０．２５ｍｍの基板では３５０ＭＰａ以上で２．０ｋＶ以上となって安定し、基板端部での縁面放電が支配的となった。ゴムシートの厚さを１〜５ｍｍに変えても同じ結果が得られた。
〔実験３〕
ＣＢＣ基板を、厚さ１ｍｍの２枚のゴムシートの間に挟み、上下二本のロールを有する圧延機の間に入れ、５０〜５００ＭＰａで加圧した。
【００２３】
加圧したＣＢＣ基板の表裏の銅板に電圧を印加して放電試験を行ったところ、１００ＭＰａ以上の加圧において、実施例１と同様に放電電圧の向上が認められた。板厚０．６３ｍｍの基板では２５０ＭＰａ以上で、０．２５ｍｍの基板では３５０ＭＰａ以上で２．０ｋＶ以上となって安定し、基板端部での縁面放電が支配的となった。ゴムシートの厚さを０．５〜２ｍｍに変えても同じ結果が得られた。
【００２４】
これらの実験から、加圧の方法に依らずＣＢＣ基板のセラミックス基板と銅板とを加圧すれば、セラミックス基板と銅板との未接合空隙を潰すことができ、ＣＢＣ基板の放電電圧を向上させられることがわかる。
〔実施例１〕
厚さ０．２５ｍｍのアルミナ基板に銅板を直接接合したＣＢＣ基板をＣＩＰにより４００ＭＰａで加圧した。このＣＢＣ基板と、比較例として加圧しないＣＢＣ基板とを用い、半導体チップをダイボンティングし、トランジスタモジュールを作製した。
【００２５】
比較例のトランジスタモジュールでは、印加電圧０．６〜０．８ｋＶで放電を生じたのに対し、本トランジスタモジュールでは、２．５ｋＶまで放電をしなかった。従って、回路雑音を生じ、半導体装置を誤動作させることも無かった。
また、両方のトランジスタモジュールにおいて通電試験をおこない、半導体チップの温度のバラツキを測定したところ、比較例のトランジスタモジュールでは、±３℃であったのに対し、加圧を経た実施例１のトランジスタモジュールでは、±１．５℃と幅が小さかった。また温度上昇も平均で０．５から１℃少なかった。すなわち、ＣＢＣ基板を加圧してセラミックス基板と銅板との未接合空隙を潰すことにより、基板の熱抵抗を低下させられることがわかった。
【００２６】
以上、アルミナ基板と銅板とを接合したＣＢＣ基板の例について述べたが、窒化アルミニウム基板や、Ａｇ−Ｃｕ−Ｔｉなどの活性化金属ろう材を用いて銅板をろう付した半導体装置用基板においても同様の効果が認められた。
また、一旦放電を開始した後、放電が消滅する電圧は、放電開始電圧より３０〜４０％低い電圧となるが、ＣＢＣ基板を加圧することにより、放電開始電圧を高くすることにより、放電消滅電圧も向上することが確認された。
【００２７】
【発明の効果】
以上に述べたように本発明によれば、セラミックス基板と銅板とを接合した半導体装置用基板において、接合後基板を高圧に加圧することにより、セラミックス基板と銅板の未接合空隙を潰して空隙で発生していた放電を抑え、ＣＢＣ基板の使用電圧を高めることができる。すなわち、半導体装置用の基板として耐放電電圧の高いＣＢＣ基板が得られ、半導体装置を誤動作させるような雑音を生じることが無く、特にパワートランジスタモジュールなどの半導体装置の耐電圧の向上や信頼性の向上に大きく寄与できる。
【００２８】
更に、ＣＢＣ基板の未接合空隙が潰されることにより、熱抵抗の低減も実現できる。
【図面の簡単な説明】
【図１】加圧力と放電開始電圧との関係を示す図
【図２】ＣＢＣ基板を用いたトランジスタモジュールの断面図
【図３】（ａ）は未接合空隙の断面モデル図、（ｂ）はその等価回路図
【図４】未接合空隙のあるＣＢＣ基板の放電開始電圧特性図
【符号の説明】
１ 放熱金属ベース
２ ＣＢＣ基板
２ａ セラミックス基板
２ｂ、２ｃ 銅板
３ 半導体チップ
４ 外部導出端子
５ ボンディングワイヤ
６ 樹脂ケース
７ 端子ブロック
８ 封止樹脂
９ ゲル状充填材
１０ 空隙
１１ 空隙
１２ セラミックス基板
１３ 銅板
【発明の属する技術分野】
本発明は、パワートランジスタモジュールなどに適用される、セラミックス基板に銅板を直接接合したＣＢＣ基板（Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ Ｃｅｒａｍｉｃ Ｓｕｂｓｔｒａｔｅ）などの半導体装置用基板およびその製造方法に関する。
【０００２】
【従来の技術】
まず、セラミックス基板に銅板を直接接合したＣＢＣ基板を用いたパワートランジスタモジュールの例の断面を図２に示す。
図において、１は放熱金属ベース、２はＣＢＣ基板、３は半導体チップ、４は外部導出端子、５はボンディングワイヤ、６は樹脂ケース、７は端子ブロック、８は封止樹脂、９はゲル状充填材である。
【０００３】
ここで、ＣＢＣ基板２は、アルミナあるいは窒化アルミニウムなどのセラミックス基板２ａに対し、その表裏両面に、銅と微量の酸素との反応により生成するＣｕ−Ｏ共晶液相を接合剤として接合するダイレクト・ボンデング・カッパー法により箔状の薄い銅板２ａ，２ｂを直接接合したものである。またはセラミックス基板２ａの表裏の表面にＡｇ−Ｃｕ−Ｔｉなどの活性化金属ろう材を塗布し、その両面に箔状の薄い銅板２ａ、２ｂをろう付する活性化金属ろう付法でもＣＢＣ基板は製作できる。これらの方法により、主面側の銅板２ｃに回路パターンを形成した上で、ここに半導体チップ３をダイボンティングし、さらに外部導出端子４を半田付けし、ワイヤ５をボンティングして回路を組立てた後、ＣＢＣ基板２を放熱金属ベース１の上に半田付けし、樹脂ケース６内に充填材９を充填し、樹脂８で封止してパッケージングを完了する。
【０００４】
【発明が解決しようとする課題】
ところで、前記のＣＢＣ基板をパワートランジスタモジュールなどの特に高耐圧の半導体装置の基板として採用する場合には次のような問題がある。すなわち、ＣＢＣ基板のセラミックス基板２ａと銅板２ｂ、２ｃを直接接合する時に、それらの界面に空隙１０が生じ、未接合部となる。これらの空隙１０が大きい場合には、ＣＢＣ基板の銅板２ｂ、２ｃの膨れとなり、外観的に判別できる。代表的な空隙の形状としては、底円の直径が２００〜３００μｍ、高さ５０〜１００μｍの部分球状である。未接合部は、接合時の雰囲気の酸素量、温度、接合時間、接合方法などにより少なくすることができるが、底円の直径が２ｍｍ以下の未接合部を完全になくすことは出来なかった。
【０００５】
この未接合部の空隙１０は、通電動作に伴い半導体チップ３からの多量の熱をＣＢＣ基板２を介して、放熱金属ベース１に伝達し、外部に放熱することを妨げるほか、主面側の銅板２ｃに回路パターンにかかる回路電圧により、空隙１０内で放電して回路雑音を生じ、半導体装置を誤動作させることがあった。
放電電圧は、放電が開始する放電開始電圧より、放電を開始後、電圧を下げ放電が消失する放電消滅電圧の方が低い。例えば、半導体装置用基板における放電開始電圧は０．８ｋＶ以上であるが、放電消滅電圧は０．５ｋＶと低いことが実測によりわかった。
【０００６】
図３（ａ）および（ｂ）は、それぞれ空隙部の断面モデル図と等価回路図である。１２はセラミック基板、１３は銅板、１１は未接合部の空隙である。セラミック基板１２の厚さをｔ２ 、空隙１１の高さをｔ１ とする。
図３（ｂ）の等価回路において、空隙１１とセラミックス基板１２とをコンデンサと見なし、それらが直列接続されているものとする。ε１ 、ε２ はそれぞれ空隙、セラミックス基板の誘電率である。この等価回路を用いて未接合空隙での放電時の分担電圧を求めて見る。
【０００７】
今、外部印加電圧をＶ、空隙１１の分担電圧をＶ１ 、セラミックス基板１２の分担電圧をＶ２ とすると、次式が成立する。
【０００８】
【数１】
【０００９】
【数２】
【００１０】
【数３】
【００１１】
その結果を図４に示す。横軸は、空隙の高さｔ１ 、縦軸は放電開始電圧である。放電が起きる印加電圧の最小値は、セラミックス基板の厚さ０．２５ｍｍでは約０．６ｋＶ、０．６３ｍｍでは１．０ｋＶで、実測値とほぼ一致した。また、その時の未接合空隙の高さｔ１ は、３０〜６０μｍであり、実測値とあっている。
式（４） から、セラミックスと銅板を接合したＣＢＣ基板の未接合部での放電電圧を高くするには、未接合部の高さを小さくするか、あるいはセラミックス基板を厚くすれば良いことになる。しかし、セラミックス基板を厚くすると、熱抵抗が増大し、通電動作時の半導体チップから放熱金属ベースへの熱の伝達を妨げることとなり、半導体装置の特性を低下させる。
【００１２】
従来、空隙の容量が約１００ｐＣ（ピコクーロン）と非常に低いものであったため、この放電エネルギーも小さく、ほとんど問題にされていなかったが、半導体装置や周辺装置の高度制御化により、上記の放電の問題の重要性が増している。
以上の点に鑑み本発明の目的は、放電電圧を素子耐電圧以上に高耐圧化を図った半導体装置用基板を提供することにある。
【００１３】
【課題を解決するための手段】
上記の課題解決のため本発明は、セラミックス基板と銅板とを接合した半導体装置用基板において、セラミックス基板と銅板の接合した界面に、著しく偏平な押し潰された形の空隙を有するものとする。
特に、空隙の高さが１０μｍ以下であることがよい。
【００１４】
銅板を直接接合した半導体装置基板の銅板表面を例えば、静水圧プレス（Ｃｏｌｄ Ｉｓｏｓｔａｔｉｃ Ｐｒｅｓｓ、以下ＣＩＰと記す）、一軸加圧プレス、加圧ロール等で加圧することにより、直接接合で生じた界面の未接合空隙が潰れ、空隙の高さが極端に短くなり、或いは放電する空間が無くなるために、放電電圧が高くなる。この放電電圧は、空隙高さが短い程より効果が大きく、例えば１０μｍ以下であると放電電圧は１．５ｋＶ以上になり、実素子の耐電圧として十分な値となる。
【００１５】
特に、２００ＭＰａ以上の圧力で加圧することがよい。
この場合、厚い基板では放電開始電圧が１．５ｋＶ以上となる。
加圧圧力が高い程、放電電圧が高くなることが実験で確かめられ、３５０ＭＰａ以上の加圧力では、薄い基板でも放電電圧が２ｋＶ以上になる。
【００１６】
【発明の実施の形態】
以下図面を参照しながら本発明の実施例について説明する。
まず最初に、セラミツクス基板の製造方法を説明する。
アルミナ（Ａｌ２ Ｏ３ ）に焼結助材としてイットリアなどを添加して粉砕混合し、さらにポリビニルブチラール、トルエン、キシレン、フタル酸ジオクチルなどを添加して混練した後、ドクターブレード法により、シート状に成形してグリーンシートを得る。このグリーンシートを所定の形状に型抜きした後、酸化雰囲気中で７００℃に加熱し、成形体中のバインダーを除去した。更にその成形体を状圧の窒素、或いは窒素を含むアルゴン雰囲気中で１５５０〜１７５０℃に加熱焼成し、焼結したアルミナ基板を得た。
【００１７】
その板厚０．２５ｍｍ、０．６３ｍｍのアルミナ基板に対し、その表裏の両面に、板厚０．２〜０．３ｍｍのタフピッチ銅を重ね合わせ、温度１０５０〜１０７５℃の窒素雰囲気中で１０分間加熱し、セラミックス基板と銅板を直接接合してＣＢＣ基板を作成した。
そのＣＢＣ基板の表裏の銅板に電圧を印加して放電試験を行ったところ、放電電圧は、０．５〜０．８ｋＶであった。
【００１８】
〔実験１〕
この基板を、ＣＩＰの加圧容器内の水中に浸し、５０〜５００ＭＰａの圧力で加圧した後乾燥し、再度放電試験を行った。加圧は１０秒間以上行えば十分である。
図１は、その放電試験の結果を示す、電圧特性図である。横軸は加圧圧力、縦軸は放電開始電圧、パラメータはセラミックス基板の厚さである。０．２５ｍｍ，０．６３ｍｍの両基板とも１００ＭＰａ未満の加圧では、放電電圧の向上は殆ど認められないが、１００ＭＰａ以上の加圧において、放電電圧の向上が認められる。
【００１９】
放電電圧は、０．６３ｍｍの板厚のセラミックス基板では２５０ＭＰａ以上で、０．２５ｍｍの基板では３５０ＭＰａ以上で２．０ｋＶ以上となってほぼ安定し、基板端部での縁面放電が支配的となった。実用に耐える１．５ｋＶになるのは、０．６３ｍｍの基板では、２００ＭＰａ、０．２５ｍｍの基板では２５０ＭＰａである。厚さの薄い基板の方が空隙での分担電圧が高いため、空隙の高さを低くしなければならず、大きい加圧力が必要になるのである。
【００２０】
放電開始電圧が１．５ｋＶ以上となった基板を切断し、断面を観察したところ、加圧前に見られた部分球状の空隙の中央部が押しつぶされ、円環状の空隙が残っていた。但し、残った空隙の最大高さは１０μｍ以下となっていた。
この実験から、ＣＢＣ基板の放電は、セラミックス基板と銅板との未接合空隙で生じるが、ＣＢＣ基板の銅板を１００ＭＰａ以上に加圧することにより、その未接合空隙が潰されて、放電電圧が増大したと考えられる。特に、加圧力を３５０ＭＰａ以上に増すと、放電電圧が２．０ｋＶ以上になることから、未接合空隙は、ほぼ完全に潰すことが出来たと考えられる。
【００２１】
なお、３５０ＭＰａで加圧したＣＢＣ基板に、３５０℃×１０分間の水素雰囲気での熱処理を５回行った後、放電電圧を測定したが、この条件での熱処理による放電電圧の低下は認められなかった。
〔実験２〕
一軸加圧プレス機を用い、上下の押し型と外枠を有するプレス成形用金型の上下の押し型の間に、厚さ３ｍｍのゴムシートを２枚挿入し、そのゴムシートの間にＣＢＣ基板基板をはさんで、ＣＢＣ基板の銅表面を５０〜５００ＭＰａで加圧した。
【００２２】
加圧したＣＢＣ基板の表裏の銅板に電圧を印加して放電試験を行ったところ、１００ＭＰａ以上の加圧において、実施例１と同様に放電電圧の向上が認められた。板厚０．６３ｍｍの基板では２５０ＭＰａ以上で、０．２５ｍｍの基板では３５０ＭＰａ以上で２．０ｋＶ以上となって安定し、基板端部での縁面放電が支配的となった。ゴムシートの厚さを１〜５ｍｍに変えても同じ結果が得られた。
〔実験３〕
ＣＢＣ基板を、厚さ１ｍｍの２枚のゴムシートの間に挟み、上下二本のロールを有する圧延機の間に入れ、５０〜５００ＭＰａで加圧した。
【００２３】
加圧したＣＢＣ基板の表裏の銅板に電圧を印加して放電試験を行ったところ、１００ＭＰａ以上の加圧において、実施例１と同様に放電電圧の向上が認められた。板厚０．６３ｍｍの基板では２５０ＭＰａ以上で、０．２５ｍｍの基板では３５０ＭＰａ以上で２．０ｋＶ以上となって安定し、基板端部での縁面放電が支配的となった。ゴムシートの厚さを０．５〜２ｍｍに変えても同じ結果が得られた。
【００２４】
これらの実験から、加圧の方法に依らずＣＢＣ基板のセラミックス基板と銅板とを加圧すれば、セラミックス基板と銅板との未接合空隙を潰すことができ、ＣＢＣ基板の放電電圧を向上させられることがわかる。
〔実施例１〕
厚さ０．２５ｍｍのアルミナ基板に銅板を直接接合したＣＢＣ基板をＣＩＰにより４００ＭＰａで加圧した。このＣＢＣ基板と、比較例として加圧しないＣＢＣ基板とを用い、半導体チップをダイボンティングし、トランジスタモジュールを作製した。
【００２５】
比較例のトランジスタモジュールでは、印加電圧０．６〜０．８ｋＶで放電を生じたのに対し、本トランジスタモジュールでは、２．５ｋＶまで放電をしなかった。従って、回路雑音を生じ、半導体装置を誤動作させることも無かった。
また、両方のトランジスタモジュールにおいて通電試験をおこない、半導体チップの温度のバラツキを測定したところ、比較例のトランジスタモジュールでは、±３℃であったのに対し、加圧を経た実施例１のトランジスタモジュールでは、±１．５℃と幅が小さかった。また温度上昇も平均で０．５から１℃少なかった。すなわち、ＣＢＣ基板を加圧してセラミックス基板と銅板との未接合空隙を潰すことにより、基板の熱抵抗を低下させられることがわかった。
【００２６】
以上、アルミナ基板と銅板とを接合したＣＢＣ基板の例について述べたが、窒化アルミニウム基板や、Ａｇ−Ｃｕ−Ｔｉなどの活性化金属ろう材を用いて銅板をろう付した半導体装置用基板においても同様の効果が認められた。
また、一旦放電を開始した後、放電が消滅する電圧は、放電開始電圧より３０〜４０％低い電圧となるが、ＣＢＣ基板を加圧することにより、放電開始電圧を高くすることにより、放電消滅電圧も向上することが確認された。
【００２７】
【発明の効果】
以上に述べたように本発明によれば、セラミックス基板と銅板とを接合した半導体装置用基板において、接合後基板を高圧に加圧することにより、セラミックス基板と銅板の未接合空隙を潰して空隙で発生していた放電を抑え、ＣＢＣ基板の使用電圧を高めることができる。すなわち、半導体装置用の基板として耐放電電圧の高いＣＢＣ基板が得られ、半導体装置を誤動作させるような雑音を生じることが無く、特にパワートランジスタモジュールなどの半導体装置の耐電圧の向上や信頼性の向上に大きく寄与できる。
【００２８】
更に、ＣＢＣ基板の未接合空隙が潰されることにより、熱抵抗の低減も実現できる。
【図面の簡単な説明】
【図１】加圧力と放電開始電圧との関係を示す図
【図２】ＣＢＣ基板を用いたトランジスタモジュールの断面図
【図３】（ａ）は未接合空隙の断面モデル図、（ｂ）はその等価回路図
【図４】未接合空隙のあるＣＢＣ基板の放電開始電圧特性図
【符号の説明】
１ 放熱金属ベース
２ ＣＢＣ基板
２ａ セラミックス基板
２ｂ、２ｃ 銅板
３ 半導体チップ
４ 外部導出端子
５ ボンディングワイヤ
６ 樹脂ケース
７ 端子ブロック
８ 封止樹脂
９ ゲル状充填材
１０ 空隙
１１ 空隙
１２ セラミックス基板
１３ 銅板
Claims (4)
- セラミックス基板と銅板とを接合した半導体装置用基板において、セラミックス基板と銅板とを直接接合した界面に、最大高さが１０μｍ以下となるように部分球の中央部を押しつぶした空隙を有することを特徴とする半導体装置用基板。
- セラミックス基板に銅板を接合した半導体装置用基板の製造方法において、接合後前記基板を加圧して、セラミックス基板と銅板とを直接接合した界面に生じた空隙を、その最大高さが１０μｍ以下になるように潰すことを特徴とする半導体装置用基板の製造方法。
- 基板を静水圧プレス、一軸加圧プレス、加圧ロールのいずれかで加圧することを特徴とする請求項２記載の半導体装置用基板の製造方法。
- 基板を２００ＭＰａ以上の圧力で加圧することを特徴とする請求項３記載の半導体装置用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25404696A JP3601208B2 (ja) | 1996-09-26 | 1996-09-26 | 半導体装置用基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25404696A JP3601208B2 (ja) | 1996-09-26 | 1996-09-26 | 半導体装置用基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10107174A JPH10107174A (ja) | 1998-04-24 |
| JP3601208B2 true JP3601208B2 (ja) | 2004-12-15 |
Family
ID=17259488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25404696A Expired - Fee Related JP3601208B2 (ja) | 1996-09-26 | 1996-09-26 | 半導体装置用基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3601208B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4949535B2 (ja) * | 2010-01-27 | 2012-06-13 | 京セラ株式会社 | 複合体およびそれを用いた半導体装置、半導体モジュールならびにその製法 |
| CN102822112B (zh) * | 2010-03-30 | 2014-06-18 | 株式会社村田制作所 | 金属基基板及其制造方法 |
| JP5542646B2 (ja) * | 2010-12-24 | 2014-07-09 | 日立オートモティブシステムズ株式会社 | パワーモジュールの製造方法、パワーモジュールの設計方法 |
| CN103492345B (zh) * | 2011-07-14 | 2016-04-06 | 株式会社东芝 | 陶瓷电路基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136290A (ja) * | 1991-11-11 | 1993-06-01 | Toshiba Corp | セラミツクス回路基板 |
| JPH08186193A (ja) * | 1994-12-28 | 1996-07-16 | Hitachi Ltd | 回路基板及びそれを用いた半導体装置 |
-
1996
- 1996-09-26 JP JP25404696A patent/JP3601208B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10107174A (ja) | 1998-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4612689A (en) | Method of manufacturing multilayer capacitors | |
| JP3808407B2 (ja) | 電極内蔵型サセプタ及びその製造方法 | |
| US4574329A (en) | Multilayer ceramic capacitor | |
| EP0727818B1 (en) | Zirconia-added alumina substrate with direct bonding of copper | |
| CN106631036A (zh) | 一种高温共烧氮化铝陶瓷的烧结方法 | |
| JP3856640B2 (ja) | 半導体搭載用放熱基板材料、その製造方法、及びそれを用いたセラミックパッケージ | |
| JP3601208B2 (ja) | 半導体装置用基板およびその製造方法 | |
| JP3479738B2 (ja) | 半導体パッケージと、それに用いる放熱基板の製造方法 | |
| JP2018116994A (ja) | パワーモジュール | |
| JP3230181B2 (ja) | パワーモジュール用基板の製造方法及びこの方法により製造されたパワーモジュール用基板 | |
| JPH1067560A (ja) | 高熱伝導率セラミックスおよびその製造方法 | |
| JP3724133B2 (ja) | 熱電変換モジュールの製造方法 | |
| JP3382717B2 (ja) | 熱電発電素子の製造方法 | |
| JP3716045B2 (ja) | セラミックヒータ | |
| JP3277751B2 (ja) | 平型半導体装置およびその製造方法 | |
| CN114710847B (zh) | 半导体芯片封测用电子陶瓷加热器及其制备方法 | |
| JPH0878578A (ja) | 放熱基板用材料及びその製造方法 | |
| JP2000034177A (ja) | 半導体装置用基板 | |
| JPH04129189A (ja) | セラミックヒータ | |
| JPH09172247A (ja) | セラミックス回路基板およびその製造方法 | |
| JP2004134703A (ja) | 端子付き回路基板 | |
| JP2005101467A (ja) | セラミックパッケージ | |
| JP3204771B2 (ja) | セラミックパッケージ | |
| JP2005023416A (ja) | 金属−セラミックス焼結積層体の製造方法 | |
| JP3559458B2 (ja) | ロウ材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| A521 | Written amendment |
Effective date: 20040729 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040913 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |