JP4949535B2 - 複合体およびそれを用いた半導体装置、半導体モジュールならびにその製法 - Google Patents

複合体およびそれを用いた半導体装置、半導体モジュールならびにその製法 Download PDF

Info

Publication number
JP4949535B2
JP4949535B2 JP2011514984A JP2011514984A JP4949535B2 JP 4949535 B2 JP4949535 B2 JP 4949535B2 JP 2011514984 A JP2011514984 A JP 2011514984A JP 2011514984 A JP2011514984 A JP 2011514984A JP 4949535 B2 JP4949535 B2 JP 4949535B2
Authority
JP
Japan
Prior art keywords
insulating film
circuit board
semiconductor module
semiconductor
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011514984A
Other languages
English (en)
Other versions
JPWO2011093373A1 (ja
Inventor
和之 藤江
史人 古内
武郎 福留
俊介 毎原
淳 米玉利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011514984A priority Critical patent/JP4949535B2/ja
Application granted granted Critical
Publication of JP4949535B2 publication Critical patent/JP4949535B2/ja
Publication of JPWO2011093373A1 publication Critical patent/JPWO2011093373A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、絶縁放熱性に優れた複合体およびそれを用いた半導体装置、半導体モジュールならびにその製法に関するものである。
電気自動車、ハイブリッド自動車のインバータに用いられる発熱を伴うＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワートランジスタにおいては、半導体素子を保護するために冷却が必要であるとともに電気的絶縁性を確保する必要がある。
従来、冷却効率を高めるために半導体素子の両面に金属からなる回路パターン部をそれぞれ配置し、これらの回路パターン部に金属からなる冷却器をそれぞれ配置し、半導体素子が発する熱を、回路パターン部を介して冷却器に熱伝導させ冷却する構造が提案されており（特許文献１、２参照）、回路パターン部と冷却器との間の電気的絶縁性を確保するために、従来、厚みが０．２〜１ｍｍ程度のセラミック板を配置していた。
しかしながら、近年においては、半導体素子にさらに大電流が印加されるようになり、その発熱量も大きくなっており、従来のセラミック板では、回路パターン部と冷却器との間の電気的絶縁性は確保できるものの、十分な絶縁性を確保しようとするとセラミック板が厚くなるため、また、セラミック板と回路パターンとの間に密着性向上のために塗布されるグリースが熱抵抗となり、回路パターン部から冷却器への熱伝導性が不充分であった。そこで、近年では、回路パターン部と冷却器との間の電気的絶縁性を確保するため、回路パターン部を被覆するように数μm〜５００μｍのセラミックスからなる絶縁膜を形成することが提案されている（特許文献３参照）。
特開２００１−３０８２３７号公報 特開２００１−３０８２４５号公報 特開２００６−１６５４９８号公報
しかしながら、従来の絶縁膜では、絶縁膜中に存在する残留応力により、高電圧を印加したときに膜が破壊してしまうという問題があった。
本発明は、高い絶縁信頼性を維持できる複合体およびそれを用いた半導体装置、半導体モジュールならびにその製法を提供することを目的とする。
本発明の複合体は、金属板と、該金属板の少なくとも一方の主面上に設けられたセラミ
ックスからなる絶縁膜とを備える複合体であって、前記絶縁膜はＡＤ法によって形成されてなり、該絶縁膜の内部に、該絶縁膜の厚さ方向の寸法をＡ、前記金属板の主面に沿う方向の寸法をＢとしたとき、Ａが１μｍ以下であり、Ｂが０．５〜１０μｍであり、アスペクト比Ａ：Ｂが１：３以上である扁平な空隙を有し、該扁平な空隙が前記絶縁膜の断面１０μｍ×１０μｍの領域に１０〜８０個存在していることを特徴とする。
また、本発明の半導体装置は、金属からなる向かい合う回路板間に半導体素子が配置され、前記回路板の向かい合う面の間と前記半導体素子とが樹脂によりモールドされ、前記回路板の向かい合う面と反対側の面が前記樹脂に対して露出した露出面とされた半導体モジュールと、前記回路板の前記露出面側のそれぞれに配置された冷却器とを具備してなり、前記半導体モジュールにおける前記回路板の前記露出面とそれぞれの前記冷却器との間に、前記回路板の前記露出面を前記絶縁膜が覆うように、上記構成の複合体が配置されていることを特徴とする。
さらに、本発明の半導体装置の製法は、金属からなる向かい合う前記回路板間に半導体素子を配置し、前記回路板の向かい合う面の間と前記半導体素子とを樹脂によりモールドし、前記回路板の向かい合う面と反対側の面が前記樹脂に対して露出した露出面とされた半導体モジュールを作製する第１工程と、該半導体モジュールにおける前記回路板の前記露出面とそれぞれの前記冷却器との間に、前記回路板の前記露出面を前記絶縁膜が覆うように上記構成の複合体を配置する第２工程とを具備することを特徴とする。
また、本発明の半導体モジュールは、金属からなる回路板の両主面が露出するように樹脂によりモールドされた回路板モールド体間に、半導体素子が樹脂によりモールドされた半導体素子モールド体が配置されて積層され、前記半導体素子モールド体における前記半導体素子と前記回路板モールド体における前記回路板とが電気的に接続されてなり、前記回路板モールド体における前記回路板の前記半導体素子と接続されていない側の主面がＡＤ法によって形成されたセラミックスからなる絶縁膜で被覆されており、該絶縁膜の内部に、該絶縁膜の厚さ方向の寸法をＡ、前記金属板の主面に沿う方向の寸法をＢとしたとき、Ａが１μｍ以下であり、Ｂが０．５〜１０μｍであり、アスペクト比Ａ：Ｂが１：３以上である扁平な空隙を有し、該扁平な空隙が前記絶縁膜の断面１０μｍ×１０μｍの領域に１０〜８０個存在していることを特徴とする。
本発明の半導体モジュールの製法は、金属からなる回路の両主面が露出するように樹脂によりモールドし、前記回路板の一方の主面に、ＡＤ法によって粒子の濃度および速度の異なる２種類のエアロゾルを吹き付けてセラミックスからなる絶縁膜を被覆することにより、該絶縁膜の内部に、扁平な空隙を複数存在させた回路板モールド体を一対準備する第１工程と、前記回路板モールド体の前記絶縁膜が形成されていない側で半導体素子を挟み、該半導体素子と前記回路板とを電気的に接続する第２工程と、前記回路板モールド体間の前記半導体素子の周囲を樹脂によりモールドする第３工程とを具備することを特徴とする。
本発明によれば、絶縁膜中の残留応力が緩和され、絶縁膜の耐電圧特性が向上するため、高い絶縁信頼性を維持できる。
第１の実施形態である複合体を示す断面図である。 絶縁膜内部に存在する扁平な空隙部分の拡大図である。 第２の実施形態である複合体を示す断面図である。 絶縁膜内部に整列した扁平な空隙群の拡大図である。 第３の実施形態である複合体を示す断面図である。 複合体の作製方法の一例を示す模式図である。 複合体の形成過程の一例を表す断面図である。 従来の絶縁膜内部に存在する空隙を拡大した模式図である。 第４の実施形態である半導体装置を示す断面図である。 半導体モジュールを示すもので、モールド樹脂の記載を省略して示す分解斜視図である。 半導体モジュールの断面図である。 半導体装置の製法を説明するもので、（ａ）は半導体モジュールに複合体を配置する状態を示す斜視図、（ｂ）は半導体モジュールの両面に複合体、冷却器を配置した状態を示す斜視図である。 金属板の両側に絶縁膜を形成してなる複合体を、冷却器と半導体モジュールとの間に配置した第５の形態を示す断面図である。 金属板の両側に絶縁膜を形成してなる複合体で、半導体モジュール側の絶縁膜が、金属板の半導体モジュール側の面積よりも小さい面積である複合体を、冷却器と半導体モジュールとの間に配置した第６の形態を示す断面図である。 図１４の複合体の外周部を半導体モジュール側に曲げた半導体装置を示す断面図である。 金属板の両主面に絶縁膜を形成してなる複合体で、両主面の絶縁膜が金属板の面積よりも小さい面積である複合体を、冷却器と半導体モジュールとの間に配置した第７の形態を示す断面図である。 図１６の複合体の外周部に位置する金属板を半導体モジュール側に曲げた半導体装置を示す断面図である。 一対の回路板モールド体の回路パターン部の一方の主面に絶縁膜が形成された複合体と、半導体素子がモールドされた半導体素子モールド体とが積層された第８の実施形態である半導体装置を示す断面図である。 第８の実施形態における半導体モジュールを示すもので、回路板モールド体間の樹脂の記載を省略して示す分解斜視図である。 一対の回路板モールド体の回路パターン部の一方の主面に絶縁膜が形成された複合体と、半導体素子が樹脂によりモールドされた半導体素子モールド体とが積層された半導体モジュールを示す断面図である。 第８の実施形態における半導体装置の製法を説明するもので、（ａ）は回路パターン部を有する金属板を樹脂モールドした回路板モールド体を示す斜視図であり、（ｂ）は回路パターン部を覆うように絶縁膜を形成した複合体を示す斜視図であり、（ｃ）は半導体素子を複合体で挟み込む状態を示す斜視図である。 第８の実施形態における半導体装置の製法を説明するもので、（ａ）は回路板モールド体間に樹脂を充填した状態を示す斜視図であり、（ｂ）は、冷却器で半導体モジュールを挟んだ状態を示す斜視図である。
（第１の実施形態）
第１の実施形態である複合体について、図１をもとに説明する。複合体１は、金属板３と、金属板３の少なくとも一方の主面上に設けられた絶縁膜２とを備えている。絶縁膜２は、酸化珪素、酸化アルミニウム、窒化珪素、窒化ホウ素および窒化アルミニウムの少なくとも一種のセラミックス微粒子から構成されたセラミックス層とされている。金属板３は、銅、アルミニウム、ニッケル、鉄、チタン、モリブデンのうち少なくともいずれか一種の金属からなり、特にアルミニウムからなることが望ましい。金属板３の材質は特に限定されるものではなく、熱伝導性が良好な金属であれば良い。また、金属板３は、金属の熱伝導面が主面として露出していれば、樹脂等に埋設された状態でも差し支えなく、露出した金属主面の周囲の樹脂面上に絶縁膜が形成されていてもよい。なお、本明細書でいう金属とは、上述した金属だけに限らず、その金属の合金も含む概念である。
絶縁膜２の内部には、絶縁膜２の厚さ方向の寸法に対して金属板３の主面に沿う方向の寸法が大きい扁平な空隙４（以下、単に空隙４と記載する場合もある）が複数存在している。このような構成を有することにより、絶縁膜２中に存在する残留応力が緩和され、複合体１に高電圧を印加した際も絶縁膜２の破壊や空隙４の進展拡大による絶縁膜２の剥離を防止できる。なお、ここでいう扁平な空隙４とは、図２に示すように、絶縁膜２の厚さ方向における空隙の寸法をＡ、金属板３の主面に沿う方向における空隙の寸法をＢとしたとき、アスペクト比Ａ：Ｂが１：３以上である空隙を指す。
一般的に絶縁膜２中に存在する空隙４は、図８のように絶縁膜２を構成するセラミック粒子５に囲まれた歪な形状を有している。このような形状の空隙でも、絶縁膜２中に存在する残留応力を緩和することは可能だが、絶縁膜２に高電圧を印加した際、歪な形状の空隙４内で局所的な電界集中が起こり、部分放電が発生して絶縁膜２にダメージを与え強度を低下させてしまう。そのため、絶縁膜２の断面において、空隙４全体の占有面積に対して、扁平な空隙４の面積比率が９５％以上であることが望ましい。扁平な空隙４の面積比率は、絶縁膜２の切断面をイオンエッチングして走査型電子顕微鏡（ＳＥＭ）で観察し、画像解析により任意の領域に存在する全ての空隙４の占有面積を算出し、そのうちアスペクト比がＡ：Ｂが１：３以上である空隙の面積比率を算出することで確認できる。
扁平な空隙４の金属板３の主面に沿う方向の寸法Ｂは、０．５〜１０μｍである。扁平な空隙４は、この寸法範囲であることにより、絶縁膜２中に存在する残留応力の緩和効果が得られるとともに、空隙４が進展することによる絶縁膜２の剥離を防止できる。また、扁平な空隙４の絶縁膜２の厚さ方向の寸法Ａは、１μｍ以下である。寸法Ａを１μｍ以下としたのは、絶縁膜２に高電圧を印加した際、絶縁膜２中に存在する空隙４内で発生して絶縁膜２の破壊原因となる部分放電が、絶縁膜２の厚さ方向すなわち電圧印加方向の空隙寸法Ａが小さいほど発生しにくいためである。なお、金属板３の主面側から扁平な空隙４を見た場合、最大径が１０μｍ以下の円形または多角形の島状の空隙４が周期的に分布している。空隙４がこのような分布を示すことにより、絶縁膜２中の残留応力の緩和効果が向上する。
また、扁平な空隙４は、絶縁膜２の断面１０μｍ×１０μｍの領域に、１０〜８０個存在している。絶縁膜２の内部に存在する扁平な空隙４の個数は、絶縁膜２の切断面をイオンエッチングしてＳＥＭで観察することで確認できる。扁平な空隙４の個数がこの範囲であることにより、絶縁膜２中の残留応力の緩和効果がさらに向上するとともに、過剰に存在する空隙が進展して互いに連結することによる絶縁膜２の剥離を防止できる。
また、絶縁膜２の厚さは例えば１０〜１００μｍであり、エアロゾルデポジション法（以下、ＡＤ法という場合もある）、スパッタリング法等の薄膜法により金属板３の主面上に直接形成される。ＩＧＢＴ等の用途においては、１０００Ｖ程度の耐電圧特性が求められるが、１００Ｖ／μｍの電界が印加されると扁平な空隙４の内部においても部分放電が発生してしまうため、絶縁膜２は１０μｍ以上の厚さを有する必要がある。また、複合体１の放熱性を良好に維持するために、絶縁膜２の厚さは１００μｍ以下とし、特に６０μｍ以下とすることで、残留応力による絶縁膜２の破壊を効果的に防止できるとともに、成膜に要する時間とコストを削減できる。
複合体１は、絶縁膜２を上記のような材質、構造、厚みとすることにより、絶縁性を確保できるとともに、高い機械的強度を得ることができ、さらに良好な熱伝導性を得ることができる。
絶縁膜を形成する際、特許文献３に記載されているようなエアロゾルデポジション法で形成すると、０．１〜５μｍ程度の脆性材料微粒子をガス中に均一に分散させたエアロゾルを基板に吹き付けることにより、緻密な絶縁膜が得られるという特徴があり、得られた絶縁膜は焼結体に比べて高い絶縁性能を持つ。
エアロゾルの発生について説明する。ガラス瓶にエアロゾルの原料粉末であるセラミックス微粒子を投入し、配管付きの蓋をする。ガラス瓶を振動させながら、ガラス瓶内に分散媒となる気体を吹き込む。分散媒となる気体としては、窒素、ヘリウム、アルゴン、空気などが用いられる。
エアロゾルデポジション法により、内部に扁平な空隙４を有する絶縁膜２を形成する場合には、図６に示すように２つのノズル６ａ、６ｂを用いて、それぞれ粒子の濃度および速度の異なる２種類のエアロゾルを金属板３となる基板に吹き付けることにより形成できる。ノズル６ａは高濃度かつ高速のセラミック粒子５ａを噴出し、ノズル６ｂは低濃度かつ低速のセラミック粒子５ｂを噴出する。これらのノズル６ａ、６ｂが基板上を往復することで、図７（ａ）のように緻密な絶縁層２ａと疎な絶縁層２ｂが積層された絶縁膜２を有する複合体１が得られる。
ノズル６ａ、６ｂから噴出するエアロゾルの濃度は、エアロゾル供給源であるガラス瓶の振幅と周波数により調整できる。すなわち、ノズル６ａから噴出するエアロゾルの供給源であるガラス瓶ａの振幅を大きく、周波数を高くすることで、ノズル６ａから高濃度のエアロゾルを噴出させることができ、ノズル６ｂから噴出するエアロゾルの供給源であるガラス瓶ｂの振幅を小さく、周波数を低くすることで、ノズル６ｂから低濃度のエアロゾルを噴出させることができる。
また、ガラス瓶を振動させることによってエアロゾルを発生させているので、ノズルから噴出するエアロゾル濃度は周期的に変化する。疎な絶縁層２ｂは強度が低いため、緻密な絶縁層２ａとの界面から疎な絶縁層２ｂが剥離する部分が周期的に発生し、図７（ｂ）のように扁平な空隙４が形成される。なお、疎な絶縁層２ｂが厚すぎると、疎な絶縁層２ｂ内部に無数の歪な空隙４が形成され、それにより残留応力が緩和されるため、緻密な絶縁層２ａとの界面からの剥離が起こらず、扁平な空隙４は形成されない。扁平な空隙４を形成するためには、疎な絶縁層２ｂの厚さが０．５μｍ以下となるように、ノズル６ｂから噴出するエアロゾル濃度を低下させることが重要である。また、緻密な絶縁層２ａの厚さは１層あたり５μｍ以下となるように形成する。緻密な絶縁層２ａの１層の厚さが５μｍを超えると、扁平な空隙４による残留応力の緩和効果が低下する。緻密な絶縁層２ａと疎な絶縁層２ｂは、それぞれ２層以上積層されていることが望ましい。
なお、絶縁膜２の成膜に用いる分散媒としての気体は窒素であることが望ましい。空隙４の内部には成膜に用いた分散媒である気体が封入されており、窒素は他の気体と比較して放電開始電圧が高く、空隙４内での部分放電発生を抑制する効果がある。また、成膜に用いる原料粉末は、あらかじめ５００℃以上で加熱処理しておくことが望ましい。原料粉末であるセラミックス微粒子を５００℃以上で加熱処理することにより、セラミックス微粒子に付着している有機不純物を除去することができ、絶縁膜中に混入した有機不純物が電圧印加時にガス化することで発生するクラックや、絶縁膜の破壊を防止できる。
（第２の実施形態）
第２の実施形態である複合体について、図３をもとに説明する。本発明の第２の実施形態における複合体１では、絶縁膜２の内部に存在する複数の扁平な空隙４が、絶縁膜２の厚さ方向に５μｍ以下の間隔を置いて整列して扁平な空隙４が群を形成し、このような扁平な空隙４の群が金属板３の主面に沿う方向に所定間隔をおいて複数形成されている。このような構成を有することにより、絶縁膜２の厚さ方向で均一に応力が緩和され局所的な応力集中が抑えられるため、さらに絶縁膜２の耐電圧特性が向上する。
なお、複数の扁平な空隙４が整列している空隙４の群とは、図４に示すように、絶縁膜２の断面において、３個以上の扁平な空隙４が絶縁膜２の厚さ方向に互いに５μｍ以下の間隔をおいて並んでおり、互いに隣接する一組の扁平な空隙４が、金属板３の主面に沿う方向における長さが小さいほうの空隙４の長さＢ’に対して６０％以上重なり合っているものをいう。なお、扁平な空隙４の群同士の間隔は、金属板３の主面に沿う方向において２０μｍ以下であることが望ましい。これにより、金属板３の主面に沿う方向についてもより均一な応力の緩和効果が得られる。
このような複合体１は、以下の手順によって作製される。ノズル６ｂから噴出されるエアロゾルは、ガラス瓶ｂの振動により一定周期で濃度が変化する。この振幅の周期と基板の往復周期を調整することによって、ノズル６ｂが基板上を往復移動する時に基板上の同一箇所でエアロゾル濃度が極大となる。その結果、複数の絶縁層が形成される過程で、疎な絶縁層２ｂが基板上の同一箇所で緻密な絶縁層２ａとの界面から剥離し、絶縁膜２の厚さ方向に整列した扁平な空隙群が金属板の主面に沿う方向に所定の間隔をおいて複数形成された絶縁膜２を有する複合体１が得られる。
（第３の実施形態）
第３の実施形態である複合体について、図５をもとに説明する。本発明の第３の実施形態における複合体１では、絶縁膜２の内部に存在する扁平な空隙４の寸法が、絶縁膜２の厚さ方向の寸法Ａに対し、金属板３の主面に沿う方向の寸法Ｂが５倍以上である。これにより、さらに絶縁膜２の耐電圧特性が向上する。
扁平な空隙４の金属板３の主面に沿う方向の寸法Ｂを大きくすることにより、絶縁膜２中に存在する残留応力の緩和効果が向上し、絶縁膜２の厚さ方向の寸法Ａを小さくすることにより部分放電の開始電圧が高くなる。すなわち、扁平な空隙４の絶縁膜２の厚さ方向と金属板３の主面に沿う方向のアスペクト比Ａ：Ｂは、１：５以上であることが望ましい。
このような、絶縁膜２の内部にアスペクト比の大きい扁平な空隙４を有する複合体１は、基板の往復速度を第１の実施形態および第２の実施形態の場合よりも高速にすることにより作製できる。基板の往復速度を高速にするとことで、より金属板３の主面に沿う方向に長い空隙４を有する絶縁膜２が形成され、所望の複合体１を得ることができる。
（第４の実施形態）
第４の実施形態である半導体装置について、図９を用いて説明する。第４の実施形態である半導体装置は、板状の半導体モジュール８の上下に冷却器９を配置して構成されている。
半導体モジュール８は、図１０、図１１に示すように、回路パターン部１１ａを有する一対の金属からなる回路板１１と、該一対の回路板１１の回路パターン部１１ａ間に配置され、回路板１１における電流の流れを制御する半導体素子１０とが樹脂１４により一体に成形されて構成されている。
すなわち、回路板１１は、半導体素子１０が電気的に接続される回路パターン部１１ａと、この回路パターン部１１ａに接続された配線部１１ｂとから構成されており、回路パターン部１１ａは、半導体素子１０で制御された電流を回路板１１に流す経路として機能するとともに、半導体素子１０で発生した熱の伝導経路となっている。回路パターン部１１ａの面は、半導体素子１０で発生した熱の伝導経路となっているため、板状の半導体モジュール８の厚み方向の両側の面に露出している。配線部１１ｂは、半導体モジュール８から外部に導出されている。
言い換えれば、半導体素子１０が向かい合う回路板１１の回路パターン部１１ａで挟まれ、この状態で、回路板１１の向かい合う面の間と半導体素子１０とが樹脂によりモールドされ、回路板１１の向かい合う側と反対側の面が露出した露出面とされて半導体モジュール８が構成されている。
回路板１１は、銅、アルミニウム、ニッケル、鉄、チタン、モリブデンの何れか一種の金属からなるもので、特に銅、アルミニウムからなることが望ましい。回路板１１の材質は、特に限定されるものではなく、熱伝導性が良好な金属であれば良い。これらの回路板１１の厚みは、１〜５ｍｍとされている。なお、回路板１１は金属からなるものであり、本明細書でいう金属とは、上述した金属だけに限らず、その金属の合金も含む概念である。
一対の回路板１１の回路パターン１１ａの間には半導体素子１０が配置され、さらに、一対の回路板１１間の間隔を確保するため、半導体素子１０の上面に、金属からなる導電性スペーサ１３が配置されている。半導体素子１０には、制御信号を送るための配線１２が接続されている。
半導体素子１０は、下側の回路板１１の回路パターン部１１ａと導電性接着剤で接合され、上側の導電性スペーサ１３と導電性接着剤で接合され、導電性スペーサ１３と上側の回路板１１の回路パターン部１１ａとが導電性接着剤で接合され、これにより、半導体素子１０と上下の回路板１１とが電気的に接続されている。導電性スペーサ１３も回路板１１と同様の金属から形成されている。なお、一対の回路板１１間の間隔を確保する必要がない場合には、導電性スペーサ１３を設ける必要はなく、この場合には、半導体素子１０と上側の回路板１１の回路パターン部１１ａが導電性接着剤で接合されることになる。
そして、半導体モジュール８の上下面と冷却器９との間には、図９に示したように、金属板３にセラミックスからなる絶縁膜２を形成してなる複合体１が配置されており、複合体１の絶縁膜２が、回路板１１の向かい合う側と反対側の面を覆っている。この複合体１には、第１〜第３の実施形態のいずれかに示した複合体１を用いる。
複合体１として、第１〜第３の実施形態のいずれかに示した複合体１を用いることにより、より高い絶縁信頼性を確保できるとともに、さらに良好な熱伝導性を得ることができる。
金属板３の材質は特に限定されるものではなく、熱伝導性が良好な金属であれば良い。金属板３の厚みは、０．１〜５ｍｍとされている。これにより、金属板３を、薄い絶縁膜２の支持体とすることができ、また、絶縁膜２からの熱を冷却器９に十分に拡散することができる。なお、金属板３は金属からなるものであり、本明細書でいう金属とは、上述した金属だけに限らず、その金属の合金も含む概念である。
半導体装置は、上記のような板状の半導体モジュール８の上下に、金属からなる冷却器９を配置して半導体装置が構成されている。冷却器９は、半導体モジュール８よりも大きい面積を有するもので、一対の冷却器９で半導体モジュール８を挟み込み、冷却器９に取り付けられた締め付け部材１５により一対の冷却器９の間隔を狭めるように締め付け、半導体モジュール８側に冷却器９を押圧することにより、半導体モジュール８と複合体１と冷却器９とが一体となっている。
冷却器９は、銅、アルミニウム、鉄の何れか一種の金属からなるもので、特にアルミニウムからなることが望ましい。冷却器９の材質は、特に限定されるものではなく、熱伝導性が良好な金属であれば良い。このような冷却器９は、例えば、内部に冷却流体の通路が形成されて構成されている。また、冷却器９と複合体１の金属板３との間には、熱伝導性を向上するためにグリース１６を介在させている。なお、絶縁膜２と冷却器９との間にも、グリースを介在させても良い。
図９では、冷却器９間に一つの半導体モジュール８を配置した場合について説明したが、２つ以上の半導体モジュール８を配置しても良いことは勿論である。なお、半導体モジュール８の両側にそれぞれ１個の冷却器９を配置したが、複数の冷却器９を配置して連結してもよい。なお、冷却器９は金属からなるものであり、本明細書でいう金属とは、上述した金属だけに限らず、その金属の合金も含む概念である。
以上のように構成された半導体装置の製法について説明する。先ず、半導体モジュール８を準備する。半導体モジュール８は、回路板１１の向かい合う面と反対側の両主面が露出するように樹脂１４によってモールドされている。半導体モジュール８は、回路板１１の回路パターン部１１ａ間に、半導体素子１０と、さらに半導体素子１０の上側に導電性スペーサ１３とを配置した状態で、例えばインジェクション成形して樹脂１４によってモールドされる。
また、複合体１には、第１〜第３の実施形態のいずれかに示したものを使用する。
この後、図１２に示すように、半導体モジュール８における回路板１１の向かい合う面と反対側の面である樹脂に対して露出した露出面と冷却器９との間に、この露出面を絶縁膜２が当接するように複合体１を配置し、図１２（ｂ）に示すように、複合体１に、冷却器９をグリース１６を介して配置し、締め付け部材１５により一対の冷却器９の間隔を狭めるように締め付け、半導体モジュール８側に冷却器９を押圧することにより、半導体モジュール８と、複合体１と、冷却器９とが一体に固定された半導体装置を作製することができる。
また、半導体モジュール８における回路板１１の露出面に、絶縁膜２が当接するように複合体１をそれぞれ配置し、これらの複合体１に、冷却器９をグリース１６を介してそれぞれ配置し、締め付け部材１５により一対の冷却器９の間隔を狭めるように締め付けた場合にも、半導体装置を作製することができる。
このような半導体装置では、半導体モジュール８と、複合体１と、冷却器９とが接合されるのではなく、冷却器９により挟まれて一体となっているので、半導体モジュール８と、複合体１と、冷却器９との間における熱応力を低減することができる。
本形態の半導体装置では、絶縁膜２におけるクラックの発生を抑制することができ、絶縁信頼性を向上することができる。すなわち、本形態の半導体装置では、金属板３にセラミックスからなる絶縁膜２を形成してなる複合体１を作製し、この複合体１の絶縁膜２が半導体モジュール８における回路板１１の露出面を覆うように、半導体モジュール８と冷却器９との間に複合体１を介在させたので、薄い絶縁膜２が半導体モジュール８の表面形状に対応して変形し、回路板１１と樹脂１４との境等に段差が存在していたとしても、絶縁膜２におけるクラックの発生率を殆ど無くすことができ、高い絶縁信頼性を維持することができる。
また、絶縁膜２は金属板３の主面上に形成されて複合体１が構成されており、支持体となる金属板３が変形し易いため、複合体１が変形し易く、絶縁膜２が半導体モジュール８の表面形状に対応してより変形し易くなる。また、複合体１の絶縁膜２は、内部に絶縁膜２の厚さ方向の寸法に対して金属板３の主面に沿う方向の寸法が大きい扁平な空隙４を複
数有するため、耐電圧特性をさらに向上できる。
また、本発明の半導体装置の製法では、半導体モジュール８の不良率を低減し、絶縁膜形成不良に伴う損失金額を低減できる。
すなわち、本形態の半導体装置の製法では、金属板３にセラミックスからなる絶縁膜２を形成してなる複合体１を作製した後、絶縁膜２の形成状態を、例えば、顕微鏡等で確認したり、絶縁膜２上に絶縁抵抗測定用導体を配置し、金属板３と絶縁抵抗測定用導体間の絶縁抵抗を測定し、絶縁膜２の絶縁性を確認した上で、半導体モジュール８に配置することができ、絶縁膜２の形成不良の複合体１は不良として除去し、絶縁膜２の形成状態が良好な複合体１を半導体モジュール８に配置し、半導体装置を作製することで、半導体モジュールの不良率を低減し、絶縁膜形成不良に伴う損失金額を低減できる。
また、半導体モジュール８における回路板１１の露出面を絶縁膜２が覆うように複合体１を配置し、この状態で、絶縁膜２の絶縁抵抗を測定することができ、半導体装置の絶縁信頼性を向上することができる。
（第５の実施形態）
第５の実施形態である半導体装置は、図１３に示すように、板状の半導体モジュール８の上下面と、冷却器９との間に、金属板３の両主面にセラミックスからなる絶縁膜２を形成してなる複合体２１が配置されており、複合体２１の半導体モジュール８側の絶縁膜２が、回路板１１の向かい合う面と反対側の面を覆っている。
図１３に示す半導体装置では、図９に記載された半導体装置とは異なり、複合体２１の上下面の面積は、半導体モジュール８の上下面の面積よりも広い面積を有しており、複合体２１の上下面の中央部に、半導体モジュール８の上下面が位置している。言い換えれば、複合体２１の周囲は、半導体モジュール８からはみ出している。このような半導体装置では、複合体２１の面積が広いため、露出した回路パターン１１ａから冷却器９までの縁面における距離を長くでき、縁面放電を無くすことができる。
図１３に記載された半導体装置では、複合体２１は、金属板３の両主面にセラミックスからなる絶縁膜２を形成してなるため、複合体２１が熱膨張して変形することによる薄い絶縁膜２のクラック発生を防止でき、さらに、複合体２１の熱膨張による反りを無くし、複合体２１と、半導体モジュール８、冷却器９とを十分に接触させることができ、半導体モジュール８から冷却器９への熱伝導を促進することができ、放熱特性を向上できる。また、冷熱サイクル試験を繰り返した場合にも複合体２１が破損することを防止できる。
すなわち、金属板３の片面だけに絶縁膜２を形成した場合、加熱・冷却されると、金属とセラミックスの熱膨張差に起因して複合体２１が反ってしまい、冷却器９および半導体モジュール８との接触性が悪くなり、放熱特性が劣化する傾向にある。この場合、締め付け部材１５による締め付け力を強くし、複合体２１を冷却器９と半導体モジュール８とで押さえつけることも考えられるが、締め付け力を強くしすぎると、冷却器９や半導体モジュール８が破損してしまうおそれがあるため、そこまで強く締め付けることができない。
この第５の形態では、締め付け部材１５による締め付け力を強くすることなく、複合体２１が変形することにより薄い絶縁膜２のクラック発生を防止でき、さらに、複合体２１の熱膨張による反りを殆ど無くし、複合体２１と、半導体モジュール８、冷却器９とを十分に接触させることができ、半導体モジュール８から冷却器９への熱伝導を促進することができ、放熱特性を向上できる。
（第６の実施形態）
第６の実施形態である半導体装置は、図１４に示すように、板状の半導体モジュール８の上下面と、冷却器９との間に、金属板３の両主面にセラミックスからなる絶縁膜２を形成してなる複合体２２が配置されており、複合体２２の半導体モジュール８側の絶縁膜２が、回路板１１の向かい合う面と反対側の面を覆っている。
そして、複合体２２の半導体モジュール８側の絶縁膜２は、金属板３の半導体モジュール８側の面積よりも小さい面積とされており、金属板３の外周よりも内側に形成されており、複合体２２の半導体モジュール８側の絶縁膜２は、金属板３の端までは形成されておらず、金属板３の外周部が露出している。
このような半導体装置では、金属板３のエッジ（端）まで絶縁膜２を形成すると、冷熱サイクルに晒されたときに、絶縁膜２の端の部分が剥離しやすいが、第６の形態では、複合体２２の半導体モジュール８側の絶縁膜２が、金属板３の端よりも内側に形成されているため、複合体２２の半導体モジュール８側の絶縁膜２の端の部分が剥離しにくくなり、冷熱サイクル試験を行った場合にも、エッジ部からの絶縁膜２の剥離が発生しにくくなる。
さらに、複合体２２の半導体モジュール８側の絶縁膜２が、金属板３の端よりも内側に形成されている場合には、図１５に示すように、複合体２２の外周部が半導体モジュール８側に湾曲されていることが望ましい。言い換えれば、複合体２２の半導体モジュール８側の絶縁膜２が、金属板３の端よりも内側に形成されており、金属板３が露出した部分が、半導体モジュール８側に向けて曲げられていることが望ましい。
このような半導体装置では、冷却器９に半導体モジュール８側に突出するバリがある場合、金属板３と冷却器９とが電気的に接触するおそれがあり、この場合、冷却器９側の絶縁膜２が絶縁の役割を果たさなくなってしまうため、絶縁性が低下するおそれがあるが、図１５では、半導体モジュール８側の絶縁膜２が、金属板３の外周部に形成されておらず、この金属板３の外周部が半導体モジュール８側に曲がっているため、金属板３が直接冷却器９と接触することを防止でき、絶縁信頼性を向上できる。
（第７の実施形態）
第７の実施形態である半導体装置は、図１６に示すように、板状の半導体モジュール８の上下面と、冷却器９との間に、金属板３の両主面にセラミックスからなる絶縁膜２を形成してなる複合体２３が配置されており、複合体２３の半導体モジュール８側の絶縁膜２が、回路板１１の向かい合う面と反対側の面を覆っている。
そして、図１６の複合体２３では、金属板３の両主面の絶縁膜２は、金属板３の面積よりも小さい面積とされており、金属板３の端よりも内側に形成され、絶縁膜２は、金属板３の端までは形成されていない。言い換えれば、金属板３が、絶縁膜２の端から突出している。
このような半導体装置では、金属板３のエッジ（端）まで絶縁膜２を形成すると、冷熱サイクルに晒されたときに、絶縁膜２の端の部分が剥離しやすいが、第７の形態では、金属板３の両主面の絶縁膜２が、金属板３の端よりも内側に形成されているため、複合体２３の絶縁膜２の端の部分が剥離しにくくなり、冷熱サイクル試験を行った場合にも、エッジ部からの絶縁膜２の剥離が発生しにくくなる。
さらに、金属板３の両主面の絶縁膜２が、金属板３の端よりも内側に形成されている場合には、図１７に示すように、複合体２３の外周部が半導体モジュール８側に湾曲されていることが望ましい。言い換えれば、金属板３が露出した部分が、半導体モジュール８側に向けて曲げられていることが望ましい。このような半導体装置では、冷却器９に半導体モジュール８側に突出するバリがある場合、金属板３と冷却器９とが電気的に接触するおそれがあり、この場合、冷却器９側の絶縁膜２が絶縁の役割を果たさなくなってしまうため、絶縁性が低下するおそれがあるが、図１７では、絶縁膜２が金属板３の外周部に形成されておらず、金属板３が半導体モジュール８側に曲がっているため、金属板３が直接冷却器９と接触することを防止でき、絶縁信頼性を向上できる。
（第８の実施形態）
第８の実施形態である半導体装置は、図１８に示すように板状の半導体モジュール２８の上下面に冷却器９を配置して構成されている。
第８の実施形態における半導体モジュール２８は、図１９、図２０に示すように、一対の回路板モールド体１７ａ、１７ｂ（以下、回路板モールド体１７ということがある）間に、半導体素子１０が樹脂１４ｂにモールドされた半導体素子モールド体１８が、挟まれるように積層されて構成されている。一対の回路板モールド体１７ａ、１７ｂは、金属からなる回路板１１の両主面が露出するように樹脂１４によってモールドされて構成されている。
回路パターン部１１ａは、半導体素子１０で制御された電流を配線部１１ｂに流す経路として機能するとともに、半導体素子１０で発生した熱の伝導経路となっているため、回路板１１の主面は回路板モールド体１７の厚み方向の両側に露出している。
回路板モールド体１７ａ、１７ｂの間には、半導体素子１０が樹脂１４ｂにモールドされた半導体素子モールド体１８が挟まれるように積層されている。なお、半導体素子１０をモールドする樹脂１４ｂは、回路板モールド体１７に使用している樹脂１４ａよりも柔らかく変形しやすいものであることが望ましい。
そして、回路板モールド体１７ａ、１７ｂの向かい合う面と反対側の面には、回路板１１の露出した主面を被覆するように絶縁膜２がそれぞれ形成され、複合体２４を形成している。なお、絶縁膜２は、回路板１１の露出した主面と、この露出した主面の周囲の樹脂１４ａ表面に直接形成されている。
複合体２４の絶縁膜２は、内部に絶縁膜２の厚さ方向の寸法に対して金属板３の主面に沿う方向の寸法が大きい扁平な空隙４を複数有することにより、より高い絶縁信頼性を確保できるとともに、さらに良好な熱伝導性を得ることができる。
第８の実施形態である半導体装置は、上記のような板状の半導体モジュール２８の上下面に、金属からなる冷却器９を配置して半導体装置が構成されている。冷却器９は、半導体モジュール２８よりも大きい面積を有するもので、一対の冷却器９で板状の半導体モジュール２８を挟み、冷却器９に取り付けられた締め付け部材１５により一対の冷却器９の間隔を狭めるように締め付け、半導体モジュール２８側に冷却器９を押圧することにより、半導体モジュール２８と冷却器９とが一体となっている。
また、冷却器９と複合体２４（回路板モールド体１７ａ、１７ｂ）との間には、熱伝導
性を向上するためにグリース１６を介在させている。
以上のように構成された半導体モジュール２８及び半導体装置の製法について説明する。先ず、一対の回路板モールド体１７ａ、１７ｂを準備する（第１工程）。一対の回路板モールド体１７ａ、１７ｂは、図２１（ａ）に示すように、回路板１１の両主面が露出するように樹脂１４ａによりモールドされて形成されている。回路板モールド体１７ａ、１７ｂは、例えばインジェクション成形して、回路板１１の両主面が露出するように樹脂１４ａによりモールドし、この後、図２１（ｂ）に示すように、回路板モールド体１７ａ、１７ｂの回路板１１の一方の主面をセラミックからなる絶縁膜２で被覆して複合体２４が形成されている。複合体２４の絶縁膜２は、内部に絶縁膜２の厚さ方向の寸法に対して金属板３の主面に沿う方向の寸法が大きい扁平な空隙４を複数有している。
この後、図２１（ｃ）に示すように、一対の回路板モールド体１７ａ、１７ｂの絶縁膜２が形成されていない側で半導体素子１０を挟み、半導体素子１０と回路パターン部１１ａとを電気的に接続し（第２工程）、図２２（ａ）に示すように、一対の回路板モールド体１７ａ、１７ｂ間の半導体素子１０の周囲に樹脂１４ｂを充填する（第３工程）ことで、半導体モジュール２８を作製できる。
さらに、図２２（ｂ）に示すように、第３工程の後に、半導体モジュール２８の絶縁膜２にグリース１６を介して冷却器９を配置し（第４工程）、一対の冷却器９で半導体モジュール２８を挟み、冷却器９に取り付けられた締め付け部材１５を締め付け、半導体モジュール２８側に冷却器９を押圧することにより、半導体モジュール２８と冷却器９とを一体に固定し（第５工程）、半導体装置を作製することができる。このような半導体装置では、半導体モジュール２８と冷却器９とが接合されるのではなく、冷却器９により挟まれて一体となっているので、半導体モジュール２８と冷却器９との間における熱応力を低減することができる。
本形態の半導体装置およびその製法では、一旦、回路板１１の両主面が露出した回路板モールド体１７ａ、１７ｂを一対作製し、回路板１１の一方の主面が絶縁膜２で被覆された複合体２４を作製した後、これらの一対の回路板モールド体１７ａ、１７ｂで半導体素子１０を挟み込み、次に一対の回路板モールド体１７ａ、１７ｂ間の半導体素子１０の周囲に樹脂１４ｂを充填して半導体モジュール２８を作製するため、複合体２４の絶縁膜２の形成状態を、例えば、顕微鏡等で確認したり、絶縁膜２上に絶縁抵抗測定用導体を配置し、回路板１１と絶縁抵抗測定用導体間の絶縁抵抗を測定し、絶縁膜２の絶縁性を確認した上で、一対の回路板モールド体１７ａ、１７ｂで半導体素子１０を挟み、半導体モジュール２８を作製することができ、絶縁膜２の形成不良の複合体２４は不良として除去し、絶縁膜２の形成状態が良好な複合体２４で半導体素子１０を挟み、半導体モジュール２８を作製することで、半導体モジュール２８の不良率を低減し、絶縁膜２の形成不良に伴う損失金額を低減できる。また、複合体２４の絶縁膜２は、内部に絶縁膜２の厚さ方向の寸法に対して金属板３の主面に沿う方向の寸法が大きい扁平な空隙４を複数有するため、耐電圧特性を向上できる。
さらに、本形態の半導体装置では、回路板モールド体１７ａ、１７ｂでは硬い樹脂１４ａを用い、一対の回路板モールド体１７ａ、１７ｂ間の半導体素子１０の周囲に充填される樹脂１４ｂとして柔らかい変形し易いものを用いることにより、回路板モールド体１７ａ、１７ｂに形成された絶縁膜２が平行になっていない場合であっても、締め付け部材１５を締め付けることにより、回路板モールド体１７ａ、１７ｂ間の樹脂１４ｂが変形し、冷却器９の絶縁膜２への片当たりがなくなり、絶縁膜２の信頼性を向上することができる。
金属板３である基板として、２０ｍｍ×２０ｍｍ、厚さ２ｍｍの主面が正方形状のアルミニウム基板を用いた。このアルミニウム基板は、片面に鏡面研磨処理を施した。
エアロゾルの原料粉末として、平均粒径０．５μｍのアルミナ粉末を用いた。これを表１に示す温度で１２時間加熱処理した。このアルミナ粉末を、ノズル６ａ及び６ｂにそれぞれ接続される４５０ｍｌのガラス瓶に５０ｇずつ投入し、配管付きの蓋をして、成膜システムにセットした。
成膜システムは、成膜が行われる成膜装置と、この成膜装置内のチャンバにエアロゾルを供給するエアロゾル発生装置と、チャンバ内を吸引して負圧にする真空ポンプと、エアロゾル発生装置のガラス瓶に分散媒となる気体を供給する気体供給装置とを具備して構成されている。
まず、真空ポンプ（ロータリーポンプおよびメカニカルブースターポンプ）で、チャンバおよびエアロゾル発生装置を構成するガラス瓶の内部を１０Ｐａまで真空引きした。次に、ガラス瓶を左右に振動させながら、ガラス瓶中に気体供給装置から気体（以下、成膜ガスともいう）を導入することにより、エアロゾルを発生させた。
ノズル６ａから噴出させるエアロゾルの発生条件として、ガラス瓶ａの振幅を１ｍｍ、振動周期を１０００回／ｍｉｎ、成膜ガス流量を１０Ｌ／ｍｉｎとした。ノズル６ｂから噴出させるエアロゾルの発生条件は、ガラス瓶の振幅を０．５ｍｍ、成膜ガス流量を５Ｌ／ｍｉｎとし、ガラス瓶ｂの振動周期および成膜ガスの種類は表１に示す条件とした。なお、ノズル６ａ、６ｂの開口寸法は０．４ｍｍ×１０ｍｍであり、長方形状の開口部を有する。また、金属板３をノズル６ａ、６ｂに対して往復移動させ、その条件は振幅１０ｍｍ、速度および回数は表１に示す条件とした。ノズル６ａ、６ｂと金属板３との距離は１５ｍｍで一定とした。以上の手順により、金属板３表面の１０ｍｍ×１０ｍｍの面積に、厚さ５０μｍのアルミナ絶縁膜２を形成した。
なお、ガラス瓶を振動させているため、ガラス瓶が振幅の両端に来たとき、アルミナ粉末の舞い上がる量が最大となり、このときエアロゾル濃度も最大となる。つまり、エアロゾルの濃度は周期的に変化する。たとえば試料Ｎｏ．２の場合、ガラス瓶を６００回／ｍｉｎの周期で振動させているので、ノズル６ｂは１秒間に２０回、エアロゾル濃度が極大となる。また、金属板３の移動速度が０．１ｍｍ／ｓであるため、金属板３上で金属板３の移動方向５μｍごとにエアロゾル濃度が極大となり、その部分で金属板３へのアルミナ粒子５ｂの付着量が多くなり、剥離しやすい絶縁層が形成される部分が周期的に現れる。試料Ｎｏ．２〜６においては、金属板３の往復移動中に、このような部分が金属板３上の同一箇所に出現するので、扁平な空隙４が絶縁膜２の厚さ方向に整列する。
なお、試料Ｎｏ．７および８ではノズル６ｂを用いずに、ノズル６ａだけを用いて成膜を行った。それ以外の条件は、試料Ｎｏ．１〜６と同様である。
形成した絶縁膜２の厚さについては、成膜後に複合体１の厚さをマイクロメータで測定し、成膜前に測定していた金属板３の厚さを差し引くことで絶縁膜２の厚さを求めた。その結果、いずれの絶縁膜も厚さは５０μｍだった。
絶縁膜２内部の空隙４の形成状態は、各試料の切断面をイオンエッチングし、走査型電子顕微鏡（ＳＥＭ）で絶縁膜２の断面を観察することで確認した。空隙４の形状および個数は、倍率３０００倍のＳＥＭ写真を１０箇所撮影し、各写真の任意の１０×１０μｍの領域内に確認できる空隙すべてのアスペクト比Ａ：Ｂを確認し、アスペクト比が１：３以上のものを扁平な空隙４として、その個数の平均値をもとめた。また、空隙４の整列状態については、ＳＥＭ写真上で絶縁膜２の厚さ方向における空隙４間の間隔と重なり状態を測定し、３個以上の扁平な空隙４が絶縁膜２の厚さ方向に５μｍ以下の間隔を置いて並んでいるとともに、互いに隣接する一組の扁平な空隙４が、金属板３の主面に沿う方向における長さが小さいほうの空隙４の長さＢ’に対して６０％以上重なり合っている扁平な空隙４の群を抽出し、この扁平な空隙４の群同士が金属板３の主面に沿う方向に所定間隔をおいて複数形成されている場合に扁平な空隙４が整列しているものとした。各試料における空隙４のアスペクト比、形状、個数および整列状態は表２に記載した。なお、いずれの試料においても、絶縁膜２の内部の空隙４の形成状態に、切断面の方向による差異は見られなかった。
残留応力の評価では、金属板３において絶縁膜２が形成されていない側の表面の変位を、触針式表面粗さ計で測定した。測定した変位量を、測定長さ、基板のヤング率およびポアソン比、基板および絶縁膜２の厚さとともにＳｔｏｎｅｙの式に代入し、絶縁膜２の応力を算出し、表２に記載した。なお、測定長さは５ｍｍであった。
複合体１の絶縁信頼性の評価は、絶縁膜２の表面中央部にφ５の範囲を抜いたマスキングを施し、絶縁膜２の表面に白金を蒸着し、φ４のＳＵＳ製電極を押し当て、５００ｇの荷重を印加して行った。
部分放電の評価では、金属板３と電極の間に交流電圧を印加して、部分放電開始電圧を測定した。０から２ｋＶまで、１０Ｖ／ｓの速度で昇圧し、部分放電が確認された電圧を表２に記載した。
絶縁破壊試験では、金属板３と電極の間に直流電圧１ｋＶを印加して、絶縁膜２が破壊するまでの時間を評価した。なお、電流が０．５ｍＡ以上流れた時点で破壊したものとみなし、電圧印加を停止した。
試料Ｎｏ．１〜６は、絶縁膜２の内部に扁平な空隙４の存在が確認され、絶縁膜２中の残留応力が３３０ＭＰａ以下に緩和され、部分放電開始電圧が０．９ｋＶ以上と高く、ＤＣ１ｋＶ印加時の破壊時間が２４時間以上と、高い絶縁信頼性を示すものであった。特に、扁平な空隙４のアスペクト比が１：５以上で、絶縁膜２の厚さ方向に整列していた試料Ｎｏ．３及び４は、直流電圧１ｋＶを７２時間印加し続けても破壊に至らない、非常に絶縁信頼性に優れたものであった。
１、２１、２２、２３、２４・・・複合体
２ ・・・絶縁膜
３ ・・・金属板
４ ・・・空隙
５ ・・・セラミック粒子
５ａ ・・・高速のセラミック粒子
５ｂ ・・・低速のセラミック粒子
６、６ａ、６ｂ・・・ノズル
８、２８・・・半導体モジュール
９ ・・・冷却器
１０ ・・・半導体素子
１１ ・・・回路板
１１ａ ・・・回路板の回路パターン部
１１ｂ ・・・回路板の配線部
１２ ・・・配線
１３ ・・・導電スペーサ
１４、１４ａ、１４ｂ・・・樹脂
１５ ・・・締め付け部材
１６ ・・・グリース
１７、１７ａ、１７ｂ・・・回路板モールド体
１８ ・・・半導体モールド体

Claims (14)

  1. 金属板と、該金属板の少なくとも一方の主面上に設けられたセラミックスからなる絶縁膜とを備える複合体であって、
    前記絶縁膜はＡＤ法によって形成されてなり、該絶縁膜の内部に、該絶縁膜の厚さ方向の寸法をＡ、前記金属板の主面に沿う方向の寸法をＢとしたとき、Ａが１μｍ以下であり、Ｂが０．５〜１０μｍであり、アスペクト比Ａ：Ｂが１：３以上である扁平な空隙を有し、該扁平な空隙が前記絶縁膜の断面１０μｍ×１０μｍの領域に１０〜８０個存在していることを特徴とする複合体。
  2. 前記扁平な空隙が、前記絶縁膜の厚さ方向に５μｍ以下の間隔をおいて整列しているとともに、前記金属板の主面に沿う方向に所定間隔をおいて存在していることを特徴とする請求項１に記載の複合体。
  3. 前記アスペクト比Ａ：Ｂが１：５以上であることを特徴とする請求項１または２に記載の複合体。
  4. 金属からなる向かい合う回路板間に半導体素子が配置され、前記回路板の向かい合う面の間と前記半導体素子とが樹脂によりモールドされ、前記回路板の向かい合う面と反対側の面が前記樹脂に対して露出した露出面とされた半導体モジュールと、
    前記回路板の前記露出面側のそれぞれに配置された冷却器とを具備してなり、
    前記半導体モジュールにおける前記回路板の前記露出面とそれぞれの前記冷却器との間に、前記回路板の前記露出面を前記絶縁膜が覆うように請求項１乃至３のうちいずれかに記載の複合体が配置されていることを特徴とする半導体装置。
  5. 前記複合体は、前記金属板の両主面に前記絶縁膜を備えていることを特徴とする請求項４に記載の半導体装置。
  6. 前記半導体モジュールと、前記複合体と、前記冷却器とが、締め付け部材により押圧されて一体となっていることを特徴とする請求項４または５に記載の半導体装置。
  7. 金属からなる向かい合う前記回路板間に半導体素子を配置し、前記回路板の向かい合う面の間と前記半導体素子とを樹脂によりモールドし、前記回路板の向かい合う面と反対側の面が前記樹脂に対して露出した露出面とされた半導体モジュールを作製する第１工程と、該半導体モジュールにおける前記回路板の前記露出面側のそれぞれに前記冷却器を配置し
    、前記半導体モジュールにおける前記回路板の前記露出面とそれぞれの前記冷却器との間に、前記回路板の前記露出面を前記絶縁膜が覆うように請求項１乃至３のうちいずれかに記載の複合体を配置する第２工程とを具備することを特徴とする半導体装置の製法。
  8. 請求項７に記載の半導体装置の製法における前記第２工程において、前記半導体モジュールの前記回路板の露出した面とそれぞれの前記冷却器との間に配置する複合体が、前記金属板の両主面に前記絶縁膜が形成されていることを特徴とする半導体装置の製法。
  9. 金属からなる回路板の両主面が露出するように樹脂によりモールドされた向かい合う回路板モールド体間に、半導体素子が樹脂によりモールドされた半導体素子モールド体が配置されて積層され、前記半導体素子モールド体における前記半導体素子と前記回路板モールド体における前記回路板とが電気的に接続されてなり、前記回路板モールド体における前記回路板の前記半導体素子と接続されていない側の主面がＡＤ法によって形成されたセラミックスからなる絶縁膜で被覆されており、該絶縁膜の内部に、該絶縁膜の厚さ方向の寸法をＡ、前記金属板の主面に沿う方向の寸法をＢとしたとき、Ａが１μｍ以下であり、Ｂが０．５〜１０μｍであり、アスペクト比Ａ：Ｂが１：３以上である扁平な空隙を有し、該扁平な空隙が前記絶縁膜の断面１０μｍ×１０μｍの領域に１０〜８０個存在していることを特徴とする半導体モジュール。
  10. 請求項９に記載の半導体モジュールにおける前記回路板モールド体の前記絶縁膜が形成された側に、それぞれ冷却器が配置されていることを特徴とする半導体装置。
  11. 請求項９に記載の半導体モジュールと、該半導体モジュールにおける前記回路板モールド体の前記絶縁膜が形成された側のそれぞれに配置された前記冷却器とが、締め付け部材により押圧されて一体となっていることを特徴とする請求項１０に記載の半導体装置。
  12. 金属からなる回路板の両主面が露出するように樹脂によりモールドし、前記回路板の一方の主面に、ＡＤ法によって粒子の濃度および速度の異なる２種類のエアロゾルを吹き付けてセラミックスからなる絶縁膜を被覆することにより、該絶縁膜の内部に、扁平な空隙を複数存在させた回路板モールド体を一対準備する第１工程と、
    前記回路板モールド体の前記絶縁膜が形成されていない側で半導体素子を挟み、該半導体素子と前記回路板とを電気的に接続する第２工程と、
    前記回路板モールド体間の前記半導体素子の周囲を樹脂によりモールドする第３工程とを具備することを特徴とする半導体モジュールの製法。
  13. 請求項１２に記載の半導体モジュールの製法における前記第３工程の後に、前記回路板モールド体の前記絶縁膜が形成された側のそれぞれに冷却器を配置する第４工程を具備することを特徴とする半導体装置の製法。
  14. 請求項１３に記載の半導体モジュールの製法における前記第４工程の後に、前記半導体モジュールと、該半導体モジュールの両側に配置された前記冷却器とを、前記締め付け部材により押圧して一体とする第５工程を具備することを特徴とする半導体装置の製法。
JP2011514984A 2010-01-27 2011-01-27 複合体およびそれを用いた半導体装置、半導体モジュールならびにその製法 Expired - Fee Related JP4949535B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011514984A JP4949535B2 (ja) 2010-01-27 2011-01-27 複合体およびそれを用いた半導体装置、半導体モジュールならびにその製法

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2010015440 2010-01-27
JP2010015440 2010-01-27
JP2010015438 2010-01-27
JP2010015438 2010-01-27
JP2010190998 2010-08-27
JP2010190998 2010-08-27
PCT/JP2011/051585 WO2011093373A1 (ja) 2010-01-27 2011-01-27 複合体およびそれを用いた半導体装置、半導体モジュールならびにその製法
JP2011514984A JP4949535B2 (ja) 2010-01-27 2011-01-27 複合体およびそれを用いた半導体装置、半導体モジュールならびにその製法

Publications (2)

Publication Number Publication Date
JP4949535B2 true JP4949535B2 (ja) 2012-06-13
JPWO2011093373A1 JPWO2011093373A1 (ja) 2013-06-06

Family

ID=44319356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011514984A Expired - Fee Related JP4949535B2 (ja) 2010-01-27 2011-01-27 複合体およびそれを用いた半導体装置、半導体モジュールならびにその製法

Country Status (2)

Country Link
JP (1) JP4949535B2 (ja)
WO (1) WO2011093373A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013062282A (ja) * 2011-09-12 2013-04-04 Toyota Motor Corp 半導体装置
WO2015147071A1 (ja) * 2014-03-25 2015-10-01 京セラ株式会社 流路部材および半導体モジュール
JP6696795B2 (ja) * 2016-02-26 2020-05-20 京セラ株式会社 配線基板
JP2021082617A (ja) * 2018-03-12 2021-05-27 株式会社東芝 半導体装置
WO2024100894A1 (ja) * 2022-11-11 2024-05-16 サンケン電気株式会社 両面冷却パワーモジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3601208B2 (ja) * 1996-09-26 2004-12-15 富士電機デバイステクノロジー株式会社 半導体装置用基板およびその製造方法
JP3525832B2 (ja) * 1999-11-24 2004-05-10 株式会社デンソー 半導体装置
JP2008300606A (ja) * 2007-05-31 2008-12-11 Sumitomo Electric Ind Ltd 放熱構造体およびその製造方法

Also Published As

Publication number Publication date
WO2011093373A1 (ja) 2011-08-04
JPWO2011093373A1 (ja) 2013-06-06

Similar Documents

Publication Publication Date Title
JP4949535B2 (ja) 複合体およびそれを用いた半導体装置、半導体モジュールならびにその製法
US9397017B2 (en) Substrate structures and methods of manufacture
JP3846699B2 (ja) 半導体パワーモジュールおよびその製造方法
JPWO2014013705A1 (ja) 半導体モジュール
CN110731129B (zh) 陶瓷电路基板
US20220369468A1 (en) Substrate structures and methods of manufacture
JP5759744B2 (ja) パワーモジュール及びその製造方法
JP2010192591A (ja) 電力用半導体装置とその製造方法
JP2011071260A (ja) 積層材およびその製造方法、絶縁積層材およびその製造方法
JP5498839B2 (ja) 絶縁放熱基板
JP2014207490A (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
JP2003218269A (ja) 回路基板とその作製方法
JP2008218596A (ja) 金属ベース回路基板及びその製造方法
JP5630375B2 (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
JP5928324B2 (ja) 電力用半導体装置
JP2014030059A (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
CN113614911A (zh) 绝缘电路基板
JP2014127503A (ja) 配線基板および電子装置
JP2015164167A (ja) 回路基板、その製造方法、および電子装置
CN213242534U (zh) 用于功率器件散热封装的AlSiC散热绝缘一体化基板
JP2013143414A (ja) 電子回路基板及び半導体装置
JP7357509B2 (ja) コイル装置
JP2019091731A (ja) パワー半導体モジュール、並びにそれに搭載されるＳｉＣ半導体素子およびその製造方法
JP7484097B2 (ja) 半導体装置
EP3624182B1 (en) Power semiconductor module arrangement, substrate arrangement, and method for producing the same

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees