JP7484097B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7484097B2
JP7484097B2 JP2019132712A JP2019132712A JP7484097B2 JP 7484097 B2 JP7484097 B2 JP 7484097B2 JP 2019132712 A JP2019132712 A JP 2019132712A JP 2019132712 A JP2019132712 A JP 2019132712A JP 7484097 B2 JP7484097 B2 JP 7484097B2
Authority
JP
Japan
Prior art keywords
copper
sintered
acid
less
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019132712A
Other languages
English (en)
Other versions
JP2021019038A (ja
Inventor
千絵 須鎌
偉夫 中子
祐貴 川名
征央 根岸
勇一 谷中
芳則 江尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Priority to JP2019132712A priority Critical patent/JP7484097B2/ja
Publication of JP2021019038A publication Critical patent/JP2021019038A/ja
Application granted granted Critical
Publication of JP7484097B2 publication Critical patent/JP7484097B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Powder Metallurgy (AREA)

Description

本発明は、半導体装置に関する。
近年、半導体パッケージ材料には、耐熱性(高温・高湿下での安定性や信頼性に優れること)が求められている。例えば、ハイブリッド自動車や電気自動車、電鉄、分散電源では、インバーターにパワー半導体が多く使われているが、パワー密度の向上が著しく、パッケージ材料は高温に晒される。特に、パワー半導体素子の動作時の過渡期に急峻なサージ電圧が発生し、半導体素子の発熱部の温度が急上昇する。サージ電圧が十分大きい場合は絶縁破壊などの現象が観察され、半導体装置の故障に至り、サージ電圧が小さい場合は熱ストレスなどによって半導体装置の劣化が生じる。
従来のパワー半導体装置では、半導体素子と共に基板上にスナバ回路が形成されている。スナバ回路として、抵抗素子及びコンデンサ素子を直列に接続して構成されるRCスナバ回路が採用されている。RCスナバ回路により、サージ電圧に起因する高周波のノイズが吸収される(例えば、特許文献1~3参照)。しかし、フィールドで故障した半導体デバイスの調査から、このサージ電圧に起因すると考えられる劣化は実用上無視できない故障モードであることが分かっている(非特許文献1)。特に、SiCやGaN等のワイドバンドギャップ半導体の場合は、従来のSiと比較し高速動作が可能であるため、サージ電圧に起因した劣化の影響がより大きくなる。
特開2010-206106号公報 特開2010-205833号公報 特開2010-199206号公報
JEITA EDR-4701C 半導体デバイスの取扱いガイド
本発明は、急峻なサージ電圧による半導体素子の損傷を抑制することが可能な、半導体装置を提供することを目的とする。
本発明の一側面は、半導体素子搭載用支持部材と、上記半導体素子搭載用支持部材上に第一焼結金属層を介して搭載された半導体素子と、上記半導体素子上に設けられた第二焼結金属層と、を備える、半導体装置を提供する。第二焼結金属層は放熱経路上に配置されないため、上記半導体装置では、半導体素子の放熱経路に影響を与えることなくサージ電圧が発生した際の半導体素子の発熱部の温度上昇が抑制される。このような半導体装置は信頼性に優れた構造を備えていると言える。
一態様において、上記第二焼結金属層が、上記半導体素子との界面に対して略平行に配向したフレーク状の金属粒子に由来する構造を含んでよい。
一態様において、上記第二焼結金属層における金属の含有量が、上記第二焼結金属層の全体積を基準として、65体積%以上90体積%以下であってよい。
一態様において、半導体装置が上記第二焼結金属層上に金属板をさらに備えてよい。
一態様において、上記第二焼結金属層又は上記金属板に金属配線が接続されていてよい。
一態様において、上記第二焼結金属層の厚さが100μm以上500μm以下であってよい。
一態様において、上記半導体素子がワイドバンドギャップ半導体であってよい。
本発明によれば、急峻なサージ電圧による半導体素子の損傷を抑制することが可能な、半導体装置を提供することができる。本発明によれば、より具体的には、パワー半導体素子の動作時の過渡期に急峻なサージ電圧が発生した場合であっても、半導体装置の熱抵抗に影響を与えることなく、パワー半導体素子の発熱部の温度上昇を抑制することができる。
焼結銅層の断面SEM像である。 本実施形態の半導体装置の一例を示す模式断面図である。 本実施形態の半導体装置の一例を示す模式断面図である。 本実施形態の半導体装置の一例を示す模式断面図である。 本実施形態の半導体装置の一例を示す模式断面図である。 温度評価の結果を示す図である。
以下、本発明を実施するための形態(以下、「本実施形態」という。)について詳細に説明する。本発明は、以下の実施形態に限定されるものではない。
以下、図面を参照しながら好適な実施形態について詳細に説明する。なお、図面中、同一又は相当部分には同一符号を付し、重複する説明は省略する。
<焼結金属層>
第一焼結金属層及び第二焼結金属層の各々は焼結体からなる。第一焼結金属層及び第二焼結金属層を構成する材料は、焼結性金属であり、例えば銀(Ag)、銅(Cu)等を含む。焼結性金属とは、その金属粒子が融点よりも低い温度で加熱されたときに焼結体を形成し得る金属である。第一焼結金属層及び第二焼結金属層は、例えば銀、銅等の焼結性金属粒子が分散された金属ペーストの焼結物である。第一焼結金属層及び第二焼結金属層は同一の組成を有するペーストから形成されてよく、異なる組成を有するペーストから形成されてよい。すなわち、両焼結金属層は同一でも異なっていてもよい。以下、焼結性金属が銅である場合を例にとり、焼結金属層(焼結銅層)の説明をするが、以下の記載において、「銅」を焼結性を有する他の「金属」に置き換えてよい。
(銅ペースト)
焼結銅層を形成するために用いられる銅ペーストは、金属粒子及び分散媒を含む。金属粒子は、サブマイクロ銅粒子及びフレーク状マイクロ銅粒子を含むことができる。
(金属粒子)
金属粒子としては、サブマイクロ銅粒子、フレーク状マイクロ銅粒子、これら以外の銅粒子、その他の金属粒子等が挙げられる。
(サブマイクロ銅粒子)
サブマイクロ銅粒子としては、粒径が0.12μm以上0.8μm以下の銅粒子を含むものが挙げられ、例えば、体積平均粒径が0.12μm以上0.8μm以下の銅粒子を用いることができる。サブマイクロ銅粒子の体積平均粒径が0.12μm以上であれば、サブマイクロ銅粒子の合成コストの抑制、良好な分散性、表面処理剤の使用量の抑制といった効果が得られ易くなる。サブマイクロ銅粒子の体積平均粒径が0.8μm以下であれば、サブマイクロ銅粒子の焼結性が優れるという効果が得られ易くなる。より一層上記効果を得易いという観点から、サブマイクロ銅粒子の体積平均粒径は、0.15μm以上0.8μm以下であってもよく、0.15μm以上0.6μm以下であってもよく、0.2μm以上0.5μm以下であってもよく、0.3μm以上0.45μm以下であってもよい。
なお、体積平均粒径とは50%体積平均粒径を意味する。銅粒子の体積平均粒径を求める場合、原料となる銅粒子、又は銅ペーストから揮発成分を除去した乾燥銅粒子を、分散剤を用いて分散媒に分散させたものを、光散乱法粒度分布測定装置(例えば、島津ナノ粒子径分布測定装置(SALD-7500nano,株式会社島津製作所製))で測定する方法等により求めることができる。光散乱法粒度分布測定装置を用いる場合、分散媒としては、ヘキサン、トルエン、α-テルピネオール等を用いることができる。
サブマイクロ銅粒子は、粒径が0.12μm以上0.8μm以下の銅粒子を10質量%以上含むことができる。銅ペーストの焼結性の観点から、サブマイクロ銅粒子は、粒径が0.12μm以上0.8μm以下の銅粒子を20質量%以上含むことができ、30質量%以上含むことができ、90質量%以上含むことができ、100質量%含むことができる。サブマイクロ銅粒子における粒径が0.12μm以上0.8μm以下の銅粒子の含有割合が10質量%以上であると、銅粒子の分散性がより向上し、粘度の上昇、ペースト濃度の低下をより抑制することができる。
銅粒子の粒径は、例えば、SEM(走査型電子顕微鏡)像から算出することができる。銅粒子の粉末を、SEM用のカーボンテープ上にスパチュラで載せ、SEM用サンプルとする。このSEM用サンプルをSEM装置により5000倍で観察する。このSEM像の銅粒子に外接する四角形を画像処理ソフトにより作図し、その一辺をその粒子の粒径とする。
サブマイクロ銅粒子の含有量は、金属粒子の全質量を基準として、10質量%以上90質量%以下であってもよく、30質量%以上90質量%以下であってもよく、35質量%以上85質量%以下であってもよく、40質量%以上80質量%以下であってもよい。サブマイクロ銅粒子の含有量が上記範囲内であれば、所望の焼結銅層を形成することが容易となる。
サブマイクロ銅粒子の含有量は、サブマイクロ銅粒子の質量及びフレーク状マイクロ銅粒子の質量の合計を基準として、20質量%以上90質量%以下であってもよい。サブマイクロ銅粒子の上記含有量が20質量%以上であれば、フレーク状マイクロ銅粒子の間を充分に充填することができ、所望の焼結銅層を形成することが容易となる。サブマイクロ銅粒子の上記含有量が90質量%以下であれば、銅ペーストを焼結した時の体積収縮を充分に抑制できるため、所望の焼結銅層を形成することが容易となる。より一層上記効果を得易いという観点から、サブマイクロ銅粒子の含有量は、サブマイクロ銅粒子の質量及びフレーク状マイクロ銅粒子の質量の合計を基準として、30質量%以上85質量%以下であってもよく、35質量%以上85質量%以下であってもよく、40質量%以上80質量%以下であってもよい。
サブマイクロ銅粒子の形状は、特に限定されるものではない。サブマイクロ銅粒子の形状としては、例えば、球状、塊状、針状、フレーク状、略球状及びこれらの凝集体が挙げられる。分散性及び充填性の観点から、サブマイクロ銅粒子の形状は、球状、略球状、フレーク状であってもよく、燃焼性、分散性、フレーク状マイクロ粒子との混合性等の観点から、球状又は略球状であってもよい。
サブマイクロ銅粒子は、分散性、充填性、及びフレーク状マイクロ粒子との混合性の観点から、アスペクト比が5以下であってもよく、3以下であってもよい。本明細書において、「アスペクト比」とは、粒子の長辺/厚さを示す。粒子の長辺及び厚さの測定は、例えば、粒子のSEM像から求めることができる。
サブマイクロ銅粒子は、特定の表面処理剤で処理されていてもよい。特定の表面処理剤としては、例えば、炭素数8~16の有機酸が挙げられる。炭素数8~16の有機酸としては、例えば、カプリル酸、メチルヘプタン酸、エチルヘキサン酸、プロピルペンタン酸、ペラルゴン酸、メチルオクタン酸、エチルヘプタン酸、プロピルヘキサン酸、カプリン酸、メチルノナン酸、エチルオクタン酸、プロピルヘプタン酸、ブチルヘキサン酸、ウンデカン酸、メチルデカン酸、エチルノナン酸、プロピルオクタン酸、ブチルヘプタン酸、ラウリン酸、メチルウンデカン酸、エチルデカン酸、プロピルノナン酸、ブチルオクタン酸、ペンチルヘプタン酸、トリデカン酸、メチルドデカン酸、エチルウンデカン酸、プロピルデカン酸、ブチルノナン酸、ペンチルオクタン酸、ミリスチン酸、メチルトリデカン酸、エチルドデカン酸、プロピルウンデカン酸、ブチルデカン酸、ペンチルノナン酸、ヘキシルオクタン酸、ペンタデカン酸、メチルテトラデカン酸、エチルトリデカン酸、プロピルドデカン酸、ブチルウンデカン酸、ペンチルデカン酸、ヘキシルノナン酸、パルミチン酸、メチルペンタデカン酸、エチルテトラデカン酸、プロピルトリデカン酸、ブチルドデカン酸、ペンチルウンデカン酸、ヘキシルデカン酸、ヘプチルノナン酸、メチルシクロヘキサンカルボン酸、エチルシクロヘキサンカルボン酸、プロピルシクロヘキサンカルボン酸、ブチルシクロヘキサンカルボン酸、ペンチルシクロヘキサンカルボン酸、ヘキシルシクロヘキサンカルボン酸、ヘプチルシクロヘキサンカルボン酸、オクチルシクロヘキサンカルボン酸、ノニルシクロヘキサンカルボン酸等の飽和脂肪酸;オクテン酸、ノネン酸、メチルノネン酸、デセン酸、ウンデセン酸、ドデセン酸、トリデセン酸、テトラデセン酸、ミリストレイン酸、ペンタデセン酸、ヘキサデセン酸、パルミトレイン酸、サビエン酸等の不飽和脂肪酸;テレフタル酸、ピロメリット酸、o-フェノキシ安息香酸、メチル安息香酸、エチル安息香酸、プロピル安息香酸、ブチル安息香酸、ペンチル安息香酸、ヘキシル安息香酸、ヘプチル安息香酸、オクチル安息香酸、ノニル安息香酸等の芳香族カルボン酸が挙げられる。有機酸は、1種を単独で使用してもよく、2種以上を組み合わせて使用してもよい。このような有機酸と上記サブマイクロ銅粒子とを組み合わせることで、サブマイクロ銅粒子の分散性と焼結時における有機酸の脱離性を両立できる傾向にある。
表面処理剤の処理量は、サブマイクロ銅粒子の表面に一分子層~三分子層付着する量であってもよい。この量は、サブマイクロ銅粒子の表面に付着した分子層数(n)、サブマイクロ銅粒子の比表面積(A)(単位m/g)と、表面処理剤の分子量(M)(単位g/mol)と、表面処理剤の最小被覆面積(S)(単位m/個)と、アボガドロ数(N)(6.02×1023個)から算出できる。具体的には、表面処理剤の処理量は、表面処理剤の処理量(質量%)={(n・A・M)/(S・N+n・A・M)}×100%の式に従って算出される。
サブマイクロ銅粒子の比表面積は、乾燥させたサブマイクロ銅粒子をBET比表面積測定法で測定することで算出できる。表面処理剤の最小被覆面積は、表面処理剤が直鎖飽和脂肪酸の場合、2.05×10-19/1分子である。それ以外の表面処理剤の場合には、例えば、分子モデルからの計算、又は「化学と教育」(上江田捷博、稲福純夫、森巌、40(2),1992,p114-117)に記載の方法で測定できる。表面処理剤の定量方法の一例を示す。表面処理剤は、銅ペーストから分散媒を除去した乾燥粉の熱脱離ガス・ガスクロマトグラフ質量分析計により同定でき、これにより表面処理剤の炭素数及び分子量を決定できる。表面処理剤の炭素分割合は、炭素分分析により分析できる。炭素分分析法としては、例えば、高周波誘導加熱炉燃焼/赤外線吸収法が挙げられる。同定された表面処理剤の炭素数、分子量及び炭素分割合から上記式により表面処理剤量を算出できる。
表面処理剤の上記処理量は、0.07質量%以上2.1質量%以下であってもよく、0.10質量%以上1.6質量%以下であってもよく、0.2質量%以上1.1質量%以下であってもよい。
サブマイクロ銅粒子としては、市販されているものを用いることができる。市販されているサブマイクロ銅粒子としては、例えば、CH-0200(三井金属鉱業株式会社製、体積平均粒径0.36μm)、HT-14(三井金属鉱業株式会社製、体積平均粒径0.41μm)、CT-500(三井金属鉱業株式会社製、体積平均粒径0.72μm)、Tn-Cu100(太陽日酸株式会社製、体積平均粒径0.12μm)が挙げられる。
(フレーク状マイクロ銅粒子)
フレーク状マイクロ銅粒子としては、最大径が1μm以上20μm以下であり、アスペクト比が4以上の銅粒子を含むものが挙げられ、例えば、平均最大径が1μ以上20μm以下であり、アスペクト比が4以上の銅粒子を用いることができる。フレーク状マイクロ銅粒子の平均最大径及びアスペクト比が上記範囲内であれば、銅ペーストを焼結した際の体積収縮を充分に低減でき、所望の焼結銅層を形成することが容易となる。より一層上記効果を得易いという観点から、フレーク状マイクロ銅粒子の平均最大径は、1μm以上10μm以下であってもよく、3μm以上10μm以下であってもよい。フレーク状マイクロ銅粒子の最大径及び平均最大径の測定は、例えば、粒子のSEM像から求めることができ、後述するフレーク状構造の長径X及び長径の平均値Xavとして求められる。
フレーク状マイクロ銅粒子は、最大径が1μm以上20μm以下の銅粒子を50質量%以上含むことができる。焼結銅層内での配向、補強効果、接合ペーストの充填性の観点から、フレーク状マイクロ銅粒子は、最大径が1μm以上20μm以下の銅粒子を70質量%以上含むことができ、80質量%以上含むことができ、100質量%含むことができる。接合不良を抑制する観点から、フレーク状マイクロ銅粒子は、例えば、最大径が20μmを超える粒子等の接合厚さを超えるサイズの粒子を含まないことが好ましい。
フレーク状マイクロ銅粒子の長径XをSEM像から算出する方法を例示する。フレーク状マイクロ銅粒子の粉末を、SEM用のカーボンテープ上にスパチュラで載せ、SEM用サンプルとする。このSEM用サンプルをSEM装置により5000倍で観察する。SEM像のフレーク状マイクロ銅粒子に外接する長方形を画像処理ソフトにより作図し、長方形の長辺をその粒子の長径Xとする。複数のSEM像を用いて、この測定を50個以上のフレーク状マイクロ銅粒子に対して行い、長径の平均値Xavを算出する。
フレーク状マイクロ銅粒子は、アスペクト比が4以上であってもよく、6以上であってもよい。アスペクト比が上記範囲内であれば、銅ペースト内のフレーク状マイクロ銅粒子が、接合面に対して略平行に配向することにより、銅ペーストを焼結させたときの体積収縮を抑制でき、所望の焼結銅層を形成することが容易となる。
フレーク状マイクロ銅粒子の含有量は、金属粒子の全質量を基準として、1質量%以上90質量%以下であってもよく、10質量%以上70質量%以下であってもよく、20質量%以上50質量%以下であってもよい。フレーク状マイクロ銅粒子の含有量が、上記範囲内であれば、所望の焼結銅層を形成することが容易となる。
サブマイクロ銅粒子の含有量及びフレーク状マイクロ銅粒子の含有量の合計は、金属粒子の全質量を基準として、80質量%以上であってもよい。サブマイクロ銅粒子の含有量及びマイクロ銅粒子の含有量の合計が上記範囲内であれば、所望の焼結銅層を形成することが容易となる。より一層上記効果を奏するという観点から、サブマイクロ銅粒子の含有量及びフレーク状マイクロ銅粒子の含有量の合計は、金属粒子の全質量を基準として、90質量%以上であってもよく、95質量%以上であってもよく、100質量%であってもよい。
フレーク状マイクロ銅粒子において、表面処理剤の処理の有無は特に限定されるものではない。分散安定性及び耐酸化性の観点から、フレーク状マイクロ銅粒子は表面処理剤で処理されていてもよい。表面処理剤は、接合時に除去されるものであってもよい。このような表面処理剤としては、例えば、パルミチン酸、ステアリン酸、アラキジン酸、オレイン酸等の脂肪族カルボン酸;テレフタル酸、ピロメリット酸、o-フェノキシ安息香酸等の芳香族カルボン酸;セチルアルコール、ステアリルアルコール、イソボルニルシクロヘキサノール、テトラエチレングリコール等の脂肪族アルコール;p-フェニルフェノール等の芳香族アルコール;オクチルアミン、ドデシルアミン、ステアリルアミン等のアルキルアミン;ステアロニトリル、デカニトリル等の脂肪族ニトリル;アルキルアルコキシシラン等のシランカップリング剤;ポリエチレングリコール、ポリビニルアルコール、ポリビニルピロリドン、シリコーンオリゴマー等の高分子処理材等が挙げられる。表面処理剤は、1種を単独で使用してもよく、2種以上を組み合わせて使用してもよい。
表面処理剤の処理量は、粒子表面に一分子層以上の量であってもよい。このような表面処理剤の処理量は、フレーク状マイクロ銅粒子の比表面積、表面処理剤の分子量、及び表面処理剤の最小被覆面積により変化する。表面処理剤の処理量は、通常0.001質量%以上である。フレーク状マイクロ銅粒子の比表面積、表面処理剤の分子量、及び表面処理剤の最小被覆面積については、上述した方法により算出することができる。
上記サブマイクロ銅粒子のみから銅ペーストを調製する場合、分散媒の乾燥に伴う体積収縮及び焼結収縮が大きいため、銅ペーストの焼結時に被着面より剥離し易くなり、半導体素子等の接合においては充分なダイシェア強度及び接続信頼性が得られにくい。サブマイクロ銅粒子とフレーク状マイクロ銅粒子とを併用することで、銅ペーストを焼結させたときの体積収縮が抑制され、所望の焼結銅層を形成することが容易となる。
銅ペーストにおいて、金属粒子に含まれる、最大径が1μm以上20μm以下であり、アスペクト比が2未満のマイクロ銅粒子の含有量は、最大径が1μm以上20μm以下であり、アスペクト比が4以上のフレーク状マイクロ銅粒子全量を基準として、50質量%以下が好ましく、40質量%以下とすることがより好ましく、30質量%以下とすることが更に好ましい。平均最大径が1μm以上20μm以下であり、アスペクト比が2未満のマイクロ銅粒子の含有量を制限することにより、銅ペースト内のフレーク状マイクロ銅粒子が、接合面に対して略平行に配向し易くなり、銅ペーストを焼結させたときの体積収縮をより有効に抑制することができる。これにより、所望の焼結銅層を形成することが容易となる。このような効果が更に得られ易くなる点で、平均最大径が1μm以上20μm以下であり、アスペクト比が2未満のマイクロ銅粒子の含有量は、最大径が1μm以上20μm以下であり、アスペクト比が4以上のフレーク状マイクロ銅粒子全量を基準として、20質量%以下であってもよく、10質量%以下であってもよい。
フレーク状マイクロ銅粒子としては、市販されているものを用いることができる。市販されているフレーク状マイクロ銅粒子としては、例えば、MA-C025(三井金属鉱業株式会社製、平均最大径4.1μm)、3L3(福田金属箔粉工業株式会社製、体積最大径7.3μm)、1110F(三井金属鉱業株式会社製、平均最大径5.8μm)、2L3(福田金属箔粉工業株式会社製、平均最大径9μm)が挙げられる。
銅ペーストにおいては、配合するマイクロ銅粒子として、最大径が1μm以上20μm以下であり、アスペクト比が4以上のフレーク状マイクロ銅粒子を含み、且つ、最大径が1μm以上20μm以下であり、アスペクト比が2未満のマイクロ銅粒子の含有量が、上記フレーク状マイクロ銅粒子全量を基準として、50質量%以下、より好ましくは40質量%以下、更に好ましくは30質量%以下であるマイクロ銅粒子を用いることができる。市販されているフレーク状マイクロ銅粒子を用いる場合、最大径が1μm以上20μm以下であり、アスペクト比が4以上のフレーク状マイクロ銅粒子を含み、且つ、最大径が1μm以上20μm以下であり、アスペクト比が2未満のマイクロ銅粒子の含有量が、上記フレーク状マイクロ銅粒子全量を基準として、50質量%以下、より好ましくは40質量%以下、更に好ましくは30質量%以下であるものを選定してもよい。
(銅粒子以外のその他の金属粒子)
金属粒子としては、上述したサブマイクロ銅粒子及びマイクロ銅粒子以外のその他の金属粒子を含んでいてもよく、例えば、ニッケル、銀、金、パラジウム、白金等の粒子を含んでいてもよい。その他の金属粒子は、体積平均粒径が0.01μm以上10μm以下であってもよく、0.01μm以上5μm以下であってもよく、0.05μm以上3μm以下であってもよい。金属粒子がこれらその他の金属粒子を含んでいる場合、その含有量は、充分な接合性を得るという観点から、金属粒子の全質量を基準として、20質量%未満であってもよく、10質量%以下であってもよい。その他の金属粒子は、含まれなくてもよい。その他の金属粒子の形状は、特に限定されるものではない。
金属粒子が銅粒子以外の金属粒子を含むことで、複数種の金属が固溶又は分散した焼結銅層を得ることができるため、焼結銅層の降伏応力、疲労強度等の機械的な特性が改善され、接続信頼性が向上し易い。また、複数種の金属粒子を添加することで、形成される焼結銅層は、特定の被着体に対して、接合強度及び接続信頼性が向上し易い。
(分散媒)
分散媒は特に限定されるものではなく、揮発性のものであってもよい。揮発性の分散媒としては、例えば、ペンタノール、ヘキサノール、ヘプタノール、オクタノール、デカノール、エチレングリコール、ジエチレングリコール、プロピレングリコール、ブチレングリコール、α-テルピネオール、イソボルニルシクロヘキサノール(MTPH)等の一価及び多価アルコール類;エチレングリコールブチルエーテル、エチレングリコールフェニルエーテル、ジエチレングリコールメチルエーテル、ジエチレングリコールエチルエーテル、ジエチレングリコールブチルエーテル、ジエチレングリコールイソブチルエーテル、ジエチレングリコールヘキシルエーテル、トリエチレングリコールメチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールジブチルエーテル、ジエチレングリコールブチルメチルエーテル、ジエチレングリコールイソプロピルメチルエーテル、トリエチレングリコールジメチルエーテル、トリエチレングリコールブチルメチルエーテル、プロピレングリコールプロピルエーテル、ジプロピレングリコールメチルエーテル、ジプロピレングリコールエチルエーテル、ジプロピレングリコールプロピルエーテル、ジプロピレングリコールブチルエーテル、ジプロピレングリコールジメチルエーテル、トリプロピレングリコールメチルエーテル、トリプロピレングリコールジメチルエーテル等のエーテル類;エチレングリコールエチルエーテルアセテート、エチレングリコールブチルエーテルアセテート、ジエチレングリコールエチルエーテルアセテート、ジエチレングリコールブチルエーテルアセテート、ジプロピレングリコールメチルエーテルアセテート(DPMA)、乳酸エチル、乳酸ブチル、γ-ブチロラクトン、炭酸プロピレン等のエステル類;N-メチル-2-ピロリドン、N,N-ジメチルアセトアミド、N,N-ジメチルホルムアミド等の酸アミド;シクロヘキサノン、オクタン、ノナン、デカン、ウンデカン等の脂肪族炭化水素;ベンゼン、トルエン、キシレン等の芳香族炭化水素;炭素数1~18のアルキル基を有するメルカプタン類;炭素数5~7のシクロアルキル基を有するメルカプタン類が挙げられる。炭素数1~18のアルキル基を有するメルカプタン類としては、例えば、エチルメルカプタン、n-プロピルメルカプタン、i-プロピルメルカプタン、n-ブチルメルカプタン、i-ブチルメルカプタン、t-ブチルメルカプタン、ペンチルメルカプタン、ヘキシルメルカプタン及びドデシルメルカプタンが挙げられる。炭素数5~7のシクロアルキル基を有するメルカプタン類としては、例えば、シクロペンチルメルカプタン、シクロヘキシルメルカプタン及びシクロヘプチルメルカプタンが挙げられる。
分散媒の含有量は、金属粒子の全質量を100質量部として、5~50質量部であってもよい。分散媒の含有量が上記範囲内であれば、銅ペーストをより適切な粘度に調整でき、また、銅粒子の焼結を阻害しにくい。
(添加剤)
銅ペーストには、必要に応じて、ノニオン系界面活性剤、フッ素系界面活性剤等の濡れ向上剤;シリコーン油等の消泡剤;無機イオン交換体等のイオントラップ剤等を適宜添加してもよい。
(銅ペーストの調製)
銅ペーストは、上述のサブマイクロ銅粒子、マイクロ銅粒子、その他の金属粒子及び任意の添加剤を分散媒に混合して調製してもよい。各成分の混合後に、撹拌処理を行ってもよい。分級操作により銅ペーストに含まれる金属粒子の最大粒径を調整してもよい。
銅ペーストは、サブマイクロ銅粒子、表面処理剤、分散媒を予め混合して、分散処理を行ってサブマイクロ銅粒子の分散液を調製し、更にマイクロ銅粒子、その他の金属粒子及び任意の添加剤を混合して調製してもよい。このような手順とすることで、サブマイクロ銅粒子の分散性が向上してマイクロ銅粒子との混合性が良くなり、銅ペーストの性能がより向上する。サブマイクロ銅粒子の分散液に対し分級操作を行うことで、凝集物を除去してもよい。
図1は、上記銅ペーストの焼結物である、焼結銅層の断面SEM像である。同図には、フレーク状マイクロ銅粒子に由来する典型的なモルフォロジーが現れている。図1に示される焼結銅層は、積層界面(例えば、半導体素子搭載用支持部材との界面、半導体素子との界面)に対して略平行に配向したフレーク状の銅粒子に由来する構造(以下、「フレーク状構造」という場合もある)を有する焼結銅1と、他の銅粒子に由来する焼結銅2と、空孔3とを含む。
焼結銅層は、構成する元素のうち軽元素を除いた元素中の銅元素の割合が95質量%以上であってもよく、97質量%以上であってもよく、98質量%以上であってもよく、100質量%であってもよい。焼結銅層における銅元素の割合が、上記範囲内であれば、金属間化合物の形成又は金属銅結晶粒界への異種元素の析出を抑制でき、焼結銅層を構成する金属銅の性質が強固になり易く、より一層優れた接続信頼性が得られ易い。
フレーク状構造を有する焼結銅は、フレーク状の銅粒子を含む銅ペーストを焼結することにより形成することができる。なお、フレーク状とは板状、鱗片状等の平板状の形状を包含する。フレーク状構造において、長径と厚さとの比が5以上であってもよい。フレーク状構造の長径の数平均径は2μm以上であってもよく、3μm以上であってもよく、4μm以上であってもよい。このような形状を有するフレーク状構造であれば、焼結銅層の補強効果が向上し、部材と焼結銅層との接合体が接合強度及び接続信頼性により一層優れるものとなる。
フレーク状構造の長径及び厚さは、例えば、部材と焼結銅層との接合体のSEM像から求めることができる。以下に、フレーク状構造の長径と厚さをSEM像から測定する方法を例示する。接合体をエポキシ注形樹脂でサンプル全体が埋まるように注ぎ、硬化する。注形したサンプルの観察したい断面付近で切断し、研磨で断面を削り、CP(クロスセクションポリッシャ)加工を行う。サンプルの断面をSEM装置により5000倍で観察する。接合体の断面画像(例えば5000倍)を取得し、稠密な連続部であり、直線状、直方体状、楕円体状の部分で、この部分の内に内包される直線の中で最大の長さのものを長径、それと直交してこの部分に内包される直線の中で最大の長さのものを厚さとしたときに、長径の長さが1μm以上で且つ長径/厚さの比が4以上であるものをフレーク状構造とみなし、測長機能のある画像処理ソフトによりフレーク状構造の長径と厚さを測長することができる。それらの平均値については、無作為に選んだ20点以上で数平均を計算することで得られる。
焼結銅層における銅の含有量(体積割合)は、焼結銅層の体積を基準として、65体積%以上とすることができる。焼結銅層における銅の含有量が上記範囲内であれば、焼結銅層の内部に大きな空孔が形成されたり、フレーク状構造を繋ぐ焼結銅が疎になったりすることを抑制できる。そのため、焼結銅層における銅の含有量が上記範囲内であれば、充分な熱伝導性が得られるとともに、部材と焼結銅層との接合強度が向上し、得られる接合体は接続信頼性に優れるものとなる。焼結銅層における銅の含有量は、焼結銅層の体積を基準として、67体積%以上であってもよく、70体積%以上であってもよい。焼結銅層における銅の含有量は、焼結銅層の体積を基準として、製造プロセスの容易さの観点から、90体積%以下であってもよい。
焼結銅層を構成する材料の組成が分かっている場合には、例えば、以下の手順で焼結銅層における銅の含有量を求めることができる。まず、焼結銅層を直方体に切り出し、焼結銅層の縦、横の長さをノギス又は外形形状測定装置で測定し、厚さを膜厚計で測定することにより焼結銅層の体積を計算する。切り出した焼結銅層の体積と、精密天秤で測定した焼結銅層の重量とから見かけの密度M(g/cm)を求める。求めたMと、銅の密度8.96g/cmとを用いて、下記式から焼結銅層における銅の含有量(体積%)が求められる。
焼結銅層における銅の含有量(体積%)=[(M)/8.96]×100
部材と焼結銅層との接合体の接合強度は、10MPa以上であってもよく、15MPa以上であってもよく、20MPa以上であってもよく、30MPa以上であってもよい。接合強度は、万能型ボンドテスタ(4000シリーズ、DAGE社製)等を用いて測定することができる。
<半導体装置100>
図2は、本実施形態の半導体装置の一例を示す模式断面図である。図2に示される半導体装置100は、半導体素子搭載用支持部材6と、半導体素子搭載用支持部材6上に第一焼結金属層4を介して搭載された半導体素子5と、半導体素子5上に設けられた第二焼結金属層7と、を備える。第一焼結金属層4は、主として半導体素子5と半導体素子搭載用支持部材6との接合を担うことから接合層ということができ、第二焼結金属層7は、主としてサージ電圧が発生した際の熱を瞬時に蓄熱することから蓄熱層ということができる。
半導体素子5としては、例えば、IGBT、ダイオード、ショットキーバリヤダイオード、MOS-FET、サイリスタ、ロジック、センサー、アナログ集積回路、LED、半導体レーザー、発信器等の半導体素子が挙げられる。半導体素子5は、Siの他、SiCやGaN等のワイドバンドギャップ半導体であってよい。また、半導体素子搭載用支持部材6としては、リードフレーム、金属板貼付セラミックス基板(例えばDBC)、LEDパッケージ等の半導体素子搭載用基材、金属ブロック等のブロック体、端子等の給電用部材、放熱板、水冷板などが挙げられる。
第一焼結金属層4及び第二焼結金属層7としては、上述した焼結金属層を用いることができる。第一焼結金属層4及び第二焼結金属層7共に、積層界面に対して略平行に配向したフレーク状の金属粒子に由来する構造を含むことができる。特に第二焼結金属層7は、半導体素子との界面に対して略平行に配向したフレーク状の金属粒子に由来する構造を含むことができる。
上述のとおり、これら焼結金属層における金属の含有量は、焼結金属層の全体積を基準として、65体積%以上とすることができる。焼結金属層における金属の含有量は、焼結金属層の体積を基準として、67体積%以上であってもよく、70体積%以上であってもよい。焼結金属層における金属の含有量は、焼結金属層の体積を基準として90体積%以下であってもよい。
第一焼結金属層4及び第二焼結金属層7の厚さは、1μm以上、5μm以上、10μm以上、15μm以上、20μm以上、50μm以上、100μm以上等とすることができ、また3000μm以下、1000μm以下、500μm以下、300μm以下、250μm以下、200μm以下、150μm以下等とすることができる。特に第二焼結金属層7において、厚さを100μm以上500μm以下とすることで、サージ電圧が発生した際の半導体素子5の発熱部の温度上昇を抑制する熱容量を確保しつつ、焼結接合する際に加圧せずに所望の焼結金属層を形成することができる。
第二焼結金属層7は半導体素子5の主面全面に形成されていてもよく、一部に形成されていてもよい。
<半導体装置100の製造方法>
半導体装置100の製造方法は特に限定されず、例えば下記の方法により製造される。
(1)予め、半導体素子5と、半導体素子搭載用支持部材6と、半導体素子5と半導体素子搭載用支持部材6とを接合する第一焼結金属層4とを備えた部材を準備する。その後、半導体素子5の表面に金属ペーストを設けて焼結を行い、第二焼結金属層7を形成する。
(2)半導体素子搭載用支持部材6上に金属ペーストを設けて、その上に半導体素子5を積層し、さらに半導体素子5の上に銅ペーストを設けて、焼結を行う。これにより、半導体素子5と半導体素子搭載用支持部材6とを第一焼結金属層4により接合すると共に、半導体素子5上に第二焼結金属層7を形成する。
(3)予め、半導体素子5の表面に金属ペーストを設けて焼結を行い、第二焼結金属層7を形成する。その後、半導体素子搭載用支持部材6上に金属ペーストを設けて、予め第二焼結金属層7を設けた半導体素子5を積層し、焼結を行う。半導体素子5としてSiチップ等を用いた場合、このように、Siチップ等の表面に金属ペーストを設けてから焼結を行い、予めSiチップの表面に第二焼結金属層7を設けておくことが可能である。このようなSiチップは、ウエハの状態で全面に第二焼結金属層7を設け、これをダイシングして個片にすることで得てもよい。また、当該Siチップは、ウエハの状態で部分的に第二焼結金属層7を設け、これをダイシングして個片にすることで得てもよい。
金属ペーストを、半導体素子搭載用支持部材や半導体素子の必要な部分に設ける方法としては、金属ペーストを堆積させられる方法であればよい。このような方法としては、例えば、スクリーン印刷、転写印刷、オフセット印刷、ジェットプリンティング法、ディスペンサー、ジェットディスペンサ、ニードルディスペンサ、カンマコータ、スリットコータ、ダイコータ、グラビアコータ、スリットコート、凸版印刷、凹版印刷、グラビア印刷、ステンシル印刷、ソフトリソグラフ、バーコート、アプリケータ、粒子堆積法、スプレーコータ、スピンコータ、ディップコータ、電着塗装等が挙げられる。金属ペーストの厚さは、所望の厚さの焼結金属層が得られれば特に制限されない。すなわち、金属ペーストの厚さは、1μm以上、5μm以上、10μm以上、15μm以上、20μm以上、50μm以上、100μm以上等とすることができ、また3000μm以下、1000μm以下、500μm以下、300μm以下、250μm以下、200μm以下、150μm以下等とすることができる。当該厚さは、例えば1μm以上1000μm以下であってもよく、10μm以上500μm以下であってもよく、50μm以上200μm以下であってもよく、10μm以上3000μm以下であってもよく、15μm以上500μm以下であってもよく、20μm以上300μm以下であってもよく、5μm以上500μm以下であってもよく、10μm以上250μm以下であってもよく、15μm以上150μm以下であってもよい。
半導体素子搭載用支持部材や半導体素子上に設けられた金属ペーストは、焼結時の流動及びボイドの発生を抑制する観点から、適宜乾燥させてもよい。乾燥時のガス雰囲気は大気中であってもよく、窒素、希ガス等の無酸素雰囲気中であってもよく、水素、ギ酸等の還元雰囲気中であってもよい。乾燥方法は、常温放置による乾燥であってもよく、加熱乾燥であってもよく、減圧乾燥であってもよい。加熱乾燥又は減圧乾燥には、例えば、ホットプレート、温風乾燥機、温風加熱炉、窒素乾燥機、赤外線乾燥機、赤外線加熱炉、遠赤外線加熱炉、マイクロ波加熱装置、レーザー加熱装置、電磁加熱装置、ヒーター加熱装置、蒸気加熱炉、熱板プレス装置等を用いることができる。乾燥の温度及び時間は、使用した分散媒の種類及び量に合わせて適宜調整してもよい。乾燥の温度及び時間としては、例えば、50℃以上180℃以下で1分以上120分間以下とすることができる。
金属ペースト上に半導体素子を配置する方法としては、例えば、チップマウンター、フリップチップボンダー、カーボン製又はセラミックス製の位置決め冶具が挙げられる。なお、前述の乾燥工程は、半導体素子を配置する工程の後に行っても良い。
金属ペーストを加熱処理することで、金属ペーストの焼結を行う。加熱処理には、例えば、ホットプレート、温風乾燥機、温風加熱炉、窒素乾燥機、赤外線乾燥機、赤外線加熱炉、遠赤外線加熱炉、マイクロ波加熱装置、レーザー加熱装置、電磁加熱装置、ヒーター加熱装置、蒸気加熱炉等を用いることができる。
焼結時のガス雰囲気は、焼結体、半導体素子及び半導体素子搭載用支持部材の酸化抑制の観点から、無酸素雰囲気であってもよい。焼結時のガス雰囲気は、金属ペーストの金属粒子の表面酸化物を除去するという観点から、還元雰囲気であってもよい。無酸素雰囲気は、例えば、窒素、希ガス等の無酸素ガスの導入や、減圧(真空下)により実現される。還元雰囲気としては、例えば、純水素ガス、フォーミングガスに代表される水素及び窒素の混合ガス、ギ酸ガスを含む窒素、水素及び希ガスの混合ガス、ギ酸ガスを含む希ガス等の雰囲気が挙げられる。
加熱処理時の到達最高温度は、半導体素子及び半導体素子搭載用支持部材への熱ダメージの低減及び歩留まりを向上させるという観点から、250℃以上450℃以下であってもよく、250℃以上400℃以下であってもよく、250℃以上350℃以下であってもよい。到達最高温度が、200℃以上であれば、到達最高温度保持時間が60分以下において焼結が充分に進行する傾向にある。
到達最高温度保持時間は、分散媒を全て揮発させ、また、歩留まりを向上させるという観点から、1分以上60分以下であってもよく、1分以上40分未満であってもよく、1分以上30分未満であってもよい。
焼結時の圧力は、焼結体における金属の含有量(堆積割合)が、焼結体を基準として65体積%以上となる条件とすることができる。例えば、上記金属ペースト(銅ペースト)を用いることで、焼結時に加圧せずに、所望の焼結金属層を形成することができる。例えば、第一金属層形成時であれば、金属ペースト上に載置した半導体素子による自重のみ、又は半導体素子の自重に加え、0.01MPa以下、より好ましくは0.008MPa以下、更に好ましくは0.005MPa以下の圧力を受けた状態で、充分な接合強度を得ることができる。焼結時に受ける圧力が上記範囲内であれば、特別な加圧装置が不要なため歩留まりを損なうこと無く、ボイドの低減、接合強度及び接続信頼性をより一層向上させることができる。金属ペーストが0.01MPa以下の圧力を受ける方法としては、例えば、半導体素子上に重りを載せる方法等が挙げられる。第二金属層形成時であれば、例えば、後述の金属板を用いない場合は非荷重にて焼結してよく、金属板を用いる場合は必要に応じ金属板上に重りを載せて焼結してよい。
<半導体装置110>
図3は、本実施形態の半導体装置の一例を示す模式断面図である。図3に示される半導体装置110は、半導体素子搭載用支持部材6と、半導体素子搭載用支持部材6上に第一焼結金属層4を介して搭載された半導体素子5と、半導体素子5上に設けられた第二焼結金属層7と、第二焼結金属層上に設けられた金属板8と、を備える。金属板8以外の構成は、半導体装置100と同様である。
金属板の材料としては、銅、アルミニウム、モリブデン、タングステン、銅-インバー-銅の3層構造を有する複合材等を用いることができる。金属板の厚さは、1μm以上、5μm以上、10μm以上、15μm以上、20μm以上、50μm以上等とすることができ、また3000μm以下、2000μm以下、1500μm以下、1300μm以下、1200μm以下、1000μm以下等とすることができる。
金属板8の主面の面積は、第二焼結金属層7の主面の面積と同じであってよく、異なっていてもよい。
<半導体装置110の製造方法>
半導体装置110の製造方法は特に限定されず、例えば下記の方法により製造される。
(1)予め、半導体素子5と、半導体素子搭載用支持部材6と、半導体素子5と半導体素子搭載用支持部材6とを接合する第一焼結金属層4とを備えた部材を準備する。その後、半導体素子5の表面に金属ペーストを設け、その上に金属板8を積層し、焼結を行う。これにより、第二焼結金属層7を介して金属板8を設ける。
(2)半導体素子搭載用支持部材6上に金属ペーストを設けて、その上に半導体素子5を積層する。さらに、半導体素子5の上に金属ペーストを設けて、金属板8を積層してから、焼結を行う。これにより、半導体素子5と半導体素子搭載用支持部材6とを第一焼結金属層4により接合すると共に、半導体素子5と金属板8とを第二焼結金属層7により接合する。
(3)予め、半導体素子5の表面に金属ペーストを設け、その上に金属板8を積層してから焼結を行い、半導体素子5の表面に第二焼結金属層7を介して金属板8を設けておく。その後、半導体素子搭載用支持部材6上に金属ペーストを設けて、予め第二焼結金属層7を介して金属板8を設けた半導体素子5を積層し、焼結を行う。半導体素子5としてSiチップ等を用いた場合、このように、Siチップ等の表面に金属ペーストを設け、金属板8を積層してから焼結を行い、予めSiチップの表面に第二焼結金属層7を介して金属板8を設けておくことが可能である。このようなSiチップは、ウエハの状態で全面に第二焼結金属層7及び金属板8を設け、これをダイシングして個片にすることで得てもよい。
<半導体装置200>
図4は、本実施形態の半導体装置の一例を示す模式断面図である。図4に示される半導体装置200は、リードフレーム10と、リードフレーム10上に第一焼結金属層4を介して搭載された半導体素子5と、半導体素子5上に設けられた第二焼結金属層7と、を備える。第二焼結金属層7の上部と、リードフレームのアウターリード10bとは金属配線11で接続されており、リードフレームの放熱面10c、並びにリードフレームのアウターリード10a及び10bの一部を除いた部分が、絶縁性の封止樹脂硬化物12で封止されている。半導体装置200は、リードフレーム10上に半導体素子5を1個有しているが、2個以上有していてもよい。この場合、複数ある半導体素子5はそれぞれ第二焼結金属層7によって金属配線11と接合することができる。なお、金属配線11は、半導体素子5の上部と、リードフレームのアウターリード10bとを接続していてもよい。
金属配線11は、ワイヤボンディングやリボンボンディング等によって形成される。ワイヤやリボンの材料にはAl、Cu等の金属が通常用いられるが、第二焼結金属層7及び半導体素子5に損傷を与えずに配線材を形成できるものであれば、特に限定されない。
リードフレームの放熱面10cとリードフレームのアウターリード10a,10bの一部が露出するようにして、第一焼結金属層4、半導体素子5、第二焼結金属層7、金属配線11等が封止樹脂硬化物12によって封止される。封止樹脂硬化物12は、例えばエポキシ樹脂と無機フィラーとを含有する熱硬化性樹脂(封止樹脂)の硬化物であってよい。
<半導体装置210>
図5は、本実施形態の半導体装置の一例を示す模式断面図である。半導体装置210は、第二焼結金属層7上にさらに金属板8を備えている点、及び金属板8の上部と、リードフレームのアウターリード10bとが金属配線11で接続されている点を除き、半導体装置200と同様の構成を有している。
以下、実施例(但し、実施例1~6は参考例)により本発明を更に具体的に説明する。ただし、本発明は以下の実施例に限定されるものではない。
<半導体装置の作製>
(実施例1)
(工程a:焼結銅ペーストの準備)
分散媒としてα-テルピネオール(和光純薬工業株式会社製)5.2g及びイソボルニルシクロヘキサノール(MTPH、日本テルペン化学株式会社製)6.8gと、サブマイクロ銅粒子としてCH-0200(三井金属鉱業株式会社製、粒径が0.12μm以上0.8μm以下の銅粒子の含有量95質量%)52.8gとをポリ瓶に混合し、これを超音波ホモジナイザー(US-600、日本精機株式会社製)により19.6kHz、600W、1分処理し分散液を得た。この分散液に、フレーク状マイクロ銅粒子としてMA-C025(三井金属鉱業株式会社製、最大径が1μm以上20μm以下の銅粒子の含有量100質量%)35.2gを添加し、スパチュラで乾燥粉がなくなるまでかき混ぜた。ポリ瓶を密栓し、自転公転型攪拌装置(Planetry Vacuum Mixer ARV-310、株式会社シンキー製)を用いて、2000rpmで2分間撹拌し、減圧下、2000rpmで2分間撹拌して焼結用銅ペーストを得た。
(工程b:サンプルの準備)
リードフレーム(TO247)の半導体素子搭載面上に、厚さ200μmのステンレス板に6×6mm正方形の開口を有するメタルマスクを載せ、メタルスキージを用いたステンシル印刷により、工程aで得た焼結用銅ペーストを塗布した。また、後述のようにして無電解ニッケルめっき・無電解パラジウムめっき被膜を施したSiCショットキーバリアダイオードチップ(5mm×5mm×厚さ400μm:以下、単に「SiCチップ」ということがある。)を準備し、そのめっき被膜面とは反対側の面を下にして、上記のとおり塗布した焼結用銅ペースト上に載置した。これをチューブ炉(株式会社エイブイシー製)にセットし、アルゴンガスを1L/minで流して空気をアルゴンガスに置換した。その後、水素ガスを300mL/minで流しながら昇温10分、350℃10分の条件で焼結処理して、リードフレームの半導体素子搭載面上に第一焼結銅層及びSiCチップを積層した。第一焼結銅層の厚さは100μmであった。その後、アルゴンガスを0.3L/minに換えて冷却し、50℃以下でサンプルを空気中に取り出した。
(無電解ニッケルめっき被膜の形成)
SiCチップを、液温25℃のめっき活性処理液であるSA-100(日立化成株式会社製、商品名)へ5分間浸漬させた後、共振周波数28kHz、出力100Wの超音波を照射しながら2分間水洗した。続いて、液温85℃の無電解ニッケルめっき液であるNIPS-100(日立化成株式会社製、商品名)へ、SiCチップを共振周波数28kHz、出力100Wの超音波を照射しながら25分間浸漬させた後、共振周波数28kHz、出力100Wの超音波を照射しながら1分間水洗した。形成した無電解ニッケルめっき被膜の厚さは0.5μmであった。なお、無電解ニッケルめっき被膜におけるリン濃度は7重量%であった。
(無電解パラジウムめっき被膜の形成)
液温55℃の無電解パラジウムめっき液であるパレット(小島化学薬品株式会社製、商品名)へ、無電解ニッケルめっき済みのSiCチップを、共振周波数28kHz、出力100Wの超音波を照射しながら9秒間浸漬させた後、共振周波数28kHz、出力100Wの超音波を照射しながら1分間水洗した。形成した無電解パラジウムめっき被膜の厚さは0.1μmであった。なお、無電解パラジウム被膜におけるパラジウム濃度はほぼ100重量%であった。
(工程c:SiCチップへの焼結銅層の形成)
SiCチップのめっき被膜面上に、厚さ200μmのステンレス板に4×4mm正方形の開口を有するメタルマスクを載せ、メタルスキージを用いたステンシル印刷により、工程aで得た、焼結用銅ペーストを塗布した。これをチューブ炉(株式会社エイブイシー製)にセットし、アルゴンガスを1L/minで流して空気をアルゴンガスに置換した。その後、水素ガスを300mL/minで流しながら昇温10分、350℃10分の条件で焼結処理して、SiCチップ上に第二焼結銅層を形成した。第二焼結銅層の厚さは100μmであった。その後、アルゴンガスを0.3L/minに換えて冷却し、50℃以下でサンプルを空気中に取り出した。第二焼結銅層における銅の含有量(体積割合)は、焼結銅層の体積を基準として、90体積%であった。第二焼結金属層は、SiCチップとの界面に対して略平行に配向したフレーク状の銅粒子に由来する構造を含んでいた。
(工程d:ワイヤボンディング)
第二焼結銅層とリードフレームのアウターリードとを、直径200μmのAlワイヤ6本によって接続した。なお、ワイヤボンダーによって、超音波を加えながらAlワイヤを第二焼結銅層に押し付けることで、Alワイヤの接続を行った。
(工程e:モールド)
リードフレームの放熱面及びアウターリードの一部を除いた部分を固形封止材(CEL、日立化成株式会社製)で封止した。封止は、トンラスファーモールド装置を用いて、金型温度180℃、成形圧力6.9MPa、硬化加熱時間90秒の条件にて、行った。その後、封止後のサンプルを200℃のオーブンにて6時間加熱することで、封止樹脂の硬化を完了した。最後に余分なアウターリードを切断し、半導体装置を得た。
(実施例2)
第二焼結銅層における銅の含有量が80体積%になるように、溶剤の量を調整した焼結用銅ペーストを用いたこと以外は、実施例1と同様にして半導体装置を作製した。
(実施例3)
第二焼結銅層における銅の含有量が70体積%になるように、溶剤の量を調整した焼結用銅ペーストを用いたこと以外は、実施例1と同様にして半導体装置を作製した。
(実施例4)
工程cにおけるステンレス板の厚さを1000μmとしたこと、第二焼結銅層の厚さを500μmとしたこと、及び第二焼結銅層における銅の含有量が90体積%になるように、溶剤の量を調整した焼結用銅ペーストを用いたこと以外は、実施例1と同様にして半導体装置を作製した。
(実施例5)
第二焼結銅層における銅の含有量が80体積%になるように、溶剤の量を調整した焼結用銅ペーストを用いたこと以外は、実施例4と同様にして半導体装置を作製した。
(実施例6)
第二焼結銅層における銅の含有量が70体積%になるように、溶剤の量を調整した焼結用銅ペーストを用いたこと以外は、実施例4と同様にして半導体装置を作製した。
(実施例7)
工程cにおいて、塗布した焼結用銅ペースト上に銅板(4mm×4mm×厚さ500μm)を積層したこと、及び工程dにおいて、銅板とリードフレームのアウターリードとを直径200μmのAlワイヤ6本によって接続したこと以外は、実施例1と同様にして半導体装置を作製した。
(実施例8)
第二焼結銅層における銅の含有量が80体積%になるように、溶剤の量を調整した焼結用銅ペーストを用いたこと以外は、実施例7と同様にして半導体装置を作製した。
(実施例9)
第二焼結銅層における銅の含有量が70体積%になるように、溶剤の量を調整した焼結用銅ペーストを用いたこと以外は、実施例7と同様にして半導体装置を作製した。
(実施例10)
工程cにおけるステンレス板の厚さを1000μmとしたこと、及び第二焼結銅層の厚さを500μmとしたこと以外は、実施例7と同様にして半導体装置を作製した。
(実施例11)
第二焼結銅層における銅の含有量が80体積%になるように、溶剤の量を調整した焼結用銅ペーストを用いたこと以外は、実施例10と同様にして半導体装置を作製した。
(実施例12)
第二焼結銅層における銅の含有量が70体積%になるように、溶剤の量を調整した焼結用銅ペーストを用いたこと以外は、実施例10と同様にして半導体装置を作製した。
(比較例1)
リードフレーム(TO247)の半導体素子搭載面上に、はんだのシート(95質量%Pb-3.5質量%Sn-1.5質量%Ag、縦6mm×横6mm×厚さ100μm)を載置した。そして、SiCチップのカソード側とはんだのシートとが接触するように、SiCチップを載置した。これをギ酸リフロー炉内のヒーター上に設置し、炉内を13Paまで真空排気した。次に、ギ酸容器に窒素を導入し、バブリングさせながら、ギ酸容器から炉内にギ酸ガスを飽和させた窒素を8L/minで導入した。炉内圧力が80000Paに達した後に、ギ酸ガスを飽和させた窒素の導入を停止し、炉内圧力が80000Paを維持するように、真空排気量を調整した。ヒーターを15℃/minで室温から350℃まで昇温させた。昇温過程の230℃の時に排気を開始し、13Pa以下に真空排気した。350℃に達した後、温度を350℃に保持し、保持から5分経過後に窒素を炉内に10L/minで導入した。炉内圧力が大気圧に達した後に、20℃/minで350℃から50℃までヒーターを降温させた。その後、サンプルを炉内から取り出した。続いて、SiCチップのアノード側とリードフレームのアウターリードとを、直径200μmのAlワイヤ6本によって接続した。それ以降は、実施例1と同様にして半導体装置を作製した。
(比較例2)
工程cを実施しなかったこと、及び工程dにおいて、SiCチップのアノード側とリードフレームのアウターリードとを、直径200μmのAlワイヤ6本によって接続したこと以外は、実施例1と同様にして半導体装置を作製した。
<半導体装置の温度評価>
25℃の冷却水によって温度調節された銅製冷却ブロック(縦100mm×横100mm×厚さ20mm)に、放熱シート(信越化学工業株式会社製、TC-100TXS、熱伝導率5Wm-1-1、縦60mm×横40mm×厚さ100μm)を貼り、その上に、半導体装置のリードフレームの放熱面が放熱シートに接するように、各実施例及び比較例の半導体装置を載置した。半導体装置の上面にガラスエポキシ板(縦80mm×横20mm×厚さ1mm)を配置し、上部から押さえつけることで半導体装置を固定し、評価サンプルとした。
この評価サンプルに対し、急峻なサージ電圧が発生した場合を模した実験を行った。すなわち、アノード側アウターリードからカソード側アウターリードに電流を30A通電させ、1.1秒後に通電を停止した。また、IONの通電直前から通電後まで微小電流Iを10mA通電し、30A通電直後にアノード側アウターリードとカソード側アウターリードの両側に発生する微小電圧Vをオシロスコープにて測定した。Vの温度依存性を用いて、通電停止直後のVの最小値から最高到達温度を求めた。10回測定し、その平均値を図6に示す。
実施例1~3の結果に示されるように、第二焼結銅層の緻密度を上げる(第二焼結銅層における銅の含有量を増やす)ことによって、チップの温度上昇をより抑えることができた。実施例1,4に示されるように、第二焼結銅層の厚さを増すことで、チップの温度上昇をより抑えることができた。実施例7~12に示されるように、チップを、第二焼結銅層及び金属板を介してワイヤに接続することで、チップの温度上昇をより抑えることができた。一方、比較例に示されるように、チップとワイヤとの間に第二焼結銅層を設けない場合、チップの温度が大幅に上昇した。このような大幅な温度上昇により、チップが損傷する虞がある。
1…フレーク状構造を有する焼結銅、2…銅粒子に由来する焼結銅、3…空孔、4…第一焼結金属層、5…半導体素子、6…半導体素子搭載用支持部材、7…第二焼結金属層、8…金属板、10…リードフレーム、10a,10b…リードフレームのアウターリード、10c…リードフレームの放熱面、11…金属配線、12…封止樹脂硬化物、100,110,200,210…半導体装置。

Claims (5)

  1. 半導体素子搭載用支持部材と、前記半導体素子搭載用支持部材上に第一焼結金属層を介して搭載された半導体素子と、前記半導体素子上に設けられた第二焼結金属層と、前記第二焼結金属層上に設けられた金属板と、を備え、
    前記第二焼結金属層が、前記半導体素子との界面に対して略平行に配向したフレーク状の金属粒子に由来する構造を含み、
    前記第二焼結金属層の厚さが100μm以上500μm以下であ
    前記金属板の厚さが50μm以上である、半導体装置。
  2. 前記第二焼結金属層における金属の含有量が、前記第二焼結金属層の全体積を基準として、65体積%以上90体積%以下である、請求項1に記載の半導体装置。
  3. 前記金属板の厚さが1000μm以下である、請求項1又は2に記載の半導体装置。
  4. 前記金属板に金属配線が接続されている、請求項1~3のいずれか一項に記載の半導体装置。
  5. 前記半導体素子がワイドバンドギャップ半導体である、請求項1~のいずれか一項に記載の半導体装置。
JP2019132712A 2019-07-18 2019-07-18 半導体装置 Active JP7484097B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019132712A JP7484097B2 (ja) 2019-07-18 2019-07-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019132712A JP7484097B2 (ja) 2019-07-18 2019-07-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2021019038A JP2021019038A (ja) 2021-02-15
JP7484097B2 true JP7484097B2 (ja) 2024-05-16

Family

ID=74564336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019132712A Active JP7484097B2 (ja) 2019-07-18 2019-07-18 半導体装置

Country Status (1)

Country Link
JP (1) JP7484097B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017043540A1 (ja) 2015-09-07 2017-03-16 日立化成株式会社 接合体及び半導体装置
WO2018025571A1 (ja) 2016-08-05 2018-02-08 三菱電機株式会社 パワー半導体装置
JP2018110149A (ja) 2016-12-28 2018-07-12 三菱電機株式会社 半導体装置の製造方法
JP2018147967A (ja) 2017-03-02 2018-09-20 日立化成株式会社 接続構造体の製造方法、接続構造体及び半導体装置
JP2019079905A (ja) 2017-10-24 2019-05-23 三菱電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017043540A1 (ja) 2015-09-07 2017-03-16 日立化成株式会社 接合体及び半導体装置
WO2018025571A1 (ja) 2016-08-05 2018-02-08 三菱電機株式会社 パワー半導体装置
JP2018110149A (ja) 2016-12-28 2018-07-12 三菱電機株式会社 半導体装置の製造方法
JP2018147967A (ja) 2017-03-02 2018-09-20 日立化成株式会社 接続構造体の製造方法、接続構造体及び半導体装置
JP2019079905A (ja) 2017-10-24 2019-05-23 三菱電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2021019038A (ja) 2021-02-15

Similar Documents

Publication Publication Date Title
JP7359267B2 (ja) 接合用銅ペースト、接合体の製造方法及び半導体装置の製造方法
JP7396398B2 (ja) 接合用銅ペースト、接合体の製造方法及び半導体装置の製造方法
CN107921541B (zh) 接合体及半导体装置
US10748865B2 (en) Copper paste for joining, method for manufacturing joined body, and method for manufacturing semiconductor device
JP7251470B2 (ja) 接合用金属ペースト、接合体及びその製造方法、並びに半導体装置及びその製造方法
JP7200527B2 (ja) 接合用金属ペースト及び接合体の製造方法
JP7392728B2 (ja) 接合用銅ペースト、接合体の製造方法及び接合体
JP2018148168A (ja) 半導体装置
JP7484097B2 (ja) 半導体装置
JP7067002B2 (ja) 半導体装置の製造方法
JP6984146B2 (ja) 樹脂含有銅焼結体及びその製造方法、接合体、並びに半導体装置
JP7468358B2 (ja) 接合体及び半導体装置の製造方法、並びに接合用銅ペースト
JP7127407B2 (ja) 接合用金属ペースト、接合体及び接合体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231031

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240415

R150 Certificate of patent or registration of utility model

Ref document number: 7484097

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150