WO2016052392A1 - Ａｇ下地層付パワーモジュール用基板及びパワーモジュール - Google Patents

Ａｇ下地層付パワーモジュール用基板及びパワーモジュール Download PDF

Info

Publication number
WO2016052392A1
WO2016052392A1 PCT/JP2015/077290 JP2015077290W WO2016052392A1 WO 2016052392 A1 WO2016052392 A1 WO 2016052392A1 JP 2015077290 W JP2015077290 W JP 2015077290W WO 2016052392 A1 WO2016052392 A1 WO 2016052392A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
underlayer
glass
power module
substrate
Prior art date
Application number
PCT/JP2015/077290
Other languages
English (en)
French (fr)
Inventor
修司 西元
長友　義幸
Original Assignee
三菱マテリアル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2015185296A external-priority patent/JP6565527B2/ja
Application filed by 三菱マテリアル株式会社 filed Critical 三菱マテリアル株式会社
Priority to EP15845768.9A priority Critical patent/EP3203514B1/en
Priority to CN201580035464.9A priority patent/CN106489198B/zh
Priority to US15/509,492 priority patent/US9941235B2/en
Priority to KR1020177005395A priority patent/KR102380037B1/ko
Publication of WO2016052392A1 publication Critical patent/WO2016052392A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H05K3/248—Finish coating of conductors by using conductive pastes, inks or powders fired compositions for inorganic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29286—Material of the matrix with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29288—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29388—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits

Definitions

  • the present invention relates to a power module substrate with an Ag underlayer in which a circuit layer is formed on one surface of an insulating layer, and a power module using the same.
  • a semiconductor device such as an LED or a power module has a structure in which a semiconductor element is bonded on a circuit layer made of a conductive material.
  • a power semiconductor element for high power control used to control wind power generation, electric vehicles, hybrid vehicles, and the like generates a large amount of heat. Therefore, as a substrate on which such a power semiconductor element is mounted, for example, an insulating layer made of a ceramic substrate such as AlN (aluminum nitride) or Al 2 O 3 (alumina), and a conductive layer on one surface of this insulating layer.
  • a power module substrate including a circuit layer formed by disposing an excellent metal has been widely used. In such a power module substrate, a semiconductor element as a power element is mounted on the circuit layer via a solder material (see, for example, Patent Document 1).
  • the metal constituting the circuit layer aluminum or an aluminum alloy, or copper or a copper alloy is generally used.
  • a circuit layer made of aluminum or an aluminum alloy since a natural oxide film of aluminum is formed on the surface, it is difficult to perform good bonding with a semiconductor element using a solder material.
  • a circuit layer made of copper or a copper alloy there is a possibility that the molten solder material reacts with copper and the components of the solder material enter the inside of the circuit layer to deteriorate the characteristics of the circuit layer. For this reason, conventionally, as shown in Patent Document 1, a Ni plating film is formed on the surface of a circuit layer, and then a semiconductor element is implemented by a solder material.
  • Patent Document 2 proposes a technique for joining semiconductor elements using Ag nanopaste.
  • Patent Documents 3 and 4 propose techniques for joining semiconductor elements using an oxide paste containing metal oxide particles and a reducing agent made of an organic substance.
  • Patent Document 2 when a semiconductor element is bonded using an Ag nano paste without using a solder material, the bonding layer made of the Ag nano paste has a thickness larger than that of the solder material. Since it is formed thin, the stress at the time of thermal cycle load tends to act on the semiconductor element, and the semiconductor element itself may be damaged.
  • Patent Documents 3 and 4 when a semiconductor element is bonded using a metal oxide and a reducing agent, the fired layer of the oxide paste is still formed thinly. The stress at the time of thermal cycle load tends to act on the semiconductor element, and the performance of the power module may be deteriorated.
  • Patent Documents 5 to 7 after forming an Ag underlayer on a circuit layer made of aluminum or copper using a glass-containing Ag paste, the circuit layer and the semiconductor element are connected via a solder material or Ag paste.
  • Techniques for joining have been proposed.
  • a glass-containing Ag paste is applied to the surface of a circuit layer made of aluminum or copper and baked, thereby removing the oxide film formed on the surface of the circuit layer by reacting with glass to remove the Ag layer.
  • a ground layer is formed, and a semiconductor element is bonded to the circuit layer on which the Ag underlayer is formed via a solder material.
  • the Ag underlayer includes a glass layer formed by reacting glass with an oxide film of a circuit layer, and an Ag layer formed on the glass layer. Conductive particles are dispersed in the glass layer, and conduction of the glass layer is secured by the conductive particles.
  • the glass content in the glass-containing Ag paste in order to improve the bonding reliability between the circuit layer and the Ag underlayer, it is effective to increase the glass content in the glass-containing Ag paste.
  • the glass content in the glass-containing Ag paste when the glass content in the glass-containing Ag paste is increased, the glass layer becomes thicker in the Ag underlayer. Even when conductive particles are dispersed, the glass layer has a higher electrical resistance than an Ag layer or the like. For this reason, as the glass layer becomes thicker, the electrical resistance value of the Ag underlayer tends to increase, and it is difficult to balance both the bonding reliability and the electrical resistance value.
  • An object of the present invention is to provide a power module substrate and a power module with an Ag underlayer reduced to a low level.
  • a power module substrate with an Ag underlayer includes a circuit layer formed on one surface of an insulating layer, and the circuit.
  • An Ag underlayer-provided power module substrate comprising an Ag underlayer formed in a layer, wherein the Ag underlayer is formed by laminating the glass layer on the circuit layer side and the glass layer.
  • the Ag underlayer is composed of an Ag layer, and incident light is incident from a surface of the Ag layer opposite to the glass layer.
  • a Raman spectrum obtained by Raman spectroscopy 3000 cm ⁇ 1 to 4000 cm ⁇ 1.
  • the maximum value is set to I a strength at a wave number range, when the maximum value of the intensity at a wave number range of 550 cm -1 from 450 cm -1 was I B, is 1.1 or more I a / I B.
  • the Ag underlayer whose Raman spectrum characteristics are within the above-described range is one in which the mobility of Ag ions in the Ag underlayer is increased.
  • the resistance value can be greatly reduced. Therefore, it is possible to provide a power module substrate with an Ag underlayer in which the conductivity of the Ag underlayer is increased.
  • the Ag underlayer has an electrical resistance value of 10 m ⁇ or less in the thickness direction.
  • the electrical resistance value in the thickness direction of the Ag underlayer is 10 m ⁇ or less, the conductivity in the Ag underlayer is ensured, and the conduction loss is reduced by mounting the semiconductor element on the Ag underlayer.
  • a power module can be obtained.
  • the Ag underlayer is a fired body of glass-containing Ag paste. Thereby, it can comprise from a glass layer and the Ag layer laminated
  • the surface on the opposite side of the Ag underlayer from the glass layer is a surface that has been subjected to conductivity enhancement treatment.
  • the power module which is 1 aspect of this invention is equipped with the board
  • the power module of this configuration even if the Ag underlayer has a glass layer, the electrical resistance value in the Ag underlayer can be greatly reduced. Therefore, it is possible to provide a power module that is excellent in bonding reliability and in which the circuit layer and the semiconductor element are securely bonded.
  • the electrical resistance value in the Ag underlayer can be sufficiently reduced.
  • a power module and a power module can be provided.
  • FIG. 1 shows a power module 1 according to an embodiment of the present invention.
  • the power module 1 includes a power module substrate 10 with an Ag underlayer, and a semiconductor element 3 bonded to one surface (the upper surface in FIG. 1) of the power module substrate 10 with an Ag underlayer via a bonding layer 2. And a heat sink 41 disposed on the other surface (lower side in FIG. 1) of the power module substrate 10 with an Ag underlayer.
  • a power semiconductor element such as an IGBT or a light emitting element such as an LED can be used.
  • a power module substrate 10 with an Ag underlayer includes a ceramic substrate 11 constituting an insulating layer, and a circuit layer 12 disposed on one surface (the upper surface in FIG. 2) of the ceramic substrate 11. And a metal layer 13 disposed on the other surface (lower surface in FIG. 2) of the ceramic substrate 11 and an Ag underlayer 30 formed on one surface of the circuit layer 12.
  • the ceramic substrate 11 prevents electrical connection between the circuit layer 12 and the metal layer 13, and includes, for example, AlN (aluminum nitride), Si 3 N 4 (silicon nitride), Al 2 having high insulating properties.
  • O 3 is composed of (alumina) or the like. In this embodiment, it is comprised with AlN (aluminum nitride) excellent in heat dissipation. Further, the thickness of the ceramic substrate 11 is set within a range of 0.2 to 1.5 mm, and in this embodiment is set to 0.635 mm.
  • the circuit layer 12 is formed by joining a conductive metal plate 22 to one surface of the ceramic substrate 11.
  • the circuit layer 12 is formed by joining an aluminum plate made of a rolled plate of aluminum (so-called 4N aluminum) having a purity of 99.99 mass% or more to the ceramic substrate 11.
  • 4N aluminum a rolled plate of aluminum
  • a circuit pattern is formed on the circuit layer 12, and one surface (the upper surface in FIG. 1) is a mounting surface on which the semiconductor element 3 is mounted.
  • the thickness of the circuit layer 12 (metal plate 22) is set within a range of 0.2 mm to 3.0 mm, and is set to 0.6 mm in the present embodiment.
  • the metal layer 13 is formed by bonding a metal plate 23 to the other surface of the ceramic substrate 11.
  • the metal layer 13 is formed by joining an aluminum plate made of a rolled plate of aluminum (so-called 4N aluminum) having a purity of 99.99 mass% or more to the ceramic substrate 11.
  • the thickness of the metal layer 13 (metal plate 23) is set within a range of 0.2 mm to 3.0 mm, and is set to 1.6 mm in the present embodiment.
  • the Ag underlayer 30 is, for example, a fired body of a glass-containing Ag paste containing a glass component.
  • the Ag underlayer 30 was formed on the glass layer 31 and the glass layer 31 formed on the circuit layer 12 side as shown in FIGS. 2 and 3 before the semiconductor element 3 is bonded. And an Ag layer 32.
  • fine conductive particles 33 having a particle diameter of about several nanometers are dispersed.
  • the conductive particles 33 are crystalline particles containing at least one of Ag and Al.
  • the conductive particles 33 in the glass layer 31 are observed by using, for example, a transmission electron microscope (TEM). It is presumed that the conductive particles 33 are precipitated in the glass layer 31 during firing.
  • TEM transmission electron microscope
  • fine glass particles (not shown) having a particle size of about several nanometers are dispersed inside the Ag layer 32.
  • the glass layer 31 and the Ag layer 32 are formed by moving the glass having softness and fluidity to the vicinity of the interface with the circuit layer 12 by the grain growth of Ag when the glass-containing Ag paste is sintered. It is considered to be.
  • the circuit layer 12 is made of aluminum having a purity of 99.99 mass% or more, an aluminum oxide film 12A that is naturally generated in the atmosphere is formed on the surface of the circuit layer 12. .
  • the aluminum oxide film 12A is removed, and the Ag underlayer 30 is directly formed on the circuit layer 12. That is, as shown in FIG. 3, the aluminum constituting the circuit layer 12 and the glass layer 31 are directly bonded.
  • the aluminum oxide film 12A is removed by reacting with the glass in the glass-containing Ag paste.
  • the oxide film dissolves in the glass as aluminum oxide. Some are precipitated as complex oxide crystals together with glass components such as Bi 2 O 3 and ZnO.
  • the thickness to of the aluminum oxide film 12A that naturally occurs on the circuit layer 12 is 4 nm ⁇ to ⁇ 6 nm.
  • the thickness tg of the glass layer 31 is 0.01 ⁇ m ⁇ tg ⁇ 5 ⁇ m
  • the thickness ta of the Ag layer 32 before blasting described later is 1 ⁇ m ⁇ ta ⁇ 100 ⁇ m
  • the total thickness t1 of the Ag underlayer 30 is 1. It is configured to satisfy 01 ⁇ m ⁇ t1 ⁇ 105 ⁇ m.
  • the Ag underlayer 30 having such a configuration is obtained by Raman spectroscopy using incident Raman light (light source light) incident from a surface 30A opposite to the glass layer 31 of the Ag layer 32 using a Raman spectrometer.
  • the maximum value of the intensity at a wave number range of 550 cm -1 from 450 cm -1 was I B, I a / I B is 1.1 or more.
  • the I A / I B is preferably 1.2 or more, more preferably 1.5 or more.
  • I A / I B is preferably as large as possible, but extremely increasing I A / I B causes an increase in cost. For this reason, I A / I B may be preferably 1.9 or less.
  • the Ag underlayer 30 when incident light having a single wavelength is incident on the Ag underlayer 30, it collides with molecules constituting the Ag underlayer 30 and a part thereof is scattered. Most of the components of the scattered light are Rayleigh scattered light having the same wave number as the incident light, but a part thereof is Raman scattered light that is light having a wave number region different from that of the incident light. The energy gap between the incident light and the Raman scattered light reflects the molecular structure of the Ag underlayer 30.
  • the specific wave number peak generated by the Raman spectrum of the Ag under layer 30 is generated by an oxide contained in the Ag under layer 30. It is thought that.
  • the Raman spectrum changes according to the amount of Ag contained in the Ag underlayer 30. For example, in the range of wave number 3000 cm -1 ⁇ 4000 cm -1 around the wave number 3500 cm -1, the Raman spectrum is changed, the wave number peak occurs.
  • the wave number peak in such a wave number region is Ag + due to ionization of Ag.
  • wave number peak in the wave number range of 3000cm -1 ⁇ 4000cm -1 around the wave number 3500 cm -1 is associated with the mobility of the ions as a carrier, as the intensity of the wave peaks increases, Ag underlayer 30 It is shown that the conductivity of is improved.
  • FIG. 9 shows a measurement example of a Raman spectrum obtained by Raman spectroscopy by using an Ag underlayer 30 containing 5 wt% of a glass component and making incident light incident from the surface 30 ⁇ / b> A of the Ag layer 32. According to the example of the measurement result shown in FIG. 9, a peak centered at a wave number of 3500 cm ⁇ 1 is observed.
  • the surface (upper surface in FIG. 3) 30A of the Ag base layer 30 is a conductivity improving surface. That is, the conductivity of the Ag underlayer 30 is improved by performing a conductivity improving process on the surface of the Ag layer 32 opposite to the glass layer 31 to promote Ag ionization to Ag + . .
  • I A / I B of the Raman spectrum obtained by the Raman spectroscopy described above can be set to 1.1 or more.
  • the conductivity improving process is a blasting process. That is, in this embodiment, the conductivity improving surface is the blast surface 30A.
  • the blast surface 30 ⁇ / b> A is formed by colliding blast abrasive grains against the Ag layer 32, and has concavo-convex shapes corresponding to the blast abrasive grains.
  • the surface roughness Ra on the blast surface 30A is preferably 0.35 ⁇ m or more and 1.50 ⁇ m or less. If the surface roughness Ra is less than 0.35 ⁇ m, the blast treatment is insufficient and the electric resistance may not be lowered. When the surface roughness Ra exceeds 1.50 ⁇ m, the blast surface 30A becomes too rough, and there is a possibility that voids are generated when the semiconductor elements are joined by solder or the like and the thermal resistance is increased.
  • the surface roughness Ra is more preferably 0.40 ⁇ m or more and 1.0 ⁇ m or less, but is not limited thereto.
  • the pressure is applied to the Ag layer 32 by the blast process for forming the blast surface 30A, and the pores in the Ag layer 32 are crushed. Further, a portion where a part of the Ag layer 32 is in direct contact with the circuit layer 12 is formed.
  • the conductivity improving process for example, Bi 2 O 3 —ZnO—B 2 O 3 is used as a glass component of the Ag underlayer 30.
  • the cross-linked structure of B—O—B changes to a non-cross-linked structure B—O—
  • Ag changes to Ag + .
  • the electrical resistance value P in the thickness direction of the Ag underlayer 30 can be set to, for example, 10 m ⁇ or less by such conductivity improving treatment such as blasting.
  • the electrical resistance value P in the thickness direction of the Ag underlayer 30 is preferably 5 m ⁇ or less, more preferably 1 m ⁇ or less, but is not limited thereto.
  • the electrical resistance value P in the thickness direction of the Ag base layer 30 is preferably as small as possible. However, extremely reducing the electrical resistance value P causes an increase in cost. For this reason, the electrical resistance value P in the thickness direction of the Ag base layer 30 may be 0.4 m ⁇ or more.
  • the electrical resistance value in the thickness direction of the Ag base layer 30 is the electrical resistance value between the upper surface of the Ag base layer 30 and the upper surface of the circuit layer 12. This is because the electrical resistance of 4N aluminum constituting the circuit layer 12 is very small compared to the electrical resistance in the thickness direction of the Ag base layer 30.
  • the upper surface center point of the Ag underlayer 30 and the upper surface center point of the Ag underlayer 30 to the edge of the Ag underlayer 30 are shown. The electrical resistance between the point on the circuit layer 12 that is separated from the end of the Ag underlayer 30 by the same distance as the distance is measured.
  • the joining layer 2 is provided between the semiconductor element 3 and the Ag base layer 30.
  • An example of the bonding layer 2 is a solder layer.
  • Examples of the solder material for forming the solder layer include Sn—Ag, Sn—In, and Sn—Ag—Cu.
  • the heat sink 41 is for cooling the above-described power module substrate 10 with an Ag underlayer, and includes a flow path 42 for circulating a cooling medium (for example, cooling water).
  • a cooling medium for example, cooling water
  • the heat sink 41 is a multi-hole tube made of aluminum or an aluminum alloy.
  • the metal layer 13 and the heat sink 41 are joined via a brazing material such as Al—Si.
  • This glass-containing Ag paste contains Ag powder, glass powder, resin, solvent, and dispersant, and the content of the powder component composed of Ag powder and glass powder is the glass-containing Ag paste.
  • the total content is 60% by mass or more and 90% by mass or less, and the remainder is a resin, a solvent, and a dispersant.
  • content of the powder component which consists of Ag powder and glass powder is 85 mass% of the whole glass containing Ag paste.
  • the viscosity of the glass-containing Ag paste is adjusted to 10 Pa ⁇ s or more and 500 Pa ⁇ s or less, more preferably 50 Pa ⁇ s or more and 300 Pa ⁇ s or less.
  • the Ag powder has a particle size of 0.05 ⁇ m or more and 1.0 ⁇ m or less. In this embodiment, an Ag powder having an average particle size of 0.8 ⁇ m was used.
  • the glass powder contains, for example, any one or more of lead oxide, zinc oxide, silicon oxide, boron oxide, phosphorus oxide and bismuth oxide, and the softening temperature is 600 ° C. or less. In the present embodiment, glass powder made of lead oxide, zinc oxide and boron oxide and having an average particle size of 0.5 ⁇ m was used.
  • a solvent having a boiling point of 200 ° C. or more is suitable, and diethylene glycol dibutyl ether is used in this embodiment.
  • the resin is used to adjust the viscosity of the glass-containing Ag paste, and those that decompose at 500 ° C. or higher are suitable.
  • ethyl cellulose is used.
  • a dicarboxylic acid-based dispersant is added.
  • you may comprise a glass containing Ag paste, without adding a dispersing agent.
  • This glass-containing Ag paste is prepared by premixing a mixed powder obtained by mixing Ag powder and glass powder and an organic mixture obtained by mixing a solvent and a resin together with a dispersing agent using a mixer, and then using the roll mill machine. After mixing while kneading, the resulting kneaded product is produced by filtering with a paste filter.
  • a metal plate 22 to be the circuit layer 12 and a metal plate 23 to be the metal layer 13 are prepared, and these metal plates 22 and 23 are respectively placed on one surface and the other surface of the ceramic substrate 11 with a brazing material 26 interposed therebetween. Then, the metal plates 22 and 23 and the ceramic substrate 11 are joined by cooling after pressurizing and heating (circuit layer and metal layer forming step S01). In this circuit layer and metal layer forming step S01, an Al-7.5 mass% Si brazing foil was used as the brazing material 26, and the brazing temperature was set to 640 ° C. to 650 ° C.
  • an Ag underlayer 30 is formed on one surface of the circuit layer 12 (Ag underlayer formation step S02).
  • a glass-containing Ag paste is applied to one surface of the circuit layer 12 (application step S21).
  • various means such as a screen printing method, an offset printing method, and a photosensitive process, are employable.
  • the glass-containing Ag paste was formed in a pattern by a screen printing method.
  • the glass-containing Ag paste is fired by being placed in a heating furnace (firing step S22).
  • the firing temperature at this time is set to 350 ° C. to 645 ° C., for example.
  • the Ag base layer 30 including the glass layer 31 and the Ag layer 32 is formed.
  • the aluminum oxide film 12A naturally generated on the surface of the circuit layer 12 is melted and removed by the glass layer 31, and the glass layer 31 is directly formed on the circuit layer 12.
  • fine conductive particles 33 having a particle size of about several nanometers are dispersed inside the glass layer 31.
  • the conductive particles 33 are crystalline particles containing at least one of Ag or Al, and are presumed to have precipitated in the glass layer 31 during firing.
  • blast process step S23 the surface of the Ag base layer 30 (Ag layer 32) opposite to the circuit layer 12 is subjected to a conductivity improving process, for example, a blast process to obtain a blast surface 30A (blast process step S23).
  • a blast process to obtain a blast surface 30A
  • glass particles such as silica having a new Mohs hardness of 2 to 7, ceramic particles, metal particles, resin beads or the like can be used as blast particles.
  • glass particles are used.
  • the particle size of a blast grain shall be in the range of 20 micrometers or more and 150 micrometers or less.
  • the blast pressure is in the range of 0.05 MPa to 0.8 MPa
  • the processing time is in the range of 1 second to 10 seconds.
  • the power module substrate 10 with the Ag underlayer according to the present embodiment is manufactured.
  • a heat sink 41 is laminated on the other surface side of the metal layer 13 via a brazing material, and the heat sink 41 and the metal layer 13 are joined by cooling after pressurization / heating (heat sink joining step S03).
  • heat sink joining step S03 an Al-10 mass% Si brazing foil was used as the brazing material, and the brazing temperature was set to 590 ° C. to 610 ° C.
  • a semiconductor element 3 such as a power semiconductor element such as an IGBT or a light emitting element such as an LED is placed on the blast surface 30A of the Ag base layer 30 via a solder material, and solder-bonded in a reduction furnace (semiconductor element bonding) Step S04).
  • a reduction furnace semiconductor element bonding
  • the glass layer 31 and the glass layer 31 are laminated on one surface of the circuit layer 12.
  • An Ag underlayer 30 composed of the Ag layer 32 is formed, and the surface of the Ag underlayer 30 opposite to the circuit layer 12 is subjected to conductivity improvement processing, for example, blasting to form a blast surface 30A. Therefore, the ionization of Ag is promoted to become Ag + , and the conductivity of the Ag underlayer 30 is improved.
  • the Ag underlayer 30 that has been subjected to the conductivity enhancement treatment is incident with incident light (light source light) from a surface 30A opposite to the glass layer 31 of the Ag layer 32, and has a Raman spectrum of 3000 cm obtained by Raman spectroscopy.
  • incident light light source light
  • the maximum value of the intensity at a wave number range of 4000 cm -1 from -1 and I a when the maximum value of the intensity at a wave number range of 550 cm -1 from 450 cm -1 was I B, I a / I B is 1.1
  • I B I a / I B
  • the blast treatment step S03 for forming the blast surface 30A pressure can be applied to the Ag layer 32, the pores inside the Ag layer 32 are crushed, and the circuit layer 12 and part of the Ag layer 32 are formed. A direct contact portion is formed, and the electrical resistance value in the Ag underlayer 30 can be greatly reduced.
  • the glass particles having a new Mohs hardness in the range of 2 or more and 7 or less are used as the blasting abrasive grains in the blasting process S03, the Ag layer 32 is removed by the blasting process. Therefore, the pressure can be reliably applied to the Ag layer 32, and the electrical resistance value in the Ag underlayer 30 can be greatly reduced.
  • the electrical resistance value in the thickness direction of the Ag underlayer 30 is 10 m ⁇ or less, the conductivity of the Ag underlayer 30 is ensured, and the semiconductor element 3 is connected to the Ag underlayer 30 via the bonding layer 2.
  • the surface 30A opposite to the glass layer 31 of the Ag layer 32 is subjected to blasting as a conductivity improving process, but besides the blasting, Ag ionization of the Ag underlayer 30 is performed. Any treatment may be used as long as it is promoted to improve conductivity, and is not limited to a specific treatment method.
  • the metal plate constituting the circuit layer and the metal layer has been described as a rolled plate of pure aluminum (4N aluminum) having a purity of 99.99 mass%, but is not limited thereto. You may be comprised with the other aluminum or aluminum alloy. Moreover, you may comprise the metal plate which comprises a circuit layer and a metal layer with copper or a copper alloy. Furthermore, a structure in which a copper plate and an aluminum plate are joined by solid phase diffusion bonding may be employed.
  • a ceramic substrate made of AlN as an insulating layer, is not limited thereto, it may be used a ceramic substrate made of Si 3 N 4 or Al 2 O 3, or the like, insulating The insulating layer may be made of resin.
  • a silver oxide paste, the paste containing silver particle, Ag powder A semiconductor element may be bonded onto the Ag underlayer using a conductive adhesive containing bismuth. In this case, since Ag is bonded to each other, the bonding reliability between the semiconductor element and the Ag underlayer can be improved.
  • a silver oxide paste what contains silver oxide powder, a reducing agent, resin, a solvent, and an organometallic compound powder can be used.
  • the content of the silver oxide powder is 60% by mass or more and 80% by mass or less of the entire silver oxide paste, and the content of the reducing agent is 5% by mass or more and 15% by mass or less of the entire silver oxide paste.
  • the content is preferably 0% by mass or more and 10% by mass or less of the entire silver oxide paste, and the remainder is preferably a solvent.
  • the heat sink is not limited to those exemplified in the present embodiment, and the structure of the heat sink is not particularly limited.
  • a buffer layer may be provided between the heat sink and the metal layer.
  • a plate made of aluminum, an aluminum alloy, or a composite material containing aluminum (for example, AlSiC) can be used.
  • a metal plate was joined to one surface of the ceramic substrate to form a circuit layer.
  • the ceramic substrate was AlN, and the size was 27 mm ⁇ 17 mm ⁇ 0.6 mm.
  • the metal plate used as the circuit layer was made of the material shown in Table 1, and the size was 25 mm ⁇ 15 mm ⁇ 0.3 mm.
  • an Al—Si brazing material was used as the bonding material.
  • an active metal brazing material (Ag—Cu—Ti brazing material) was used as the bonding material.
  • An Ag underlayer was formed by applying the glass-containing Ag paste described in the embodiment to the surface of the circuit layer and heat-treating it.
  • the glass powder of the glass-containing Ag paste a Bi 2 O 3 90.6 wt%, the ZnO 2.6 wt%, the B 2 O 3 6.8 wt%, with lead-free glass powder containing.
  • ethyl cellulose was used as the resin, and diethylene glycol dibutyl ether was used as the solvent.
  • a dicarboxylic acid-based dispersant was added.
  • the weight ratio A / G between the weight A of the Ag powder and the weight G of the glass powder in the glass-containing Ag paste and the coating amount were adjusted, and the thicknesses of the glass layer and the Ag layer were adjusted as shown in Table 1. It was adjusted.
  • FIG. 8A shows an Ag underlayer before blasting
  • FIG. 8B shows an Ag underlayer blasted under the conditions of Example 7 of the present invention
  • FIG. 8C shows the conditions of Example 1 of the present invention. It is an Ag underlayer subjected to blasting. In Comparative Example 1-3, blasting was not performed.
  • a tester manufactured by KEITHLEY: 2010 MULTITIMETER was used by the method described in FIGS.
  • the electrical resistance value in the thickness direction of the Ag underlayer was measured.
  • the electrical resistance is measured on a circuit layer that is separated from the Ag base layer edge by H when the upper surface center point of the Ag base layer is a distance H from the top center point of the Ag base layer to the Ag base layer edge. And went between.
  • the surface roughness Ra of the Ag underlayer surface (blast surface) after the blasting treatment was measured.
  • the measurement was performed using a laser microscope VK-X200 (manufactured by KEYENCE, and VK-Analyzer provided with the apparatus), the objective lens magnification was 20 times, three fields of view were measured, and the average value was defined as the surface roughness Ra.
  • the surface roughness Ra was not measured.
  • Example 1-12 in which the blast surface was formed by blasting the Ag underlayer, the electrical resistance value was lower than that of Comparative Example 1-3 having the same thickness of glass layer and Ag layer. It was.
  • the maximum value of the intensity at a wave number range of 4000 cm -1 from 3000 cm -1 of the Raman spectrum and I A the maximum value of the intensity at a wave number range of 550 cm -1 from 450 cm -1 and I B I A / I B was 1.1 or more.
  • I A / I B was less than 1.0. From the above, according to the present invention, it was confirmed that an Ag underlayer-provided power module substrate having an Ag underlayer with low electrical resistance can be provided.
  • the power module of the present invention even if the Ag underlayer has a glass layer, the electrical resistance value in the Ag underlayer can be greatly reduced. Therefore, the power module of the present invention is suitable for a power semiconductor element for high power control used for controlling wind power generation, electric vehicles, hybrid vehicles and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

　本発明のＡｇ下地層付パワーモジュール用基板は、絶縁層の一方の面に形成された回路層と、前記回路層に形成されたＡｇ下地層とを備えたＡｇ下地層付パワーモジュール用基板であって、前記Ａｇ下地層は、前記回路層側に形成されたガラス層と、このガラス層に積層形成されたＡｇ層とからなり、前記Ａｇ下地層は、前記Ａｇ層の前記ガラス層とは反対側の面から入射光を入射させ、ラマン分光法によって得られたラマンスペクトルにおいて、３０００ｃｍ－１から４０００ｃｍ－１の波数範囲における強度の最高値をＩＡとし、４５０ｃｍ－１から５５０ｃｍ－１の波数範囲における強度の最高値をＩＢとした時、ＩＡ／ＩＢが１．１以上であることを特徴とする。

Description

Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
　この発明は、絶縁層の一方の面に回路層が形成されたＡｇ下地層付パワーモジュール用基板、およびこれを用いたパワーモジュールに関する。
　本願は、２０１４年９月３０日に、日本に出願された特願２０１４－２００８７８号、及び２０１５年９月１８日に、日本に出願された特願２０１５－１８５２９６号に基づき優先権を主張し、その内容をここに援用する。
　ＬＥＤやパワーモジュール等の半導体装置は、導電材料からなる回路層の上に半導体素子が接合された構造を備える。
　風力発電、電気自動車、ハイブリッド自動車等を制御するために用いられる大電力制御用のパワー半導体素子は、発熱量が多い。そのため、このようなパワー半導体素子を搭載する基板としては、例えばＡｌＮ（窒化アルミニウム）、Ａｌ２Ｏ３（アルミナ）などのセラミックス基板からなる絶縁層と、この絶縁層の一方の面に導電性の優れた金属を配設して形成した回路層と、を備えたパワーモジュール用基板が、従来から広く用いられている。
　そして、このようなパワーモジュール用基板は、その回路層上に、はんだ材を介してパワー素子としての半導体素子が搭載される（例えば、特許文献１参照）。
　回路層を構成する金属としては、一般的にアルミニウム又はアルミニウム合金、あるいは、銅又は銅合金が用いられている。
　ここで、アルミニウム又はアルミニウム合金からなる回路層においては、表面にアルミニウムの自然酸化膜が形成されるため、はんだ材による半導体素子との接合を良好に行うことが困難であった。
　また、銅又は銅合金からなる回路層においては、溶融したはんだ材と銅とが反応して回路層の内部にはんだ材の成分が侵入し、回路層の特性が劣化するおそれがあった。
　このため、従来は、特許文献１に示すように、回路層の表面にＮｉめっき膜を形成した上で、はんだ材によって半導体素子を実施していた。
　一方、はんだ材を使用しない接合方法として、例えば、特許文献２には、Ａｇナノペーストを用いて半導体素子を接合する技術が提案されている。
　また、特許文献３、４には、金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを用いて半導体素子を接合する技術が提案されている。
　しかしながら、特許文献２に開示されているように、はんだ材を使用せずにＡｇナノペーストを用いて半導体素子を接合した場合には、Ａｇナノペーストからなる接合層がはんだ材に比べて厚みが薄く形成されるため、熱サイクル負荷時の応力が半導体素子に作用しやすくなり、半導体素子自体が破損してしまうおそれがあった。
　また、特許文献３、４に開示されているように、金属酸化物と還元剤とを用いて半導体素子を接合した場合にも、やはり、酸化物ペーストの焼成層が薄く形成されることから、熱サイクル負荷時の応力が半導体素子に作用しやすくなり、パワーモジュールの性能が劣化するおそれがあった。
　そこで、例えば、特許文献５～７には、ガラス含有Ａｇペーストを用いてアルミニウム又は銅からなる回路層上にＡｇ下地層を形成した後に、はんだ材又はＡｇペーストを介して回路層と半導体素子を接合する技術が提案されている。この技術では、アルミニウム又は銅からなる回路層の表面に、ガラス含有Ａｇペーストを塗布して焼成することによって、回路層の表面に形成されている酸化被膜をガラスに反応させて除去してＡｇ下地層を形成し、このＡｇ下地層が形成された回路層上に、はんだ材を介して半導体素子を接合している。
　ここで、Ａｇ下地層は、ガラスが回路層の酸化被膜と反応することにより形成されたガラス層と、このガラス層上に形成されたＡｇ層とを備えている。このガラス層には導電性粒子が分散しており、この導電性粒子によってガラス層の導通が確保されている。
特開２００４－１７２３７８号公報 特開２００８－２０８４４２号公報 特開２００９－２６７３７４号公報 特開２００６－２０２９３８号公報 特開２０１０－２８７８６９号公報 特開２０１２－１０９３１５号公報 特開２０１３－０１２７０６号公報
　ところで、回路層とＡｇ下地層との接合信頼性を向上させるためには、ガラス含有Ａｇペースト中のガラスの含有量を多くすることが効果的である。
　しかしながら、ガラス含有Ａｇペースト中のガラス含有量を増加すると、Ａｇ下地層においてガラス層が厚くなる。ガラス層は、導電性粒子が分散されていても、Ａｇ層などと比較すると電気抵抗が高い。このため、ガラス層が厚くなるに従って、Ａｇ下地層の電気抵抗値も大きくなる傾向にあり、接合信頼性と電気抵抗値との両方をバランスさせることが難しかった。このようにＡｇ下地層の電気抵抗値が高いと、Ａｇ下地層が形成された回路層と半導体素子とをはんだ材等を介して接合した際に、回路層と半導体素子等の電子部品との間の導電性を確保できなくなるおそれがあった。
　この発明は、前述した事情に鑑みてなされたものであって、回路層上にガラス層とＡｇ層とを有するＡｇ下地層を形成した場合であっても、Ａｇ下地層における電気抵抗値を十分に低減したＡｇ下地層付パワーモジュール用基板、パワーモジュールを提供することを目的とする。
　このような課題を解決して、前記目的を達成するために、本発明の一態様であるＡｇ下地層付パワーモジュール用基板は、絶縁層の一方の面に形成された回路層と、前記回路層に形成されたＡｇ下地層とを備えたＡｇ下地層付パワーモジュール用基板であって、前記Ａｇ下地層は、前記回路層側に形成されたガラス層と、このガラス層に積層形成されたＡｇ層とからなり、前記Ａｇ下地層は、前記Ａｇ層の前記ガラス層とは反対側の面から入射光を入射させ、ラマン分光法によって得られたラマンスペクトルにおいて、３０００ｃｍ－１から４０００ｃｍ－１の波数範囲における強度の最高値をＩＡとし、４５０ｃｍ－１から５５０ｃｍ－１の波数範囲における強度の最高値をＩＢとした時、ＩＡ／ＩＢが１．１以上である。
　Ａｇ下地層としてラマン分光法によるラマンスペクトルの特性が上述した範囲のものは、Ａｇ下地層におけるＡｇイオンの移動度が高められたものであり、ガラス層を有していてもＡｇ下地層における電気抵抗値を大幅に低減することが可能となる。よって、Ａｇ下地層の導電性を高めたＡｇ下地層付パワーモジュール用基板を提供することが可能になる。
　前記Ａｇ下地層は、その厚さ方向における電気抵抗値が１０ｍΩ以下である。
　この場合、Ａｇ下地層の厚さ方向における電気抵抗値が１０ｍΩ以下であることから、このＡｇ下地層における導電性が確保され、Ａｇ下地層上に半導体素子を搭載することにより、通電損失の少ないパワーモジュールを得ることができる。
　前記Ａｇ下地層は、ガラス含有Ａｇペーストの焼成体である。
　これにより、ガラス層と、このガラス層に積層形成されたＡｇ層とから構成することができ、Ａｇ層によってガラス層の導電性を高めることができる。
　前記Ａｇ下地層のうち前記ガラス層とは反対側の面は、導電性向上処理が行われた面である。
　これにより、Ａｇ下地層の導電性が高められ、電気抵抗値を大幅に低減したＡｇ下地層付パワーモジュール用基板を実現できる。
　本発明の一態様であるパワーモジュールは、前記各項記載のＡｇ下地層付パワーモジュール用基板と、半導体素子と、を備え、前記半導体素子は、前記Ａｇ下地層に対して接合層を介して接合されている。
　この構成のパワーモジュールによれば、Ａｇ下地層にガラス層を有していてもＡｇ下地層における電気抵抗値を大幅に低減することができる。よって、接合信頼性に優れ、かつ、確実に回路層と半導体素子とが電気的に接合されたパワーモジュールを提供することができる。
　本発明によれば、回路層上にガラス層とＡｇ層とを有するＡｇ下地層を形成した場合であっても、Ａｇ下地層における電気抵抗値を十分に低減することが可能なＡｇ下地層付パワーモジュール、パワーモジュールを提供することが可能となる。
本発明の実施形態であるパワーモジュールの概略説明図である。 本発明の実施形態であるＡｇ下地層付パワーモジュール用基板の概略説明図である。 Ａｇ下地層と回路層の接合部分を示す要部拡大断面図である。 Ａｇ下地層付パワーモジュール用基板の製造方法の一例を示すフロー図である。 Ａｇ下地層付パワーモジュール用基板の製造方法の一例を示す概略説明図である。 Ａｇ下地層の厚さ方向の電気抵抗値の測定方法を示す上面説明図である。 Ａｇ下地層の厚さ方向の電気抵抗値の測定方法を示す側面説明図である。 実施例において導電性向上処理の一例であるブラスト処理したＡｇ下地層の上面を観察した写真である。 Ａｇ下地層のラマン分光によるラマンスペクトルを示すグラフである。
　以下に、本発明の実施形態について添付した図面を参照して説明する。
　図１に、本発明の実施形態であるパワーモジュール１を示す。このパワーモジュール１は、Ａｇ下地層付パワーモジュール用基板１０と、このＡｇ下地層付パワーモジュール用基板１０の一方の面（図１において上面）に接合層２を介して接合された半導体素子３と、Ａｇ下地層付パワーモジュール用基板１０の他方の面（図１において下側）に配置されたヒートシンク４１と、を備えている。半導体素子３としては、ＩＧＢＴ等のパワー半導体素子やＬＥＤ等の発光素子を用いることができる。
　Ａｇ下地層付パワーモジュール用基板１０は、図２に示すように、絶縁層を構成するセラミックス基板１１と、このセラミックス基板１１の一方の面（図２において上面）に配設された回路層１２と、セラミックス基板１１の他方の面（図２において下面）に配設された金属層１３と、回路層１２の一方の面に形成されたＡｇ下地層３０と、を備えている。
　セラミックス基板１１は、回路層１２と金属層１３との間の電気的接続を防止するものであって、例えば、絶縁性の高いＡｌＮ（窒化アルミニウム）、Ｓｉ３Ｎ４（窒化ケイ素）、Ａｌ２Ｏ３（アルミナ）等で構成されている。本実施形態では、放熱性の優れたＡｌＮ（窒化アルミニウム）で構成されている。また、セラミックス基板１１の厚さは、０．２～１．５ｍｍの範囲内に設定されており、本実施形態では、０．６３５ｍｍに設定されている。
　回路層１２は、図５に示すように、セラミックス基板１１の一方の面に、導電性を有する金属板２２が接合されることにより形成されている。本実施形態においては、回路層１２は、純度が９９．９９ｍａｓｓ％以上のアルミニウム（いわゆる４Ｎアルミニウム）の圧延板からなるアルミニウム板がセラミックス基板１１に接合されることにより形成されている。なお、この回路層１２には、回路パターンが形成されており、その一方の面（図１において上面）は、半導体素子３が搭載される搭載面とされている。ここで、回路層１２（金属板２２）の厚さは０．２ｍｍ以上３．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．６ｍｍに設定されている。
　金属層１３は、図５に示すように、セラミックス基板１１の他方の面に、金属板２３が接合されることにより形成されている。本実施形態においては、金属層１３は、純度が９９．９９ｍａｓｓ％以上のアルミニウム（いわゆる４Ｎアルミニウム）の圧延板からなるアルミニウム板がセラミックス基板１１に接合されることで形成されている。ここで、金属層１３（金属板２３）の厚さは０．２ｍｍ以上３．０ｍｍ以下の範囲内に設定されており、本実施形態では１．６ｍｍに設定されている。
　Ａｇ下地層３０は、例えば、ガラス成分を含むガラス含有Ａｇペーストの焼成体とされている。このＡｇ下地層３０は、半導体素子３を接合する前の状態において、図２及び図３に示すように、回路層１２側に形成されたガラス層３１と、このガラス層３１上に形成されたＡｇ層３２と、を備えている。
　ガラス層３１内部には、粒径が数ナノメートル程度の微細な導電性粒子３３が分散されている。この導電性粒子３３は、Ａｇ又はＡｌの少なくとも一方を含有する結晶性粒子とされている。なお、ガラス層３１内の導電性粒子３３は、例えば透過型電子顕微鏡（ＴＥＭ）を用いることで観察される。導電性粒子３３は、焼成の際にガラス層３１内部に析出したものと推測される。
　また、Ａｇ層３２の内部には、粒径が数ナノメートル程度の微細なガラス粒子（図示略）が分散されている。
　なお、ガラス層３１及びＡｇ層３２は、ガラス含有Ａｇペーストが焼結する際、軟化し流動性を持ったガラスが、Ａｇの粒成長により回路層１２との界面近傍に移動させられることにより形成すると考えられている。
　また、本実施形態では、回路層１２が純度９９．９９ｍａｓｓ％以上のアルミニウムで構成されていることから、回路層１２の表面には、大気中で自然発生したアルミニウム酸化被膜１２Ａが形成されている。ここで、前述のＡｇ下地層３０が形成された部分においては、このアルミニウム酸化被膜１２Ａが除去されており、回路層１２上に直接Ａｇ下地層３０が形成されている。つまり、図３に示すように、回路層１２を構成するアルミニウムとガラス層３１とが直接接合されている。アルミニウム酸化被膜１２Ａは、ガラス含有Ａｇペースト中のガラスと反応することで除去される。酸化被膜は、ガラス中にアルミ酸化物として溶解する。一部は、Ｂｉ２Ｏ３やＺｎＯ等のガラスの成分とともに複合酸化物結晶として析出するものもある。
　本実施形態においては、図３に示すように、回路層１２上に自然発生するアルミニウム酸化被膜１２Ａの厚さｔｏが、４ｎｍ≦ｔｏ≦６ｎｍとされている。また、ガラス層３１の厚さｔｇが０．０１μｍ≦ｔｇ≦５μｍ、後述するブラスト処理前のＡｇ層３２の厚さｔａが１μｍ≦ｔａ≦１００μｍ、Ａｇ下地層３０全体の厚さｔ１が１．０１μｍ≦ｔ１≦１０５μｍとなるように構成されている。
　このような構成のＡｇ下地層３０は、ラマン分光測定装置を用いて、Ａｇ層３２のガラス層３１とは反対側の面３０Ａから入射光（光源光）を入射させ、ラマン分光法によって得られたラマンスペクトルにおいて、３０００ｃｍ－１から４０００ｃｍ－１の波数範囲における強度の最高値をＩＡとし、４５０ｃｍ－１から５５０ｃｍ－１の波数範囲における強度の最高値をＩＢとした時、ＩＡ／ＩＢが１．１以上である。このＩＡ／ＩＢは、１．２以上が好ましく、１．５以上がより好ましい。ＩＡ／ＩＢは、大きいほど好ましいが、ＩＡ／ＩＢを極度に大きくさせることはコストの増加を招く。このため、ＩＡ／ＩＢは好ましくは１．９以下であってもよい。
　Ａｇ下地層３０に、例えば単波長の入射光を入射させると、Ａｇ下地層３０を構成する分子に衝突し、その一部は散乱される。この散乱光の成分は、その大部分が入射光と同じ波数のレイリー散乱光であるが、一部が入射光と異なった波数域の光であるラマン散乱光である。入射光とラマン散乱光とのエネルギーギャップはＡｇ下地層３０の分子構造を反映している。
　Ａｇ下地層３０を構成するＡｇ単体は、ラマン分光によって特定の波数ピークを発現しないため、Ａｇ下地層３０のラマン分光によって生じた特定の波数ピークは、Ａｇ下地層３０に含まれる酸化物によって生じていると考えられる。Ａｇ下地層３０に含まれるＡｇの量に応じて、ラマンスペクトルは変化する。例えば、波数３５００ｃｍ－１を中心とした波数３０００ｃｍ－１～４０００ｃｍ－１の範囲において、ラマンスペクトルが変化し、波数ピークが生じている。こうした波数域での波数ピークは、Ａｇがイオン化してＡｇ＋になっている。そのため、波数３５００ｃｍ－１を中心とした波数３０００ｃｍ－１～４０００ｃｍ－１の範囲における波数ピークは、キャリアとしてのイオンの移動度に関連しており、波数ピークの強度が高くなるほど、Ａｇ下地層３０の導電性が高められていることを示している。
　一例として、ガラス成分を５ｗｔ％含むＡｇ下地層３０を用いて、Ａｇ層３２の面３０Ａから入射光を入射させて、ラマン分光法によって得られたラマンスペクトルの測定例を図９に示す。この図９に示す測定結果の一例によれば、波数３５００ｃｍ－１を中心にしたピークが観察される。即ち、３０００ｃｍ－１から４０００ｃｍ－１の波数範囲における強度の最高値をＩＡとし、４５０ｃｍ－１から５５０ｃｍ－１の波数範囲における強度の最高値をＩＢとした時、ＩＡ／ＩＢが１．１以上であれば、Ａｇ下地層３０を構成するＡｇがイオン化してＡｇ＋になり、Ａｇ下地層３０の導電性が高いことが示されている。なお、図９中の（Ａ）のスペクトルは、ＩＡ／ＩＢが１．１以上の例を示しており、（Ｂ）のスペクトルはＩＡ／ＩＢが１．１未満の例を示している。
　本実施形態においては、Ａｇ下地層３０の面（図３において上面）３０Ａは、導電性向上処理面とされている。即ち、Ａｇ層３２のガラス層３１とは反対側の面に、導電性向上処理を行うことによって、Ａｇのイオン化を促進させてＡｇ＋にして、Ａｇ下地層３０の導電性を向上させている。こうした導電性向上処理を行うことによって、上述したラマン分光法によって得られたラマンスペクトルのＩＡ／ＩＢを１．１以上にすることができる。
　導電性向上処理の具体例の１つとして、ブラスト処理が挙げられる。即ち、本実施形態では、導電性向上処理面は、ブラスト面３０Ａである。このブラスト面３０Ａにおいては、Ａｇ層３２に対してブラスト砥粒を衝突させることで形成されており、ブラスト砥粒に応じた形状の凹凸を備えている。
　ブラスト面３０Ａにおける表面粗さＲａは０．３５μｍ以上１．５０μｍ以下とすると良い。表面粗さＲａが０．３５μｍ未満だとブラスト処理が不十分となり電気抵抗が低下しない虞がある。表面粗さＲａが１．５０μｍを超えると、ブラスト面３０Ａが粗くなりすぎ、はんだ等によって半導体素子を接合する際に、ボイドが発生し、熱抵抗が上昇する虞がある。表面粗さＲａは、０．４０μｍ以上１．０μｍ以下がより好ましいが、これに限定されることはない。
　このブラスト面３０Ａを形成するブラスト処理により、Ａｇ層３２には圧力が負荷されており、Ａｇ層３２内部の気孔が潰されている。また、Ａｇ層３２の一部が回路層１２と直接接触する箇所が形成される。
　Ａｇ層３２のガラス層３１とは反対側の面に、導電性向上処理の一例として、ブラスト処理を行うと、例えば、Ａｇ下地層３０のガラス成分としてＢｉ２Ｏ３－ＺｎＯ－Ｂ２Ｏ３系ガラスを用いた場合に、Ｂ－Ｏ－Ｂの架橋構造が非架橋構造Ｂ－Ｏ－に変化し、また、ＡｇがＡｇ＋に変化する。こうしたブラスト処理などの導電性向上処理によって、Ａｇ下地層３０の厚さ方向の電気抵抗値Ｐは、例えば１０ｍΩ以下にすることができる。Ａｇ下地層３０の厚さ方向の電気抵抗値Ｐは、５ｍΩ以下が好ましく、１ｍΩ以下がより好ましいがこれに限定されることはない。Ａｇ下地層３０の厚さ方向の電気抵抗値Ｐは、小さいほど好ましいが、電気抵抗値Ｐを極度に低下させることはコストの増加を招く。このため、Ａｇ下地層３０の厚さ方向の電気抵抗値Ｐは、０．４ｍΩ以上であってもよい。
　ここで、本実施形態においては、Ａｇ下地層３０の厚さ方向における電気抵抗値はＡｇ下地層３０の上面と回路層１２の上面との間の電気抵抗値としている。これは、回路層１２を構成する４Ｎアルミニウムの電気抵抗がＡｇ下地層３０の厚さ方向の電気抵抗に比べて非常に小さいためである。なお、この電気抵抗の測定の際には、図６及び図７に示すように、Ａｇ下地層３０の上面中央点と、Ａｇ下地層３０の前記上面中央点からＡｇ下地層３０端部までの距離と同距離分だけＡｇ下地層３０端部から離れた回路層１２上の点と、の間の電気抵抗を測定している。
　そして、本実施形態であるパワーモジュール１においては、半導体素子３とＡｇ下地層３０との間に接合層２が設けられている。接合層２としては、例えば、はんだ層が挙げられる。はんだ層を形成するはんだ材としては、例えば、Ｓｎ－Ａｇ系、Ｓｎ－Ｉｎ系、若しくはＳｎ－Ａｇ－Ｃｕ系が挙げられる。
　ヒートシンク４１は、前述のＡｇ下地層付パワーモジュール用基板１０を冷却するためのものであり、冷却媒体（例えば冷却水）を流通するための流路４２を備えている。本実施形態では、ヒートシンク４１は、アルミニウム又はアルミニウム合金からなる多穴管とされている。本実施形態では、金属層１３とヒートシンク４１とは、例えばＡｌ－Ｓｉ等のろう材を介して接合されている。
　次に、Ａｇ下地層３０の形成に用いることができるガラス含有Ａｇペーストについて説明する。
　このガラス含有Ａｇペーストは、Ａｇ粉末と、ガラス粉末と、樹脂と、溶剤と、分散剤と、を含有しており、Ａｇ粉末とガラス粉末とからなる粉末成分の含有量が、ガラス含有Ａｇペースト全体の６０質量％以上９０質量％以下とされており、残部が樹脂、溶剤、分散剤とされている。
　なお、本実施形態では、Ａｇ粉末とガラス粉末とからなる粉末成分の含有量は、ガラス含有Ａｇペースト全体の８５質量％とされている。
　また、このガラス含有Ａｇペーストは、その粘度が１０Ｐａ・ｓ以上５００Ｐａ・ｓ以下、より好ましくは５０Ｐａ・ｓ以上３００Ｐａ・ｓ以下に調整されている。
　Ａｇ粉末は、その粒径が０．０５μｍ以上１．０μｍ以下とされており、本実施形態では、平均粒径０．８μｍのものを使用した。
　ガラス粉末は、例えば、酸化鉛、酸化亜鉛、酸化ケイ素、酸化ホウ素、酸化リン及び酸化ビスマスのいずれか１種又は２種以上を含有しており、その軟化温度が６００℃以下とされている。本実施形態では、酸化鉛と酸化亜鉛と酸化ホウ素とからなり、平均粒径が０．５μｍのガラス粉末を使用した。
　また、Ａｇ粉末の重量Ａとガラス粉末の重量Ｇとの重量比Ａ／Ｇは、８０／２０から９９／１の範囲内に調整されており、本実施形態では、Ａ／Ｇ＝８０／５とした。
　溶剤は、沸点が２００℃以上のものが適しており、本実施形態では、ジエチレングリコールジブチルエーテルを用いている。
　樹脂は、ガラス含有Ａｇペーストの粘度を調整するものであり、５００℃以上で分解されるものが適している。本実施形態では、エチルセルロースを用いている。
　また、本実施形態では、ジカルボン酸系の分散剤を添加している。なお、分散剤を添加することなくガラス含有Ａｇペーストを構成してもよい。
　このガラス含有Ａｇペーストは、Ａｇ粉末とガラス粉末とを混合した混合粉末と、溶剤と樹脂とを混合した有機混合物とを、分散剤とともにミキサーによって予備混合し、得られた予備混合物をロールミル機によって練り込みながら混合した後、得られた混錬物をペーストろ過機によってろ過することによって製出される。
　次に、本発明のＡｇ下地層付パワーモジュール用基板１０の製造方法の一例について、図４及び図５を参照して説明する。
　まず、回路層１２となる金属板２２及び金属層１３となる金属板２３を準備し、これらの金属板２２、２３を、セラミックス基板１１の一方の面及び他方の面にそれぞれろう材２６を介して積層し、加圧・加熱後冷却することによって、金属板２２、２３とセラミックス基板１１とを接合する（回路層及び金属層形成工程Ｓ０１）。
　なお、この回路層及び金属層形成工程Ｓ０１においては、ろう材２６として、Ａｌ－７．５ｍａｓｓ％Ｓｉろう材箔を用いて、ろう付け温度を６４０℃～６５０℃に設定した。
　次に、回路層１２の一方の面にＡｇ下地層３０を形成する（Ａｇ下地層形成工程Ｓ０２）。
　このＡｇ下地層形成工程Ｓ０２においては、まず、回路層１２の一方の面に、ガラス含有Ａｇペーストを塗布する（塗布工程Ｓ２１）。なお、ガラス含有Ａｇペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によってガラス含有Ａｇペーストをパターン状に形成した。
　回路層１２の一方の面にガラス含有Ａｇペーストを塗布した状態で、加熱炉内に装入してガラス含有Ａｇペーストの焼成を行う（焼成工程Ｓ２２）。なお、このときの焼成温度は、例えば、３５０℃～６４５℃に設定されている。
　この焼成工程Ｓ２２により、ガラス層３１とＡｇ層３２とを備えたＡｇ下地層３０が形成される。このとき、ガラス層３１によって、回路層１２の表面に自然発生していたアルミニウム酸化被膜１２Ａが溶融除去されることになり、回路層１２に直接ガラス層３１が形成される。また、ガラス層３１の内部に、粒径が数ナノメートル程度の微細な導電性粒子３３が分散される。この導電性粒子３３は、Ａｇ又はＡｌの少なくとも一方を含有する結晶性粒子とされており、焼成の際にガラス層３１内部に析出したものと推測される。
　次に、Ａｇ下地層３０（Ａｇ層３２）のうち回路層１２とは反対側の面に対して、導電性向上処理、例えばブラスト処理を行い、ブラスト面３０Ａとする（ブラスト処理工程Ｓ２３）。
　このブラスト処理工程Ｓ２３においては、ブラスト粒として新モース硬度２～７のシリカ等のガラス粒子、セラミック粒子、金属粒子、あるいは樹脂製ビーズ等を用いることができる。本実施形態では、ガラス粒子を用いている。また、ブラスト粒の粒径は、２０μｍ以上１５０μｍ以下の範囲内とされている。
　また、ブラスト圧力は、０．０５ＭＰａ以上０．８ＭＰａ以下の範囲内、加工時間を１秒以上１０秒以下の範囲内としている。
　このようにして、Ａｇ下地層３０にブラスト処理（導電性向上処理）を行えば、ラマン分光測定装置を用いて、Ａｇ層３２のガラス層３１とは反対側の面３０Ａから入射光（光源光）を入射させ、ラマン分光法によって得られたラマンスペクトルの３０００ｃｍ－１から４０００ｃｍ－１の波数範囲における強度の最高値をＩＡとし、４５０ｃｍ－１から５５０ｃｍ－１の波数範囲における強度の最高値をＩＢとした時、ＩＡ／ＩＢが１．１以上といった、Ａｇがイオン化されて導電性が向上したＡｇ下地層３０が形成される。
　以上のようにして、本実施形態であるＡｇ下地層付パワーモジュール用基板１０が製造される。
　次に、金属層１３の他方の面側に、ろう材を介してヒートシンク４１を積層し、加圧・加熱後冷却することによって、ヒートシンク４１と金属層１３とを接合する（ヒートシンク接合工程Ｓ０３）。
　なお、このヒートシンク接合工程Ｓ０３においては、ろう材として、Ａｌ－１０ｍａｓｓ％Ｓｉろう材箔を用いて、ろう付け温度を５９０℃～６１０℃に設定した。
　そして、Ａｇ下地層３０のブラスト面３０Ａに、はんだ材を介してＩＧＢＴ等のパワー半導体素子やＬＥＤ等の発光素子などの半導体素子３を載置し、還元炉内においてはんだ接合する（半導体素子接合工程Ｓ０４）。
　このとき、はんだ材によって形成される接合層２には、Ａｇ下地層３０を構成するＡｇ層３２の一部又は全部が溶融する。
　これにより、接合層２を介して半導体素子３が回路層１２上に接合されたパワーモジュール１が製出される。
　以上のような構成とされた本実施形態に係るパワーモジュール１及びＡｇ下地層付パワーモジュール用基板１０によれば、回路層１２の一方の面にガラス層３１とこのガラス層３１に積層形成されたＡｇ層３２とからなるＡｇ下地層３０が形成されており、このＡｇ下地層３０のうち回路層１２とは反対側の面に導電性向上処理、例えばブラスト処理を行ってブラスト面３０Ａを形成したので、Ａｇのイオン化を促進させてＡｇ＋になり、Ａｇ下地層３０の導電性が向上する。導電性向上処理が施されたＡｇ下地層３０は、Ａｇ層３２のガラス層３１とは反対側の面３０Ａから入射光（光源光）を入射させ、ラマン分光法によって得られたラマンスペクトルの３０００ｃｍ－１から４０００ｃｍ－１の波数範囲における強度の最高値をＩＡとし、４５０ｃｍ－１から５５０ｃｍ－１の波数範囲における強度の最高値をＩＢとした時、ＩＡ／ＩＢが１．１以上といった特性を示す。
　また、このブラスト面３０Ａを形成するブラスト処理工程Ｓ０３において、Ａｇ層３２に圧力を付与することができ、Ａｇ層３２内部の気孔が潰され、さらに、Ａｇ層３２の一部に回路層１２と直接接触する部分が形成されることになり、Ａｇ下地層３０における電気抵抗値を大幅に低減することが可能となる。
　ここで、本実施形態では、ブラスト処理工程Ｓ０３において、新モース硬度が２以上７以下の範囲とされたガラス粒子をブラスト砥粒として用いているので、ブラスト処理によってＡｇ層３２が除去されることなく、Ａｇ層３２に確実に圧力を与えることができ、Ａｇ下地層３０における電気抵抗値を大幅に低下させることが可能となる。
　また、Ａｇ下地層３０の厚さ方向における電気抵抗値が１０ｍΩ以下とされていることから、このＡｇ下地層３０における導電性が確保され、Ａｇ下地層３０に接合層２を介して半導体素子３を接合することにより、通電損失の少ないパワーモジュール１を得ることができる。
　以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
　例えば、本実施形態では、Ａｇ層３２のガラス層３１とは反対側の面３０Ａに導電性向上処理としてブラスト処理を行っているが、ブラスト処理以外にも、Ａｇ下地層３０のＡｇのイオン化を促進させて導電性を向上させる処理であればよく、特定の処理方法に限定されるものでは無い。
　また、本実施形態では、回路層及び金属層を構成する金属板を純度９９．９９ｍａｓｓ％の純アルミニウム（４Ｎアルミニウム）の圧延板としたものとして説明したが、これに限定されることはなく、他のアルミニウム又はアルミニウム合金で構成されていてもよい。また、回路層及び金属層を構成する金属板を、銅または銅合金で構成してもよい。さらには、銅板とアルミニウム板とを固相拡散接合した構造としてもよい。
　また、アルミニウム板とセラミックス基板とをろう付けにて接合するものとして説明したが、これに限定されることはなく、過渡液相接合法（Ｔｒａｎｓｉｅｎｔ　Ｌｉｑｕｉｄ　Ｐｈａｓｅ　Ｂｏｎｄｉｎｇ）、鋳造法等を適用してもよい。
　さらに、回路層及び金属層を構成する金属板を銅又は銅合金で構成した場合には、銅又は銅合金からなる金属板をセラミックス基板に接合する際に、直接接合法（ＤＢＣ法）、活性金属ろう付け法、鋳造法等を適用することができる。
　また、絶縁層としてＡｌＮからなるセラミックス基板を用いたものとして説明したが、これに限定されることはなく、Ｓｉ３Ｎ４やＡｌ２Ｏ３等からなるセラミックス基板を用いてもよいし、絶縁樹脂によって絶縁層を構成してもよい。
　さらに、本実施形態では、Ａｇ下地層の上にはんだ材を介して半導体素子を接合するものとして説明したが、これに限定されることはなく、酸化銀ペースト、銀粒子を含むペースト、Ａｇ粉末を含む導電性接着剤等を用いてＡｇ下地層の上に半導体素子を接合してもよい。この場合、Ａｇ同士の接合となることから、半導体素子とＡｇ下地層との接合信頼性を向上させることができる。
　なお、酸化銀ペーストとしては、酸化銀粉末と、還元剤と、樹脂と、溶剤と、有機金属化合物粉末と、を含有するものを用いることができる。酸化銀粉末の含有量が酸化銀ペースト全体の６０質量％以上８０質量％以下とされ、還元剤の含有量が酸化銀ペースト全体の５質量％以上１５質量％以下とされ、有機金属化合物粉末の含有量が酸化銀ペースト全体の０質量％以上１０質量％以下とされており、残部が溶剤とされていることが好ましい。ここで、酸化銀ペーストにおいては、焼結後に未反応の有機物が残存することを抑制するために、分散剤や樹脂を添加しないことが好ましい。
　また、ヒートシンクは、本実施形態で例示したものに限定されることはなく、ヒートシンクの構造に特に限定はない。
　さらに、ヒートシンクと金属層との間に、緩衝層を設けても良い。緩衝層としては、アルミニウム又はアルミニウム合金若しくはアルミニウムを含む複合材（例えばＡｌＳｉＣ等）からなる板材を用いることができる。
　本発明の有効性を確認するために行った確認実験について説明する。
　セラミックス基板の一方の面に金属板を接合して回路層を形成した。ここで、セラミックス基板は、ＡｌＮとし、サイズは２７ｍｍ×１７ｍｍ×０．６ｍｍとした。回路層となる金属板は、表１に示す材質とし、サイズは２５ｍｍ×１５ｍｍ×０．３ｍｍとした。
　なお、金属板がアルミニウム板の場合には、接合材としてＡｌ－Ｓｉ系ろう材を用いた。また、金属板が銅板の場合には、接合材として活性金属ろう材（Ａｇ－Ｃｕ－Ｔｉろう材）を用いた。
　回路層の表面に、実施形態で説明したガラス含有Ａｇペーストを塗布して加熱処理することにより、Ａｇ下地層を形成した。
　なお、ガラス含有Ａｇペーストのガラス粉末として、Ｂｉ２Ｏ３を９０．６質量％、ＺｎＯを２．６質量％、Ｂ２Ｏ３を６．８質量％、を含む無鉛ガラス粉末を用いた。また、樹脂としてエチルセルロースを、溶剤としてジエチレングリコールジブチルエーテルを用いた。さらに、ジカルボン酸系の分散剤を添加した。
　ここで、ガラス含有ＡｇペーストにおけるＡｇ粉末の重量Ａとガラス粉末の重量Ｇとの重量比Ａ／Ｇ、及び、塗布量を調整し、表１に示すようにガラス層とＡｇ層の厚さを調整した。
　そして、焼成したＡｇ下地層に対して、導電性向上処理として、表１に示す条件でブラスト処理を実施し、ブラスト面を形成した。形成されたブラスト面の観察結果を図８に示す。ここで、図８（ａ）はブラスト処理前のＡｇ下地層、図８（ｂ）は本発明例７の条件でブラスト処理したＡｇ下地層、図８（ｃ）は本発明例１の条件でブラスト処理したＡｇ下地層である。
　なお、比較例１－３においては、ブラスト処理を実施しなかった。
　得られた本発明例１－１２及び比較例１－３のＡｇ下地層付パワーモジュール用基板について、図６及び図７に記載された方法により、テスタ（ＫＥＩＴＨＬＥＹ社製：２０１０ＭＵＬＴＩＭＥＴＥＲ）を用いて、Ａｇ下地層の厚さ方向の電気抵抗値を測定した。電気抵抗の測定は、Ａｇ下地層の上面中央点と、Ａｇ下地層の上面中央点からＡｇ下地層端部までの距離Ｈとした場合に、Ａｇ下地層端部からＨだけ離れた回路層上の点と、の間で行った。
　また、ブラスト処理後のＡｇ下地層表面（ブラスト面）の表面粗さＲａを測定した。測定はレーザー顕微鏡ＶＫ－Ｘ２００（ＫＥＹＥＮＣＥ社製及び装置付属ソフトのＶＫ－ Ａｎａｌｙｚｅｒ）を用い、対物レンズ倍率を２０倍とし、３視野を測定し、その平均値を表面粗さＲａとした。なお、ブラスト処理を実施しなかった比較例１－３においては、表面粗さＲａの測定は行わなかった。
　また、顕微レーザーラマン分光分析装置（株式会社　堀場製作所製：型番ＸｐｌｏＲＡ）を用いて、入射光（光源光）の波長を５３２ｎｍとして、本発明例１－１２及び比較例１－３のＡｇ下地層のラマンスペクトルを測定した。そして、得られたラマンスペクトルの３０００ｃｍ－１から４０００ｃｍ－１の波数範囲における強度の最高値（ＩＡ）及び４５０ｃｍ－１から５５０ｃｍ－１の波数範囲における強度の最高値（ＩＢ）から、ＩＡ／ＩＢを算出した。なお、測定箇所は、Ａｇ下地層上のガラスの領域とし、積算回数は３回とした。
　以上の各評価結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　Ａｇ下地層にブラスト処理を行ってブラスト面を形成した本発明例１－１２においては、同一の厚さのガラス層及びＡｇ層を有する比較例１－３に対して、電気抵抗値が低くなっていた。
　本発明例１－１２では、ラマンスペクトルの３０００ｃｍ－１から４０００ｃｍ－１の波数範囲における強度の最高値をＩＡとし、４５０ｃｍ－１から５５０ｃｍ－１の波数範囲における強度の最高値をＩＢとした時、ＩＡ／ＩＢが１．１以上であった。一方、比較例１－３では、ＩＡ／ＩＢが１．０未満であった。
　以上のことから、本発明によれば、電気抵抗の低いＡｇ下地層を備えたＡｇ下地層付パワーモジュール用基板を提供可能であることが確認された。
　本発明のパワーモジュールによれば、Ａｇ下地層にガラス層を有していてもＡｇ下地層における電気抵抗値を大幅に低減することができる。そのため、本発明のパワーモジュールは、風力発電、電気自動車、ハイブリッド自動車等を制御するために用いられる大電力制御用のパワー半導体素子に好適である。
１　パワーモジュール
１０　Ａｇ下地層付パワーモジュール用基板
１１　セラミックス基板（絶縁層）
１２　回路層
３０　Ａｇ下地層
３０Ａ　ブラスト面（導電性向上処理面）
３１　ガラス層
３２　Ａｇ層

Claims (5)

  1. 　絶縁層の一方の面に形成された回路層と、前記回路層に形成されたＡｇ下地層とを備えたＡｇ下地層付パワーモジュール用基板であって、
    　前記Ａｇ下地層は、前記回路層側に形成されたガラス層と、このガラス層に積層形成されたＡｇ層とからなり、
    　前記Ａｇ下地層は、前記Ａｇ層の前記ガラス層とは反対側の面から入射光を入射させ、ラマン分光法によって得られたラマンスペクトルにおいて、３０００ｃｍ－１から４０００ｃｍ－１の波数範囲における強度の最高値をＩＡとし、４５０ｃｍ－１から５５０ｃｍ－１の波数範囲における強度の最高値をＩＢとした時、ＩＡ／ＩＢが１．１以上であるＡｇ下地層付パワーモジュール用基板。
  2. 　前記Ａｇ下地層は、その厚さ方向における電気抵抗値が１０ｍΩ以下である請求項１に記載のＡｇ下地層付パワーモジュール用基板。
  3. 　前記Ａｇ下地層は、ガラス含有Ａｇペーストの焼成体である請求項１または２記載のＡｇ下地層付パワーモジュール用基板。
  4. 　前記Ａｇ下地層のうち前記ガラス層とは反対側の面は、導電性向上処理が行われた面である請求項１ないし３いずれか一項記載のＡｇ下地層付パワーモジュール用基板。
  5. 　請求項１ないし４いずれか一項記載のＡｇ下地層付パワーモジュール用基板と、半導体素子と、を備え、
    　前記半導体素子は、前記Ａｇ下地層に対して接合層を介して接合されているパワーモジュール。
PCT/JP2015/077290 2014-09-30 2015-09-28 Ａｇ下地層付パワーモジュール用基板及びパワーモジュール WO2016052392A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP15845768.9A EP3203514B1 (en) 2014-09-30 2015-09-28 Substrate for power module with silver underlayer and power module
CN201580035464.9A CN106489198B (zh) 2014-09-30 2015-09-28 具有Ag基底层的功率模块用基板及功率模块
US15/509,492 US9941235B2 (en) 2014-09-30 2015-09-28 Power module substrate with Ag underlayer and power module
KR1020177005395A KR102380037B1 (ko) 2014-09-30 2015-09-28 Ag 하지층이 형성된 파워 모듈용 기판 및 파워 모듈

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014200878 2014-09-30
JP2014-200878 2014-09-30
JP2015-185296 2015-09-18
JP2015185296A JP6565527B2 (ja) 2014-09-30 2015-09-18 Ａｇ下地層付パワーモジュール用基板及びパワーモジュール

Publications (1)

Publication Number Publication Date
WO2016052392A1 true WO2016052392A1 (ja) 2016-04-07

Family

ID=55630428

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/077290 WO2016052392A1 (ja) 2014-09-30 2015-09-28 Ａｇ下地層付パワーモジュール用基板及びパワーモジュール

Country Status (2)

Country Link
KR (1) KR102380037B1 (ja)
WO (1) WO2016052392A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018070980A (ja) * 2016-11-02 2018-05-10 株式会社Uacj アルミニウム部材、および、アルミニウム部材の製造方法
CN109068967A (zh) * 2016-05-10 2018-12-21 奥林巴斯株式会社 电子电路单元、摄像单元、摄像模块以及内窥镜
US10273005B2 (en) 2016-04-11 2019-04-30 Carleton Life Support Systems, Inc. Sieve bed retention system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049512A (ja) * 2010-07-26 2012-03-08 Asahi Glass Co Ltd 発光素子搭載用基板とその製造方法および発光装置
JP2014179564A (ja) * 2013-03-15 2014-09-25 Mitsubishi Materials Corp パワーモジュール用基板の製造方法及びパワーモジュールの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3922166B2 (ja) 2002-11-20 2007-05-30 三菱マテリアル株式会社 パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール
JP2006202938A (ja) 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
JP2008063187A (ja) 2006-09-07 2008-03-21 Ngk Spark Plug Co Ltd 窒化珪素焼結体、放熱絶縁用セラミックス基板、放熱絶縁用回路基板、及び放熱絶縁用モジュール
JP4737116B2 (ja) 2007-02-28 2011-07-27 株式会社日立製作所 接合方法
US8513534B2 (en) 2008-03-31 2013-08-20 Hitachi, Ltd. Semiconductor device and bonding material
JP5212298B2 (ja) 2009-05-15 2013-06-19 三菱マテリアル株式会社 パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP5707886B2 (ja) 2010-11-15 2015-04-30 三菱マテリアル株式会社 パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュールおよびパワーモジュール用基板の製造方法
JP5966379B2 (ja) 2011-05-31 2016-08-10 三菱マテリアル株式会社 パワーモジュール、及び、パワーモジュールの製造方法
JP2013065607A (ja) * 2011-09-15 2013-04-11 Fuji Electric Co Ltd 薄膜太陽電池及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049512A (ja) * 2010-07-26 2012-03-08 Asahi Glass Co Ltd 発光素子搭載用基板とその製造方法および発光装置
JP2014179564A (ja) * 2013-03-15 2014-09-25 Mitsubishi Materials Corp パワーモジュール用基板の製造方法及びパワーモジュールの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10273005B2 (en) 2016-04-11 2019-04-30 Carleton Life Support Systems, Inc. Sieve bed retention system
CN109068967A (zh) * 2016-05-10 2018-12-21 奥林巴斯株式会社 电子电路单元、摄像单元、摄像模块以及内窥镜
JP2018070980A (ja) * 2016-11-02 2018-05-10 株式会社Uacj アルミニウム部材、および、アルミニウム部材の製造方法
WO2018084091A1 (ja) * 2016-11-02 2018-05-11 株式会社Uacj アルミニウム部材、および、アルミニウム部材の製造方法

Also Published As

Publication number Publication date
KR102380037B1 (ko) 2022-03-28
KR20170063544A (ko) 2017-06-08

Similar Documents

Publication Publication Date Title
JP5664625B2 (ja) 半導体装置、セラミックス回路基板及び半導体装置の製造方法
EP3041042B1 (en) Method of producing bonded body and method of producing power module substrate
EP2811513A1 (en) Substrate for power modules, substrate with heat sink for power modules, power module, method for producing substrate for power modules, and paste for bonding copper member
WO2013122126A1 (ja) はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板及びそれらの製造方法、並びにはんだ下地層形成用ペースト
TW201325330A (zh) 配線基板及其製造方法以及半導體裝置
JP2011023475A (ja) 絶縁基板、絶縁回路基板、半導体装置、絶縁基板の製造方法及び絶縁回路基板の製造方法
JP6369325B2 (ja) パワーモジュール用基板、およびその製造方法、パワーモジュール
WO2017150096A1 (ja) 半導体装置
CN108780784B (zh) 带Ag基底层的金属部件、带Ag基底层的绝缘电路基板、半导体装置、带散热器的绝缘电路基板及带Ag基底层的金属部件的制造方法
JP6565527B2 (ja) Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
WO2016052392A1 (ja) Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
JP5915233B2 (ja) はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板及びそれらの製造方法
JP2013125779A (ja) はんだ接合構造、パワーモジュール、放熱板付パワーモジュール用基板及び冷却器付パワーモジュール用基板
JP6248619B2 (ja) パワーモジュール用基板、およびその製造方法、パワーモジュール
EP4378914A1 (en) Copper/ceramic bonded body and insulated circuit board
JP6443178B2 (ja) Ａｇ下地層付パワーモジュール用基板の製造方法、Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
JP2013168240A (ja) はんだ下地層形成用ペースト
WO2023286860A1 (ja) 銅／セラミックス接合体、および、絶縁回路基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15845768

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20177005395

Country of ref document: KR

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2015845768

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015845768

Country of ref document: EP

Ref document number: 15509492

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE