JP2005050895A - セラミック電子部品およびその製造方法 - Google Patents
セラミック電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP2005050895A JP2005050895A JP2003203544A JP2003203544A JP2005050895A JP 2005050895 A JP2005050895 A JP 2005050895A JP 2003203544 A JP2003203544 A JP 2003203544A JP 2003203544 A JP2003203544 A JP 2003203544A JP 2005050895 A JP2005050895 A JP 2005050895A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- electronic component
- porous electrode
- layer
- diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】内部がポーラスで表面が緻密な外部電極を有するセラミック電子部品と、そのようなセラミック電子部品を容易に製造することができるセラミック電子部品の製造方法とを得る。
提供する。
【解決手段】電子部品素体１２の端面に導電ペーストを焼き付けて、空孔２０を有するポーラス電極層２２を形成する。大径の玉石２８と小径のメディア２６とを用いて、電子部品素体１２にバレル研磨を行う。ポーラス電極層２２表面の空孔２０にメディア２６を埋め込むとともに、玉石２８で空孔２０を押しつぶし、ポーラス電極層２２の表面に緻密層を形成する。これらのポーラス電極層２２と緻密層とによって、外部電極を形成する。
【選択図】 図４
提供する。
【解決手段】電子部品素体１２の端面に導電ペーストを焼き付けて、空孔２０を有するポーラス電極層２２を形成する。大径の玉石２８と小径のメディア２６とを用いて、電子部品素体１２にバレル研磨を行う。ポーラス電極層２２表面の空孔２０にメディア２６を埋め込むとともに、玉石２８で空孔２０を押しつぶし、ポーラス電極層２２の表面に緻密層を形成する。これらのポーラス電極層２２と緻密層とによって、外部電極を形成する。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
この発明は、セラミック電子部品およびその製造方法に関し、特にたとえば、セラミック部分を含む電子部品素体の端面に外部電極が形成されたセラミック電子部品およびその製造方法に関する。
【０００２】
【従来の技術】
図５は、セラミック電子部品の一例としての積層セラミックコンデンサを示す図解図である。積層セラミックコンデンサ１は、電子部品素体２を含む。電子部品素体２は、複数の誘電体セラミック層３と内部電極層４とが交互に積層された構成を有する。隣接する内部電極層４は、電子部品素体２の対向端面に交互に引き出される。内部電極層４が引き出された電子部品素体２の端面には、外部電極５が形成される。したがって、２つの外部電極５には、それぞれ隣接する内部電極層４が接続され、これらの外部電極５間に静電容量が形成される。
【０００３】
このような積層セラミックコンデンサ１において、図６に示すように、電子部品素体２側に形成されるポーラスな第１電極層５ａと、その上に形成される緻密な第２電極層５ｂとで外部電極５を構成することが示されている。このような外部電極５を形成するために、電子部品素体２の端面に導電ペーストを焼き付けて空孔６を含む第１電極層５ａが形成され、その上に別の導電ペーストを焼き付けて緻密な第２電極層５ｂが形成される。このとき、導電ペーストの組成を調整することにより、第１電極層５ａをポーラスなものにすることができ、第２電極層５ｂを緻密なものにすることができる。このように、ポーラスな第１電極５ａを形成することにより、電子部品素体２に加わる外部応力や、半田付け時の熱的衝撃などを緩和することができる。また、第２電極層５ｂを形成することにより、セラミック電子部品１の電気的特性を確保するとともに、電子部品素体２内への湿気の侵入を防止することができる（例えば、特許文献１参照）。
【０００４】
また、外部電極５上にめっき被膜を形成する場合、外部電極５がポーラスな電極であると、めっき液が外部電極５内の空孔を介して電子部品素体２内に入り込む場合がある。めっき液が電子部品素体２内に入り込むと、内部電極層４が酸化したり、誘電体セラミック層３と内部電極層４との間で剥離が発生したりする。そこで、外部電極５を形成したのちに、玉石を用いたバレル研磨を行うことにより、玉石によって外部電極５の表面の空孔を押しつぶして塞ぎ、緻密な表面を有する外部電極５とすることができる。このように、外部電極５に緻密な表面を形成することにより、めっき液の侵入を防止することができる（例えば、特許文献２参照）。
【０００５】
【特許文献１】
特開平８−１６２３５９号公報
【特許文献２】
特開平７−１９２９６７号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、ポーラスな第１電極層と緻密な第２電極層とを順次焼き付ける方法では、導電ペーストを塗布して焼き付けるという工程を２回繰り返しているため、外部電極が厚くなる。また、組成の異なる導電ペーストを準備する必要があり、材料コストが高くなる。さらに、導電ペーストの塗布および焼き付けの繰り返しが必要であり、外部電極形成のための工程数が増え、労力がかかるという問題がある。
さらに、バレル研磨によってポーラスな外部電極の表面の空孔を押しつぶして塞ぐ方法では、玉石によって大きい空孔を潰しきれず、外部電極の表面を緻密にすることが困難である。
【０００７】
それゆえに、この発明の主たる目的は、内部がポーラスで表面が緻密な外部電極を有するセラミック電子部品と、そのようなセラミック電子部品を容易に製造することができるセラミック電子部品の製造方法とを提供することである。
【０００８】
【課題を解決するための手段】
この発明は、セラミック部分を含む電子部品素体を準備する工程と、電子部品素体の端面に導電ペーストを焼き付けて空孔を有するポーラス電極層を形成する工程と、大径の玉石と小径のメディアとを用いてポーラス電極層が形成された電子部品素体をバレル研磨する工程とを含み、バレル研磨する工程において、大径の玉石によってポーラス電極層の空孔に小径のメディアを埋め込むとともに、大径の玉石によってポーラス電極層表面の空孔を押しつぶすことによって緻密層を形成し、ポーラス電極層と緻密層とからなる外部電極を形成することを特徴とする、セラミック電子部品の製造方法である。
このようなセラミック電子部品の製造方法において、小径のメディアの粒径は、１００μｍ〜３００μｍの範囲にあることが好ましい。
また、小径のメディアとして、アルミナ粉末またはジルコニア粉末を使用することができる。
さらに、この発明は、セラミック部分を含む電子部品素体と、電子部品素体の端面に形成される空孔を有するポーラス電極層と、ポーラス電極層表面部の空孔に小径のメディアが埋め込まれて形成される緻密層とを含み、ポーラス電極層と緻密層とで外部電極が形成された、セラミック電子部品である。
【０００９】
電子部品素体の端面にポーラス電極層を形成し、大径の玉石と小径のメディアとを用いてバレル研磨を行うことにより、大径の玉石によって小径のメディアがポーラス電極層の空孔に埋め込まれる。さらに、メディアが埋め込まれないような小さい空孔は、大径の玉石によって押しつぶされる。このように、小径のメディアが空孔に埋め込まれるとともに、空孔が押しつぶされることによって、ポーラス電極層表面に緻密層が形成される。これらのポーラス電極層と緻密層とによって、外部電極が形成される。
このように、ポーラス電極層の空孔にメディアを埋め込むために、メディアの粒径は１００μｍ〜３００μｍの範囲にあることが好ましい。
このようなメディアの例としては、たとえばアルミナ粉末やジルコニア粉末などを用いることができる。
さらに、セラミック電子部品において、ポーラス電極層表面部の空孔に小径のメディアが埋め込まれることにより、ポーラス電極層表面に緻密層が形成された外部電極を得ることができる。この緻密層によって、外部からの湿気の侵入や、めっき処理時におけるめっき液の侵入を防止することができる。
【００１０】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の発明の実施の形態の詳細な説明から一層明らかとなろう。
【００１１】
【発明の実施の形態】
この発明のセラミック電子部品の一例として、積層セラミックコンデンサについて説明する。図１は積層セラミックコンデンサを示す斜視図であり、図２はその図解図である。積層セラミックコンデンサ１０は、電子部品素体１２を含む。電子部品素体１２は、複数の誘電体セラミック層１４と内部電極層１６とが交互に積層された構成を有する。隣接する内部電極層１６は、電子部品素体１２の対向端面に交互に引き出される。内部電極層１６が引き出された電子部品素体１２の端面には、外部電極１８が形成される。したがって、２つの外部電極１８には、それぞれ隣接する内部電極層１６が接続され、これらの外部電極１８間に静電容量が形成される。
【００１２】
外部電極１８は、内部に空孔２０を有するポーラス電極層２２を含む。このポーラス電極層２２は、１５〜３５％の空隙率を有するように形成されることが好ましい。このポーラス電極層２２の表面部に緻密層２４が形成される。緻密層２４は、ポーラス電極層２２の表面部の空孔２０に小径のメディア２６を埋め込むことによって形成される。メディア２６としては、たとえばアルミナ粉末やジルコニア粉末などが用いられる。また、メディア２６が入り込まないような小さい空孔２０は、後述のバレル研磨において、玉石により押しつぶされる。このように、外部電極１８の表面部の空孔２０は、メディア２６で埋められるか、または押しつぶされて、緻密層２４が形成される。
【００１３】
このような積層セラミックコンデンサ１０を作製するために、たとえばＢａＴｉＯ３を主成分とするセラミックグリーンシートが準備される。セラミックグリーンシートの厚みとしては、たとえば４μｍとなるように形成される。このセラミックグリーンシート上に、Ｎｉ・Ａｇ・Ｐｄなどの内部電極ペーストが、たとえば１μｍの厚さで印刷される。内部電極ペーストが印刷されたセラミックグリーンシートが複数枚積み重ねられ、たとえば厚さ２．５ｍｍのブロックが形成される。このブロックが所定の大きさ、たとえば３．２×２．５ｍｍの大きさに切り分けられ、１２００〜１３００℃の還元雰囲気中で２時間焼成することにより、電子部品素体１２が形成される。
【００１４】
得られた電子部品素体１２の内部電極層１６が露出した端面には、外部電極１８が形成される。そのために、電子部品素体１２の端面に、Ｃｕ・Ａｇなどの導電ペーストが塗布され、７５０〜８５０℃で１時間焼成される。このようにして、図３に示すように、空孔２０を有するポーラス電極層２２が形成される。このポーラス電極層２２の空隙率は、１５〜３５％となるように形成される。
【００１５】
ポーラス電極層２２が形成された電子部品素体１２に、乾式バレル研磨が行われる。バレル研磨のために、大径の玉石と小径のメディアとが用いられる。玉石としては、たとえば直径２ｍｍ程度の安定化ジルコニアが用いられる。また、小径のメディアとしては、たとえば数百μｍのアルミナ粉末やジルコニア粉末などが用いられるが、好ましくは１００μｍ〜３００μｍの粒径のメディアが用いられる。これらの玉石を３００ｃｃとメディアを２６０ｃｃ用いて、回転速度９０ｒｐｍで１２０分間回転させてバレル研磨が行われる。
【００１６】
このようなバレル研磨を行うことにより、図４に示すように、メディア２６が玉石２８によってポーラス電極層２２側に押し付けられ、ポーラス電極層２２の表面の空孔２０にメディア２６が埋め込まれる。また、メディア２６が入らないような小さい空孔２０は、玉石２８が表面に押し付けられることによって押しつぶされる。このように、ポーラス電極層２２の表面部の空孔２０にメディア２６が埋め込まれたり、空孔２０が押しつぶされたりして、ポーラス電極層２２の表面に緻密層２４が形成される。これらのポーラス電極層２２と緻密層２４とによって、外部電極１８が構成される。
【００１７】
このようにして得られた積層セラミックコンデンサ１０では、外部電極１８の表面が緻密層２２になっているため、外部電極１８内への湿気の侵入や、電解めっき処理時のめっき液の侵入を防止することができる。したがって、湿気やめっき液による内部電極層１６の酸化や、誘電体セラミック層１４と内部電極層１６との間の剥離などの発生を防止することができる。
【００１８】
さらに、外部電極１８の緻密層２２内はポーラス電極層２２となっているため、積層セラミックコンデンサ１０を回路基板などに実装する際に、半田付け時の熱的衝撃を緩和することができる。さらに、積層セラミックコンデンサ１０が実装された回路基板が曲がったりしても、ポーラスな電極層２２によって回路基板から加わる応力が緩和され、応力による電子部品素体１２の破損を防止することができる。
【００１９】
このような積層セラミックコンデンサ１０を得るために、上述のように大径の玉石と小径のメディアとを用いたバレル研磨を行うことにより、ポーラス電極層２２の表面に容易に緻密層２２を形成することができる。つまり、この方法によれば、導電ペーストの塗布と焼き付けを２回も行う必要がなく、バレル研磨を行うだけで緻密層２２を形成することができる。さらに、ポーラス電極層２２表面の空孔２０にメディア２４を埋め込むとともに、空孔２０を押しつぶすことにより、外部電極１８の表面に確実に緻密層２２を形成することができる。
【００２０】
この発明にかかるセラミック電子部品およびその製造方法は、積層セラミックコンデンサに限らず、セラミック部分を含む電子部品素体の端面に外部電極が形成された全てのセラミック電子部品に適用することができ、これらの全てのセラミック電子部品の製造に適用することができる。
【００２１】
【発明の効果】
この発明によれば、大径と玉石と小径のメディアとを用いたバレル研磨を行うことによって、電子部品素体の端面に形成されたポーラス電極層の表面に、容易に緻密層を形成することができる。したがって、複数回の導電ペーストの焼き付け工程が不要となり、容易にポーラス電極層と緻密層とからなる外部電極を得ることができる。
このような緻密層を形成することにより、湿気やめっき液が電子部品素体内に侵入することが防止され、内部電極層の酸化や、セラミック層と内部電極層との剥離などのような欠陥の発生を抑えることができる。さらに、緻密層の内側にポーラス電極層が形成されているため、回路基板などに実装されたセラミック電子部品にかかる外部応力や半田付け時における熱的衝撃が緩和される。したがって、外部応力や半田付けなどによるセラミック電子部品の破損を少なくすることができる。
【図面の簡単な説明】
【図１】この発明のセラミック電子部品の一例としての積層セラミックコンデンサを示す斜視図である。
【図２】図１に示す積層セラミックコンデンサの図解図である。
【図３】図１に示す積層セラミックコンデンサを作製するために電子部品素体の端面に形成されたポーラス電極層を示す図解図である。
【図４】図３に示すポーラス電極層にバレル研磨を行っている状態を示す図解図である。
【図５】セラミック電子部品の一例としての積層セラミックコンデンサを示す図解図である。
【図６】ポーラスな第１電極層の上に緻密な第２電極層を形成した従来の外部電極を示す図解図である。
【符号の説明】
１０ 積層セラミックコンデンサ
１２ 電子部品素体
１４ 誘電体セラミック層
１６ 内部電極層
１８ 外部電極
２０ 空孔
２２ ポーラス電極層
２４ 緻密層
２６ メディア
２８ 玉石
【発明の属する技術分野】
この発明は、セラミック電子部品およびその製造方法に関し、特にたとえば、セラミック部分を含む電子部品素体の端面に外部電極が形成されたセラミック電子部品およびその製造方法に関する。
【０００２】
【従来の技術】
図５は、セラミック電子部品の一例としての積層セラミックコンデンサを示す図解図である。積層セラミックコンデンサ１は、電子部品素体２を含む。電子部品素体２は、複数の誘電体セラミック層３と内部電極層４とが交互に積層された構成を有する。隣接する内部電極層４は、電子部品素体２の対向端面に交互に引き出される。内部電極層４が引き出された電子部品素体２の端面には、外部電極５が形成される。したがって、２つの外部電極５には、それぞれ隣接する内部電極層４が接続され、これらの外部電極５間に静電容量が形成される。
【０００３】
このような積層セラミックコンデンサ１において、図６に示すように、電子部品素体２側に形成されるポーラスな第１電極層５ａと、その上に形成される緻密な第２電極層５ｂとで外部電極５を構成することが示されている。このような外部電極５を形成するために、電子部品素体２の端面に導電ペーストを焼き付けて空孔６を含む第１電極層５ａが形成され、その上に別の導電ペーストを焼き付けて緻密な第２電極層５ｂが形成される。このとき、導電ペーストの組成を調整することにより、第１電極層５ａをポーラスなものにすることができ、第２電極層５ｂを緻密なものにすることができる。このように、ポーラスな第１電極５ａを形成することにより、電子部品素体２に加わる外部応力や、半田付け時の熱的衝撃などを緩和することができる。また、第２電極層５ｂを形成することにより、セラミック電子部品１の電気的特性を確保するとともに、電子部品素体２内への湿気の侵入を防止することができる（例えば、特許文献１参照）。
【０００４】
また、外部電極５上にめっき被膜を形成する場合、外部電極５がポーラスな電極であると、めっき液が外部電極５内の空孔を介して電子部品素体２内に入り込む場合がある。めっき液が電子部品素体２内に入り込むと、内部電極層４が酸化したり、誘電体セラミック層３と内部電極層４との間で剥離が発生したりする。そこで、外部電極５を形成したのちに、玉石を用いたバレル研磨を行うことにより、玉石によって外部電極５の表面の空孔を押しつぶして塞ぎ、緻密な表面を有する外部電極５とすることができる。このように、外部電極５に緻密な表面を形成することにより、めっき液の侵入を防止することができる（例えば、特許文献２参照）。
【０００５】
【特許文献１】
特開平８−１６２３５９号公報
【特許文献２】
特開平７−１９２９６７号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、ポーラスな第１電極層と緻密な第２電極層とを順次焼き付ける方法では、導電ペーストを塗布して焼き付けるという工程を２回繰り返しているため、外部電極が厚くなる。また、組成の異なる導電ペーストを準備する必要があり、材料コストが高くなる。さらに、導電ペーストの塗布および焼き付けの繰り返しが必要であり、外部電極形成のための工程数が増え、労力がかかるという問題がある。
さらに、バレル研磨によってポーラスな外部電極の表面の空孔を押しつぶして塞ぐ方法では、玉石によって大きい空孔を潰しきれず、外部電極の表面を緻密にすることが困難である。
【０００７】
それゆえに、この発明の主たる目的は、内部がポーラスで表面が緻密な外部電極を有するセラミック電子部品と、そのようなセラミック電子部品を容易に製造することができるセラミック電子部品の製造方法とを提供することである。
【０００８】
【課題を解決するための手段】
この発明は、セラミック部分を含む電子部品素体を準備する工程と、電子部品素体の端面に導電ペーストを焼き付けて空孔を有するポーラス電極層を形成する工程と、大径の玉石と小径のメディアとを用いてポーラス電極層が形成された電子部品素体をバレル研磨する工程とを含み、バレル研磨する工程において、大径の玉石によってポーラス電極層の空孔に小径のメディアを埋め込むとともに、大径の玉石によってポーラス電極層表面の空孔を押しつぶすことによって緻密層を形成し、ポーラス電極層と緻密層とからなる外部電極を形成することを特徴とする、セラミック電子部品の製造方法である。
このようなセラミック電子部品の製造方法において、小径のメディアの粒径は、１００μｍ〜３００μｍの範囲にあることが好ましい。
また、小径のメディアとして、アルミナ粉末またはジルコニア粉末を使用することができる。
さらに、この発明は、セラミック部分を含む電子部品素体と、電子部品素体の端面に形成される空孔を有するポーラス電極層と、ポーラス電極層表面部の空孔に小径のメディアが埋め込まれて形成される緻密層とを含み、ポーラス電極層と緻密層とで外部電極が形成された、セラミック電子部品である。
【０００９】
電子部品素体の端面にポーラス電極層を形成し、大径の玉石と小径のメディアとを用いてバレル研磨を行うことにより、大径の玉石によって小径のメディアがポーラス電極層の空孔に埋め込まれる。さらに、メディアが埋め込まれないような小さい空孔は、大径の玉石によって押しつぶされる。このように、小径のメディアが空孔に埋め込まれるとともに、空孔が押しつぶされることによって、ポーラス電極層表面に緻密層が形成される。これらのポーラス電極層と緻密層とによって、外部電極が形成される。
このように、ポーラス電極層の空孔にメディアを埋め込むために、メディアの粒径は１００μｍ〜３００μｍの範囲にあることが好ましい。
このようなメディアの例としては、たとえばアルミナ粉末やジルコニア粉末などを用いることができる。
さらに、セラミック電子部品において、ポーラス電極層表面部の空孔に小径のメディアが埋め込まれることにより、ポーラス電極層表面に緻密層が形成された外部電極を得ることができる。この緻密層によって、外部からの湿気の侵入や、めっき処理時におけるめっき液の侵入を防止することができる。
【００１０】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の発明の実施の形態の詳細な説明から一層明らかとなろう。
【００１１】
【発明の実施の形態】
この発明のセラミック電子部品の一例として、積層セラミックコンデンサについて説明する。図１は積層セラミックコンデンサを示す斜視図であり、図２はその図解図である。積層セラミックコンデンサ１０は、電子部品素体１２を含む。電子部品素体１２は、複数の誘電体セラミック層１４と内部電極層１６とが交互に積層された構成を有する。隣接する内部電極層１６は、電子部品素体１２の対向端面に交互に引き出される。内部電極層１６が引き出された電子部品素体１２の端面には、外部電極１８が形成される。したがって、２つの外部電極１８には、それぞれ隣接する内部電極層１６が接続され、これらの外部電極１８間に静電容量が形成される。
【００１２】
外部電極１８は、内部に空孔２０を有するポーラス電極層２２を含む。このポーラス電極層２２は、１５〜３５％の空隙率を有するように形成されることが好ましい。このポーラス電極層２２の表面部に緻密層２４が形成される。緻密層２４は、ポーラス電極層２２の表面部の空孔２０に小径のメディア２６を埋め込むことによって形成される。メディア２６としては、たとえばアルミナ粉末やジルコニア粉末などが用いられる。また、メディア２６が入り込まないような小さい空孔２０は、後述のバレル研磨において、玉石により押しつぶされる。このように、外部電極１８の表面部の空孔２０は、メディア２６で埋められるか、または押しつぶされて、緻密層２４が形成される。
【００１３】
このような積層セラミックコンデンサ１０を作製するために、たとえばＢａＴｉＯ３を主成分とするセラミックグリーンシートが準備される。セラミックグリーンシートの厚みとしては、たとえば４μｍとなるように形成される。このセラミックグリーンシート上に、Ｎｉ・Ａｇ・Ｐｄなどの内部電極ペーストが、たとえば１μｍの厚さで印刷される。内部電極ペーストが印刷されたセラミックグリーンシートが複数枚積み重ねられ、たとえば厚さ２．５ｍｍのブロックが形成される。このブロックが所定の大きさ、たとえば３．２×２．５ｍｍの大きさに切り分けられ、１２００〜１３００℃の還元雰囲気中で２時間焼成することにより、電子部品素体１２が形成される。
【００１４】
得られた電子部品素体１２の内部電極層１６が露出した端面には、外部電極１８が形成される。そのために、電子部品素体１２の端面に、Ｃｕ・Ａｇなどの導電ペーストが塗布され、７５０〜８５０℃で１時間焼成される。このようにして、図３に示すように、空孔２０を有するポーラス電極層２２が形成される。このポーラス電極層２２の空隙率は、１５〜３５％となるように形成される。
【００１５】
ポーラス電極層２２が形成された電子部品素体１２に、乾式バレル研磨が行われる。バレル研磨のために、大径の玉石と小径のメディアとが用いられる。玉石としては、たとえば直径２ｍｍ程度の安定化ジルコニアが用いられる。また、小径のメディアとしては、たとえば数百μｍのアルミナ粉末やジルコニア粉末などが用いられるが、好ましくは１００μｍ〜３００μｍの粒径のメディアが用いられる。これらの玉石を３００ｃｃとメディアを２６０ｃｃ用いて、回転速度９０ｒｐｍで１２０分間回転させてバレル研磨が行われる。
【００１６】
このようなバレル研磨を行うことにより、図４に示すように、メディア２６が玉石２８によってポーラス電極層２２側に押し付けられ、ポーラス電極層２２の表面の空孔２０にメディア２６が埋め込まれる。また、メディア２６が入らないような小さい空孔２０は、玉石２８が表面に押し付けられることによって押しつぶされる。このように、ポーラス電極層２２の表面部の空孔２０にメディア２６が埋め込まれたり、空孔２０が押しつぶされたりして、ポーラス電極層２２の表面に緻密層２４が形成される。これらのポーラス電極層２２と緻密層２４とによって、外部電極１８が構成される。
【００１７】
このようにして得られた積層セラミックコンデンサ１０では、外部電極１８の表面が緻密層２２になっているため、外部電極１８内への湿気の侵入や、電解めっき処理時のめっき液の侵入を防止することができる。したがって、湿気やめっき液による内部電極層１６の酸化や、誘電体セラミック層１４と内部電極層１６との間の剥離などの発生を防止することができる。
【００１８】
さらに、外部電極１８の緻密層２２内はポーラス電極層２２となっているため、積層セラミックコンデンサ１０を回路基板などに実装する際に、半田付け時の熱的衝撃を緩和することができる。さらに、積層セラミックコンデンサ１０が実装された回路基板が曲がったりしても、ポーラスな電極層２２によって回路基板から加わる応力が緩和され、応力による電子部品素体１２の破損を防止することができる。
【００１９】
このような積層セラミックコンデンサ１０を得るために、上述のように大径の玉石と小径のメディアとを用いたバレル研磨を行うことにより、ポーラス電極層２２の表面に容易に緻密層２２を形成することができる。つまり、この方法によれば、導電ペーストの塗布と焼き付けを２回も行う必要がなく、バレル研磨を行うだけで緻密層２２を形成することができる。さらに、ポーラス電極層２２表面の空孔２０にメディア２４を埋め込むとともに、空孔２０を押しつぶすことにより、外部電極１８の表面に確実に緻密層２２を形成することができる。
【００２０】
この発明にかかるセラミック電子部品およびその製造方法は、積層セラミックコンデンサに限らず、セラミック部分を含む電子部品素体の端面に外部電極が形成された全てのセラミック電子部品に適用することができ、これらの全てのセラミック電子部品の製造に適用することができる。
【００２１】
【発明の効果】
この発明によれば、大径と玉石と小径のメディアとを用いたバレル研磨を行うことによって、電子部品素体の端面に形成されたポーラス電極層の表面に、容易に緻密層を形成することができる。したがって、複数回の導電ペーストの焼き付け工程が不要となり、容易にポーラス電極層と緻密層とからなる外部電極を得ることができる。
このような緻密層を形成することにより、湿気やめっき液が電子部品素体内に侵入することが防止され、内部電極層の酸化や、セラミック層と内部電極層との剥離などのような欠陥の発生を抑えることができる。さらに、緻密層の内側にポーラス電極層が形成されているため、回路基板などに実装されたセラミック電子部品にかかる外部応力や半田付け時における熱的衝撃が緩和される。したがって、外部応力や半田付けなどによるセラミック電子部品の破損を少なくすることができる。
【図面の簡単な説明】
【図１】この発明のセラミック電子部品の一例としての積層セラミックコンデンサを示す斜視図である。
【図２】図１に示す積層セラミックコンデンサの図解図である。
【図３】図１に示す積層セラミックコンデンサを作製するために電子部品素体の端面に形成されたポーラス電極層を示す図解図である。
【図４】図３に示すポーラス電極層にバレル研磨を行っている状態を示す図解図である。
【図５】セラミック電子部品の一例としての積層セラミックコンデンサを示す図解図である。
【図６】ポーラスな第１電極層の上に緻密な第２電極層を形成した従来の外部電極を示す図解図である。
【符号の説明】
１０ 積層セラミックコンデンサ
１２ 電子部品素体
１４ 誘電体セラミック層
１６ 内部電極層
１８ 外部電極
２０ 空孔
２２ ポーラス電極層
２４ 緻密層
２６ メディア
２８ 玉石
Claims (4)
- セラミック部分を含む電子部品素体を準備する工程、
前記電子部品素体の端面に導電ペーストを焼き付けて空孔を有するポーラス電極層を形成する工程、および
大径の玉石と小径のメディアとを用いて前記ポーラス電極層が形成された前記電子部品素体をバレル研磨する工程を含み、
バレル研磨する工程において、前記大径の玉石によって前記ポーラス電極層の空孔に前記小径のメディアを埋め込むとともに、前記大径の玉石によって前記ポーラス電極層表面の空孔を押しつぶすことことによって緻密層を形成し、前記ポーラス電極層と前記緻密層とからなる外部電極を形成することを特徴とする、セラミック電子部品の製造方法。 - 前記小径のメディアの粒径は、１００μｍ〜３００μｍの範囲にあることを特徴とする、請求項１に記載のセラミック電子部品の製造方法。
- 前記小径のメディアはアルミナ粉末またはジルコニア粉末である、請求項１または請求項２に記載のセラミック電子部品の製造方法。
- セラミック部分を含む電子部品素体、
前記電子部品素体の端面に形成される空孔を有するポーラス電極層、および
前記ポーラス電極層表面部の空孔に小径のメディアが埋め込まれて形成される緻密層を含み、
前記ポーラス電極層と前記緻密層とで外部電極が形成された、セラミック電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003203544A JP2005050895A (ja) | 2003-07-30 | 2003-07-30 | セラミック電子部品およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003203544A JP2005050895A (ja) | 2003-07-30 | 2003-07-30 | セラミック電子部品およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005050895A true JP2005050895A (ja) | 2005-02-24 |
Family
ID=34262858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003203544A Pending JP2005050895A (ja) | 2003-07-30 | 2003-07-30 | セラミック電子部品およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005050895A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008028064A (ja) * | 2006-07-20 | 2008-02-07 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| JP2011124542A (ja) * | 2009-12-10 | 2011-06-23 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタ |
| WO2015045625A1 (ja) * | 2013-09-24 | 2015-04-02 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP2021013016A (ja) * | 2019-07-08 | 2021-02-04 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | キャパシタ部品 |
| JP2022051584A (ja) * | 2020-09-19 | 2022-04-01 | 株式会社村田製作所 | セラミック電子部品 |
-
2003
- 2003-07-30 JP JP2003203544A patent/JP2005050895A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008028064A (ja) * | 2006-07-20 | 2008-02-07 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| JP2011124542A (ja) * | 2009-12-10 | 2011-06-23 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタ |
| WO2015045625A1 (ja) * | 2013-09-24 | 2015-04-02 | 株式会社村田製作所 | 積層セラミック電子部品 |
| CN105531774A (zh) * | 2013-09-24 | 2016-04-27 | 株式会社村田制作所 | 层叠陶瓷电子部件 |
| JPWO2015045625A1 (ja) * | 2013-09-24 | 2017-03-09 | 株式会社村田製作所 | 積層セラミック電子部品 |
| US9978519B2 (en) | 2013-09-24 | 2018-05-22 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
| JP2021013016A (ja) * | 2019-07-08 | 2021-02-04 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | キャパシタ部品 |
| JP2022051584A (ja) * | 2020-09-19 | 2022-04-01 | 株式会社村田製作所 | セラミック電子部品 |
| JP7444006B2 (ja) | 2020-09-19 | 2024-03-06 | 株式会社村田製作所 | セラミック電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2013055314A (ja) | セラミック電子部品及びその製造方法 | |
| JP2007036003A (ja) | 積層コンデンサ | |
| JP2011108966A (ja) | 積層電子部品 | |
| JP3571957B2 (ja) | 導体ペーストおよびセラミック多層基板の製造方法 | |
| JP2017168488A (ja) | 積層セラミックコンデンサの製造方法 | |
| JP2019220602A (ja) | 電子部品および電子部品の製造方法 | |
| JP4518885B2 (ja) | セラミック電子部品及びその製造方法 | |
| JP5091082B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP4573956B2 (ja) | 積層型電子部品およびその製法 | |
| JP3514117B2 (ja) | 積層セラミック電子部品、積層セラミック電子部品の製造方法及び内部電極形成用導電ペースト | |
| JPH11297565A (ja) | セラミック電子部品およびその製造方法 | |
| JP2005050895A (ja) | セラミック電子部品およびその製造方法 | |
| JPWO2005036571A1 (ja) | 電極ペースト、セラミック電子部品及びその製造方法 | |
| JP2003309039A (ja) | 積層セラミック電子部品の製造方法および積層セラミック電子部品 | |
| JP2005101317A (ja) | セラミック電子部品及びその製造方法 | |
| JP2000049032A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2001006964A (ja) | 積層セラミック電子部品の製造方法 | |
| JP2002329638A (ja) | 積層型電子部品およびその製法 | |
| JP2003115416A (ja) | 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品 | |
| JP2013098542A (ja) | 積層セラミックキャパシタの製造方法 | |
| JP2004281957A (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JP2009059789A (ja) | 配線基板およびその製造方法 | |
| JP2004273917A (ja) | チップ状積層セラミック電子部品 | |
| JP2001052950A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JPH1012476A (ja) | 積層セラミック電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090210 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090915 |