JPH1012476A

JPH1012476A - 積層セラミック電子部品

Info

Publication number: JPH1012476A
Application number: JP16412796A
Authority: JP
Inventors: Toshinori Kawahara; 俊典河原
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1996-06-25
Filing date: 1996-06-25
Publication date: 1998-01-16

Abstract

(57)【要約】【課題】たとえば積層セラミックコンデンサにおい
て、取得静電容量のばらつきを小さくし、また、薄層化
が進んでも、内部電極とセラミック層との焼結の際の収
縮歪により界面クラックを生じにくくする。【解決手段】内部電極２の連続性を、内部電極２を形
成すべき領域に対する、実際に内部電極２が存在してい
る領域の比として定義したとき、この連続性が７０％〜
９５％の範囲内にあるように選ぶ。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、セラミック層を
介して複数の内部電極が積層されてなるセラミック積層
体を備える積層セラミック電子部品に関するもので、特
に、内部電極の連続性の適正化を図るための技術に関す
るものである。

【０００２】

【従来の技術】図１には、この発明にとって興味ある積
層セラミック電子部品の一例としての積層セラミックコ
ンデンサのためのセラミック積層体１が示されている。
セラミック積層体１は、Ｌ方向寸法、Ｗ方向寸法および
Ｔ方向寸法を有している。図２には、図１に示したセラ
ミック積層体１のＬ方向寸法およびＴ方向寸法によって
規定されるＬＴ面に沿って断面をとって、セラミック積
層体１に備える複数の内部電極２を露出させた状態が示
されている。

【０００３】セラミック積層体１において、複数の内部
電極２は、セラミック層３を介して積層されている。こ
れら内部電極２には、セラミック積層体１の対向する端
面４および５のいずれか一方にまで引き出されるもの
と、いずれか他方にまで引き出されるものとがあり、こ
れらは交互に配置されている。このようなセラミック積
層体１を用いて積層セラミックコンデンサとするため、
セラミック積層体１の端面４および５をそれぞれ覆うよ
うに、図示しない外部電極が形成される。内部電極２
は、これら外部電極のいずれかに接続される。

【０００４】上述したセラミック積層体１を得るため、
セラミック粉末と有機バインダ等の有機物とを含有する
セラミックグリーンシートが用意される。このセラミッ
クグリーンシートは、セラミック層３となるものであ
る。他方、内部電極２を形成するため、貴金属（白金、
パラジウム、銀、等）または卑金属（ニッケル、銅、
等）の粉末と有機物とを含有する導電性ペーストが用意
される。次いで、セラミックグリーンシート上に、導電
性ペーストを所定のパターンをもって付与する工程、お
よび、このような複数のセラミックグリーンシートを積
層する工程を経て、生のセラミック積層体１が得られ
る。

【０００５】その後、この生のセラミック積層体１は、
まず、脱バインダ工程で焼成され、有機物が除去され、
次いで、貴金属を含有する導電性ペーストの場合には、
酸化雰囲気下で、卑金属を含有する導電性ペーストの場
合には、還元雰囲気下で焼成される。

【０００６】このようにして、焼成後のセラミック積層
体１が得られる。焼成後において、セラミック積層体１
内に存在する内部電極２を微視的に観察したとき、内部
電極２が当該内部電極２を形成すべき領域の全域にわた
って密に形成されていることは、ほとんどなく、多くの
場合、内部電極２を形成すべき領域内であっても、実際
には、内部電極２の存在しない領域がスポット的に分布
している。

【０００７】

【発明が解決しようとする課題】上述のような内部電極
２の形成状態に関して、内部電極２の連続性を、内部電
極２を形成すべき領域に対する、実際に内部電極２が存
在している領域の比として定義したとき、このような連
続性は、得られた積層セラミックコンデンサの取得静電
容量のばらつきに影響を及ぼす。すなわち、連続性が小
さいほど、内部電極２の有効対向面積のばらつきが生じ
やすく、静電容量のばらつきが大きくなる。従来の積層
セラミックコンデンサにおける前記内部電極の連続性
は、一般的に６５％程度であった。

【０００８】他方、積層セラミックコンデンサに対する
大容量化の要望に伴い、セラミック層３の薄層化および
多層化が進んでいる。この場合、１つのセラミック層３
を介して対向する２つの内部電極２間の間隔（以下、
「素子厚」と言う。）を小さくすることが行なわれる。

【０００９】しかしながら、素子厚が２０μｍ以下とな
るほどに薄層化が進んだ場合、内部電極２とセラミック
層３との焼結の際の収縮歪により界面クラックがより生
じやすいことがわかっている。

【００１０】そこで、この発明の目的は、内部電極の有
効対向面積のばらつきを生じにくくできる積層セラミッ
ク電子部品を提供しようとすることである。

【００１１】この発明の他の目的は、特に素子厚が２０
μｍ以下となるほど薄層化が進んだ場合において、界面
クラックをより生じにくくできる積層セラミック電子部
品を提供しようとすることである。

【００１２】

【課題を解決するための手段】この発明は、セラミック
層を介して複数の内部電極が積層されてなるセラミック
積層体を備える積層セラミック電子部品に向けられるも
のであって、上述した技術的課題を解決するため、内部
電極の連続性を、内部電極を形成すべき領域に対する、
実際に内部電極を存在している領域の比として定義した
とき、当該連続性が７０％〜９５％の範囲内にあること
を特徴としている。

【００１３】この発明は、特に素子厚が２０μｍ以下で
ある積層セラミック電子部品に対して、有利に適用され
る。

【００１４】

【発明の実施の形態】この発明は、セラミック層を介し
て複数の内部電極が積層されてなるセラミック積層体を
備える積層セラミック電子部品であれば、積層セラミッ
クコンデンサに限らず、たとえば積層セラミックバリス
タ等の他の積層セラミック電子部品にも等しく適用する
ことができる。以下に、この発明の実施形態の説明を、
前述した図１および図２に示したセラミック積層体１を
用いて構成される積層セラミックコンデンサに関連して
行なう。

【００１５】この発明では、内部電極２の連続性が規定
されるが、この連続性は、たとえば、次のような測定に
基づき、求められる。すなわち、まず、図１に示したセ
ラミック積層体１のたとえばＬＴ面に沿う断面を見せる
ように、セラミック積層体１を研磨等の方法を用いて、
図２に示すように、セラミック積層体１の内部にある内
部電極２を露出させる。次いで、露出した内部電極２を
画像分析し、内部電極２がそれに沿って延びている１つ
の直線上で内部電極２が実際に存在している部分と存在
していない部分との各長さを測定し、内部電極２が形成
されるべき部分の長さに対する、内部電極２が実際に存
在している部分の長さの比を求めて、この比を連続性と
して評価する。

【００１６】連続性の値に対する測定の信頼性をより高
めるため、セラミック積層体１において異なるいくつか
の位置を通る各ＬＴ断面において内部電極２を露出さ
せ、各ＬＴ断面に露出した内部電極２について、上述の
ようにして、長さの測定を行ない、かつ長さの比を求
め、それらを平均することが好ましい。

【００１７】なお、上述したように、ＬＴ面に沿う断面
上に露出させた内部電極２を測定する代わりに、ＷＴ面
に沿う断面上に内部電極２を露出させ、この内部電極２
を測定するようにしてもよい。

【００１８】このようにして求められた内部電極２の連
続性は、７０％〜９５％の範囲内にあるように選ばれ
る。ここで、連続性が７０％未満の場合には、所定の静
電容量が得られず、また、静電容量のばらつきが大きく
なる。他方、連続性が９５％を超える場合には、内部電
極２とセラミック層３との焼結の際の界面の歪が吸収し
きれずにクラックに至りやすい。

【００１９】このような内部電極２の連続性に関する条
件は、以下に説明する実験から求められたものである
が、この実験において、この条件が、積層セラミックコ
ンデンサの取得静電容量およびそのばらつき、界面クラ
ック発生率、ならびに耐湿負荷試験不良発生率と相関関
係を有していることが見出されたのである。

【００２０】Ｌ方向寸法が１．６mm、Ｗ方向寸法が０．
８mm、Ｔ方向寸法が０．８mmのセラミック積層体を備
え、静電容量の目標値が１００ｎＦ、素子厚が１０μｍ
の積層セラミックコンデンサについて、内部電極の連続
性が種々に変えられた試料を１００個ずつ作製し、各試
料の静電容量の平均値およびばらつき、界面クラック発
生率、ならびに耐湿負荷試験不良発生率をそれぞれ求
め、内部電極の連続性との相関関係を調査した。なお、
内部電極の連続性は、セラミック積層体を得るための焼
成条件を異ならせることにより、変えた。すなわち、セ
ラミック積層体を得るための焼成は、最高温度１３００
℃で行なったが、８００℃から１３００℃までの昇温時
間を２５分（２０℃／分）から１７時間（０．５℃／
分）までの間で異ならせ、それによって内部電極の連続
性を意図的に変えた試料を得た。

【００２１】以下の表１に、内部電極の連続性が種々に
変えられた各試料についての静電容量の平均値およびば
らつき、界面クラック発生率、ならびに耐湿負荷試験不
良発生率がそれぞれ示されている。

【００２２】

【表１】

【００２３】表１において、この発明の範囲外にある試
料番号には、「＊」が付されている。

【００２４】表１から、内部電極の連続性が７０％〜９
５％の範囲内にある試料３〜５が好ましい結果を示して
いることがわかる。

【００２５】これに対して、試料１および２は、それぞ
れ、内部電極の連続性が９８．１％および９５．４％で
あって、いずれも９５％を超えているので、界面クラッ
ク発生率が高く、また、耐湿負荷試験不良発生率も高く
なっている。

【００２６】また、試料６および７は、内部電極の連続
性がそれぞれ６９．０％および５５．１％であって、７
０％未満であるので、静電容量が小さく、また、そのば
らつきが大きくなっている。

【００２７】このような実験結果からわかるように、セ
ラミック積層体を得るための焼成条件（特に内部電極の
焼結時における温度条件）を制御することにより、内部
電極の連続性が７０％〜９５％の範囲内に入る積層セラ
ミックコンデンサを得ることができる。

【００２８】なお、上述した焼成条件の制御だけでは、
９５％以下の連続性が得られない場合には、内部電極の
印刷時においてたとえばスポット状の多数の欠乏部を分
布させるように形成して、積極的に連続性を下げるよう
にしてもよい。

【００２９】

【発明の効果】この発明によれば、上述した実験例から
わかるように、内部電極の連続性が７０％〜９５％の範
囲内にあるので、有効対向面積のばらつきを小さくする
ことができる。特に、この発明を積層セラミックコンデ
ンサに適用すれば、取得静電容量のばらつきを小さくす
ることができる。

【００３０】また、内部電極の連続性を７０％〜９５％
の範囲内とすることにより、クラック等の致命的な構造
欠陥を生じにくくすることができ、積層セラミック電子
部品の信頼性を向上させることができる。したがって、
クラックが生じやすい素子厚が２０μｍ以下といった薄
層化された積層セラミック電子部品に対して、この発明
が適用されたとき、特に効果が発揮される。

【００３１】また、このように、この発明では、内部電
極の連続性に関して上述のような管理幅を設けることに
より、積層セラミック電子部品の品質のチェックをこの
連続性をもって行なうことができるようになり、したが
って、品質のチェックを能率的に行なうことができると
ともに、品質に対する信頼性も向上される。

【図面の簡単な説明】

【図１】この発明にとって興味ある積層セラミック電子
部品の一例としての積層セラミックコンデンサに備える
セラミック積層体１の外観を示す斜視図である。

【図２】図１に示したセラミック積層体１のＬＴ面に沿
う断面上に内部電極２を露出させた状態を示す斜視図で
ある。

【符号の説明】

１セラミック積層体２内部電極３セラミック層

Claims

【特許請求の範囲】

【請求項１】セラミック層を介して複数の内部電極が
積層されてなるセラミック積層体を備える積層セラミッ
ク電子部品において、前記内部電極の連続性を、内部電極を形成すべき領域に
対する、実際に内部電極を存在している領域の比として
定義したとき、当該連続性が７０％〜９５％の範囲内に
あることを特徴とする、積層セラミック電子部品。
【請求項２】１つの前記セラミック層を介して対向す
る２つの前記内部電極間の間隔が２０μｍ以下である、
請求項１に記載の積層セラミック電子部品。