JP2004281957A - 積層型セラミック電子部品およびその製造方法 - Google Patents
積層型セラミック電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP2004281957A JP2004281957A JP2003074777A JP2003074777A JP2004281957A JP 2004281957 A JP2004281957 A JP 2004281957A JP 2003074777 A JP2003074777 A JP 2003074777A JP 2003074777 A JP2003074777 A JP 2003074777A JP 2004281957 A JP2004281957 A JP 2004281957A
- Authority
- JP
- Japan
- Prior art keywords
- metal wire
- multilayer ceramic
- hole conductor
- electronic component
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】内部電極が薄層化され、それに伴って、内部電極用導電性ペーストに含まれる金属粉末の粒径が小さくされたとき、この内部電極用導電性ペーストをビアホール導体の形成のために用いると、焼結による収縮の度合いが大きすぎるため、ビアホール導体において空隙が発生したり、ビアホール導体の近傍においてクラックが発生したりする。
【解決手段】ビアホール導体16および17を金属ワイヤ22および23によって構成し、内部電極14および15となる導電性ペースト膜26および27に金属ワイヤ22および23を接触させた状態の生の部品本体24を焼成することによって、金属ワイヤ22および23からなるビアホール導体16および17を、内部電極14および15と焼結によって結合させる。
【選択図】 図1
【解決手段】ビアホール導体16および17を金属ワイヤ22および23によって構成し、内部電極14および15となる導電性ペースト膜26および27に金属ワイヤ22および23を接触させた状態の生の部品本体24を焼成することによって、金属ワイヤ22および23からなるビアホール導体16および17を、内部電極14および15と焼結によって結合させる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
この発明は、積層型セラミック電子部品およびその製造方法に関するもので、特に、積層型セラミック電子部品に備えるビアホール導体の形成方法についての改良に関するものである。
【0002】
【従来の技術】
この発明にとって興味ある積層型セラミック電子部品として、図3に示すような積層型セラミックコンデンサ1がある(たとえば、特許文献1参照)。
【0003】
積層型セラミックコンデンサ1は、直方体状の部品本体2を備えている。部品本体2は、複数の誘電体セラミック層3を積層した構造を有している。
【0004】
部品本体2の内部には、複数の誘電体セラミック層3間の特定の界面に沿って延びるように、各々複数の第1および第2の内部電極4および5が形成されている。また、部品本体2の長手方向の各端部に位置し、かつ部品本体2の厚み方向を貫通するように、第1および第2のビアホール導体6および7が設けられている。第1の内部電極4は、第1のビアホール導体6に接続され、第2の内部電極5は、第2のビアホール導体7に接続され、これら第1および第2の内部電極4および5は、互いの間に静電容量を形成するように、交互に配置されている。
【0005】
部品本体2の長手方向の各端部であって、各主面上には、第1および第2のビアホール導体6および7にそれぞれ接続される第1および第2の外部電極8および9が形成されている。
【0006】
このような積層型セラミックコンデンサ1において、第1および第2の内部電極4および5間に形成される静電容量は、第1および第2のビアホール導体6および7を介して、第1および第2の外部電極8および9から取り出される。
【0007】
図3に示した積層型セラミックコンデンサ1は、一般的な積層セラミックコンデンサとは異なり、部品本体2の各端面上に外部電極が形成される必要がなく、スクリーン印刷等の手法により、部品本体2の主面上に外部電極8および9を形成することができるので、積層型セラミックコンデンサ1の厚み方向寸法を、たとえば300μm以下、さらには、200μm以下、あるいは100μm以下というように小さくするのに適した構造を有している。
【0008】
【特許文献1】
特開平6−112099号公報
【0009】
【発明が解決しようとする課題】
上述した積層型セラミックコンデンサ1を製造しようとする場合、誘電体セラミック層3となる複数のセラミックグリーンシートが用意され、セラミックグリーンシートの特定のものに内部電極4および5を形成するため、導電性ペーストが付与される。そして、複数のセラミックグリーンシートが積層され、かつ積層方向に圧着されることによって、部品本体2となる生の状態のものが作製される。生の状態の部品本体には、ビアホール導体6および7を形成するため、貫通孔が設けられるとともに、貫通孔内に導電性ペーストが充填される。
【0010】
なお、ビアホール導体6および7を形成するため、積層前のセラミックグリーンシートに貫通孔を設けるとともに、貫通孔内に導電性ペーストを充填することが行なわれることもある。
【0011】
次に、生の部品本体が焼成され、それによって、焼結後の部品本体2が得られる。そして、部品本体2の主面上に外部電極8および9を形成すれば、積層型セラミックコンデンサ1が完成される。
【0012】
前述したように、積層型セラミックコンデンサ1すなわち部品本体2の厚み方向寸法が小さくされたとき、それに伴って、誘電体セラミック層3が薄層化されるばかりでなく、内部電極4および5も薄層化される。薄層化された内部電極4および5は、その厚みが、たとえば2μm以下となることがある。そのため、内部電極4および5を形成するために用いられる導電性ペーストにあっては、そこに含まれる導電性金属粉末の平均粒径はたとえば1μm以下と小さいものでなければならない。
【0013】
しかしながら、導電性ペーストに含まれる導電性金属粉末の平均粒径が小さくなるほど、前述した焼成工程において、焼結による収縮度合いがより大きくなる。そのため、内部電極4および5の形成のために用いた導電性ペーストを、ビアホール導体6および7の形成のために用いると、焼成工程の結果、ビアホール導体6および7を形成するための導電性ペーストに含まれる導電性金属粉末の焼結による収縮が強く生じすぎるため、ビアホール導体6および7にクラックが発生したり、ビアホール導体6および7内またはビアホール導体6および7とこれを形成するための貫通孔との間に空隙が発生したりすることがある。この空隙は、ビアホール導体6および7と内部電極4および5との電気的導通を阻害することがある。
【0014】
他方、ビアホール導体6および7を形成するための導電性ペーストとして、そこに含まれる導電性金属粉末の平均粒径が数ないし数10μmのものを用いると、焼結による収縮度合いがより小さくなるため、上述したような問題を解決することができる。しかし、導電性金属粉末が焼結する際、ビアホール導体6および7の近傍にある内部電極4および5のための導電性金属粉末が、より粒径の大きなビアホール導体6および7にある導電性金属粉末に引かれていくため、ビアホール導体6および7の近傍において、内部電極4および5が消散し、ビアホール導体6および7と内部電極4および5との間において電気的接合不良が生じることがある。
【0015】
このような問題は、図3に示した積層型セラミックコンデンサ1に限らず、内部電極とこれに接続されるビアホール導体とを備え、これら内部電極とビアホール導体とが導電性ペーストによって形成され、かつ焼成工程を経て製造されるものであれば、どのような積層型セラミック電子部品の製造においても遭遇し得る。
【0016】
そこで、この発明の目的は、上述のような問題を解決し得る、積層型セラミック電子部品およびその製造方法を提供しようとすることである。
【0017】
【課題を解決するための手段】
この発明は、簡単に言えば、ビアホール導体を金属ワイヤによって構成することにより、上述した課題を解決しようとすることを特徴としている。
【0018】
この発明は、積層された複数のセラミック層と、セラミック層間の特定の界面に沿って延びるように形成された内部電極と、特定のセラミック層を貫通するように延びかつ内部電極に接続されたビアホール導体とを含む、部品本体を備える、積層型セラミック電子部品にまず向けられるものであって、上述した技術的課題を解決するため、ビアホール導体が、内部電極と焼結によって結合された金属ワイヤからなることを特徴としている。
【0019】
この発明は、次のような構造を有する積層セラミックコンデンサを構成する積層型セラミック電子部品に対して有利に適用される。すなわち、この積層型セラミック電子部品において、内部電極は、各々複数の第1および第2の内部電極を備え、ビアホール導体は、第1および第2のビアホール導体を備え、第1の内部電極は、第1のビアホール導体に接続され、第2の内部電極は、第2のビアホール導体に接続され、第1および第2の内部電極は、互いの間に静電容量を形成するように、交互に配置されている。
【0020】
この発明に係る積層型セラミック電子部品において、ビアホール導体は、部品本体を貫通するように設けられたり、部品本体の一方の主面にのみ露出するように設けられたりすることが好ましい。積層型セラミック電子部品は、ビアホール導体に接続される外部電極を備えることがあるが、このような外部電極は、前者の場合には、部品本体の相対向する2つの主面上に形成され、他方、後者の場合には、部品本体の一方の主面上に形成される。
【0021】
また、上述のように、外部電極を備える場合、ビアホール導体は、部品本体から突出する部分を備え、外部電極は、ビアホール導体の突出する部分を覆うように形成されることが好ましい。
【0022】
この発明は、また、上述したような構造を有する積層型セラミック電子部品の製造方法にも向けられる。
【0023】
この発明に係る積層型セラミック電子部品の製造方法は、積層された複数の生のセラミック層と、生のセラミック層間の特定の界面に沿って延びるように形成された導電性ペースト膜と、特定の生のセラミック層を貫通するように延びかつ導電性ペースト膜に接触した金属ワイヤとを含む、生の部品本体を作製する工程と、生の部品本体を、導電性ペースト膜に含まれる金属粉末と金属ワイヤとが焼結によって結合する温度下で焼成する工程とを備えることを特徴としている。
【0024】
この発明に係る積層型セラミック電子部品の製造方法において、導電性ペースト膜に含まれる金属粉末と金属ワイヤとは、互いに同じ金属からなることが好ましい。
【0025】
生の部品本体を作製する工程において、導電性ペースト膜に接触するように金属ワイヤを生の積層体内に配置することが必要であるが、そのため、好ましくは、金属ワイヤを特定の生のセラミック層に差し込むようにされる。
【0026】
上述のように、金属ワイヤを差し込む場合、金属ワイヤ自身によって特定の生のセラミック層に貫通孔を形成しながら金属ワイヤを差し込むようにしても、あるいは、特定の生のセラミック層に貫通孔を予め形成しておき、この貫通孔に金属ワイヤを挿入するようにしてもよい。
【0027】
この発明に係る積層型セラミック電子部品の製造方法において、金属ワイヤが、生の部品本体を貫通するように設けられる場合には、焼成工程の後、部品本体の相対向する2つの主面上に、金属ワイヤからなるビアホール導体に接続されるように外部電極を形成する工程をさらに備えていてもよい。
【0028】
他方、金属ワイヤが、生の部品本体の一方の主面にのみ露出するように設けられる場合には、焼成工程の後、部品本体の一方の主面上に、金属ワイヤからなるビアホール導体に接続されるように外部電極を形成する工程をさらに備えていてもよい。
【0029】
【発明の実施の形態】
以下に、この発明に係る積層型セラミック電子部品およびその製造方法についての実施の形態の説明を、前述の図3に示した積層型セラミックコンデンサ1と実質的に同様の構造を有する積層型セラミックコンデンサについて行なう。
【0030】
図1は、この発明の一実施形態を説明するための断面図であり、図1(4)に、完成された積層型セラミックコンデンサ11が示され、図1(1)〜(3)には、積層型セラミックコンデンサ11を得るために実施される工程が順次示されている。
【0031】
まず、図1(4)を参照して、積層型セラミックコンデンサ11の構造について説明する。
【0032】
積層型セラミックコンデンサ11は、図3に示した積層型セラミックコンデンサ1の場合と同様、直方体状の部品本体12を備えている。部品本体12は、複数の誘電体セラミック層13を積層した構造を有している。
【0033】
部品本体12の内部には、複数の誘電体セラミック層13間の特定の界面に沿って延びるように各々複数の第1および第2の内部電極14および15が形成されている。また、部品本体12の長手方向の各端部に位置し、かつ部品本体2を厚み方向に貫通するように、第1および第2のビアホール導体16および17が設けられている。第1の内部電極14は、第1のビアホール導体16に接続され、第2の内部電極15は、第2のビアホール導体17に接続され、これら第1および第2の内部電極14および15は、互いの間に静電容量を形成するように、交互に配置されている。
【0034】
部品本体12の長手方向の各端部であって、相対向する2つの主面18および19上には、第1および第2のビアホール導体16および17にそれぞれ接続される第1および第2の外部電極20および21が形成される。
【0035】
このような積層型セラミックコンデンサ11において、第1および第2の内部電極14および15間に形成される静電容量は、第1および第2のビアホール導体16および17を介して、第1および第2の外部電極20および21から取り出される。
【0036】
以上説明した積層型セラミックコンデンサ11において、後述する製造方法の説明から明らかになるように、第1および第2のビアホール導体16および17は、それぞれ、第1および第2の内部電極14および15と焼結によって結合された第1および第2の金属ワイヤ22および23(図1(2)参照)から構成されることを特徴としている。
【0037】
次に、積層型セラミックコンデンサ11の製造方法について説明する。
【0038】
まず、誘電体セラミック層13となる複数のセラミックグリーンシートが用意され、セラミックグリーンシートの特定のものに内部電極14および15を形成するため、導電性ペーストが印刷により付与される。そして、複数のセラミックグリーンシートが積層され、かつ積層方向に圧着されることによって、図1(1)に示すように、生の部品本体24が作製される。
【0039】
生の部品本体24は、上述のセラミックグリーンシートによって与えられる、積層された複数の生のセラミック層25と、上述した導電性ペーストによって与えられる、生のセラミック層25間の特定の界面に沿って延びるように形成された第1および第2の導電性ペースト膜26および27とを備えている。
【0040】
次に、図1(2)に示すように、第1および第2の金属ワイヤ22および23が、生のセラミック層25に差し込まれ、それによって、金属ワイヤ22および23の各端部が生の部品本体24の両主面18および19に露出するように、すなわち、生の部品本体24を厚み方向に貫通するようにされる。これら金属ワイヤ22および23を差し込むにあたっては、金属ワイヤ22および23自身によって生のセラミック層25に貫通孔を形成しながら金属ワイヤ22および23を差し込むようにしても、あるいは、生のセラミック層25に貫通孔を予め形成しておき、次いで、この貫通孔に金属ワイヤ22および23を挿入するようにしてもよい。また、所定長さの金属ワイヤ22および23を筒状金型内に入れて、筒状金型の一端から圧力をかけるようにして、金属ワイヤ22および23を生の部品本体24に差し込むようにしてもよい。
【0041】
一例として、図1(4)に示した焼結後の部品本体12が、1.0mmの長手方向寸法、0.5mmの幅方向寸法および0.3mmの厚み方向寸法を有しているとき、直径0.1mmの金属ワイヤ22および23が用いられる。また、金属ワイヤ22および23は、その材料となる長尺の金属ワイヤを上述のように差し込んだ後、切断されて、図1(2)に示すような所定の長さを有する第1および第2の金属ワイヤ22および23とされる。前述したように、焼結後の部品本体12の厚み方向寸法が0.3mmである場合、切断後の金属ワイヤ22および23の長さは、たとえば0.35mmとされる。
【0042】
また、導電性ペースト膜26および27を形成する導電性ペーストに含まれる金属粉末と金属ワイヤ22および23とは、互いに同じ金属からなることが好ましい。なぜなら、図1(4)に示したビアホール導体16および17と内部電極14および15との焼結による結合の信頼性をより高めることができるからである。したがって、導電性ペースト膜26および27を形成する導電性ペーストに含まれる金属粉末として、たとえばニッケル粉末が用いられる場合、金属ワイヤ22および23は、ニッケルから構成されることが好ましい。
【0043】
このようにして、生の部品本体24において、第1および第2の金属ワイヤ22および23は、それぞれ、第1および第2の導電性ペースト膜26および27に接触した状態とされる。
【0044】
次に、生の部品本体24は、導電性ペースト膜26および27に含まれる金属粉末と金属ワイヤ22および23とが焼結によって結合する温度下で焼成される。たとえば、導電性ペースト膜26および27に含まれる金属粉末と金属ワイヤ22および23とがニッケルからなる場合には、ニッケルの焼結温度である800℃より高い1300℃の温度で焼成される。
【0045】
上述の焼成工程の結果、図1(3)に示すような焼結後の部品本体12が得られる。この部品本体12は、生のセラミック層25の焼結によって得られた誘電体セラミック層13、導電性ペースト膜26および27の焼結によって得られた内部電極14および15、ならびに内部電極14および15と焼結によって結合された金属ワイヤ22および23から与えられたビアホール導体16および17を備えている。
【0046】
このように、焼成工程を実施したとき、金属ワイヤ22および23は、導電性ペーストの場合と異なり、実質的に収縮しないため、得られたビアホール導体16および17において空隙が生じたり、その近傍でクラックがもたらされたり、ビアホール導体16および17と内部電極14および15との電気的接合不良が生じたりすることを有利に防止することができる。
【0047】
なお、焼成工程では、上述のように、金属ワイヤ22および23は実質的に収縮しないが、生のセラミック層25ならびに導電性ペースト膜26および27においては収縮が生じるため、図1(3)に示した部品本体12において、ビアホール導体16および17の端部が突出した状態となったり、突出長さがより長くなったりすることがある。しかしながら、このようなビアホール導体16および17の突出は、次に説明するように外部電極20および21が形成されたとき、これら外部電極20および21によって覆われるので、何ら問題となることはない。
【0048】
次に、図1(4)に示すように、金属ワイヤ22および23からなるビアホール導体16および17に接続されるように、部品本体12の相対向する主面18および19上に、外部電極20および21が形成され、それによって、積層型セラミックコンデンサ11が完成される。
【0049】
上述の外部電極20および21の形成のため、たとえば、銅粉末を含む導電性ペーストが用いられ、この導電性ペーストを主面18および19上の所定の領域に付与し、焼き付けることが行なわれる。前述したように、ビアホール導体16および17の、部品本体12から突出する部分は、外部電極20および21によって覆われ、外部電極20および21の厚みの範囲内に収めることができる。また、ビアホール導体16および17の突出する部分は、外部電極20および21との接触面積を大きくするように作用し、ビアホール導体16および17と外部電極20および21との電気的接続の信頼性を高める効果も期待できる。
【0050】
図2は、この発明の他の実施形態を説明するための図1に相当する図である。図2において、図1に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【0051】
図2(4)に示すように、この実施形態による積層型セラミックコンデンサ11aでは、第1および第2のビアホール導体16aおよび17aが、部品本体12の一方の主面18にのみ露出するように設けられ、部品本体12の一方の主面18上にのみ、第1および第2のビアホール導体16aおよび17aにそれぞれ接続される第1および第2の外部電極20および21が形成されることを特徴としている。
【0052】
このような積層型セラミックコンデンサ11aを製造するため、前述した実施形態の場合と同様、図2(1)に示すような生の部品本体24が作製される。
【0053】
次に、図2(2)に示すように、第1および第2の金属ワイヤ22aおよび23aが、生のセラミック層25に差し込まれる。このとき、金属ワイヤ22aおよび23aは、生の部品本体24を貫通せず、一方の主面18にのみ露出するように差し込まれる。
【0054】
前述したように、焼結後の部品本体12の厚み方向寸法が0.3mmであるとき、金属ワイヤ22aおよび23aの各々の長さは、たとえば0.25mmとされる。
【0055】
次に、前述した実施形態の場合と同様に焼成工程が実施され、それによって、図2(3)に示すような焼結後の部品本体12が得られる。
【0056】
次に、図2(4)に示すように、部品本体12の一方の主面18上に、金属ワイヤ22aおよび23aからなるビアホール導体16aおよび17aに接続されるように外部電極20および21を形成すれば、積層型セラミックコンデンサ11aが完成される。
【0057】
なお、図2(2)に示すように、生の部品本体24を貫通しないように金属ワイヤ22aおよび23aを差し込む場合には、金属ワイヤ22aおよび23a自身によって生のセラミック層25に貫通孔を形成しながら、これら金属ワイヤ22aおよび23aを差し込むようにする方が好ましい。なぜなら、金属ワイヤ22aおよび23aを挿入するための貫通孔を、たとえばレーザを用いて形成しようとする場合、このような貫通孔を特定の生のセラミック層25のみに形成することが困難であるからである。
【0058】
以上、この発明を、図示した実施形態に関連して説明したが、この発明は、内部電極とビアホール導体とが接続される構造を有するものであれば、他の構造の積層型セラミックコンデンサあるいは多層セラミック基板など、他の積層型セラミック電子部品にも適用することができる。
【0059】
【発明の効果】
以上のように、この発明によれば、ビアホール導体が金属ワイヤによって与えられ、この金属ワイヤが、内部電極となる導電性ペースト膜に接触した状態で焼成工程が実施されることによって、金属ワイヤからなるビアホール導体が内部電極と焼結によって結合された状態となる。したがって、ビアホール導体を導電性ペーストによって形成する場合とは異なり、金属ワイヤには焼成時において実質的な収縮が生じないので、得られた積層型セラミック電子部品において、ビアホール導体での空隙やビアホール導体の近傍でのクラックやビアホール導体と内部電極との電気的接合不良を生じさせにくくすることができる。このような効果は、特に、薄型化が図られ、そのため、内部電極を形成するための導電性ペーストにおいて粒径の小さい金属粉末が用いられる場合において、より顕著に発揮される。
【0060】
この発明に係る積層型セラミック電子部品において、ビアホール導体が、部品本体から突出する部分を備え、外部電極が、ビアホール導体の突出する部分を覆うように形成されると、ビアホール導体と外部電極との接触面積を大きくすることができ、ビアホール導体と外部電極との電気的接続の信頼性を高めることができる。
【0061】
この発明に係る積層型セラミック電子部品の製造方法において、内部電極となる導電性ペースト膜に含まれる金属粉末とビアホール導体となる金属ワイヤとが、互いに同じ金属からなる場合、内部電極とビアホール導体との間での焼結による結合状態の信頼性をより高めることができる。
【0062】
また、この発明に係る積層型セラミック電子部品の製造方法において、生の部品本体を作製するにあたり、金属ワイヤを特定の生のセラミック層に差し込むようにすれば、簡単な工程により、金属ワイヤを導電性ペースト膜に接触させた状態を得ることができる。この場合において、金属ワイヤを差し込むにあたり、金属ワイヤ自身によって特定の生のセラミック層に貫通孔を形成しながら金属ワイヤを差し込むようにすれば、金属ワイヤを挿入するための貫通孔を予め形成する必要がなく、工程数の削減を図ることができる。
【図面の簡単な説明】
【図1】この発明の一実施形態を説明するためのもので、積層型セラミックコンデンサ11を製造するために実施される工程を順次示す断面図である。
【図2】この発明の他の実施形態を説明するためのもので、積層型セラミックコンデンサ11aを製造するために実施される工程を順次示す断面図である。
【図3】この発明にとって興味ある従来の積層型セラミックコンデンサ1を示す断面図である。
【符号の説明】
11,11a 積層型セラミックコンデンサ
12 部品本体
13 誘電体セラミック層
14,15 内部電極
16,17,16a,17a ビアホール導体
18,19 主面
20,21 外部電極
22,23,22a,23a 金属ワイヤ
24 生の部品本体
25 生のセラミック層
26,27 導電性ペースト膜
【発明の属する技術分野】
この発明は、積層型セラミック電子部品およびその製造方法に関するもので、特に、積層型セラミック電子部品に備えるビアホール導体の形成方法についての改良に関するものである。
【0002】
【従来の技術】
この発明にとって興味ある積層型セラミック電子部品として、図3に示すような積層型セラミックコンデンサ1がある(たとえば、特許文献1参照)。
【0003】
積層型セラミックコンデンサ1は、直方体状の部品本体2を備えている。部品本体2は、複数の誘電体セラミック層3を積層した構造を有している。
【0004】
部品本体2の内部には、複数の誘電体セラミック層3間の特定の界面に沿って延びるように、各々複数の第1および第2の内部電極4および5が形成されている。また、部品本体2の長手方向の各端部に位置し、かつ部品本体2の厚み方向を貫通するように、第1および第2のビアホール導体6および7が設けられている。第1の内部電極4は、第1のビアホール導体6に接続され、第2の内部電極5は、第2のビアホール導体7に接続され、これら第1および第2の内部電極4および5は、互いの間に静電容量を形成するように、交互に配置されている。
【0005】
部品本体2の長手方向の各端部であって、各主面上には、第1および第2のビアホール導体6および7にそれぞれ接続される第1および第2の外部電極8および9が形成されている。
【0006】
このような積層型セラミックコンデンサ1において、第1および第2の内部電極4および5間に形成される静電容量は、第1および第2のビアホール導体6および7を介して、第1および第2の外部電極8および9から取り出される。
【0007】
図3に示した積層型セラミックコンデンサ1は、一般的な積層セラミックコンデンサとは異なり、部品本体2の各端面上に外部電極が形成される必要がなく、スクリーン印刷等の手法により、部品本体2の主面上に外部電極8および9を形成することができるので、積層型セラミックコンデンサ1の厚み方向寸法を、たとえば300μm以下、さらには、200μm以下、あるいは100μm以下というように小さくするのに適した構造を有している。
【0008】
【特許文献1】
特開平6−112099号公報
【0009】
【発明が解決しようとする課題】
上述した積層型セラミックコンデンサ1を製造しようとする場合、誘電体セラミック層3となる複数のセラミックグリーンシートが用意され、セラミックグリーンシートの特定のものに内部電極4および5を形成するため、導電性ペーストが付与される。そして、複数のセラミックグリーンシートが積層され、かつ積層方向に圧着されることによって、部品本体2となる生の状態のものが作製される。生の状態の部品本体には、ビアホール導体6および7を形成するため、貫通孔が設けられるとともに、貫通孔内に導電性ペーストが充填される。
【0010】
なお、ビアホール導体6および7を形成するため、積層前のセラミックグリーンシートに貫通孔を設けるとともに、貫通孔内に導電性ペーストを充填することが行なわれることもある。
【0011】
次に、生の部品本体が焼成され、それによって、焼結後の部品本体2が得られる。そして、部品本体2の主面上に外部電極8および9を形成すれば、積層型セラミックコンデンサ1が完成される。
【0012】
前述したように、積層型セラミックコンデンサ1すなわち部品本体2の厚み方向寸法が小さくされたとき、それに伴って、誘電体セラミック層3が薄層化されるばかりでなく、内部電極4および5も薄層化される。薄層化された内部電極4および5は、その厚みが、たとえば2μm以下となることがある。そのため、内部電極4および5を形成するために用いられる導電性ペーストにあっては、そこに含まれる導電性金属粉末の平均粒径はたとえば1μm以下と小さいものでなければならない。
【0013】
しかしながら、導電性ペーストに含まれる導電性金属粉末の平均粒径が小さくなるほど、前述した焼成工程において、焼結による収縮度合いがより大きくなる。そのため、内部電極4および5の形成のために用いた導電性ペーストを、ビアホール導体6および7の形成のために用いると、焼成工程の結果、ビアホール導体6および7を形成するための導電性ペーストに含まれる導電性金属粉末の焼結による収縮が強く生じすぎるため、ビアホール導体6および7にクラックが発生したり、ビアホール導体6および7内またはビアホール導体6および7とこれを形成するための貫通孔との間に空隙が発生したりすることがある。この空隙は、ビアホール導体6および7と内部電極4および5との電気的導通を阻害することがある。
【0014】
他方、ビアホール導体6および7を形成するための導電性ペーストとして、そこに含まれる導電性金属粉末の平均粒径が数ないし数10μmのものを用いると、焼結による収縮度合いがより小さくなるため、上述したような問題を解決することができる。しかし、導電性金属粉末が焼結する際、ビアホール導体6および7の近傍にある内部電極4および5のための導電性金属粉末が、より粒径の大きなビアホール導体6および7にある導電性金属粉末に引かれていくため、ビアホール導体6および7の近傍において、内部電極4および5が消散し、ビアホール導体6および7と内部電極4および5との間において電気的接合不良が生じることがある。
【0015】
このような問題は、図3に示した積層型セラミックコンデンサ1に限らず、内部電極とこれに接続されるビアホール導体とを備え、これら内部電極とビアホール導体とが導電性ペーストによって形成され、かつ焼成工程を経て製造されるものであれば、どのような積層型セラミック電子部品の製造においても遭遇し得る。
【0016】
そこで、この発明の目的は、上述のような問題を解決し得る、積層型セラミック電子部品およびその製造方法を提供しようとすることである。
【0017】
【課題を解決するための手段】
この発明は、簡単に言えば、ビアホール導体を金属ワイヤによって構成することにより、上述した課題を解決しようとすることを特徴としている。
【0018】
この発明は、積層された複数のセラミック層と、セラミック層間の特定の界面に沿って延びるように形成された内部電極と、特定のセラミック層を貫通するように延びかつ内部電極に接続されたビアホール導体とを含む、部品本体を備える、積層型セラミック電子部品にまず向けられるものであって、上述した技術的課題を解決するため、ビアホール導体が、内部電極と焼結によって結合された金属ワイヤからなることを特徴としている。
【0019】
この発明は、次のような構造を有する積層セラミックコンデンサを構成する積層型セラミック電子部品に対して有利に適用される。すなわち、この積層型セラミック電子部品において、内部電極は、各々複数の第1および第2の内部電極を備え、ビアホール導体は、第1および第2のビアホール導体を備え、第1の内部電極は、第1のビアホール導体に接続され、第2の内部電極は、第2のビアホール導体に接続され、第1および第2の内部電極は、互いの間に静電容量を形成するように、交互に配置されている。
【0020】
この発明に係る積層型セラミック電子部品において、ビアホール導体は、部品本体を貫通するように設けられたり、部品本体の一方の主面にのみ露出するように設けられたりすることが好ましい。積層型セラミック電子部品は、ビアホール導体に接続される外部電極を備えることがあるが、このような外部電極は、前者の場合には、部品本体の相対向する2つの主面上に形成され、他方、後者の場合には、部品本体の一方の主面上に形成される。
【0021】
また、上述のように、外部電極を備える場合、ビアホール導体は、部品本体から突出する部分を備え、外部電極は、ビアホール導体の突出する部分を覆うように形成されることが好ましい。
【0022】
この発明は、また、上述したような構造を有する積層型セラミック電子部品の製造方法にも向けられる。
【0023】
この発明に係る積層型セラミック電子部品の製造方法は、積層された複数の生のセラミック層と、生のセラミック層間の特定の界面に沿って延びるように形成された導電性ペースト膜と、特定の生のセラミック層を貫通するように延びかつ導電性ペースト膜に接触した金属ワイヤとを含む、生の部品本体を作製する工程と、生の部品本体を、導電性ペースト膜に含まれる金属粉末と金属ワイヤとが焼結によって結合する温度下で焼成する工程とを備えることを特徴としている。
【0024】
この発明に係る積層型セラミック電子部品の製造方法において、導電性ペースト膜に含まれる金属粉末と金属ワイヤとは、互いに同じ金属からなることが好ましい。
【0025】
生の部品本体を作製する工程において、導電性ペースト膜に接触するように金属ワイヤを生の積層体内に配置することが必要であるが、そのため、好ましくは、金属ワイヤを特定の生のセラミック層に差し込むようにされる。
【0026】
上述のように、金属ワイヤを差し込む場合、金属ワイヤ自身によって特定の生のセラミック層に貫通孔を形成しながら金属ワイヤを差し込むようにしても、あるいは、特定の生のセラミック層に貫通孔を予め形成しておき、この貫通孔に金属ワイヤを挿入するようにしてもよい。
【0027】
この発明に係る積層型セラミック電子部品の製造方法において、金属ワイヤが、生の部品本体を貫通するように設けられる場合には、焼成工程の後、部品本体の相対向する2つの主面上に、金属ワイヤからなるビアホール導体に接続されるように外部電極を形成する工程をさらに備えていてもよい。
【0028】
他方、金属ワイヤが、生の部品本体の一方の主面にのみ露出するように設けられる場合には、焼成工程の後、部品本体の一方の主面上に、金属ワイヤからなるビアホール導体に接続されるように外部電極を形成する工程をさらに備えていてもよい。
【0029】
【発明の実施の形態】
以下に、この発明に係る積層型セラミック電子部品およびその製造方法についての実施の形態の説明を、前述の図3に示した積層型セラミックコンデンサ1と実質的に同様の構造を有する積層型セラミックコンデンサについて行なう。
【0030】
図1は、この発明の一実施形態を説明するための断面図であり、図1(4)に、完成された積層型セラミックコンデンサ11が示され、図1(1)〜(3)には、積層型セラミックコンデンサ11を得るために実施される工程が順次示されている。
【0031】
まず、図1(4)を参照して、積層型セラミックコンデンサ11の構造について説明する。
【0032】
積層型セラミックコンデンサ11は、図3に示した積層型セラミックコンデンサ1の場合と同様、直方体状の部品本体12を備えている。部品本体12は、複数の誘電体セラミック層13を積層した構造を有している。
【0033】
部品本体12の内部には、複数の誘電体セラミック層13間の特定の界面に沿って延びるように各々複数の第1および第2の内部電極14および15が形成されている。また、部品本体12の長手方向の各端部に位置し、かつ部品本体2を厚み方向に貫通するように、第1および第2のビアホール導体16および17が設けられている。第1の内部電極14は、第1のビアホール導体16に接続され、第2の内部電極15は、第2のビアホール導体17に接続され、これら第1および第2の内部電極14および15は、互いの間に静電容量を形成するように、交互に配置されている。
【0034】
部品本体12の長手方向の各端部であって、相対向する2つの主面18および19上には、第1および第2のビアホール導体16および17にそれぞれ接続される第1および第2の外部電極20および21が形成される。
【0035】
このような積層型セラミックコンデンサ11において、第1および第2の内部電極14および15間に形成される静電容量は、第1および第2のビアホール導体16および17を介して、第1および第2の外部電極20および21から取り出される。
【0036】
以上説明した積層型セラミックコンデンサ11において、後述する製造方法の説明から明らかになるように、第1および第2のビアホール導体16および17は、それぞれ、第1および第2の内部電極14および15と焼結によって結合された第1および第2の金属ワイヤ22および23(図1(2)参照)から構成されることを特徴としている。
【0037】
次に、積層型セラミックコンデンサ11の製造方法について説明する。
【0038】
まず、誘電体セラミック層13となる複数のセラミックグリーンシートが用意され、セラミックグリーンシートの特定のものに内部電極14および15を形成するため、導電性ペーストが印刷により付与される。そして、複数のセラミックグリーンシートが積層され、かつ積層方向に圧着されることによって、図1(1)に示すように、生の部品本体24が作製される。
【0039】
生の部品本体24は、上述のセラミックグリーンシートによって与えられる、積層された複数の生のセラミック層25と、上述した導電性ペーストによって与えられる、生のセラミック層25間の特定の界面に沿って延びるように形成された第1および第2の導電性ペースト膜26および27とを備えている。
【0040】
次に、図1(2)に示すように、第1および第2の金属ワイヤ22および23が、生のセラミック層25に差し込まれ、それによって、金属ワイヤ22および23の各端部が生の部品本体24の両主面18および19に露出するように、すなわち、生の部品本体24を厚み方向に貫通するようにされる。これら金属ワイヤ22および23を差し込むにあたっては、金属ワイヤ22および23自身によって生のセラミック層25に貫通孔を形成しながら金属ワイヤ22および23を差し込むようにしても、あるいは、生のセラミック層25に貫通孔を予め形成しておき、次いで、この貫通孔に金属ワイヤ22および23を挿入するようにしてもよい。また、所定長さの金属ワイヤ22および23を筒状金型内に入れて、筒状金型の一端から圧力をかけるようにして、金属ワイヤ22および23を生の部品本体24に差し込むようにしてもよい。
【0041】
一例として、図1(4)に示した焼結後の部品本体12が、1.0mmの長手方向寸法、0.5mmの幅方向寸法および0.3mmの厚み方向寸法を有しているとき、直径0.1mmの金属ワイヤ22および23が用いられる。また、金属ワイヤ22および23は、その材料となる長尺の金属ワイヤを上述のように差し込んだ後、切断されて、図1(2)に示すような所定の長さを有する第1および第2の金属ワイヤ22および23とされる。前述したように、焼結後の部品本体12の厚み方向寸法が0.3mmである場合、切断後の金属ワイヤ22および23の長さは、たとえば0.35mmとされる。
【0042】
また、導電性ペースト膜26および27を形成する導電性ペーストに含まれる金属粉末と金属ワイヤ22および23とは、互いに同じ金属からなることが好ましい。なぜなら、図1(4)に示したビアホール導体16および17と内部電極14および15との焼結による結合の信頼性をより高めることができるからである。したがって、導電性ペースト膜26および27を形成する導電性ペーストに含まれる金属粉末として、たとえばニッケル粉末が用いられる場合、金属ワイヤ22および23は、ニッケルから構成されることが好ましい。
【0043】
このようにして、生の部品本体24において、第1および第2の金属ワイヤ22および23は、それぞれ、第1および第2の導電性ペースト膜26および27に接触した状態とされる。
【0044】
次に、生の部品本体24は、導電性ペースト膜26および27に含まれる金属粉末と金属ワイヤ22および23とが焼結によって結合する温度下で焼成される。たとえば、導電性ペースト膜26および27に含まれる金属粉末と金属ワイヤ22および23とがニッケルからなる場合には、ニッケルの焼結温度である800℃より高い1300℃の温度で焼成される。
【0045】
上述の焼成工程の結果、図1(3)に示すような焼結後の部品本体12が得られる。この部品本体12は、生のセラミック層25の焼結によって得られた誘電体セラミック層13、導電性ペースト膜26および27の焼結によって得られた内部電極14および15、ならびに内部電極14および15と焼結によって結合された金属ワイヤ22および23から与えられたビアホール導体16および17を備えている。
【0046】
このように、焼成工程を実施したとき、金属ワイヤ22および23は、導電性ペーストの場合と異なり、実質的に収縮しないため、得られたビアホール導体16および17において空隙が生じたり、その近傍でクラックがもたらされたり、ビアホール導体16および17と内部電極14および15との電気的接合不良が生じたりすることを有利に防止することができる。
【0047】
なお、焼成工程では、上述のように、金属ワイヤ22および23は実質的に収縮しないが、生のセラミック層25ならびに導電性ペースト膜26および27においては収縮が生じるため、図1(3)に示した部品本体12において、ビアホール導体16および17の端部が突出した状態となったり、突出長さがより長くなったりすることがある。しかしながら、このようなビアホール導体16および17の突出は、次に説明するように外部電極20および21が形成されたとき、これら外部電極20および21によって覆われるので、何ら問題となることはない。
【0048】
次に、図1(4)に示すように、金属ワイヤ22および23からなるビアホール導体16および17に接続されるように、部品本体12の相対向する主面18および19上に、外部電極20および21が形成され、それによって、積層型セラミックコンデンサ11が完成される。
【0049】
上述の外部電極20および21の形成のため、たとえば、銅粉末を含む導電性ペーストが用いられ、この導電性ペーストを主面18および19上の所定の領域に付与し、焼き付けることが行なわれる。前述したように、ビアホール導体16および17の、部品本体12から突出する部分は、外部電極20および21によって覆われ、外部電極20および21の厚みの範囲内に収めることができる。また、ビアホール導体16および17の突出する部分は、外部電極20および21との接触面積を大きくするように作用し、ビアホール導体16および17と外部電極20および21との電気的接続の信頼性を高める効果も期待できる。
【0050】
図2は、この発明の他の実施形態を説明するための図1に相当する図である。図2において、図1に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【0051】
図2(4)に示すように、この実施形態による積層型セラミックコンデンサ11aでは、第1および第2のビアホール導体16aおよび17aが、部品本体12の一方の主面18にのみ露出するように設けられ、部品本体12の一方の主面18上にのみ、第1および第2のビアホール導体16aおよび17aにそれぞれ接続される第1および第2の外部電極20および21が形成されることを特徴としている。
【0052】
このような積層型セラミックコンデンサ11aを製造するため、前述した実施形態の場合と同様、図2(1)に示すような生の部品本体24が作製される。
【0053】
次に、図2(2)に示すように、第1および第2の金属ワイヤ22aおよび23aが、生のセラミック層25に差し込まれる。このとき、金属ワイヤ22aおよび23aは、生の部品本体24を貫通せず、一方の主面18にのみ露出するように差し込まれる。
【0054】
前述したように、焼結後の部品本体12の厚み方向寸法が0.3mmであるとき、金属ワイヤ22aおよび23aの各々の長さは、たとえば0.25mmとされる。
【0055】
次に、前述した実施形態の場合と同様に焼成工程が実施され、それによって、図2(3)に示すような焼結後の部品本体12が得られる。
【0056】
次に、図2(4)に示すように、部品本体12の一方の主面18上に、金属ワイヤ22aおよび23aからなるビアホール導体16aおよび17aに接続されるように外部電極20および21を形成すれば、積層型セラミックコンデンサ11aが完成される。
【0057】
なお、図2(2)に示すように、生の部品本体24を貫通しないように金属ワイヤ22aおよび23aを差し込む場合には、金属ワイヤ22aおよび23a自身によって生のセラミック層25に貫通孔を形成しながら、これら金属ワイヤ22aおよび23aを差し込むようにする方が好ましい。なぜなら、金属ワイヤ22aおよび23aを挿入するための貫通孔を、たとえばレーザを用いて形成しようとする場合、このような貫通孔を特定の生のセラミック層25のみに形成することが困難であるからである。
【0058】
以上、この発明を、図示した実施形態に関連して説明したが、この発明は、内部電極とビアホール導体とが接続される構造を有するものであれば、他の構造の積層型セラミックコンデンサあるいは多層セラミック基板など、他の積層型セラミック電子部品にも適用することができる。
【0059】
【発明の効果】
以上のように、この発明によれば、ビアホール導体が金属ワイヤによって与えられ、この金属ワイヤが、内部電極となる導電性ペースト膜に接触した状態で焼成工程が実施されることによって、金属ワイヤからなるビアホール導体が内部電極と焼結によって結合された状態となる。したがって、ビアホール導体を導電性ペーストによって形成する場合とは異なり、金属ワイヤには焼成時において実質的な収縮が生じないので、得られた積層型セラミック電子部品において、ビアホール導体での空隙やビアホール導体の近傍でのクラックやビアホール導体と内部電極との電気的接合不良を生じさせにくくすることができる。このような効果は、特に、薄型化が図られ、そのため、内部電極を形成するための導電性ペーストにおいて粒径の小さい金属粉末が用いられる場合において、より顕著に発揮される。
【0060】
この発明に係る積層型セラミック電子部品において、ビアホール導体が、部品本体から突出する部分を備え、外部電極が、ビアホール導体の突出する部分を覆うように形成されると、ビアホール導体と外部電極との接触面積を大きくすることができ、ビアホール導体と外部電極との電気的接続の信頼性を高めることができる。
【0061】
この発明に係る積層型セラミック電子部品の製造方法において、内部電極となる導電性ペースト膜に含まれる金属粉末とビアホール導体となる金属ワイヤとが、互いに同じ金属からなる場合、内部電極とビアホール導体との間での焼結による結合状態の信頼性をより高めることができる。
【0062】
また、この発明に係る積層型セラミック電子部品の製造方法において、生の部品本体を作製するにあたり、金属ワイヤを特定の生のセラミック層に差し込むようにすれば、簡単な工程により、金属ワイヤを導電性ペースト膜に接触させた状態を得ることができる。この場合において、金属ワイヤを差し込むにあたり、金属ワイヤ自身によって特定の生のセラミック層に貫通孔を形成しながら金属ワイヤを差し込むようにすれば、金属ワイヤを挿入するための貫通孔を予め形成する必要がなく、工程数の削減を図ることができる。
【図面の簡単な説明】
【図1】この発明の一実施形態を説明するためのもので、積層型セラミックコンデンサ11を製造するために実施される工程を順次示す断面図である。
【図2】この発明の他の実施形態を説明するためのもので、積層型セラミックコンデンサ11aを製造するために実施される工程を順次示す断面図である。
【図3】この発明にとって興味ある従来の積層型セラミックコンデンサ1を示す断面図である。
【符号の説明】
11,11a 積層型セラミックコンデンサ
12 部品本体
13 誘電体セラミック層
14,15 内部電極
16,17,16a,17a ビアホール導体
18,19 主面
20,21 外部電極
22,23,22a,23a 金属ワイヤ
24 生の部品本体
25 生のセラミック層
26,27 導電性ペースト膜
Claims (12)
- 積層された複数のセラミック層と、前記セラミック層間の特定の界面に沿って延びるように形成された内部電極と、特定の前記セラミック層を貫通するように延びかつ前記内部電極に接続されたビアホール導体とを含む、部品本体を備える、積層型セラミック電子部品であって、
前記ビアホール導体は、前記内部電極と焼結によって結合された金属ワイヤからなる、積層型セラミック電子部品。 - 前記内部電極は、各々複数の第1および第2の内部電極を備え、前記ビアホール導体は、第1および第2のビアホール導体を備え、前記第1の内部電極は、前記第1のビアホール導体に接続され、前記第2の内部電極は、前記第2のビアホール導体に接続され、前記第1および第2の内部電極は、互いの間に静電容量を形成するように、交互に配置されている、請求項1に記載の積層型セラミック電子部品。
- 前記ビアホール導体は、前記部品本体を貫通するように設けられ、前記部品本体の相対向する2つの主面上には、前記ビアホール導体に接続される外部電極が形成される、請求項1または2に記載の積層型セラミック電子部品。
- 前記ビアホール導体は、前記部品本体の一方の主面にのみ露出するように設けられ、前記部品本体の一方の主面上には、前記ビアホール導体に接続される外部電極が形成される、請求項1または2に記載の積層型セラミック電子部品。
- 前記ビアホール導体は、前記部品本体から突出する部分を備え、前記外部電極は、前記ビアホール導体の前記突出する部分を覆うように形成される、請求項3または4に記載の積層型セラミック電子部品。
- 積層された複数の生のセラミック層と、前記生のセラミック層間の特定の界面に沿って延びるように形成された導電性ペースト膜と、特定の生の前記セラミック層を貫通するように延びかつ前記導電性ペースト膜に接触した金属ワイヤとを含む、生の部品本体を作製する工程と、
生の前記部品本体を、前記導電性ペースト膜に含まれる金属粉末と前記金属ワイヤとが焼結によって結合する温度下で焼成する工程と
を備える、積層型セラミック電子部品の製造方法。 - 前記導電性ペースト膜に含まれる金属粉末と前記金属ワイヤとは、互いに同じ金属からなる、請求項6に記載の積層型セラミック電子部品の製造方法。
- 生の前記部品本体を作製する工程は、前記金属ワイヤを特定の生の前記セラミック層に差し込む工程を備える、請求項6または7に記載の積層型セラミック電子部品の製造方法。
- 前記金属ワイヤを差し込む工程は、前記金属ワイヤ自身によって特定の生の前記セラミック層に貫通孔を形成しながら前記金属ワイヤを差し込む工程を備える、請求項8に記載の積層型セラミック電子部品の製造方法。
- 前記金属ワイヤを差し込む工程は、特定の生の前記セラミック層に貫通孔を形成する工程と、次いで、前記貫通孔に前記金属ワイヤを挿入する工程とを備える、請求項8に記載の積層型セラミック電子部品の製造方法。
- 前記金属ワイヤは、生の前記部品本体を貫通するように設けられ、前記焼成する工程の後、前記部品本体の相対向する2つの主面上に、前記金属ワイヤからなるビアホール導体に接続されるように外部電極を形成する工程をさらに備える、請求項6ないし10のいずれかに記載の積層型セラミック電子部品の製造方法。
- 前記金属ワイヤは、生の前記部品本体の一方の主面にのみ露出するように設けられ、前記焼成する工程の後、前記部品本体の一方の主面上に、前記金属ワイヤからなるビアホール導体に接続されるように外部電極を形成する工程をさらに備える、請求項6ないし10のいずれかに記載の積層型セラミック電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003074777A JP2004281957A (ja) | 2003-03-19 | 2003-03-19 | 積層型セラミック電子部品およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003074777A JP2004281957A (ja) | 2003-03-19 | 2003-03-19 | 積層型セラミック電子部品およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004281957A true JP2004281957A (ja) | 2004-10-07 |
Family
ID=33290270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003074777A Pending JP2004281957A (ja) | 2003-03-19 | 2003-03-19 | 積層型セラミック電子部品およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004281957A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7894202B2 (en) | 2006-08-09 | 2011-02-22 | Murata Manufacturing Co., Ltd. | Multilayer capacitor |
JP2014187289A (ja) * | 2013-03-25 | 2014-10-02 | Murata Mfg Co Ltd | 積層セラミックコンデンサ |
JP2020072263A (ja) * | 2018-10-30 | 2020-05-07 | Tdk株式会社 | 積層セラミック電子部品とその製造方法 |
CN112185701A (zh) * | 2019-07-05 | 2021-01-05 | 三星电机株式会社 | 多层陶瓷电容器 |
CN112185700A (zh) * | 2019-07-04 | 2021-01-05 | 三星电机株式会社 | 多层陶瓷电容器 |
US11501923B2 (en) | 2019-09-18 | 2022-11-15 | Murata Manufacturing Co., Ltd. | Multilayer capacitor and multilayer capacitor array |
-
2003
- 2003-03-19 JP JP2003074777A patent/JP2004281957A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7894202B2 (en) | 2006-08-09 | 2011-02-22 | Murata Manufacturing Co., Ltd. | Multilayer capacitor |
JP2014187289A (ja) * | 2013-03-25 | 2014-10-02 | Murata Mfg Co Ltd | 積層セラミックコンデンサ |
JP2020072263A (ja) * | 2018-10-30 | 2020-05-07 | Tdk株式会社 | 積層セラミック電子部品とその製造方法 |
JP7388088B2 (ja) | 2018-10-30 | 2023-11-29 | Tdk株式会社 | 積層セラミック電子部品とその製造方法 |
CN112185700A (zh) * | 2019-07-04 | 2021-01-05 | 三星电机株式会社 | 多层陶瓷电容器 |
CN112185701A (zh) * | 2019-07-05 | 2021-01-05 | 三星电机株式会社 | 多层陶瓷电容器 |
US11322304B2 (en) * | 2019-07-05 | 2022-05-03 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
US20220199329A1 (en) * | 2019-07-05 | 2022-06-23 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
US11657974B2 (en) | 2019-07-05 | 2023-05-23 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
CN112185701B (zh) * | 2019-07-05 | 2023-10-31 | 三星电机株式会社 | 多层陶瓷电容器 |
US11501923B2 (en) | 2019-09-18 | 2022-11-15 | Murata Manufacturing Co., Ltd. | Multilayer capacitor and multilayer capacitor array |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3551876B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP2001076953A (ja) | 積層型コイル部品及びその製造方法 | |
JP2003031435A (ja) | 多端子型の積層セラミック電子部品 | |
JP2004172561A (ja) | セラミック多層基板及びその製造方法 | |
JP2010103198A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP2004281957A (ja) | 積層型セラミック電子部品およびその製造方法 | |
JP2001044066A (ja) | 積層型電子部品およびその製法 | |
JP2003332741A (ja) | セラミック多層基板の製造方法 | |
JPH11340081A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP4272183B2 (ja) | 積層型電子部品 | |
JP2000150289A (ja) | 積層セラミックコンデンサ | |
JP2000277381A (ja) | 多連型積層セラミックコンデンサ | |
JP2005044921A (ja) | 積層型セラミック電子部品の製造方法および積層型セラミック電子部品 | |
JP2005340388A (ja) | 積層型電子部品 | |
JP2001307937A (ja) | 積層セラミック電子部品の製造方法 | |
JP2001156454A (ja) | 多層セラミック基板およびその製造方法 | |
JP3706503B2 (ja) | 積層型電子部品 | |
JP2002305123A (ja) | 積層セラミック電子部品の製造方法及び積層インダクタの製造方法 | |
JP4962593B2 (ja) | 積層型セラミック電子部品 | |
JP2555638B2 (ja) | 多層セラミック基板の製造方法 | |
JP2002231570A (ja) | 積層型電子部品およびその製法 | |
JP2004228566A (ja) | 集積された受動部品を有する回路キャリアの製造方法 | |
JP2001126956A (ja) | 貫通型コンデンサ | |
JP2002305128A (ja) | 積層電子部品及びその製造方法 | |
JP2012004422A (ja) | セラミック多層基板 |