JP2002246267A - 積層型複合デバイス及びその製造方法 - Google Patents
積層型複合デバイス及びその製造方法Info
- Publication number
- JP2002246267A JP2002246267A JP2001040394A JP2001040394A JP2002246267A JP 2002246267 A JP2002246267 A JP 2002246267A JP 2001040394 A JP2001040394 A JP 2001040394A JP 2001040394 A JP2001040394 A JP 2001040394A JP 2002246267 A JP2002246267 A JP 2002246267A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic layer
- green sheet
- sheet
- circuit element
- composite device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000000919 ceramic Substances 0.000 claims abstract description 121
- 238000010304 firing Methods 0.000 claims abstract description 30
- 239000000203 mixture Substances 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims description 39
- 239000003989 dielectric material Substances 0.000 claims description 16
- 239000002994 raw material Substances 0.000 claims description 15
- 239000000696 magnetic material Substances 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 239000002002 slurry Substances 0.000 claims description 8
- 239000011268 mixed slurry Substances 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000001035 drying Methods 0.000 claims description 2
- 238000002156 mixing Methods 0.000 claims description 2
- 238000007639 printing Methods 0.000 claims description 2
- 229910010293 ceramic material Inorganic materials 0.000 abstract description 14
- 238000005336 cracking Methods 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 description 8
- 229910000859 α-Fe Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000005452 bending Methods 0.000 description 5
- 230000005389 magnetism Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000006247 magnetic powder Substances 0.000 description 3
- 229910018605 Ni—Zn Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910007565 Zn—Cu Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000005266 casting Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- 229910003271 Ni-Fe Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000010298 pulverizing process Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 磁性体セラミック層と誘電体セラミック層２
の積層構造を有する積層型複合デバイスにおいて、焼成
工程で生じる割れや剥離の問題を解決する。 【解決手段】 本発明に係る積層型複合デバイスにおい
て、複合セラミック層３は、誘電体セラミック層２と同
じ組成を有する層状部31と、層状部31の表面に形成され
た複数の細片部32を有しており、これらの細片部32は、
磁性体セラミック材料から形成されている。
の積層構造を有する積層型複合デバイスにおいて、焼成
工程で生じる割れや剥離の問題を解決する。 【解決手段】 本発明に係る積層型複合デバイスにおい
て、複合セラミック層３は、誘電体セラミック層２と同
じ組成を有する層状部31と、層状部31の表面に形成され
た複数の細片部32を有しており、これらの細片部32は、
磁性体セラミック材料から形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、携帯電話機等の電
子機器に装備される各種電子回路を構成するための積層
型複合デバイス及びその製造方法に関するものである。
子機器に装備される各種電子回路を構成するための積層
型複合デバイス及びその製造方法に関するものである。
【０００２】
【従来の技術】近年、携帯電話機等の小型の電子機器に
おいては、小型化に対する要求が益々厳しくなってお
り、この様な状況において、機器を構成する複数の回路
素子を１チップの積層型複合デバイスに集積化して、該
積層型複合デバイスをメイン基板上に実装することが行
なわれている。
おいては、小型化に対する要求が益々厳しくなってお
り、この様な状況において、機器を構成する複数の回路
素子を１チップの積層型複合デバイスに集積化して、該
積層型複合デバイスをメイン基板上に実装することが行
なわれている。
【０００３】積層型複合デバイスは、図５及び図６に示
す如く複数のセラミック層(１)(２)の積層構造を有し、
各セラミック層の表面には、インダクタやコンデンサを
構成する複数の回路素子パターン(11)(21)が形成されて
いる。これらの回路素子パターン(11)(21)は、セラミッ
ク層(１)(２)上に形成された導体パターン(13)(23)や、
セラミック層(１)(２)を貫通して形成された導通路(バ
イアホール(12)(22))を介して互いに接続され、これに
よってフィルター等の電子回路を構成している。
す如く複数のセラミック層(１)(２)の積層構造を有し、
各セラミック層の表面には、インダクタやコンデンサを
構成する複数の回路素子パターン(11)(21)が形成されて
いる。これらの回路素子パターン(11)(21)は、セラミッ
ク層(１)(２)上に形成された導体パターン(13)(23)や、
セラミック層(１)(２)を貫通して形成された導通路(バ
イアホール(12)(22))を介して互いに接続され、これに
よってフィルター等の電子回路を構成している。
【０００４】上述の如き積層型複合デバイスにおいて
は、一般にセラミック層(１)(２)の材質として、誘電体
セラミック材料が用いられているが、インダクタを構成
するパターン(Ｌパターン)のインダクタンスを増大させ
るべく、Ｌパターンは磁性体セラミック層(１)上に形成
し、コンデンサを構成するパターン(Ｃパターン)の容量
を増大させるべく、Ｃパターンは誘電体セラミック層
(２)上に形成することが提案されている(特開昭60-1061
14号、特開平6-333743号等)。
は、一般にセラミック層(１)(２)の材質として、誘電体
セラミック材料が用いられているが、インダクタを構成
するパターン(Ｌパターン)のインダクタンスを増大させ
るべく、Ｌパターンは磁性体セラミック層(１)上に形成
し、コンデンサを構成するパターン(Ｃパターン)の容量
を増大させるべく、Ｃパターンは誘電体セラミック層
(２)上に形成することが提案されている(特開昭60-1061
14号、特開平6-333743号等)。
【０００５】この様な積層型複合デバイスは、一般に次
の様にして作製されている。即ち、磁性体グリーンシー
トの表面にＬパターンを形成してなる磁性体基板を必要
枚数だけ積層して、インダクタ積層体を得ると共に、誘
電体グリーンシートの表面にＣパターンを形成してなる
誘電体基板を必要枚数だけ積層して、コンデンサ積層体
を得る。そして、両積層体を互いに重ね合わせた状態
で、両積層体に焼成を施して、複数枚の基板が一体化し
た焼結積層体を得る。最後に、焼結積層体の表面に必要
に応じて複数の電子部品を搭載し、１チップ化された積
層型複合デバイスを完成する。
の様にして作製されている。即ち、磁性体グリーンシー
トの表面にＬパターンを形成してなる磁性体基板を必要
枚数だけ積層して、インダクタ積層体を得ると共に、誘
電体グリーンシートの表面にＣパターンを形成してなる
誘電体基板を必要枚数だけ積層して、コンデンサ積層体
を得る。そして、両積層体を互いに重ね合わせた状態
で、両積層体に焼成を施して、複数枚の基板が一体化し
た焼結積層体を得る。最後に、焼結積層体の表面に必要
に応じて複数の電子部品を搭載し、１チップ化された積
層型複合デバイスを完成する。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
積層型複合デバイスにおいては、磁性体グリーンシート
からなる複数枚の磁性体基板と誘電体グリーンシートか
らなる複数枚の誘電体基板とを積層して焼成する工程
で、磁性体グリーンシートの収縮率と誘電体グリーンシ
ートの収縮率とは大きく異なるため、図７に示す如く、
収縮率の差によって焼成後の磁性体セラミック層(１)及
び誘電体セラミック層(２)が湾曲して、各セラミック層
(１)(２)に大きな撓みが生じ、場合によっては割れＫが
発生する問題があった。又、図８(ａ)(ｂ)は、図７の一
部Ａについて焼成前と焼成後の状態を拡大して示したも
のである。焼成前の状態では、図８(ａ)の如く互いに重
なるセラミック層(１)(２)の接合部にて、対応する回路
素子パターン(11)(21)とバイアホール(12)(22)が合致し
ているが、焼成後の状態では、図８(ｂ)の如く、対応す
る回路素子パターン(11)(21)とバイアホール(12)(22)の
間にずれや剥離が生じることとなり、歩留まりが低下す
る問題があった。
積層型複合デバイスにおいては、磁性体グリーンシート
からなる複数枚の磁性体基板と誘電体グリーンシートか
らなる複数枚の誘電体基板とを積層して焼成する工程
で、磁性体グリーンシートの収縮率と誘電体グリーンシ
ートの収縮率とは大きく異なるため、図７に示す如く、
収縮率の差によって焼成後の磁性体セラミック層(１)及
び誘電体セラミック層(２)が湾曲して、各セラミック層
(１)(２)に大きな撓みが生じ、場合によっては割れＫが
発生する問題があった。又、図８(ａ)(ｂ)は、図７の一
部Ａについて焼成前と焼成後の状態を拡大して示したも
のである。焼成前の状態では、図８(ａ)の如く互いに重
なるセラミック層(１)(２)の接合部にて、対応する回路
素子パターン(11)(21)とバイアホール(12)(22)が合致し
ているが、焼成後の状態では、図８(ｂ)の如く、対応す
る回路素子パターン(11)(21)とバイアホール(12)(22)の
間にずれや剥離が生じることとなり、歩留まりが低下す
る問題があった。
【０００７】本発明の目的は、回路素子パターンに充分
な特性が得られると共に、焼成工程で生じていた割れや
剥離を防止して、歩留まりを向上させることが出来る積
層型複合デバイスの構造を提供することである。
な特性が得られると共に、焼成工程で生じていた割れや
剥離を防止して、歩留まりを向上させることが出来る積
層型複合デバイスの構造を提供することである。
【０００８】
【課題を解決する為の手段】本発明に係る積層型複合デ
バイスは、第１のセラミック層と第２のセラミック層の
積層構造を有し、各セラミック層の表面には１或いは複
数の回路素子パターンが形成されて、所定の機能を発揮
すべき電子回路を構成している。該積層型複合デバイス
において、第１のセラミック層は、その表面に形成され
る回路素子パターンの特性に好適な組成から形成される
一方、第２のセラミック層は、第１のセラミック層と同
じ組成を有して主体となる層状部と、第２のセラミック
層の表面に形成される回路素子パターンの特性に好適な
組成を有し、前記層状部の表面若しくは内部に分散して
形成されている複数の細片部とから構成されている。
バイスは、第１のセラミック層と第２のセラミック層の
積層構造を有し、各セラミック層の表面には１或いは複
数の回路素子パターンが形成されて、所定の機能を発揮
すべき電子回路を構成している。該積層型複合デバイス
において、第１のセラミック層は、その表面に形成され
る回路素子パターンの特性に好適な組成から形成される
一方、第２のセラミック層は、第１のセラミック層と同
じ組成を有して主体となる層状部と、第２のセラミック
層の表面に形成される回路素子パターンの特性に好適な
組成を有し、前記層状部の表面若しくは内部に分散して
形成されている複数の細片部とから構成されている。
【０００９】上記本発明の積層型複合デバイスにおいて
は、第２のセラミック層が、第１のセラミック層と同じ
組成を有して主体となる層状部と、層状部に分散して形
成されている複数の細片部から構成されているので、第
２のセラミック層の焼成時の層全体としての収縮率は、
主体となる層状部を構成する第１のセラミック層の組成
の収縮率と近い値となり、細片部の組成から層全体が構
成されているセラミック層と比べて、第１のセラミック
層の収縮率との差が縮まることとなる。従って、上記本
発明の積層型複合デバイスの製造において、焼成工程に
よって第１のセラミック層と第２のセラミック層の積層
構造を形成する場合、第１のセラミック層と第２のセラ
ミック層の間に大きな収縮率の差が生じることはなく、
これによって、各セラミック層の撓みが緩和される。こ
の結果、セラミック層の割れやセラミック層間の剥離が
防止される。又、第２のセラミック層の層状部に分散し
て形成されている複数の細片部は、第２のセラミック層
の表面に形成される回路素子パターンの特性に好適な組
成を有しているので、第２のセラミック層の表面に形成
される回路素子パターンは、第１のセラミック層の表面
に形成される場合と比べて、優れた特性を発揮すること
となる。従って、本発明の積層型複合デバイスにおい
て、第２のセラミック層の表面に形成される回路素子パ
ターンの大きさは、第１のセラミック層の表面に形成さ
れる場合よりも小さくて済むので、積層型複合デバイス
の小型化が可能となる。
は、第２のセラミック層が、第１のセラミック層と同じ
組成を有して主体となる層状部と、層状部に分散して形
成されている複数の細片部から構成されているので、第
２のセラミック層の焼成時の層全体としての収縮率は、
主体となる層状部を構成する第１のセラミック層の組成
の収縮率と近い値となり、細片部の組成から層全体が構
成されているセラミック層と比べて、第１のセラミック
層の収縮率との差が縮まることとなる。従って、上記本
発明の積層型複合デバイスの製造において、焼成工程に
よって第１のセラミック層と第２のセラミック層の積層
構造を形成する場合、第１のセラミック層と第２のセラ
ミック層の間に大きな収縮率の差が生じることはなく、
これによって、各セラミック層の撓みが緩和される。こ
の結果、セラミック層の割れやセラミック層間の剥離が
防止される。又、第２のセラミック層の層状部に分散し
て形成されている複数の細片部は、第２のセラミック層
の表面に形成される回路素子パターンの特性に好適な組
成を有しているので、第２のセラミック層の表面に形成
される回路素子パターンは、第１のセラミック層の表面
に形成される場合と比べて、優れた特性を発揮すること
となる。従って、本発明の積層型複合デバイスにおい
て、第２のセラミック層の表面に形成される回路素子パ
ターンの大きさは、第１のセラミック層の表面に形成さ
れる場合よりも小さくて済むので、積層型複合デバイス
の小型化が可能となる。
【００１０】具体的構成において、第２のセラミック層
の層状部は誘電体からなり、細片部は磁性体からなる。
該具体的構成によれば、第１のセラミック層の表面には
コンデンサパターン(Ｃパターン)が形成され、第２のセ
ラミック層の表面にはインダクタパターン(Ｌパターン)
が形成される。第２のセラミック層は磁性を有すること
となるので、Ｌパターンに得られるインダクタンスは、
磁性を有しないセラミック層の表面に形成される同じ大
きさのＬパターンのインダクタンスよりも、大きなもの
となる。
の層状部は誘電体からなり、細片部は磁性体からなる。
該具体的構成によれば、第１のセラミック層の表面には
コンデンサパターン(Ｃパターン)が形成され、第２のセ
ラミック層の表面にはインダクタパターン(Ｌパターン)
が形成される。第２のセラミック層は磁性を有すること
となるので、Ｌパターンに得られるインダクタンスは、
磁性を有しないセラミック層の表面に形成される同じ大
きさのＬパターンのインダクタンスよりも、大きなもの
となる。
【００１１】他の具体的構成において、前記第２のセラ
ミック層に形成されている複数の細片部は、層状部の表
面に略均一に分散している。或いは、前記第２のセラミ
ック層に形成されている複数の細片部は、層状部の内部
に略均一に分散している。該具体的構成によれば、第２
のセラミック層の表面に形成される回路素子パターン
は、第２のセラミック層上の形成位置に拘わらず、細片
部による効果を同じ程度に得ることとなる。従って、第
２のセラミック層の表面には、回路素子パターンを自由
に配置することが出来る。
ミック層に形成されている複数の細片部は、層状部の表
面に略均一に分散している。或いは、前記第２のセラミ
ック層に形成されている複数の細片部は、層状部の内部
に略均一に分散している。該具体的構成によれば、第２
のセラミック層の表面に形成される回路素子パターン
は、第２のセラミック層上の形成位置に拘わらず、細片
部による効果を同じ程度に得ることとなる。従って、第
２のセラミック層の表面には、回路素子パターンを自由
に配置することが出来る。
【００１２】本発明に係る積層型複合デバイスの製造方
法は、第１のセラミック層となる第1のグリーンシート
と、第２のセラミック層となる第２のグリーンシートと
を作製するシート作製工程と、必要枚数の第1のグリー
ンシートと第２のグリーンシートの表面にそれぞれ１或
いは複数の回路素子パターンを形成するパターン形成工
程と、１或いは複数の回路素子パターンが形成された第
1のグリーンシートと第２のグリーンシートを重ね合わ
せて、複数層からなる積層体を作製する積層体作製工程
と、前記積層体を焼成する焼成工程とを有している。前
記シート作製工程において、前記第１のグリーンシート
は誘電体材料を用いて作製し、前記第２のグリーンシー
トの作製工程は、誘電体材料を用いて原料シートを作製
する工程と、前記工程で作製した原料シートの表面にフ
ォトレジスト膜を形成する工程と、前記フォトレジスト
膜に、フォトリソグラフィ法を用いて、略均一に分散す
る複数の貫通孔を開設する工程と、前記フォトレジスト
膜を覆って原料シートの上部に磁性体材料を堆積せしめ
る工程と、前記フォトレジスト膜を除去する工程とを有
している。
法は、第１のセラミック層となる第1のグリーンシート
と、第２のセラミック層となる第２のグリーンシートと
を作製するシート作製工程と、必要枚数の第1のグリー
ンシートと第２のグリーンシートの表面にそれぞれ１或
いは複数の回路素子パターンを形成するパターン形成工
程と、１或いは複数の回路素子パターンが形成された第
1のグリーンシートと第２のグリーンシートを重ね合わ
せて、複数層からなる積層体を作製する積層体作製工程
と、前記積層体を焼成する焼成工程とを有している。前
記シート作製工程において、前記第１のグリーンシート
は誘電体材料を用いて作製し、前記第２のグリーンシー
トの作製工程は、誘電体材料を用いて原料シートを作製
する工程と、前記工程で作製した原料シートの表面にフ
ォトレジスト膜を形成する工程と、前記フォトレジスト
膜に、フォトリソグラフィ法を用いて、略均一に分散す
る複数の貫通孔を開設する工程と、前記フォトレジスト
膜を覆って原料シートの上部に磁性体材料を堆積せしめ
る工程と、前記フォトレジスト膜を除去する工程とを有
している。
【００１３】又、本発明に係る積層型複合デバイスの製
造方法のシート作製工程の他の形態として、前記第１の
グリーンシートは誘電体材料を用いて作製し、前記第２
のグリーンシートの作製工程は、誘電体材料を用いて原
料シートを作製する工程と、前記原料シートの表面に、
略均一に分散する複数の貫通孔を有するスクリーンを設
置して、該スクリーンを介して原料シートの表面に磁性
体材料を印刷する工程と、前記スクリーンを原料シート
から除去する工程とを有している。
造方法のシート作製工程の他の形態として、前記第１の
グリーンシートは誘電体材料を用いて作製し、前記第２
のグリーンシートの作製工程は、誘電体材料を用いて原
料シートを作製する工程と、前記原料シートの表面に、
略均一に分散する複数の貫通孔を有するスクリーンを設
置して、該スクリーンを介して原料シートの表面に磁性
体材料を印刷する工程と、前記スクリーンを原料シート
から除去する工程とを有している。
【００１４】更に本発明に係る積層型複合デバイスの製
造方法のシート作製工程の他の形態として、前記第１の
グリーンシートは誘電体材料を用いて形成し、前記第２
のグリーンシートの作製工程は、誘電体材料からなるス
ラリーを調製する工程と、前記スラリーに磁性体材料か
らなる複数の細片を混合して混合スラリーを調製する工
程と、前記混合スラリーを帯状に成形する工程と、これ
によって得られた帯状の混合スラリーに乾燥を施す工程
とを有している。
造方法のシート作製工程の他の形態として、前記第１の
グリーンシートは誘電体材料を用いて形成し、前記第２
のグリーンシートの作製工程は、誘電体材料からなるス
ラリーを調製する工程と、前記スラリーに磁性体材料か
らなる複数の細片を混合して混合スラリーを調製する工
程と、前記混合スラリーを帯状に成形する工程と、これ
によって得られた帯状の混合スラリーに乾燥を施す工程
とを有している。
【００１５】上記本発明の積層型複合デバイスの製造方
法によれば、第１のグリーンシートは誘電体材料から形
成され、第２のグリーンシートは誘電体材料からなる大
部分の領域と磁性体材料からなる複数の細片の領域から
形成されて、上記本発明の積層型複合デバイスが得られ
る。尚、焼成工程において、第１のグリーンシートと第
２のグリーンシートの収縮率の差は小さいので、焼成後
の積層体の撓みが緩和され、これによって、セラミック
層の割れやセラミック層間の剥離が防止される。又、第
２のグリーンシートの表面若しくは内部に磁性体材料か
らなる複数の細片が分散しているので、第２のセラミッ
ク層は磁性を有し、これによって、第２のセラミック層
の表面に形成されたインダクタパターンには、充分な特
性を得ることが出来る。
法によれば、第１のグリーンシートは誘電体材料から形
成され、第２のグリーンシートは誘電体材料からなる大
部分の領域と磁性体材料からなる複数の細片の領域から
形成されて、上記本発明の積層型複合デバイスが得られ
る。尚、焼成工程において、第１のグリーンシートと第
２のグリーンシートの収縮率の差は小さいので、焼成後
の積層体の撓みが緩和され、これによって、セラミック
層の割れやセラミック層間の剥離が防止される。又、第
２のグリーンシートの表面若しくは内部に磁性体材料か
らなる複数の細片が分散しているので、第２のセラミッ
ク層は磁性を有し、これによって、第２のセラミック層
の表面に形成されたインダクタパターンには、充分な特
性を得ることが出来る。
【００１６】
【発明の効果】本発明に係る積層型複合デバイス及びそ
の製造方法によれば、焼成工程におけるセラミック層の
撓みが緩和され、これによって割れや剥離の問題が解決
され、製造の歩留まりが向上すると共に、回路素子パタ
ーンには充分な特性が得られる。
の製造方法によれば、焼成工程におけるセラミック層の
撓みが緩和され、これによって割れや剥離の問題が解決
され、製造の歩留まりが向上すると共に、回路素子パタ
ーンには充分な特性が得られる。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につ
き、図面に沿って具体的に説明する。本発明に係る積層
型複合デバイスは、図１に示す如く、複数の誘電体セラ
ミック層(２)からなる上半の積層部Ｌ１と、複数の複合
セラミック層(３)からなる下半の積層部Ｌ２を有してい
る。複合セラミック層(３)は、図２に示す如く、誘電体
セラミック材料からなる誘電体セラミック層(２)と同じ
組成の層状部(31)と、磁性体セラミック材料からなる複
数の細片部(32)とから構成され、これらの細片部(32)は
層状部(31)の表面に略均一に分散している。
き、図面に沿って具体的に説明する。本発明に係る積層
型複合デバイスは、図１に示す如く、複数の誘電体セラ
ミック層(２)からなる上半の積層部Ｌ１と、複数の複合
セラミック層(３)からなる下半の積層部Ｌ２を有してい
る。複合セラミック層(３)は、図２に示す如く、誘電体
セラミック材料からなる誘電体セラミック層(２)と同じ
組成の層状部(31)と、磁性体セラミック材料からなる複
数の細片部(32)とから構成され、これらの細片部(32)は
層状部(31)の表面に略均一に分散している。
【００１８】各複合セラミック層(３)の表面には、Ｌパ
ターンを主体として複数の回路素子パターン(30)が形成
され、各誘電体セラミック層(２)の表面には、Ｃパター
ンを主体として複数の回路素子パターン(21)が形成され
ている。又、所定のセラミック層には、同層若しくは下
層のセラミック層の回路素子パターン(21)(30)との電気
的導通を図るべく、導体パターン(23)(69)やバイアホー
ル(22)(39)が形成されている。
ターンを主体として複数の回路素子パターン(30)が形成
され、各誘電体セラミック層(２)の表面には、Ｃパター
ンを主体として複数の回路素子パターン(21)が形成され
ている。又、所定のセラミック層には、同層若しくは下
層のセラミック層の回路素子パターン(21)(30)との電気
的導通を図るべく、導体パターン(23)(69)やバイアホー
ル(22)(39)が形成されている。
【００１９】複合セラミック層(３)の層状部(31)の材料
となる誘電体セラミック材料としては、例えば酸化バリ
ウム、酸化アルミニウム、シリカを主成分とする低誘電
率材料、酸化チタン系誘電体材料、ガラスセラミックス
等を用いることが出来る。又、焼成温度を低下させるべ
く、ホウケイ酸ガラス等を用いてもよい。更に、細片部
(32)の材料となる磁性体セラミック材料としては、例え
ばＮｉ−Ｆｅ系合金材料、Ｆｅ−Ａｌ−Ｓｉ系合金材
料、酸化物磁性材料、Ｎｉ−Ｚｎ−Ｃｕ系フェライト、
Ｎｉ−Ｚｎ系フェライト、六方晶系フェライトなど、イ
ンダクタ用途として使用される材料が用いられる。又、
焼成温度を低下させるべく、ホウケイ酸ガラス等の各種
ガラスを添加してもよい。ここで、Ｎｉ−Ｚｎ−Ｃｕ系
フェライトに特に制限はなく、目的に応じて種々の組成
のものを選択することが出来る。例えば、ＮｉＯの含有
量は１５〜２５モル％、ＣｕＯの含有量は５〜１５モル
％、ＺｎＯの含有量は２０〜３０モル％であることが好
ましい。又、Ｎｉ−Ｚｎ系フェライトに特に制限はな
く、目的に応じて種々の組成のものを選択することが出
来る。例えば、ＮｉＯの含有量は１０〜２５モル％、Ｚ
ｎＯの含有量は１５〜４５モル％であることが好まし
い。
となる誘電体セラミック材料としては、例えば酸化バリ
ウム、酸化アルミニウム、シリカを主成分とする低誘電
率材料、酸化チタン系誘電体材料、ガラスセラミックス
等を用いることが出来る。又、焼成温度を低下させるべ
く、ホウケイ酸ガラス等を用いてもよい。更に、細片部
(32)の材料となる磁性体セラミック材料としては、例え
ばＮｉ−Ｆｅ系合金材料、Ｆｅ−Ａｌ−Ｓｉ系合金材
料、酸化物磁性材料、Ｎｉ−Ｚｎ−Ｃｕ系フェライト、
Ｎｉ−Ｚｎ系フェライト、六方晶系フェライトなど、イ
ンダクタ用途として使用される材料が用いられる。又、
焼成温度を低下させるべく、ホウケイ酸ガラス等の各種
ガラスを添加してもよい。ここで、Ｎｉ−Ｚｎ−Ｃｕ系
フェライトに特に制限はなく、目的に応じて種々の組成
のものを選択することが出来る。例えば、ＮｉＯの含有
量は１５〜２５モル％、ＣｕＯの含有量は５〜１５モル
％、ＺｎＯの含有量は２０〜３０モル％であることが好
ましい。又、Ｎｉ−Ｚｎ系フェライトに特に制限はな
く、目的に応じて種々の組成のものを選択することが出
来る。例えば、ＮｉＯの含有量は１０〜２５モル％、Ｚ
ｎＯの含有量は１５〜４５モル％であることが好まし
い。
【００２０】上記本発明の積層型複合デバイスの製造工
程においては、先ず、誘電体セラミック層(２)となる誘
電体グリーンシートを、従来と同様にドクターブレード
法等を用いて作製すると共に、複合セラミック層(３)と
なる複合グリーンシートを作製する。
程においては、先ず、誘電体セラミック層(２)となる誘
電体グリーンシートを、従来と同様にドクターブレード
法等を用いて作製すると共に、複合セラミック層(３)と
なる複合グリーンシートを作製する。
【００２１】図３(ａ)〜(ｅ)は、複合セラミック層(３)
となる複合グリーンシート(37)の製造工程を表わしてい
る。先ず、図３(ａ)に示す誘電体グリーンシート(25)の
表面に、図３(ｂ)に示す様に、フォトレジスト膜(７)を
形成する。そして、フォトリソグラフィ法によって、図
３(ｃ)に示す様に、フォトレジスト膜(７)に複数の貫通
孔(71)を開設する。続いて、図３(ｄ)に示す様に、フォ
トレジスト膜(７)を覆って誘電体グリーンシート(25)の
上に磁性体セラミック材料からなる磁性膜(33)を形成す
る。最後に、フォトレジスト膜(７)を剥離して除去す
る。この結果、図３(ｅ)に示す様に、誘電体グリーンシ
ート(25)の表面に、磁性体セラミック材料からなる複数
の円板状の細片部(32)が形成されて、複合グリーンシー
ト(37)が作製される。尚、図３(ｄ)に示す磁性膜(33)の
形成には、スパッタ法、メッキ法等を用いることが出来
る。又、スクリーン印刷法によって磁性体セラミック材
料を印刷して、細片部(32)を形成することも可能であ
る。
となる複合グリーンシート(37)の製造工程を表わしてい
る。先ず、図３(ａ)に示す誘電体グリーンシート(25)の
表面に、図３(ｂ)に示す様に、フォトレジスト膜(７)を
形成する。そして、フォトリソグラフィ法によって、図
３(ｃ)に示す様に、フォトレジスト膜(７)に複数の貫通
孔(71)を開設する。続いて、図３(ｄ)に示す様に、フォ
トレジスト膜(７)を覆って誘電体グリーンシート(25)の
上に磁性体セラミック材料からなる磁性膜(33)を形成す
る。最後に、フォトレジスト膜(７)を剥離して除去す
る。この結果、図３(ｅ)に示す様に、誘電体グリーンシ
ート(25)の表面に、磁性体セラミック材料からなる複数
の円板状の細片部(32)が形成されて、複合グリーンシー
ト(37)が作製される。尚、図３(ｄ)に示す磁性膜(33)の
形成には、スパッタ法、メッキ法等を用いることが出来
る。又、スクリーン印刷法によって磁性体セラミック材
料を印刷して、細片部(32)を形成することも可能であ
る。
【００２２】図４は、前記複合グリーンシート(37)と異
なる形態を有する複合グリーンシート(38)の製造工程を
表わしている。キャリアフィルム(４)上に配備されたキ
ャスティングヘッド(５)の内部には、複合スラリー(34)
が供給されている。複合スラリー(34)は、誘電体グリー
ンシートの原料となる誘電体スラリー(35)に磁性粉体(3
6)を分散させて調製されている。そして、キャリアフィ
ルム(４)を一定速度で搬送することによって、キャステ
ィングヘッド(５)から吐出される複合スラリー(34)がキ
ャリアフィルム(４)上に一定の厚さで塗布される。その
後、キャリアフィルム(４)上の複合スラリー(34)に乾燥
を施すことによって、内部に磁性粉体(36)からなる細片
部が均一に分散する複合グリーンシート(38)が得られ
る。
なる形態を有する複合グリーンシート(38)の製造工程を
表わしている。キャリアフィルム(４)上に配備されたキ
ャスティングヘッド(５)の内部には、複合スラリー(34)
が供給されている。複合スラリー(34)は、誘電体グリー
ンシートの原料となる誘電体スラリー(35)に磁性粉体(3
6)を分散させて調製されている。そして、キャリアフィ
ルム(４)を一定速度で搬送することによって、キャステ
ィングヘッド(５)から吐出される複合スラリー(34)がキ
ャリアフィルム(４)上に一定の厚さで塗布される。その
後、キャリアフィルム(４)上の複合スラリー(34)に乾燥
を施すことによって、内部に磁性粉体(36)からなる細片
部が均一に分散する複合グリーンシート(38)が得られ
る。
【００２３】尚、磁性粉体(36)としては、焼成前の磁性
体セラミック粒を用いることが出来る。又、磁性体セラ
ミック材料からなる粉体を焼成して、これを粉砕して得
られる磁性体の小片を用いることも出来、この場合は、
誘電体グリーンシートの焼成温度よりも高い焼成温度の
磁性体セラミック材料を用いることが可能となる。
体セラミック粒を用いることが出来る。又、磁性体セラ
ミック材料からなる粉体を焼成して、これを粉砕して得
られる磁性体の小片を用いることも出来、この場合は、
誘電体グリーンシートの焼成温度よりも高い焼成温度の
磁性体セラミック材料を用いることが可能となる。
【００２４】次に、必要枚数の複合グリーンシート及び
誘電体グリーンシートの表面にそれぞれ、複数の回路素
子パターンを銀によって印刷して、複数枚の基板を作製
し、これらを積層して積層体を得る。その後、前記積層
体に対して、８００℃〜１０００℃での高温焼成を施し
て、一体化された焼結積層体を得る。最後に、該焼結積
層体の表面に、必要に応じて複数の電子部品を搭載し、
１チップ化された積層型複合デバイスを完成する。尚、
図４に示す複合グリーンシート(38)を用いた積層型複合
デバイスにおいて、該複合グリーンシート(38)を焼成し
て得られる複合セラミック層は、誘電体セラミック材料
からなる誘電体セラミック層と同じ組成の層状部と、磁
性体セラミック材料からなる複数の細片部とから構成さ
れ、これらの細片部は層状部の内部に略均一に分散する
ことになる。
誘電体グリーンシートの表面にそれぞれ、複数の回路素
子パターンを銀によって印刷して、複数枚の基板を作製
し、これらを積層して積層体を得る。その後、前記積層
体に対して、８００℃〜１０００℃での高温焼成を施し
て、一体化された焼結積層体を得る。最後に、該焼結積
層体の表面に、必要に応じて複数の電子部品を搭載し、
１チップ化された積層型複合デバイスを完成する。尚、
図４に示す複合グリーンシート(38)を用いた積層型複合
デバイスにおいて、該複合グリーンシート(38)を焼成し
て得られる複合セラミック層は、誘電体セラミック材料
からなる誘電体セラミック層と同じ組成の層状部と、磁
性体セラミック材料からなる複数の細片部とから構成さ
れ、これらの細片部は層状部の内部に略均一に分散する
ことになる。
【００２５】上述の本発明に係る積層型複合デバイスに
よれば、複合セラミック層(３)の大部分の領域が誘電体
セラミック層(２)と同じ組成であるため、複合セラミッ
ク層(３)の焼成時の収縮率が誘電体セラミック層(２)の
焼成時の収縮率に近い値となって、焼成時の複合セラミ
ック層(３)と誘電体セラミック層(２)の収縮率の差は小
さくなる。これによって、焼成工程による複合セラミッ
ク層(３)や誘電体セラミック層(２)の撓みが小さなもの
となって、セラミック層(２)(３)の割れや剥離の発生を
抑制することが出来る。この結果、従来よりも高い歩留
まりが得られる。
よれば、複合セラミック層(３)の大部分の領域が誘電体
セラミック層(２)と同じ組成であるため、複合セラミッ
ク層(３)の焼成時の収縮率が誘電体セラミック層(２)の
焼成時の収縮率に近い値となって、焼成時の複合セラミ
ック層(３)と誘電体セラミック層(２)の収縮率の差は小
さくなる。これによって、焼成工程による複合セラミッ
ク層(３)や誘電体セラミック層(２)の撓みが小さなもの
となって、セラミック層(２)(３)の割れや剥離の発生を
抑制することが出来る。この結果、従来よりも高い歩留
まりが得られる。
【００２６】更に、複合セラミック層(３)の細片部(32)
は、磁性体セラミック材料で形成されているので磁性を
有しており、その表面に配置されるＬパターンには、磁
性を有していない誘電体セラミック層(２)の表面に配置
されるＬパターンと同じ大きさで、大きなインダクタン
スを得ることが出来る。更に又、複合セラミック層(３)
は、誘電体セラミック層(２)の材料となる誘電体グリー
ンシートを用いて作製することが出来るので、積層型複
合デバイスの製造に必要となるグリーンシートが１種類
で済むこととなる。
は、磁性体セラミック材料で形成されているので磁性を
有しており、その表面に配置されるＬパターンには、磁
性を有していない誘電体セラミック層(２)の表面に配置
されるＬパターンと同じ大きさで、大きなインダクタン
スを得ることが出来る。更に又、複合セラミック層(３)
は、誘電体セラミック層(２)の材料となる誘電体グリー
ンシートを用いて作製することが出来るので、積層型複
合デバイスの製造に必要となるグリーンシートが１種類
で済むこととなる。
【図１】本発明に係る積層型複合デバイスの斜視図であ
る。
る。
【図２】該積層型複合デバイスの分解斜視図である。
【図３】該複合セラミック層の作製方法を説明する工程
図である。
図である。
【図４】該複合セラミック層の他の作製方法を説明する
工程図である。
工程図である。
【図５】従来の積層型複合デバイスの斜視図である。
【図６】該積層型複合デバイスの分解斜視図である。
【図７】該積層型複合デバイスにおける問題を説明する
図である。
図である。
【図８】図７のＡ部の拡大図である。
(１) 磁性体セラミック層 (２) 誘電体セラミック層 (３) 複合セラミック層 (31) 層状部 (32) 細片部 (37) 複合グリーンシート
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｇ 4/12 ３５８ Ｈ０１Ｆ 15/00 Ｄ (72)発明者 平野 均 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5E001 AB03 AH01 AH09 AJ01 AJ02 5E070 AA05 AB04 BA12 CB01 5E082 AA01 AB03 DD07 EE04 EE24 EE25 EE35 FF05 FG06 FG26 FG46 GG28
Claims (8)
- 【請求項１】 第１のセラミック層と第２のセラミック
層の積層構造を有し、各セラミック層の表面には１或い
は複数の回路素子パターンが形成されて、所定の機能を
発揮すべき電子回路を構成している積層型複合デバイス
において、第１のセラミック層は、その表面に形成され
る回路素子パターンの特性に好適な組成から形成される
一方、第２のセラミック層は、 第１のセラミック層と同じ組成を有して主体となる層状
部と、 第２のセラミック層の表面に形成される回路素子パター
ンの特性に好適な組成を有し、前記層状部の表面若しく
は内部に分散して形成されている複数の細片部とから構
成されていることを特徴とする積層型複合デバイス。 - 【請求項２】 第２のセラミック層の層状部は誘電体か
らなり、細片部は磁性体からなる請求項１に記載の積層
型複合デバイス。 - 【請求項３】 前記第２のセラミック層に形成されてい
る複数の細片部は、層状部の表面に略均一に分散してい
る請求項１又は請求項２に記載の積層型複合デバイス。 - 【請求項４】 前記第２のセラミック層に形成されてい
る複数の細片部は、層状部の内部に略均一に分散してい
る請求項１又は請求項２に記載の積層型複合デバイス。 - 【請求項５】 第1のセラミック層と第２のセラミック
層の積層構造を有する積層型複合デバイスにおいて第２
のセラミック層の原材料となるグリーンシートであっ
て、第１のセラミック層となるグリーンシートと同じ組
成を有して主体となる層状部と、第２のセラミック層の
表面に形成される回路素子パターンの特性に好適な組成
を有し、前記層状部に分散して形成されている複数の細
片部とから構成されているグリーンシート。 - 【請求項６】 第１のセラミック層と第２のセラミック
層の積層構造を有し、各セラミック層の表面には１或い
は複数の回路素子パターンが形成されて、所定の機能を
発揮すべき電子回路を構成している積層型複合デバイス
の製造方法において、 第１のセラミック層となる第1のグリーンシートと、第
２のセラミック層となる第２のグリーンシートとを作製
するシート作製工程と、 必要枚数の第1のグリーンシートと第２のグリーンシー
トの表面にそれぞれ１或いは複数の回路素子パターンを
形成するパターン形成工程と、 １或いは複数の回路素子パターンが形成された第1のグ
リーンシートと第２のグリーンシートを重ね合わせて、
複数層からなる積層体を作製する積層体作製工程と、 前記積層体を焼成する焼成工程とを有し、前記シート作
製工程において、前記第１のグリーンシートは誘電体材
料を用いて作製し、前記第２のグリーンシートの作製工
程は、 誘電体材料を用いて原料シートを作製する工程と、 前記工程で作製した原料シートの表面にフォトレジスト
膜を形成する工程と、 前記フォトレジスト膜に、フォトリソグラフィ法を用い
て、略均一に分散する複数の貫通孔を開設する工程と、 前記フォトレジスト膜を覆って原料シートの上部に磁性
体材料を堆積せしめる工程と、 前記フォトレジスト膜を除去する工程とを有することを
特徴とする積層型複合デバイスの製造方法。 - 【請求項７】 第１のセラミック層と第２のセラミック
層の積層構造を有し、各セラミック層の表面には１或い
は複数の回路素子パターンが形成されて、所定の機能を
発揮すべき電子回路を構成している積層型複合デバイス
の製造方法において、 第１のセラミック層となる第1のグリーンシートと、第
２のセラミック層となる第２のグリーンシートとを作製
するシート作製工程と、 必要枚数の第1のグリーンシートと第２のグリーンシー
トの表面にそれぞれ１或いは複数の回路素子パターンを
形成するパターン形成工程と、 １或いは複数の回路素子パターンが形成された第1のグ
リーンシートと第２のグリーンシートを重ね合わせて、
複数層からなる積層体を作製する積層体作製工程と、 前記積層体を焼成する焼成工程とを有し、前記シート作
製工程において、前記第１のグリーンシートは誘電体材
料を用いて作製し、前記第２のグリーンシートの作製工
程は、 誘電体材料を用いて原料シートを作製する工程と、 前記原料シートの表面に、略均一に分散する複数の貫通
孔を有するスクリーンを設置して、該スクリーンを介し
て原料シートの表面に磁性体材料を印刷する工程と、 前記スクリーンを原料シートから除去する工程とを有す
ることを特徴とする積層型複合デバイスの製造方法。 - 【請求項８】 第１のセラミック層と第２のセラミック
層の積層構造を有し、各セラミック層の表面には１或い
は複数の回路素子パターンが形成されて、所定の機能を
発揮すべき電子回路を構成している積層型複合デバイス
の製造方法において、 第１のセラミック層となる第1のグリーンシートと、第
２のセラミック層となる第２のグリーンシートとを作製
するシート作製工程と、 必要枚数の第1のグリーンシートと第２のグリーンシー
トの表面にそれぞれ１或いは複数の回路素子パターンを
形成するパターン形成工程と、 １或いは複数の回路素子パターンが形成された第1のグ
リーンシートと第２のグリーンシートを重ね合わせて、
複数層からなる積層体を作製する積層体作製工程と、 前記積層体を焼成する焼成工程とを有し、前記シート作
製工程において、前記第１のグリーンシートは誘電体材
料を用いて形成し、前記第２のグリーンシートの作製工
程は、 誘電体材料からなるスラリーを調製する工程と、 前記スラリーに磁性体材料からなる複数の細片を混合し
て混合スラリーを調製する工程と、 前記混合スラリーを帯状に成形する工程と、 これによって得られた帯状の混合スラリーに乾燥を施す
工程とを有することを特徴とする積層型複合デバイスの
製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001040394A JP3685720B2 (ja) | 2001-02-16 | 2001-02-16 | 積層型複合デバイス及びその製造方法 |
| US10/073,117 US7205650B2 (en) | 2001-02-16 | 2002-02-12 | Composite devices of laminate type and processes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001040394A JP3685720B2 (ja) | 2001-02-16 | 2001-02-16 | 積層型複合デバイス及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002246267A true JP2002246267A (ja) | 2002-08-30 |
| JP3685720B2 JP3685720B2 (ja) | 2005-08-24 |
Family
ID=18903013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001040394A Expired - Fee Related JP3685720B2 (ja) | 2001-02-16 | 2001-02-16 | 積層型複合デバイス及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7205650B2 (ja) |
| JP (1) | JP3685720B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2008018203A1 (ja) * | 2006-08-07 | 2009-12-24 | 株式会社村田製作所 | 積層コイル部品及びその製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI20030293A (fi) * | 2003-02-26 | 2004-08-27 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli |
| DE102007028239A1 (de) * | 2007-06-20 | 2009-01-02 | Siemens Ag | Monolithisches induktives Bauelement, Verfahren zum Herstellen des Bauelements und Verwendung des Bauelements |
| KR101108719B1 (ko) * | 2010-07-15 | 2012-03-02 | 삼성전기주식회사 | 적층 인덕터와 이의 제조 방법 |
| JP6048593B2 (ja) * | 2013-11-05 | 2016-12-21 | 株式会社村田製作所 | インピーダンス変換比設定方法 |
| KR101640907B1 (ko) * | 2015-03-17 | 2016-07-20 | 주식회사 모다이노칩 | 적층칩 소자 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58145114A (ja) | 1982-01-25 | 1983-08-29 | ティーディーケイ株式会社 | Ｌｃ複合部品 |
| JPS60106114A (ja) | 1983-11-14 | 1985-06-11 | Matsushita Electric Ind Co Ltd | インダクタの製造方法 |
| JP2536820B2 (ja) | 1987-09-01 | 1996-09-25 | ティーディーケイ株式会社 | Ｌｃ複合部品 |
| JP3099500B2 (ja) * | 1992-01-31 | 2000-10-16 | 株式会社村田製作所 | 複合積層トランス及びその製造方法 |
| JP3097296B2 (ja) | 1992-03-19 | 2000-10-10 | 株式会社村田製作所 | 積層ｔ型ｌｃフィルタ |
| JPH06337434A (ja) | 1993-05-29 | 1994-12-06 | Victor Co Of Japan Ltd | 空間光変調素子 |
| JP2743824B2 (ja) * | 1994-03-24 | 1998-04-22 | ヤマハ株式会社 | 磁気ヘッドのレール面加工方法 |
| US6080468A (en) * | 1997-02-28 | 2000-06-27 | Taiyo Yuden Co., Ltd. | Laminated composite electronic device and a manufacturing method thereof |
| JP2000150303A (ja) | 1998-11-16 | 2000-05-30 | Matsushita Electric Ind Co Ltd | 固体複合部品の製造方法 |
| US6509687B1 (en) * | 1999-11-30 | 2003-01-21 | International Business Machines Corporation | Metal/dielectric laminate with electrodes and process thereof |
| JP2001237140A (ja) * | 1999-12-13 | 2001-08-31 | Murata Mfg Co Ltd | 積層型セラミック電子部品およびその製造方法ならびにセラミックペーストおよびその製造方法 |
| JP3635631B2 (ja) * | 1999-12-20 | 2005-04-06 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
-
2001
- 2001-02-16 JP JP2001040394A patent/JP3685720B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-12 US US10/073,117 patent/US7205650B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2008018203A1 (ja) * | 2006-08-07 | 2009-12-24 | 株式会社村田製作所 | 積層コイル部品及びその製造方法 |
| JP4737199B2 (ja) * | 2006-08-07 | 2011-07-27 | 株式会社村田製作所 | 積層コイル部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020117746A1 (en) | 2002-08-29 |
| JP3685720B2 (ja) | 2005-08-24 |
| US7205650B2 (en) | 2007-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100336480B1 (ko) | 적층형 코일 부품 및 그것의 제조 방법 | |
| JP3322199B2 (ja) | 多層セラミック基板およびその製造方法 | |
| US20110285494A1 (en) | Multilayer type inductor | |
| JP6328370B2 (ja) | 積層チップ電子部品 | |
| JPS6050331B2 (ja) | インダクタンス素子とその製造方法 | |
| JP3685720B2 (ja) | 積層型複合デバイス及びその製造方法 | |
| JP3646587B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JPH1197256A (ja) | 積層型チップインダクタ | |
| JP3319449B2 (ja) | 積層インダクタ及びその製造方法 | |
| US6875526B2 (en) | Composite devices of laminate type and processes for producing same | |
| JPS59132604A (ja) | 積層型インダクタ | |
| US6627021B2 (en) | Method of manufacturing laminated ceramic electronic component and method of manufacturing laminated inductor | |
| JP3669404B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH11354924A (ja) | 多層セラミック基板の製造方法 | |
| JP5245645B2 (ja) | 積層型コイル部品の製造方法 | |
| JPH09260144A (ja) | コイル部品およびその製造方法 | |
| JP2002246265A (ja) | 積層型複合デバイス及びその製造方法 | |
| JPH0447950Y2 (ja) | ||
| JPH0963845A (ja) | 積層部品およびその製造方法 | |
| JP2002246266A (ja) | 積層型複合デバイス及びその製造方法 | |
| JP3521699B2 (ja) | 積層セラミック複合部品の製造方法 | |
| JPH06215985A (ja) | 積層ｌｃフィルタ部品 | |
| JP2002246264A (ja) | 積層型複合デバイス及びその製造方法 | |
| JP2001358020A (ja) | 複合部品およびその製造方法 | |
| JPH08236409A (ja) | 積層複合部品およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040811 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040924 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |