JP2002246265A - 積層型複合デバイス及びその製造方法 - Google Patents

積層型複合デバイス及びその製造方法

Info

Publication number
JP2002246265A
JP2002246265A JP2001037542A JP2001037542A JP2002246265A JP 2002246265 A JP2002246265 A JP 2002246265A JP 2001037542 A JP2001037542 A JP 2001037542A JP 2001037542 A JP2001037542 A JP 2001037542A JP 2002246265 A JP2002246265 A JP 2002246265A
Authority
JP
Japan
Prior art keywords
ceramic layer
green sheet
layer
composite device
multilayer composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001037542A
Other languages
English (en)
Inventor
Hideki Yoshikawa
秀樹 吉川
Takuji Umemoto
卓史 梅本
Hitoshi Hirano
均 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001037542A priority Critical patent/JP2002246265A/ja
Priority to US10/071,131 priority patent/US6875526B2/en
Priority to CN02107723.1A priority patent/CN1258871C/zh
Publication of JP2002246265A publication Critical patent/JP2002246265A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】 磁性体セラミック層と誘電体セラミック層2
の積層構造を有する積層型複合デバイスにおいて、焼成
工程で生じる割れや剥離の問題を解決する。 【解決手段】 本発明に係る積層型複合デバイスにおい
ては、3層構造からなる複合セラミック層3の表面層が
誘電体セラミック層2と同一の組成を有しており、該表
面層が誘電体セラミック層2との接合面を形成してい
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、携帯電話機等の電
子機器に装備される各種電子回路を構成するための積層
型複合デバイス及びその製造方法に関するものである。
【0002】
【従来の技術】近年、携帯電話機等の小型の電子機器に
おいては、小型化に対する要求が益々厳しくなってお
り、この様な状況において、機器を構成する複数の回路
素子を1チップの積層型複合デバイスに集積化して、該
積層型複合デバイスをメイン基板上に実装することが行
なわれている。
【0003】積層型複合デバイスは、図6及び図7に示
す如く複数のセラミック層(1)(2)の積層構造を有し、
各セラミック層の表面には、インダクタやコンデンサを
構成する複数の回路素子パターン(11)(21)が形成されて
いる。これらの回路素子パターン(11)(21)は、セラミッ
ク層(1)(2)上に形成された導体パターン(13)(23)や、
セラミック層(1)(2)を貫通して形成された導通路(バ
イアホール(12)(22))を介して互いに接続され、これに
よってフィルター等の電子回路を構成している。
【0004】又、上述の如き積層型複合デバイスにおい
て、インダクタを構成するパターン(Lパターン)のイン
ダクタンスを増大させるべく、Lパターンは磁性体セラ
ミック層(1)上に形成し、コンデンサを構成するパター
ン(Cパターン)の容量を増大させるべく、Cパターンは
誘電体セラミック層(2)上に形成することが提案されて
いる(特開昭60-106114号、特開平6-333743号等)。
【0005】この様な積層型複合デバイスは、一般に次
の様にして作製されている。即ち、磁性体グリーンシー
トの表面にLパターンを形成してなる磁性体基板を必要
枚数だけ積層して、インダクタ積層体を得ると共に、誘
電体グリーンシートの表面にCパターンを形成してなる
誘電体基板を必要枚数だけ積層して、コンデンサ積層体
を得る。そして、両積層体を互いに重ね合わせた状態
で、両積層体に焼成を施して、複数枚の基板が一体化し
た焼結積層体を得る。最後に、焼結積層体の表面に必要
に応じて複数の電子部品を搭載し、1チップ化された積
層型複合デバイスを完成する。
【0006】
【発明が解決しようとする課題】しかしながら、従来の
積層型複合デバイスにおいては、磁性体グリーンシート
からなる複数枚の磁性体基板と誘電体グリーンシートか
らなる複数枚の誘電体基板とを積層して焼成する工程
で、磁性体グリーンシートの収縮率と誘電体グリーンシ
ートの収縮率とは大きく異なるため、図8に示す如く、
収縮率の差によって焼成後の磁性体セラミック層(1)及
び誘電体セラミック層(2)が湾曲して、各セラミック層
(1)(2)に大きな撓みが生じ、場合によっては割れKが
発生する問題があった。又、図9(a)(b)は、図8の一
部Aについて焼成前と焼成後の状態を拡大して示したも
のである。焼成前の状態では、図9(a)の如く互いに重
なるセラミック層(1)(2)の接合部にて、対応する回路
素子パターン(11)(21)とバイアホール(12)(22)が合致し
ているが、焼成後の状態では、図9(b)の如く、対応す
る回路素子パターン(11)(21)とバイアホール(12)(22)の
間にずれや剥離が生じることとなり、歩留まりが低下す
る問題があった。
【0007】本発明の目的は、焼成工程で生じていた割
れや剥離の問題を解決して、歩留まりを向上させること
が出来る積層型複合デバイスの構造、並びにその製造方
法を提供することである。
【0008】
【課題を解決する為の手段】本発明に係る積層型複合デ
バイスは、互いに組成の異なる第1のセラミック層と第
2のセラミック層の積層構造を有し、各セラミック層の
表面には1或いは複数の回路素子パターンが形成され
て、所定の機能を発揮すべき電子回路を構成している。
該積層型複合デバイスにおいて、第1のセラミック層
は、主体となる組成を有する中間層と、中間層の両側に
配置されて第2のセラミック層と同じ組成を有する一対
の表面層からなる3層構造を有している。
【0009】上記本発明の積層型複合デバイスにおいて
は、第1のセラミック層が、主体となる組成の中間層
と、第2のセラミック層と同じ組成を有する2つの表面
層から構成されているので、第1のセラミック層の焼成
時の層全体としての収縮率は、中間層を構成する組成の
収縮率と、表面層を構成する組成(第2のセラミック層
の組成)の収縮率の中間的な値となり、主体となる組成
から層全体が構成されている従来の第1のセラミック層
と比べて、第2のセラミック層の収縮率との差が縮まる
こととなる。又、本発明の第1のセラミック層と第2の
セラミック層との接合部では、同じ組成の層どうしが接
合されるので、該接合部に収縮率の差は生じない。従っ
て、上記本発明の積層型複合デバイスの製造において、
焼成工程によって第1のセラミック層と第2のセラミッ
ク層の積層構造を形成する場合、第1のセラミック層と
第2のセラミック層の間に大きな収縮率の差が生じるこ
とはなく、これによって、各セラミック層の撓みが緩和
される。この結果、セラミック層の割れやセラミック層
間の剥離が防止される。
【0010】具体的構成において、前記第1のセラミッ
ク層の中間層は磁性体であり、前記第2のセラミック層
は誘電体である。該具体的構成によれば、第1のセラミ
ック層の表面にはインダクタパターン(Lパターン)が形
成され、第2のセラミック層の表面にはコンデンサパタ
ーン(Cパターン)が形成される。これによって、積層型
複合デバイスの小型化が可能となる。或いは、前記第1
のセラミック層の中間層は誘電体であり、前記第2のセ
ラミック層は磁性体である。この場合、第1のセラミッ
ク層の表面にはコンデンサパターン(Cパターン)が形成
され、第2のセラミック層の表面にはインダクタパター
ン(Lパターン)が形成される。
【0011】本発明に係る積層型複合デバイスの製造方
法は、第1のセラミック層となる第1のグリーンシート
と、第2のセラミック層となる第2のグリーンシートと
を作製するシート作製工程と、必要枚数の第1のグリー
ンシートと第2のグリーンシートの表面にそれぞれ1或
いは複数の回路素子パターンを形成するパターン形成工
程と、1或いは複数の回路素子パターンが形成された第
1のグリーンシートと第2のグリーンシートを重ね合わ
せて、複数層からなる積層体を作製する積層体作製工程
と、前記積層体を焼成する焼成工程とを有している。前
記シート作製工程において、第1のグリーンシートは、
主体となる組成を有する中間層と、中間層の両側に配置
されて第2のグリーンシートと同じ組成を有する一対の
表面層とからなる3層構造に形成する。
【0012】上記本発明の積層型複合デバイスの製造方
法によれば、焼成工程を経て、3層構造を有する第1の
グリーンシートが、3層構造を有する第1のセラミック
層となり、第2のグリーンシートが第2のセラミック層
となって、両セラミック層の積層構造を有する本発明の
積層型複合デバイスが得られる。焼成工程においては、
第1のグリーンシートが、主体となる組成の中間層と、
第2のグリーンシートと同じ組成を有する2つの表面層
から構成されているので、第1のグリーンシートの全体
としての収縮率は、中間層を構成する組成の収縮率と、
表面層を構成する組成(第2のグリーンシートの組成)の
収縮率の中間的な値となり、主体となる組成からシート
全体が構成されている従来の第1のグリーンシートと比
べて、第2のグリーンシートの収縮率との差が縮まるこ
ととなる。又、本発明の第1のグリーンシートと第2の
グリーンシートとの接合部では、同じ組成の層どうしが
接合されるので、該接合部に収縮率の差は生じない。従
って、第1のグリーンシートと第2のグリーンシートの
間に大きな収縮率の差が生じることはなく、これによっ
て、焼成による各セラミック層の撓みが緩和される。こ
の結果、セラミック層の割れやセラミック層間の剥離が
防止される。
【0013】具体的には、中間層となる中間グリーンシ
ートの両側に第2のグリーンシートを重ね合わせ、この
状態で各シートに低温焼成を施すことによって前記第1
のグリーンシートを作製する。尚、低温焼成に代えて、
乾燥を施すことによって前記第1のグリーンシートを作
製することも可能である。これによって、中間グリーン
シートと第2のグリーンシートの接合界面で、両グリー
ンシートの粒子が相互に拡散して、接合界面の密着が強
固なものとなる。
【0014】或いは、第2のグリーンシートの材料とな
るスラリーを帯状に成形しつつ、該帯状のスラリーの表
面に中間層の材料となるスラリーを帯状に成形すると共
に、該帯状のスラリーの表面に第2のグリーンシートの
材料となるスラリーを帯状に成形することによって、前
記第1のグリーンシートを作製する。これによって、中
間層の材料となるスラリーと第2のグリーンシートの材
料となるスラリーの接合界面で、両スラリーの粒子が相
互に拡散して、接合界面の密着が強固なものとなる。
【0015】
【発明の効果】本発明に係る積層型複合デバイス及びそ
の製造方法によれば、焼成工程におけるセラミック層の
撓みが緩和され、これによって割れや剥離の問題が解決
され、製造の歩留まりが向上する。
【0016】
【発明の実施の形態】以下、本発明の実施の形態につ
き、図面に沿って具体的に説明する。本発明に係る積層
型複合デバイスは、図1に示す如く、複数の誘電体セラ
ミック層(2)からなる上半の積層部L1と、複数の複合
セラミック層(3)からなる下半の積層部L2を有してい
る。複合セラミック層(3)は、磁性体セラミック材料か
らなる中間層(30)と、中間層の両側に配置されて誘電体
セラミック材料からなる一対の表面層(31)(31)の3層構
造を有している。
【0017】図2に示す如く、各誘電体セラミック層
(2)の表面には、Cパターンを主体として複数の回路素
子パターン(21)が形成され、各複合セラミック層(3)の
表面には、Lパターンを主体として複数の回路素子パタ
ーン(37)が形成されている。又、所定のセラミック層に
は、同層若しくは下層のセラミック層の回路素子パター
ンとの電気的導通を図るべく、導体パターン(23)(39)や
バイアホール(22)(38)が形成されている。
【0018】磁性体セラミック層(3)の中間層(30)を形
成するための磁性体セラミック材料としては、例えばN
i−Zn−Cu系フェライト、Ni−Zn系フェライ
ト、六方晶系フェライトなど、インダクタ用途として使
用される材料が用いられる。又、焼成温度を低下させる
べく、ホウケイ酸ガラス等の各種ガラスを添加してもよ
い。ここで、Ni−Zn−Cu系フェライトに特に制限
はなく、目的に応じて種々の組成のものを選択すること
が出来る。例えば、NiOの含有量は15〜25モル
%、CuOの含有量は5〜15モル%、ZnOの含有量
は20〜30モル%であることが好ましい。又、Ni−
Zn系フェライトに特に制限はなく、目的に応じて種々
の組成のものを選択することが出来る。例えば、NiO
の含有量は10〜25モル%、ZnOの含有量は15〜
45モル%であることが好ましい。大きな電気抵抗を有
するNi−Zn系フェライトを用いた場合は、図3に示
すバイアホール(38)と中間層(30)の接触部(6)におい
て、バイアホール(38)を流れる電流が中間層(30)へ漏洩
することを防ぐことが出来る。更に、誘電体セラミック
層(2)の材料としては、例えば酸化バリウム、酸化アル
ミニウム、シリカを主成分とする低誘電率材料、酸化チ
タン系誘電体材料、ガラスセラミックス等を用いること
が出来る。又、焼成温度を低下させるべく、ホウケイ酸
ガラス等を用いてもよい。
【0019】上記本発明の積層型複合デバイスの製造工
程においては、先ず、誘電体セラミック層(2)となる誘
電体グリーンシートを、従来と同様にドクターブレード
法等を用いて作製すると共に、3層構造の複合セラミッ
ク層(3)となる複合グリーンシートを作製する。
【0020】図4(a)(b)(c)は、3層構造の複合セラ
ミック層(3)となる複合グリーンシート(36)の製造工程
を表わしている。先ず、図4(a)に示す様に、キャリア
フィルム(4)上に配備されたキャスティングヘッド(5)
の内部に誘電体スラリー(33)を供給する。そして、上記
キャリアフィルム(4)を一定速度で搬送することによっ
て、キャスティングヘッド(5)から吐出される誘電体ス
ラリー(33)がキャリアフィルム(4)上に一定の厚さで塗
布され、誘電体グリーンシート(35)が作製される。次
に、該誘電体グリーンシート(35)上に図4(b)に示す様
に、磁性体スラリー(32)が一定の厚さで塗布され、磁性
体グリーンシート(34)が作製される。更に、該磁性体グ
リーンシート(34)上に、図4(c)に示す様に、誘電体ス
ラリー(35)が一定の厚さで塗布され、誘電体グリーンシ
ート(35)が作製される。そして、キャリアフィルム(4)
を取り外し、各グリーンシート(35)(34)(35)が重ね合わ
された状態で、200℃前後での低温焼成を施す。尚、
低温焼成に代えて乾燥を施してもよい。この結果、3枚
のグリーンシート(35)(34)(35)の接合界面では、磁性体
グリーンシート(34)中の磁性体粒子が誘電体グリーンシ
ート(35)中に拡散すると共に、誘電体グリーンシート(3
5)中の誘電体粒子が磁性体グリーンシート(34)中へ拡散
し、3枚のグリーンシート(35)(34)(35)が一体化された
複合グリーンシート(36)が得られる。
【0021】尚、磁性体スラリー(32)は次の様にして製
造することが出来る。先ず、フェライト原料粉末、例え
ばNiO、ZnO、CuO、Fe等の各種粉末を
所定量だけ秤量し、原材料を得る。そして、アルミナ製
ポット及びボールを用いたボールミルによって、原材料
の混合・粉砕を行なう。その後、仮焼成を施して、得ら
れた仮焼成粉を再度ボールミルによって粉砕する。この
様にして得られた混合粉体にバインダーを加え、ボール
ミルによって湿式混合を行ない、その後、乾燥、分級の
工程を経て得られる粉末に、溶剤(IPA)を混合して、
磁性体スラリー(32)を得る。
【0022】又、図5は、複合グリーンシート(36)の他
の製造工程を表わしている。図5に示す様に、キャリア
フィルム(4)上に配置された第1〜第3の3つのキャス
ティングヘッド(5a)(5b)(5c)の内、中間に位置する第2
のキャスティングヘッド(5b)の内部に磁性体スラリー(3
2)を、その前後に位置する第1及び第3のキャスティン
グヘッド(5a)(5c)の内部に誘電体スラリー(33)を供給す
る。上記キャリアフィルム(4)を一定速度で搬送するこ
とによって、先ず、第1のキャスティングヘッド(5a)か
ら吐出される誘電体スラリー(33)がキャリアフィルム
(4)上に一定厚さで塗布され、次にその表面に、第2の
キャスティングヘッド(5b)から吐出される磁性体スラリ
ー(32)が一定厚さで塗布される。更にその表面に、第3
のキャスティングヘッド(5c)から吐出される誘電体スラ
リー(33)が一定厚さで塗布される。これによって各スラ
リー(32)(33)(32)の層が重ね合わされて、3層構造の複
合グリーンシート(36)が得られる。この様にして得られ
た複合グリーンシート(36)においては、各グリーンシー
ト(35)(34)(35)がスラリーの状態で積層されているた
め、接合界面では、磁性体グリーンシート(34)中の磁性
体粒子が誘電体グリーンシート(35)中へ拡散すると共
に、誘電体グリーンシート(35)中の誘電体粒子が磁性体
グリーンシート(34)中へ拡散し、組成が厚さ方向へ連続
的に変化した一体の複合グリーンシート(36)が得られる
ことになる。
【0023】尚、キャリアフィルム(4)上の複合グリー
ンシート(36)に加熱を施せば、上述の拡散作用を助勢す
ることが出来、この結果、拡散に要する時間を短縮する
ことが出来る。
【0024】次に、必要枚数の複合グリーンシート及び
誘電体グリーンシートの表面にそれぞれ、複数の回路素
子パターンを銀によって印刷して、複数枚の基板を作製
し、これらを積層して積層体を得る。その後、前記積層
体に対して、800℃〜1000℃での高温焼成を施し
て、一体化された焼結積層体を得る。最後に、該焼結積
層体の表面に、必要に応じて複数の電子部品を搭載し、
1チップ化された積層型複合デバイスを完成する。
【0025】上述の本発明に係る積層型複合デバイスに
よれば、複合セラミック層(3)が、磁性体セラミック材
料からなる中間層と、誘電体セラミック層(2)と同じ組
成を有する2つの表面層(31)(31)から構成されているの
で、複合セラミック層(3)の焼成時の層全体としての収
縮率は、磁性体セラミック材料からなる中間層(30)の収
縮率と、誘電体セラミック層(2)と同じ組成を有する表
面層(31)(31)の収縮率の中間的な値となり、磁性体セラ
ミック材料によって層全体が構成されている従来の磁性
体セラミック層と比べて、誘電体セラミック層(2)の収
縮率との差が縮まることとなる。又、本発明の複合セラ
ミック層(3)と誘電体セラミック層(2)との接合部で
は、誘電体セラミック材料からなる同じ組成の層どうし
が接合されるので、該接合部に収縮率の差は生じない。
従って、上記本発明に係る積層型複合デバイスの製造に
おいて、焼成工程によって複合セラミック層(3)と誘電
体セラミック層(2)の積層構造を形成する場合、複合セ
ラミック層(3)と誘電体セラミック層(2)の間に大きな
収縮率の差が生じることはなく、これによって、複合セ
ラミック層(3)や誘電体セラミック層(2)の撓みが従来
よりも小さなものとなって、セラミック層(2)(3)の割
れや剥離の発生を抑制することが出来る。この結果、従
来よりも高い歩留まりが得られる。
【0026】更に、複合セラミック層(3)は、両側の表
面層(31)を除く大部分の領域が磁性体セラミック材料で
形成されているので、磁性体としての機能を失っておら
ず、その表面にLパターンを配置することによって大き
なインダクタンスを得ることが出来る。従って、積層数
が増加して積層型複合デバイスが大型化することはな
い。更に又、複合セラミック層(3)は、中間層(30)とな
る1枚の磁性体グリーンシートと、表面層(31)(31)とな
る2枚の誘電体グリーンシートとを用いて形成すること
が出来、該誘電体グリーンシートとしては、誘電体セラ
ミック層(2)の材料として用いる誘電体グリーンシート
を流用することが出来るので、本発明に係る積層型複合
デバイスの製造に用いるグリーンシートとしては、磁性
体グリーンシートと誘電体グリーンシートの2種類を用
意すればよい。従って、従来の積層型複合デバイスと比
較して、グリーンシートの製造工程が複雑となることは
ない。
【0027】尚、本発明の各部構成は上記実施の形態に
限らず、特許請求の範囲に記載の技術的範囲内で種々の
変形が可能である。例えば、複合セラミック層(3)の作
製方法は、上記の方法に限定されるものではなく、例え
ばスパッタ法、蒸着法、メッキ法等を用いて、組成が厚
さ方向に変化した薄膜を形成する方法を採用することも
可能である。又、誘電体セラミック層(2)についても、
作製方法は上記の実施例に限定されるものではなく、例
えばスパッタ法、蒸着法、メッキ法等を用いて作製する
ことも可能である。更に又、複合セラミック層の製造工
程における低温焼成工程は省略可能であって、この場合
は、高温焼成工程によって、複合セラミック層が形成さ
れることになる。
【図面の簡単な説明】
【図1】本発明に係る積層型複合デバイスの斜視図であ
る。
【図2】該積層型複合デバイスの分解斜視図である。
【図3】該積層型複合デバイスを構成する複合セラミッ
ク層の断面図である。
【図4】該複合セラミック層の作製方法を説明する工程
図である。
【図5】該複合セラミック層の他の作製方法を説明する
工程図である。
【図6】従来の積層型複合デバイスの斜視図である。
【図7】該積層型複合デバイスの分解斜視図である。
【図8】該積層型複合デバイスにおける問題を説明する
図である。
【図9】図8のA部の拡大図である。
【符号の説明】
(1) 磁性体セラミック層 (2) 誘電体セラミック層 (3) 複合セラミック層 (30) 中間層 (31) 表面層 (21) 回路素子パターン (22) バイアホール (37) 回路素子パターン (38) バイアホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01G 4/12 358 H01F 15/00 D (72)発明者 平野 均 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 Fターム(参考) 5E001 AB03 AH01 AH09 AJ01 AJ02 5E070 AA05 CB02 5E082 AA01 AB03 BB01 DD07 EE04 EE23 EE35 FF05 FG26 FG42 LL02

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 互いに組成の異なる第1のセラミック層
    と第2のセラミック層の積層構造を有し、各セラミック
    層の表面には1或いは複数の回路素子パターンが形成さ
    れて、所定の機能を発揮すべき電子回路を構成している
    積層型複合デバイスにおいて、第1のセラミック層は、
    主体となる組成を有する中間層と、中間層の両側に配置
    されて第2のセラミック層と同じ組成を有する一対の表
    面層からなる3層構造を有していることを特徴とする積
    層型複合デバイス。
  2. 【請求項2】 前記第1のセラミック層の中間層は磁性
    体であり、前記第2のセラミック層は誘電体である請求
    項1に記載の積層型複合デバイス。
  3. 【請求項3】 前記第1のセラミック層の中間層は誘電
    体であり、前記第2のセラミック層は磁性体である請求
    項1に記載の積層型複合デバイス。
  4. 【請求項4】 互いに組成の異なる第1のセラミック層
    と第2のセラミック層の積層構造を有する積層型複合デ
    バイスにおいて第1のセラミック層の原材料となるグリ
    ーンシートであって、主体となる組成を有する中間層
    と、中間層の両側に配置されて第2のセラミック層とな
    るグリーンシートと同じ組成を有する一対の表面層から
    なる3層構造を有しているグリーンシート。
  5. 【請求項5】 互いに組成の異なる第1のセラミック層
    と第2のセラミック層の積層構造を有し、各セラミック
    層の表面には1或いは複数の回路素子パターンが形成さ
    れて、所定の機能を発揮すべき電子回路を構成している
    積層型複合デバイスの製造方法において、 第1のセラミック層となる第1のグリーンシートと、第
    2のセラミック層となる第2のグリーンシートとを作製
    するシート作製工程と、 必要枚数の第1のグリーンシートと第2のグリーンシー
    トの表面にそれぞれ1或いは複数の回路素子パターンを
    形成するパターン形成工程と、 1或いは複数の回路素子パターンが形成された第1のグ
    リーンシートと第2のグリーンシートを重ね合わせて、
    複数層からなる積層体を作製する積層体作製工程と、 前記積層体を焼成する焼成工程とを有し、前記シート作
    製工程において、前記第1のグリーンシートは、主体と
    なる組成を有する中間層と、中間層の両側に配置されて
    第2のグリーンシートと同じ組成を有する一対の表面層
    とからなる3層構造に形成することを特徴とする積層型
    複合デバイスの製造方法。
  6. 【請求項6】 中間層となる中間グリーンシートの両側
    に第2のグリーンシートを重ね合わせ、この状態で各シ
    ートに乾燥又は低温焼成を施すことによって前記第1の
    グリーンシートを作製する請求項5に記載の積層型複合
    デバイスの製造方法。
  7. 【請求項7】 第2のグリーンシートの材料となるスラ
    リーを帯状に成形しつつ、該帯状のスラリーの表面に中
    間層の材料となるスラリーを帯状に成形すると共に、該
    帯状のスラリーの表面に第2のグリーンシートの材料と
    なるスラリーを帯状に成形することによって、前記第1
    のグリーンシートを作製する請求項5に記載の積層型複
    合デバイスの製造方法。
JP2001037542A 2001-02-14 2001-02-14 積層型複合デバイス及びその製造方法 Pending JP2002246265A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001037542A JP2002246265A (ja) 2001-02-14 2001-02-14 積層型複合デバイス及びその製造方法
US10/071,131 US6875526B2 (en) 2001-02-14 2002-02-11 Composite devices of laminate type and processes for producing same
CN02107723.1A CN1258871C (zh) 2001-02-14 2002-02-11 层叠型复合器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001037542A JP2002246265A (ja) 2001-02-14 2001-02-14 積層型複合デバイス及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002246265A true JP2002246265A (ja) 2002-08-30

Family

ID=18900653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001037542A Pending JP2002246265A (ja) 2001-02-14 2001-02-14 積層型複合デバイス及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002246265A (ja)

Similar Documents

Publication Publication Date Title
TWI323052B (en) Multilayer filter
CN100484366C (zh) 多层陶瓷基板的制造方法
US20110285494A1 (en) Multilayer type inductor
KR20010015178A (ko) 적층형 코일 부품 및 그것의 제조 방법
WO2007145189A1 (ja) 積層型セラミック電子部品
JP3646587B2 (ja) 多層セラミック基板およびその製造方法
US6875526B2 (en) Composite devices of laminate type and processes for producing same
JP3685720B2 (ja) 積層型複合デバイス及びその製造方法
JPS60249386A (ja) 機能性基板及びこれを用いた電子回路基板
JP4000050B2 (ja) セラミック積層体の製法
JPS63300593A (ja) セラミック複合基板
JP2002271038A (ja) 複合多層基板およびその製造方法ならびに電子部品
TWI612542B (zh) 複合電子零件
JPH06251995A (ja) 積層lc部品
JP2002246265A (ja) 積層型複合デバイス及びその製造方法
JP5245645B2 (ja) 積層型コイル部品の製造方法
JP2002246266A (ja) 積層型複合デバイス及びその製造方法
JP2002246264A (ja) 積層型複合デバイス及びその製造方法
JP2002057036A (ja) 積層複合電子部品及びその製造方法
JPS5917227A (ja) 複合積層セラミツク部品の製造方法
JPH0963845A (ja) 積層部品およびその製造方法
JP2005203629A (ja) 電子部品
JPH09312232A (ja) 積層チップインダクタの製造方法
US10777359B2 (en) Multilayer ceramic capacitor
JPH11260647A (ja) 複合部品およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070313