JP3685720B2 - 積層型複合デバイス及びその製造方法 - Google Patents
積層型複合デバイス及びその製造方法 Download PDFInfo
- Publication number
- JP3685720B2 JP3685720B2 JP2001040394A JP2001040394A JP3685720B2 JP 3685720 B2 JP3685720 B2 JP 3685720B2 JP 2001040394 A JP2001040394 A JP 2001040394A JP 2001040394 A JP2001040394 A JP 2001040394A JP 3685720 B2 JP3685720 B2 JP 3685720B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic layer
- green sheet
- composite device
- circuit element
- producing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
Description
【０００１】
【発明の属する技術分野】
本発明は、携帯電話機等の電子機器に装備される各種電子回路を構成するための積層型複合デバイス及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、携帯電話機等の小型の電子機器においては、小型化に対する要求が益々厳しくなっており、この様な状況において、機器を構成する複数の回路素子を１チップの積層型複合デバイスに集積化して、該積層型複合デバイスをメイン基板上に実装することが行なわれている。
【０００３】
積層型複合デバイスは、図５及び図６に示す如く複数のセラミック層(１)(２)の積層構造を有し、各セラミック層の表面には、インダクタやコンデンサを構成する複数の回路素子パターン(11)(21)が形成されている。これらの回路素子パターン(11)(21)は、セラミック層(１)(２)上に形成された導体パターン(13)(23)や、セラミック層(１)(２)を貫通して形成された導通路(バイアホール(12)(22))を介して互いに接続され、これによってフィルター等の電子回路を構成している。
【０００４】
上述の如き積層型複合デバイスにおいては、一般にセラミック層(１)(２)の材質として、誘電体セラミック材料が用いられているが、インダクタを構成するパターン(Ｌパターン)のインダクタンスを増大させるべく、Ｌパターンは磁性体セラミック層(１)上に形成し、コンデンサを構成するパターン(Ｃパターン)の容量を増大させるべく、Ｃパターンは誘電体セラミック層(２)上に形成することが提案されている(特開昭60-106114号、特開平6-333743号等)。
【０００５】
この様な積層型複合デバイスは、一般に次の様にして作製されている。即ち、磁性体グリーンシートの表面にＬパターンを形成してなる磁性体基板を必要枚数だけ積層して、インダクタ積層体を得ると共に、誘電体グリーンシートの表面にＣパターンを形成してなる誘電体基板を必要枚数だけ積層して、コンデンサ積層体を得る。そして、両積層体を互いに重ね合わせた状態で、両積層体に焼成を施して、複数枚の基板が一体化した焼結積層体を得る。最後に、焼結積層体の表面に必要に応じて複数の電子部品を搭載し、１チップ化された積層型複合デバイスを完成する。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の積層型複合デバイスにおいては、磁性体グリーンシートからなる複数枚の磁性体基板と誘電体グリーンシートからなる複数枚の誘電体基板とを積層して焼成する工程で、磁性体グリーンシートの収縮率と誘電体グリーンシートの収縮率とは大きく異なるため、図７に示す如く、収縮率の差によって焼成後の磁性体セラミック層(１)及び誘電体セラミック層(２)が湾曲して、各セラミック層(１)(２)に大きな撓みが生じ、場合によっては割れＫが発生する問題があった。
又、図８(ａ)(ｂ)は、図７の一部Ａについて焼成前と焼成後の状態を拡大して示したものである。焼成前の状態では、図８(ａ)の如く互いに重なるセラミック層(１)(２)の接合部にて、対応する回路素子パターン(11)(21)とバイアホール(12)(22)が合致しているが、焼成後の状態では、図８(ｂ)の如く、対応する回路素子パターン(11)(21)とバイアホール(12)(22)の間にずれや剥離が生じることとなり、歩留まりが低下する問題があった。
【０００７】
本発明の目的は、回路素子パターンに充分な特性が得られると共に、焼成工程で生じていた割れや剥離を防止して、歩留まりを向上させることが出来る積層型複合デバイスの構造を提供することである。
【０００８】
【課題を解決する為の手段】
本発明に係る積層型複合デバイスは、第１のセラミック層と第２のセラミック層の積層構造を有し、各セラミック層の表面には１或いは複数の回路素子パターンが形成されて、所定の機能を発揮すべき電子回路を構成している。
該積層型複合デバイスにおいて、第１のセラミック層は、その表面に形成される回路素子パターンの特性に好適な組成から形成される一方、第２のセラミック層は、
第１のセラミック層と同じ組成を有して主体となる層状部と、
第２のセラミック層の表面に形成される回路素子パターンの特性に好適な組成を有し、前記層状部の表面に分散して形成されている複数の細片部とから構成されている。
【０００９】
上記本発明の積層型複合デバイスにおいては、第２のセラミック層が、第１のセラミック層と同じ組成を有して主体となる層状部と、層状部に分散して形成されている複数の細片部から構成されているので、第２のセラミック層の焼成時の層全体としての収縮率は、主体となる層状部を構成する第１のセラミック層の組成の収縮率と近い値となり、細片部の組成から層全体が構成されているセラミック層と比べて、第１のセラミック層の収縮率との差が縮まることとなる。
従って、上記本発明の積層型複合デバイスの製造において、焼成工程によって第１のセラミック層と第２のセラミック層の積層構造を形成する場合、第１のセラミック層と第２のセラミック層の間に大きな収縮率の差が生じることはなく、これによって、各セラミック層の撓みが緩和される。この結果、セラミック層の割れやセラミック層間の剥離が防止される。
又、第２のセラミック層の層状部に分散して形成されている複数の細片部は、第２のセラミック層の表面に形成される回路素子パターンの特性に好適な組成を有しているので、第２のセラミック層の表面に形成される回路素子パターンは、第１のセラミック層の表面に形成される場合と比べて、優れた特性を発揮することとなる。
従って、本発明の積層型複合デバイスにおいて、第２のセラミック層の表面に形成される回路素子パターンの大きさは、第１のセラミック層の表面に形成される場合よりも小さくて済むので、積層型複合デバイスの小型化が可能となる。
【００１０】
具体的構成において、第２のセラミック層の層状部は誘電体からなり、細片部は磁性体からなる。該具体的構成によれば、第１のセラミック層の表面にはコンデンサパターン(Ｃパターン)が形成され、第２のセラミック層の表面にはインダクタパターン(Ｌパターン)が形成される。第２のセラミック層は磁性を有することとなるので、Ｌパターンに得られるインダクタンスは、磁性を有しないセラミック層の表面に形成される同じ大きさのＬパターンのインダクタンスよりも、大きなものとなる。
【００１１】
他の具体的構成において、前記第２のセラミック層に形成されている複数の細片部は、層状部の表面に略均一に分散している。
該具体的構成によれば、第２のセラミック層の表面に形成される回路素子パターンは、第２のセラミック層上の形成位置に拘わらず、細片部による効果を同じ程度に得ることとなる。従って、第２のセラミック層の表面には、回路素子パターンを自由に配置することが出来る。
【００１２】
本発明に係る積層型複合デバイスの製造方法は、
誘電体材料を用いて第１のセラミック層となる第1のグリーンシートを作製する工程と、
第２のセラミック層となる第２のグリーンシートとを作製する工程と、
必要枚数の第1のグリーンシートと第２のグリーンシートの表面にそれぞれ１或いは複数の回路素子パターンを形成するパターン形成工程と、
１或いは複数の回路素子パターンが形成された第1のグリーンシートと第２の
グリーンシートを重ね合わせて、複数層からなる積層体を作製する積層体作製工
程と、
前記積層体を焼成する焼成工程
とを有している。
前記第２のグリーンシートを作製する工程は、
誘電体材料を用いて原料シートを作製する工程と、
前記原料シートの表面にフォトレジスト膜を形成する工程と、
前記フォトレジスト膜に、フォトリソグラフィ法を用いて、略均一に分散する複数の貫通孔を開設する工程と、
前記フォトレジスト膜を覆って原料シートの上部に磁性体材料を堆積せしめる工程と、
前記フォトレジスト膜を除去する工程
とを有している。
【００１３】
又、本発明に係る積層型複合デバイスの製造方法のシート作製工程の他の形態として、前記第２のグリーンシートを作製する工程は、
誘電体材料を用いて原料シートを作製する工程と、
前記原料シートの表面に、略均一に分散する複数の貫通孔を有するスクリーンを設置して、該スクリーンを介して原料シートの表面に磁性体材料を印刷する工程と、
前記スクリーンを原料シートから除去する工程
とを有している。
【００１５】
上記本発明の積層型複合デバイスの製造方法によれば、第１のグリーンシートは誘電体材料から形成され、第２のグリーンシートは誘電体材料からなる大部分の領域と磁性体材料からなる複数の細片の領域から形成されて、上記本発明の積層型複合デバイスが得られる。尚、焼成工程において、第１のグリーンシートと第２のグリーンシートの収縮率の差は小さいので、焼成後の積層体の撓みが緩和され、これによって、セラミック層の割れやセラミック層間の剥離が防止される。又、第２のグリーンシートの表面若しくは内部に磁性体材料からなる複数の細片が分散しているので、第２のセラミック層は磁性を有し、これによって、第２のセラミック層の表面に形成されたインダクタパターンには、充分な特性を得ることが出来る。
【００１６】
【発明の効果】
本発明に係る積層型複合デバイス及びその製造方法によれば、焼成工程におけるセラミック層の撓みが緩和され、これによって割れや剥離の問題が解決され、製造の歩留まりが向上すると共に、回路素子パターンには充分な特性が得られる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態につき、図面に沿って具体的に説明する。
本発明に係る積層型複合デバイスは、図１に示す如く、複数の誘電体セラミック層(２)からなる上半の積層部Ｌ１と、複数の複合セラミック層(３)からなる下半の積層部Ｌ２を有している。
複合セラミック層(３)は、図２に示す如く、誘電体セラミック材料からなる誘電体セラミック層(２)と同じ組成の層状部(31)と、磁性体セラミック材料からなる複数の細片部(32)とから構成され、これらの細片部(32)は層状部(31)の表面に略均一に分散している。
【００１８】
各複合セラミック層(３)の表面には、Ｌパターンを主体として複数の回路素子パターン(30)が形成され、各誘電体セラミック層(２)の表面には、Ｃパターンを主体として複数の回路素子パターン(21)が形成されている。
又、所定のセラミック層には、同層若しくは下層のセラミック層の回路素子パターン(21)(30)との電気的導通を図るべく、導体パターン(23)(69)やバイアホール(22)(39)が形成されている。
【００１９】
複合セラミック層(３)の層状部(31)の材料となる誘電体セラミック材料としては、例えば酸化バリウム、酸化アルミニウム、シリカを主成分とする低誘電率材料、酸化チタン系誘電体材料、ガラスセラミックス等を用いることが出来る。又、焼成温度を低下させるべく、ホウケイ酸ガラス等を用いてもよい。
更に、細片部(32)の材料となる磁性体セラミック材料としては、例えばＮｉ−Ｆｅ系合金材料、Ｆｅ−Ａｌ−Ｓｉ系合金材料、酸化物磁性材料、Ｎｉ−Ｚｎ−Ｃｕ系フェライト、Ｎｉ−Ｚｎ系フェライト、六方晶系フェライトなど、インダクタ用途として使用される材料が用いられる。又、焼成温度を低下させるべく、ホウケイ酸ガラス等の各種ガラスを添加してもよい。ここで、Ｎｉ−Ｚｎ−Ｃｕ系フェライトに特に制限はなく、目的に応じて種々の組成のものを選択することが出来る。例えば、ＮｉＯの含有量は１５〜２５モル％、ＣｕＯの含有量は５〜１５モル％、ＺｎＯの含有量は２０〜３０モル％であることが好ましい。又、Ｎｉ−Ｚｎ系フェライトに特に制限はなく、目的に応じて種々の組成のものを選択することが出来る。例えば、ＮｉＯの含有量は１０〜２５モル％、ＺｎＯの含有量は１５〜４５モル％であることが好ましい。
【００２０】
上記本発明の積層型複合デバイスの製造工程においては、先ず、誘電体セラミック層(２)となる誘電体グリーンシートを、従来と同様にドクターブレード法等を用いて作製すると共に、複合セラミック層(３)となる複合グリーンシートを作製する。
【００２１】
図３(ａ)〜(ｅ)は、複合セラミック層(３)となる複合グリーンシート(37)の製造工程を表わしている。
先ず、図３(ａ)に示す誘電体グリーンシート(25)の表面に、図３(ｂ)に示す様に、フォトレジスト膜(７)を形成する。そして、フォトリソグラフィ法によって、図３(ｃ)に示す様に、フォトレジスト膜(７)に複数の貫通孔(71)を開設する。続いて、図３(ｄ)に示す様に、フォトレジスト膜(７)を覆って誘電体グリーンシート(25)の上に磁性体セラミック材料からなる磁性膜(33)を形成する。最後に、フォトレジスト膜(７)を剥離して除去する。この結果、図３(ｅ)に示す様に、誘電体グリーンシート(25)の表面に、磁性体セラミック材料からなる複数の円板状の細片部(32)が形成されて、複合グリーンシート(37)が作製される。尚、図３(ｄ)に示す磁性膜(33)の形成には、スパッタ法、メッキ法等を用いることが出来る。又、スクリーン印刷法によって磁性体セラミック材料を印刷して、細片部(32)を形成することも可能である。
【００２２】
図４は、前記複合グリーンシート(37)と異なる参考の形態を有する複合グリーンシート(38)の製造工程を表わしている。
キャリアフィルム(４)上に配備されたキャスティングヘッド(５)の内部には、複合スラリー(34)が供給されている。複合スラリー(34)は、誘電体グリーンシートの原料となる誘電体スラリー(35)に磁性粉体(36)を分散させて調製されている。そして、キャリアフィルム(４)を一定速度で搬送することによって、キャスティングヘッド(５)から吐出される複合スラリー(34)がキャリアフィルム(４)上に一定の厚さで塗布される。その後、キャリアフィルム(４)上の複合スラリー(34)に乾燥を施すことによって、内部に磁性粉体(36)からなる細片部が均一に分散する複合グリーンシート(38)が得られる。
【００２３】
尚、磁性粉体(36)としては、焼成前の磁性体セラミック粒を用いることが出来る。又、磁性体セラミック材料からなる粉体を焼成して、これを粉砕して得られる磁性体の小片を用いることも出来、この場合は、誘電体グリーンシートの焼成温度よりも高い焼成温度の磁性体セラミック材料を用いることが可能となる。
【００２４】
次に、必要枚数の複合グリーンシート及び誘電体グリーンシートの表面にそれぞれ、複数の回路素子パターンを銀によって印刷して、複数枚の基板を作製し、これらを積層して積層体を得る。
その後、前記積層体に対して、８００℃〜１０００℃での高温焼成を施して、一体化された焼結積層体を得る。最後に、該焼結積層体の表面に、必要に応じて複数の電子部品を搭載し、１チップ化された積層型複合デバイスを完成する。
尚、図４に示す複合グリーンシート(38)を用いた積層型複合デバイスにおいて、該複合グリーンシート(38)を焼成して得られる複合セラミック層は、誘電体セラミック材料からなる誘電体セラミック層と同じ組成の層状部と、磁性体セラミック材料からなる複数の細片部とから構成され、これらの細片部は層状部の内部に略均一に分散することになる。
【００２５】
上述の本発明に係る積層型複合デバイスによれば、複合セラミック層(３)の大部分の領域が誘電体セラミック層(２)と同じ組成であるため、複合セラミック層(３)の焼成時の収縮率が誘電体セラミック層(２)の焼成時の収縮率に近い値となって、焼成時の複合セラミック層(３)と誘電体セラミック層(２)の収縮率の差は小さくなる。これによって、焼成工程による複合セラミック層(３)や誘電体セラミック層(２)の撓みが小さなものとなって、セラミック層(２)(３)の割れや剥離の発生を抑制することが出来る。この結果、従来よりも高い歩留まりが得られる。
【００２６】
更に、複合セラミック層(３)の細片部(32)は、磁性体セラミック材料で形成されているので磁性を有しており、その表面に配置されるＬパターンには、磁性を有していない誘電体セラミック層(２)の表面に配置されるＬパターンと同じ大きさで、大きなインダクタンスを得ることが出来る。
更に又、複合セラミック層(３)は、誘電体セラミック層(２)の材料となる誘電体グリーンシートを用いて作製することが出来るので、積層型複合デバイスの製造に必要となるグリーンシートが１種類で済むこととなる。
【図面の簡単な説明】
【図１】 本発明に係る積層型複合デバイスの斜視図である。
【図２】 該積層型複合デバイスの分解斜視図である。
【図３】 該複合セラミック層の作製方法を説明する工程図である。
【図４】 参考の形態を有する複合セラミック層の作製方法を説明する工程図である。
【図５】 従来の積層型複合デバイスの斜視図である。
【図６】 該積層型複合デバイスの分解斜視図である。
【図７】 該積層型複合デバイスにおける問題を説明する図である。
【図８】 図７のＡ部の拡大図である。
【符号の説明】
(１) 磁性体セラミック層
(２) 誘電体セラミック層
(３) 複合セラミック層
(31) 層状部
(32) 細片部
(37) 複合グリーンシート
【発明の属する技術分野】
本発明は、携帯電話機等の電子機器に装備される各種電子回路を構成するための積層型複合デバイス及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、携帯電話機等の小型の電子機器においては、小型化に対する要求が益々厳しくなっており、この様な状況において、機器を構成する複数の回路素子を１チップの積層型複合デバイスに集積化して、該積層型複合デバイスをメイン基板上に実装することが行なわれている。
【０００３】
積層型複合デバイスは、図５及び図６に示す如く複数のセラミック層(１)(２)の積層構造を有し、各セラミック層の表面には、インダクタやコンデンサを構成する複数の回路素子パターン(11)(21)が形成されている。これらの回路素子パターン(11)(21)は、セラミック層(１)(２)上に形成された導体パターン(13)(23)や、セラミック層(１)(２)を貫通して形成された導通路(バイアホール(12)(22))を介して互いに接続され、これによってフィルター等の電子回路を構成している。
【０００４】
上述の如き積層型複合デバイスにおいては、一般にセラミック層(１)(２)の材質として、誘電体セラミック材料が用いられているが、インダクタを構成するパターン(Ｌパターン)のインダクタンスを増大させるべく、Ｌパターンは磁性体セラミック層(１)上に形成し、コンデンサを構成するパターン(Ｃパターン)の容量を増大させるべく、Ｃパターンは誘電体セラミック層(２)上に形成することが提案されている(特開昭60-106114号、特開平6-333743号等)。
【０００５】
この様な積層型複合デバイスは、一般に次の様にして作製されている。即ち、磁性体グリーンシートの表面にＬパターンを形成してなる磁性体基板を必要枚数だけ積層して、インダクタ積層体を得ると共に、誘電体グリーンシートの表面にＣパターンを形成してなる誘電体基板を必要枚数だけ積層して、コンデンサ積層体を得る。そして、両積層体を互いに重ね合わせた状態で、両積層体に焼成を施して、複数枚の基板が一体化した焼結積層体を得る。最後に、焼結積層体の表面に必要に応じて複数の電子部品を搭載し、１チップ化された積層型複合デバイスを完成する。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の積層型複合デバイスにおいては、磁性体グリーンシートからなる複数枚の磁性体基板と誘電体グリーンシートからなる複数枚の誘電体基板とを積層して焼成する工程で、磁性体グリーンシートの収縮率と誘電体グリーンシートの収縮率とは大きく異なるため、図７に示す如く、収縮率の差によって焼成後の磁性体セラミック層(１)及び誘電体セラミック層(２)が湾曲して、各セラミック層(１)(２)に大きな撓みが生じ、場合によっては割れＫが発生する問題があった。
又、図８(ａ)(ｂ)は、図７の一部Ａについて焼成前と焼成後の状態を拡大して示したものである。焼成前の状態では、図８(ａ)の如く互いに重なるセラミック層(１)(２)の接合部にて、対応する回路素子パターン(11)(21)とバイアホール(12)(22)が合致しているが、焼成後の状態では、図８(ｂ)の如く、対応する回路素子パターン(11)(21)とバイアホール(12)(22)の間にずれや剥離が生じることとなり、歩留まりが低下する問題があった。
【０００７】
本発明の目的は、回路素子パターンに充分な特性が得られると共に、焼成工程で生じていた割れや剥離を防止して、歩留まりを向上させることが出来る積層型複合デバイスの構造を提供することである。
【０００８】
【課題を解決する為の手段】
本発明に係る積層型複合デバイスは、第１のセラミック層と第２のセラミック層の積層構造を有し、各セラミック層の表面には１或いは複数の回路素子パターンが形成されて、所定の機能を発揮すべき電子回路を構成している。
該積層型複合デバイスにおいて、第１のセラミック層は、その表面に形成される回路素子パターンの特性に好適な組成から形成される一方、第２のセラミック層は、
第１のセラミック層と同じ組成を有して主体となる層状部と、
第２のセラミック層の表面に形成される回路素子パターンの特性に好適な組成を有し、前記層状部の表面に分散して形成されている複数の細片部とから構成されている。
【０００９】
上記本発明の積層型複合デバイスにおいては、第２のセラミック層が、第１のセラミック層と同じ組成を有して主体となる層状部と、層状部に分散して形成されている複数の細片部から構成されているので、第２のセラミック層の焼成時の層全体としての収縮率は、主体となる層状部を構成する第１のセラミック層の組成の収縮率と近い値となり、細片部の組成から層全体が構成されているセラミック層と比べて、第１のセラミック層の収縮率との差が縮まることとなる。
従って、上記本発明の積層型複合デバイスの製造において、焼成工程によって第１のセラミック層と第２のセラミック層の積層構造を形成する場合、第１のセラミック層と第２のセラミック層の間に大きな収縮率の差が生じることはなく、これによって、各セラミック層の撓みが緩和される。この結果、セラミック層の割れやセラミック層間の剥離が防止される。
又、第２のセラミック層の層状部に分散して形成されている複数の細片部は、第２のセラミック層の表面に形成される回路素子パターンの特性に好適な組成を有しているので、第２のセラミック層の表面に形成される回路素子パターンは、第１のセラミック層の表面に形成される場合と比べて、優れた特性を発揮することとなる。
従って、本発明の積層型複合デバイスにおいて、第２のセラミック層の表面に形成される回路素子パターンの大きさは、第１のセラミック層の表面に形成される場合よりも小さくて済むので、積層型複合デバイスの小型化が可能となる。
【００１０】
具体的構成において、第２のセラミック層の層状部は誘電体からなり、細片部は磁性体からなる。該具体的構成によれば、第１のセラミック層の表面にはコンデンサパターン(Ｃパターン)が形成され、第２のセラミック層の表面にはインダクタパターン(Ｌパターン)が形成される。第２のセラミック層は磁性を有することとなるので、Ｌパターンに得られるインダクタンスは、磁性を有しないセラミック層の表面に形成される同じ大きさのＬパターンのインダクタンスよりも、大きなものとなる。
【００１１】
他の具体的構成において、前記第２のセラミック層に形成されている複数の細片部は、層状部の表面に略均一に分散している。
該具体的構成によれば、第２のセラミック層の表面に形成される回路素子パターンは、第２のセラミック層上の形成位置に拘わらず、細片部による効果を同じ程度に得ることとなる。従って、第２のセラミック層の表面には、回路素子パターンを自由に配置することが出来る。
【００１２】
本発明に係る積層型複合デバイスの製造方法は、
誘電体材料を用いて第１のセラミック層となる第1のグリーンシートを作製する工程と、
第２のセラミック層となる第２のグリーンシートとを作製する工程と、
必要枚数の第1のグリーンシートと第２のグリーンシートの表面にそれぞれ１或いは複数の回路素子パターンを形成するパターン形成工程と、
１或いは複数の回路素子パターンが形成された第1のグリーンシートと第２の
グリーンシートを重ね合わせて、複数層からなる積層体を作製する積層体作製工
程と、
前記積層体を焼成する焼成工程
とを有している。
前記第２のグリーンシートを作製する工程は、
誘電体材料を用いて原料シートを作製する工程と、
前記原料シートの表面にフォトレジスト膜を形成する工程と、
前記フォトレジスト膜に、フォトリソグラフィ法を用いて、略均一に分散する複数の貫通孔を開設する工程と、
前記フォトレジスト膜を覆って原料シートの上部に磁性体材料を堆積せしめる工程と、
前記フォトレジスト膜を除去する工程
とを有している。
【００１３】
又、本発明に係る積層型複合デバイスの製造方法のシート作製工程の他の形態として、前記第２のグリーンシートを作製する工程は、
誘電体材料を用いて原料シートを作製する工程と、
前記原料シートの表面に、略均一に分散する複数の貫通孔を有するスクリーンを設置して、該スクリーンを介して原料シートの表面に磁性体材料を印刷する工程と、
前記スクリーンを原料シートから除去する工程
とを有している。
【００１５】
上記本発明の積層型複合デバイスの製造方法によれば、第１のグリーンシートは誘電体材料から形成され、第２のグリーンシートは誘電体材料からなる大部分の領域と磁性体材料からなる複数の細片の領域から形成されて、上記本発明の積層型複合デバイスが得られる。尚、焼成工程において、第１のグリーンシートと第２のグリーンシートの収縮率の差は小さいので、焼成後の積層体の撓みが緩和され、これによって、セラミック層の割れやセラミック層間の剥離が防止される。又、第２のグリーンシートの表面若しくは内部に磁性体材料からなる複数の細片が分散しているので、第２のセラミック層は磁性を有し、これによって、第２のセラミック層の表面に形成されたインダクタパターンには、充分な特性を得ることが出来る。
【００１６】
【発明の効果】
本発明に係る積層型複合デバイス及びその製造方法によれば、焼成工程におけるセラミック層の撓みが緩和され、これによって割れや剥離の問題が解決され、製造の歩留まりが向上すると共に、回路素子パターンには充分な特性が得られる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態につき、図面に沿って具体的に説明する。
本発明に係る積層型複合デバイスは、図１に示す如く、複数の誘電体セラミック層(２)からなる上半の積層部Ｌ１と、複数の複合セラミック層(３)からなる下半の積層部Ｌ２を有している。
複合セラミック層(３)は、図２に示す如く、誘電体セラミック材料からなる誘電体セラミック層(２)と同じ組成の層状部(31)と、磁性体セラミック材料からなる複数の細片部(32)とから構成され、これらの細片部(32)は層状部(31)の表面に略均一に分散している。
【００１８】
各複合セラミック層(３)の表面には、Ｌパターンを主体として複数の回路素子パターン(30)が形成され、各誘電体セラミック層(２)の表面には、Ｃパターンを主体として複数の回路素子パターン(21)が形成されている。
又、所定のセラミック層には、同層若しくは下層のセラミック層の回路素子パターン(21)(30)との電気的導通を図るべく、導体パターン(23)(69)やバイアホール(22)(39)が形成されている。
【００１９】
複合セラミック層(３)の層状部(31)の材料となる誘電体セラミック材料としては、例えば酸化バリウム、酸化アルミニウム、シリカを主成分とする低誘電率材料、酸化チタン系誘電体材料、ガラスセラミックス等を用いることが出来る。又、焼成温度を低下させるべく、ホウケイ酸ガラス等を用いてもよい。
更に、細片部(32)の材料となる磁性体セラミック材料としては、例えばＮｉ−Ｆｅ系合金材料、Ｆｅ−Ａｌ−Ｓｉ系合金材料、酸化物磁性材料、Ｎｉ−Ｚｎ−Ｃｕ系フェライト、Ｎｉ−Ｚｎ系フェライト、六方晶系フェライトなど、インダクタ用途として使用される材料が用いられる。又、焼成温度を低下させるべく、ホウケイ酸ガラス等の各種ガラスを添加してもよい。ここで、Ｎｉ−Ｚｎ−Ｃｕ系フェライトに特に制限はなく、目的に応じて種々の組成のものを選択することが出来る。例えば、ＮｉＯの含有量は１５〜２５モル％、ＣｕＯの含有量は５〜１５モル％、ＺｎＯの含有量は２０〜３０モル％であることが好ましい。又、Ｎｉ−Ｚｎ系フェライトに特に制限はなく、目的に応じて種々の組成のものを選択することが出来る。例えば、ＮｉＯの含有量は１０〜２５モル％、ＺｎＯの含有量は１５〜４５モル％であることが好ましい。
【００２０】
上記本発明の積層型複合デバイスの製造工程においては、先ず、誘電体セラミック層(２)となる誘電体グリーンシートを、従来と同様にドクターブレード法等を用いて作製すると共に、複合セラミック層(３)となる複合グリーンシートを作製する。
【００２１】
図３(ａ)〜(ｅ)は、複合セラミック層(３)となる複合グリーンシート(37)の製造工程を表わしている。
先ず、図３(ａ)に示す誘電体グリーンシート(25)の表面に、図３(ｂ)に示す様に、フォトレジスト膜(７)を形成する。そして、フォトリソグラフィ法によって、図３(ｃ)に示す様に、フォトレジスト膜(７)に複数の貫通孔(71)を開設する。続いて、図３(ｄ)に示す様に、フォトレジスト膜(７)を覆って誘電体グリーンシート(25)の上に磁性体セラミック材料からなる磁性膜(33)を形成する。最後に、フォトレジスト膜(７)を剥離して除去する。この結果、図３(ｅ)に示す様に、誘電体グリーンシート(25)の表面に、磁性体セラミック材料からなる複数の円板状の細片部(32)が形成されて、複合グリーンシート(37)が作製される。尚、図３(ｄ)に示す磁性膜(33)の形成には、スパッタ法、メッキ法等を用いることが出来る。又、スクリーン印刷法によって磁性体セラミック材料を印刷して、細片部(32)を形成することも可能である。
【００２２】
図４は、前記複合グリーンシート(37)と異なる参考の形態を有する複合グリーンシート(38)の製造工程を表わしている。
キャリアフィルム(４)上に配備されたキャスティングヘッド(５)の内部には、複合スラリー(34)が供給されている。複合スラリー(34)は、誘電体グリーンシートの原料となる誘電体スラリー(35)に磁性粉体(36)を分散させて調製されている。そして、キャリアフィルム(４)を一定速度で搬送することによって、キャスティングヘッド(５)から吐出される複合スラリー(34)がキャリアフィルム(４)上に一定の厚さで塗布される。その後、キャリアフィルム(４)上の複合スラリー(34)に乾燥を施すことによって、内部に磁性粉体(36)からなる細片部が均一に分散する複合グリーンシート(38)が得られる。
【００２３】
尚、磁性粉体(36)としては、焼成前の磁性体セラミック粒を用いることが出来る。又、磁性体セラミック材料からなる粉体を焼成して、これを粉砕して得られる磁性体の小片を用いることも出来、この場合は、誘電体グリーンシートの焼成温度よりも高い焼成温度の磁性体セラミック材料を用いることが可能となる。
【００２４】
次に、必要枚数の複合グリーンシート及び誘電体グリーンシートの表面にそれぞれ、複数の回路素子パターンを銀によって印刷して、複数枚の基板を作製し、これらを積層して積層体を得る。
その後、前記積層体に対して、８００℃〜１０００℃での高温焼成を施して、一体化された焼結積層体を得る。最後に、該焼結積層体の表面に、必要に応じて複数の電子部品を搭載し、１チップ化された積層型複合デバイスを完成する。
尚、図４に示す複合グリーンシート(38)を用いた積層型複合デバイスにおいて、該複合グリーンシート(38)を焼成して得られる複合セラミック層は、誘電体セラミック材料からなる誘電体セラミック層と同じ組成の層状部と、磁性体セラミック材料からなる複数の細片部とから構成され、これらの細片部は層状部の内部に略均一に分散することになる。
【００２５】
上述の本発明に係る積層型複合デバイスによれば、複合セラミック層(３)の大部分の領域が誘電体セラミック層(２)と同じ組成であるため、複合セラミック層(３)の焼成時の収縮率が誘電体セラミック層(２)の焼成時の収縮率に近い値となって、焼成時の複合セラミック層(３)と誘電体セラミック層(２)の収縮率の差は小さくなる。これによって、焼成工程による複合セラミック層(３)や誘電体セラミック層(２)の撓みが小さなものとなって、セラミック層(２)(３)の割れや剥離の発生を抑制することが出来る。この結果、従来よりも高い歩留まりが得られる。
【００２６】
更に、複合セラミック層(３)の細片部(32)は、磁性体セラミック材料で形成されているので磁性を有しており、その表面に配置されるＬパターンには、磁性を有していない誘電体セラミック層(２)の表面に配置されるＬパターンと同じ大きさで、大きなインダクタンスを得ることが出来る。
更に又、複合セラミック層(３)は、誘電体セラミック層(２)の材料となる誘電体グリーンシートを用いて作製することが出来るので、積層型複合デバイスの製造に必要となるグリーンシートが１種類で済むこととなる。
【図面の簡単な説明】
【図１】 本発明に係る積層型複合デバイスの斜視図である。
【図２】 該積層型複合デバイスの分解斜視図である。
【図３】 該複合セラミック層の作製方法を説明する工程図である。
【図４】 参考の形態を有する複合セラミック層の作製方法を説明する工程図である。
【図５】 従来の積層型複合デバイスの斜視図である。
【図６】 該積層型複合デバイスの分解斜視図である。
【図７】 該積層型複合デバイスにおける問題を説明する図である。
【図８】 図７のＡ部の拡大図である。
【符号の説明】
(１) 磁性体セラミック層
(２) 誘電体セラミック層
(３) 複合セラミック層
(31) 層状部
(32) 細片部
(37) 複合グリーンシート
Claims (5)
- 第１のセラミック層と第２のセラミック層の積層構造を有し、各セラミック層の表面には１或いは複数の回路素子パターンが形成されて、所定の機能を発揮すべき電子回路を構成している積層型複合デバイスにおいて、
第１のセラミック層は、誘電体材料から構成されているとともに、
第２のセラミック層は、第１のセラミック層と同じ組成の誘電体材料からなる層状部と、前記層状部の表面に分散して形成されている磁性体材料からなる複数の細片部とから構成されていることを特徴とする積層型複合デバイス。 - 前記細片部は前記層状部の表面に略均一に分散している請求項１に記載の積層型複合デバイス。
- 前記第１のセラミック層の表面に形成されている前記回路素子パターンは、コンデンサを構成するとともに、前記第２のセラミック層の表面に形成されている前記回路素子パターンは、インダクタを構成する請求項１又は請求項２に記載の積層型複合デバイス。
- 第１のセラミック層と第２のセラミック層の積層構造を有し、各セラミック層の表面には１或いは複数の回路素子パターンが形成されて、所定の機能を発揮すべき電子回路を構成している積層型複合デバイスの製造方法において、
誘電体材料を用いて前記第１のセラミック層となる第 1 のグリーンシートを作製する工程と、
前記第２のセラミック層となる第２のグリーンシートを作製する工程と、
必要枚数の前記第 1 のグリーンシートと前記第２のグリーンシートの表面にそれぞれ１或いは複数の回路素子パターンを形成するパターン形成工程と、
１或いは複数の回路素子パターンが形成された前記第 1 のグリーンシートと前記第２のグリーンシートを重ね合わせて、複数層からなる積層体を作製する積層体作製工程と、
前記積層体を焼成する焼成工程とを備え、
前記第２のグリーンシートを作製する工程は、前記誘電体材料を用いて原料シートを作製する工程と、前記原料シートの表面にフォトレジスト膜を形成する工程と、前記フォトレジスト膜に、フォトリソグラフィ法を用いて、略均一に分散する複数の貫通孔を開設する工程と、前記フォトレジスト膜を覆って原料シートの上部に磁性体材料を堆積せしめる工程と、前記フォトレジスト膜を除去する工程とを有することを特徴とする積層型複合デバイスの製造方法。 - 第１のセラミック層と第２のセラミック層の積層構造を有し、各セラミック層の表面には１或いは複数の回路素子パターンが形成されて、所定の機能を発揮すべき電子回路を構成している積層型複合デバイスの製造方法において、
誘電体材料を用いて前記第１のセラミック層となる第 1 のグリーンシートを作製する工程と、
前記第２のセラミック層となる第２のグリーンシートを作製する工程と、
必要枚数の前記第 1 のグリーンシートと前記第２のグリーンシートの表面にそれぞれ１或いは複数の回路素子パターンを形成するパターン形成工程と、
１或いは複数の回路素子パターンが形成された前記第 1 のグリーンシートと前記第２のグリーンシートを重ね合わせて、複数層からなる積層体を作製する積層体作製工程と、
前記積層体を焼成する焼成工程とを備え、
前記第２のセラミック層を作製する工程は、前記誘電体材料を用いて原料シートを作製する工程と、前記原料シートの表面に、略均一に分散する複数の貫通孔を有するスクリーンを設置して、該スクリーンを介して該原料シートの表面に磁性体材料を印刷する工程と、前記スクリーンを前記原料シートから除去する工程とを有することを特徴とする積層型複合デバイスの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001040394A JP3685720B2 (ja) | 2001-02-16 | 2001-02-16 | 積層型複合デバイス及びその製造方法 |
| US10/073,117 US7205650B2 (en) | 2001-02-16 | 2002-02-12 | Composite devices of laminate type and processes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001040394A JP3685720B2 (ja) | 2001-02-16 | 2001-02-16 | 積層型複合デバイス及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002246267A JP2002246267A (ja) | 2002-08-30 |
| JP3685720B2 true JP3685720B2 (ja) | 2005-08-24 |
Family
ID=18903013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001040394A Expired - Fee Related JP3685720B2 (ja) | 2001-02-16 | 2001-02-16 | 積層型複合デバイス及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7205650B2 (ja) |
| JP (1) | JP3685720B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI20030293A (fi) * | 2003-02-26 | 2004-08-27 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli |
| WO2008018203A1 (fr) * | 2006-08-07 | 2008-02-14 | Murata Manufacturing Co., Ltd. | composant de bobine multicouche ET SON PROCÉDÉ DE FABRICATION |
| DE102007028239A1 (de) * | 2007-06-20 | 2009-01-02 | Siemens Ag | Monolithisches induktives Bauelement, Verfahren zum Herstellen des Bauelements und Verwendung des Bauelements |
| KR101108719B1 (ko) * | 2010-07-15 | 2012-03-02 | 삼성전기주식회사 | 적층 인덕터와 이의 제조 방법 |
| CN105745839B (zh) * | 2013-11-05 | 2018-05-25 | 株式会社村田制作所 | 阻抗转换比设定方法、阻抗转换电路以及通信终端装置 |
| KR101640907B1 (ko) * | 2015-03-17 | 2016-07-20 | 주식회사 모다이노칩 | 적층칩 소자 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58145114A (ja) | 1982-01-25 | 1983-08-29 | ティーディーケイ株式会社 | Ｌｃ複合部品 |
| JPS60106114A (ja) | 1983-11-14 | 1985-06-11 | Matsushita Electric Ind Co Ltd | インダクタの製造方法 |
| JP2536820B2 (ja) | 1987-09-01 | 1996-09-25 | ティーディーケイ株式会社 | Ｌｃ複合部品 |
| JP3099500B2 (ja) * | 1992-01-31 | 2000-10-16 | 株式会社村田製作所 | 複合積層トランス及びその製造方法 |
| JP3097296B2 (ja) | 1992-03-19 | 2000-10-10 | 株式会社村田製作所 | 積層ｔ型ｌｃフィルタ |
| JPH06337434A (ja) | 1993-05-29 | 1994-12-06 | Victor Co Of Japan Ltd | 空間光変調素子 |
| JP2743824B2 (ja) * | 1994-03-24 | 1998-04-22 | ヤマハ株式会社 | 磁気ヘッドのレール面加工方法 |
| US6080468A (en) * | 1997-02-28 | 2000-06-27 | Taiyo Yuden Co., Ltd. | Laminated composite electronic device and a manufacturing method thereof |
| JP2000150303A (ja) | 1998-11-16 | 2000-05-30 | Matsushita Electric Ind Co Ltd | 固体複合部品の製造方法 |
| US6509687B1 (en) * | 1999-11-30 | 2003-01-21 | International Business Machines Corporation | Metal/dielectric laminate with electrodes and process thereof |
| JP2001237140A (ja) * | 1999-12-13 | 2001-08-31 | Murata Mfg Co Ltd | 積層型セラミック電子部品およびその製造方法ならびにセラミックペーストおよびその製造方法 |
| JP3635631B2 (ja) * | 1999-12-20 | 2005-04-06 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
-
2001
- 2001-02-16 JP JP2001040394A patent/JP3685720B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-12 US US10/073,117 patent/US7205650B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002246267A (ja) | 2002-08-30 |
| US7205650B2 (en) | 2007-04-17 |
| US20020117746A1 (en) | 2002-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3197022B2 (ja) | ノイズサプレッサ用積層セラミック部品 | |
| US20110285494A1 (en) | Multilayer type inductor | |
| US8879234B2 (en) | Laminated ceramic electronic component | |
| KR20010015178A (ko) | 적층형 코일 부품 및 그것의 제조 방법 | |
| JP6328370B2 (ja) | 積層チップ電子部品 | |
| WO1999046784A1 (fr) | Module et procede de fabrication correspondant | |
| US20160260539A1 (en) | Electronic component and manufacturing method therefor | |
| JP2020119993A (ja) | 積層セラミックコンデンサ | |
| JP3685720B2 (ja) | 積層型複合デバイス及びその製造方法 | |
| JP3646587B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JP3319449B2 (ja) | 積層インダクタ及びその製造方法 | |
| JPH0416927B2 (ja) | ||
| JP2005072452A (ja) | 積層型電子部品およびその製法 | |
| JP4213978B2 (ja) | 積層型電子部品およびその製法 | |
| JP5245645B2 (ja) | 積層型コイル部品の製造方法 | |
| JP2000068775A (ja) | Ｌｒ複合部品 | |
| JPH06334282A (ja) | セラミック多層基板用グリーンシート | |
| JPH1187918A (ja) | 多層セラミック基板およびその製造方法 | |
| JPH0115159Y2 (ja) | ||
| JP2020145400A (ja) | コイル部品 | |
| JP2002246265A (ja) | 積層型複合デバイス及びその製造方法 | |
| JPH0963845A (ja) | 積層部品およびその製造方法 | |
| JP2002246266A (ja) | 積層型複合デバイス及びその製造方法 | |
| JPH08236409A (ja) | 積層複合部品およびその製造方法 | |
| JP2001358020A (ja) | 複合部品およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040811 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040924 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |