JP3097569B2 - 積層チップインダクタの製造方法 - Google Patents

積層チップインダクタの製造方法

Info

Publication number
JP3097569B2
JP3097569B2 JP08245008A JP24500896A JP3097569B2 JP 3097569 B2 JP3097569 B2 JP 3097569B2 JP 08245008 A JP08245008 A JP 08245008A JP 24500896 A JP24500896 A JP 24500896A JP 3097569 B2 JP3097569 B2 JP 3097569B2
Authority
JP
Japan
Prior art keywords
ceramic laminate
shaped
chip
chip inductor
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP08245008A
Other languages
English (en)
Other versions
JPH1092643A (ja
Inventor
宏幸 竹内
義幸 初田
基 西井
良博 西永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP08245008A priority Critical patent/JP3097569B2/ja
Priority to US08/931,884 priority patent/US6189200B1/en
Publication of JPH1092643A publication Critical patent/JPH1092643A/ja
Priority to US09/618,787 priority patent/US6630881B1/en
Application granted granted Critical
Publication of JP3097569B2 publication Critical patent/JP3097569B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/043—Printed circuit coils by thick film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は、外部電極を容易に
かつ大量に形成することができる積層チップインダクタ
の製造方法に関するものである。
【従来の技術】従来の積層チップインダクタの製造方法
について、図８〜図１０にもとづいて説明する。まず、
ベースフィルム上に磁性体セラミックのスラリーを付着
し、このスラリーを乾燥してベースフィルムから剥離し
て磁性体グリーンシート（図示せず）を作成する。次
に、図８に示されるように、磁性体グリーンシートを所
定の大きさに切断したグリーンシート片１ｂの所定位置
にバイアホール２を開けた後、グリーンシート片１ｂの
所定位置に、例えばＡｇを主成分とするペーストでコイ
ル状内部導体３を印刷し、積層方向に巻回されるコイル
を形成するように所定数積み重ねる。各グリーンシート
片１ｂのコイル状内部導体３間の電気的導通は図８の破
線で示すようにバイアホール２を介してなされる。これ
らの上部および下部に導体パターンを印刷しない所定数
のグリーンシート片１ａを積み重ねて圧着している。実
際の工程では、図９に示されるように、複数のコイル状
内部導体３を印刷した面積の大きなグリーンシート片を
用い、未焼成セラミック積層体４（チップ状積層体の集
合体）を得ている。得られた未焼成セラミック積層体４
を切断線５、６に沿って積層方向に切断して、それぞれ
が図９に示す構成のチップ状未焼成セラミック積層体７
に分離する。チップ状未焼成セラミック積層体７の内部
に形成されたコイル状内部導体３の両端部３ａ、３ａは
それぞれ切断面上に露出する。次に、これらチップ状未
焼成セラミック積層体７を焼成した後、図１０に示され
るように、焼成済チップ状積層体７の積層方向に平行な
切断面に、コイル状内部導体３の両端部３ａ、３ａと電
気的に接続するように外部電極ペースト８、８を付与
し、この外部電極ペースト８、８を焼付けて積層チップ
インダクタを得ている。
【発明が解決しようとする課題】しかしながら、かかる
構成の積層チップインダクタの製造方法において、未焼
成セラミック積層体４の内部、即ち、チップ状積層体７
の切断面にコイル状内部導体３の端部３ａが位置するた
め、未焼成セラミック積層体４をコイル状内部導体３の
端部３ａが露出するように切断した後、それぞれのチッ
プ状積層体７の切断面に外部電極ペースト８、８を付与
しなければならなかった。このため、チップ状積層体７
の切断面それぞれに外部電極ペースト８、８を付与する
ために治具を必要とし、外部電極を形成する工数が増
え、加工に多くの時間を要するという問題点を有してい
た。本発明の目的は、上述の問題点を解消すべくなされ
たもので、チップ状積層体に切断する前のセラミック積
層体の積層方向の表面に外部電極ペーストを付与するこ
とによって、容易にかつ大量に外部電極を形成すること
ができる積層チップインダクタの製造方法を提供するこ
とにある。
【課題を解決するための手段】上記目的を達成するため
に、本発明の積層チップインダクタの製造方法において
は、未焼成セラミック積層体の内部に、該未焼成セラミ
ック積層体の積層方向の軸線を中心にしてコイル状内部
導体が巻回されており、前記未焼成セラミック積層体の
積層方向の表面に、前記コイル状内部導体の端部に電気
的に接続する外部電極ペーストを付与し、前記未焼成セ
ラミック積層体を積層方向に切断して、内部にコイル状
内部導体を有するチップ状未焼成セラミック積層体に分
割し、前記チップ状未焼成セラミック積層体を焼成する
とともに、外部電極ペーストを焼付ける。さらに、前記
焼付けた外部電極は積層チップインダクタの積層方向の
一方表面に形成されており、前記焼付けた外部電極は積
層チップインダクタの積層方向の一方表面に導出された
両端部にそれぞれ電気的に接続されている。さらにま
た、未焼成セラミック積層体の内部に、該未焼成セラミ
ック積層体の積層方向の軸線を中心にしてコイル状内部
導体が巻回されており、前記未焼成セラミック積層体を
焼成し、この焼成済セラミック積層体の積層方向の一方
表面に導出された前記コイル状内部導体の両端部にそれ
ぞれ電気的に接続する外部薄膜電極を形成し、前記外部
電極を形成した焼成済セラミック積層体を積層方向に切
断して、内部にコイル状内部導体を有するチップ状積層
体に分割する。これにより、チップ状積層体に分割する
前の、チップ状積層体の集合体であるセラミック積層体
の積層方向の表面に外部電極を付与することができるも
のである。
【発明の実施の形態】本発明による積層チップインダク
タの製造方法にかかる一つの実施の形態について、図１
〜図３にもとづいて詳細に説明する。まず、図１に示す
ように、例えば磁性体セラミック等からなる絶縁性のグ
リーンシート片１１ｂの所定位置にバイアホール１２を
設けた後、グリーンシート片１１ｂの所定位置にコイル
状内部導体１３をそれぞれ印刷し、このグリーンシート
片１１ｂを所定数積層する。この未焼成セラミック積層
体は積層方向に軸線を備え、この軸線を中心にして巻回
されるコイル状内部導体１３が内部に形成される。さら
に、コイル状内部導体１３の両端部のそれぞれに導通す
るように、コイル状内部導体１３を構成するグリーンシ
ート片１１ｂの上部にバイアホール１９ａを設けたグリ
ーンシート片１１ａを所定数積み重ね、下部にバイアホ
ール１９ｂを設けたグリーンシート片１１ｃを所定数積
み重ねて圧着する。さらに、最上部および最下部のグリ
ーンシート片１１ａ、１１ｃの一面には外部電極ペース
ト１８ａ、１８ｂを付与する。実際の工程では、図２に
示されるように、積層方向に巻回された複数のコイル状
内部導体１３を内部に有する面積の大きな未焼成セラミ
ック積層体１４（チップ状積層体１７の集合体）を得
る。得られた未焼成セラミック積層体１４を切断線１
５、１６に沿って積層方向に切断してチップ状積層体１
７に分離する。図３に示されるように、切断したチップ
状積層体１７は積層方向の両表面にバイアホール１９
ａ、１９ｂを介してコイル状内部導体１３の両端部と電
気的に導通する外部電極ペースト１８ａ、１８ｂが付与
されている。次に、チップ状積層体１７を焼成すること
によって、チップ状積層体１７を焼成すると同時に外部
電極ペースト１８ａ、１８ｂを焼付けて積層チップイン
ダクタを得る。さらに、外部電極ペースト１８ａ、１８
ｂを焼付けた表面には、回路基板の配線路等と半田付性
をよくするため、および半田耐熱性をよくするために、
例えば下層にＮｉ、上層に錫または半田からなる２層の
めっき被膜を形成することが好ましい。本発明による積
層チップインダクタの製造方法にかかる他の実施の形態
について、図４にもとづいて詳細に説明する。まず、図
示しないベースフィルム上に、例えばＡｇを主成分とす
るペーストで、図４（ａ）に示されるように、外部電極
ペースト２８ａを印刷する。次に、図４（ｂ）に示され
るように、外部電極ペースト２８ａ上の略右側半分に磁
性体ペースト２１ａを印刷する。次に、図４（ｃ）に示
されるように、磁性体ペースト２１ａの上に内部導体２
３ａを外部電極ペースト２８ａと電気的に接続するよう
に印刷する。次に、図４（ｄ）に示されるように、図４
（ｃ）に示される露出した外部電極ペースト２８ａの上
面を略覆うように磁性体ペースト２１ｂを印刷する。次
に、図４（ｅ）に示されるように、磁性体ペースト２１
ｂの上に内部導体２３ｂを内部導体２３ａと電気的に接
続するように印刷する。以下同様に、図４（ｆ）〜図４
（ｌ）まで磁性体ペースト２１ｃ〜２１ｆと内部導体２
３ｃ〜２３ｅを所定回数印刷を繰り返した後、図４
（ｍ）に示されるように、図４（ｌ）に示したコイル状
内部導体２３ｅと電気的に導通するように外部電極ペー
スト２８ｂを全面に印刷する。このようにして、図示し
ないが、前述の一つの実施の形態と同様に積層方向に巻
回されたコイル状内部導体を内部に複数有する未焼成セ
ラミック積層体（チップ状積層体の集合体）を得る。得
られた未焼成セラミック積層体を、さらに積層方向に切
断してそれぞれのチップ状積層体に分割する。これらチ
ップ状積層体を焼成することによって、チップ状積層体
を焼成すると同時にチップ状積層体の積層方向の表面の
外部電極ペースト２８ａ、２８ｂを焼付ける。さらに、
外部電極ペースト２８ａ、２８ｂを焼付けた表面には、
前述の実施の形態と同様に下層にＮｉ、上層に錫または
半田からなる２層のめっき被膜を形成することが好まし
い。なお、ベースフィルム上に印刷する磁性体ペースト
２１及びコイル状内部導体２３は多数同時に印刷するも
のであるが、図４では切断後の各チップ状積層体上に形
成されるコイル状内部導体２３を例示した。本発明によ
る積層チップインダクタの製造方法にかかるさらに他の
実施の形態について、図５〜図７にもとづいて詳細に説
明する。但し、前述の一つの実施の形態と同様部分につ
いては、同様の符号を付し、詳細な説明を省略する。図
５に示すように、グリーンシート片３１ｂの所定位置に
バイアホール１２および３９ｂを設けた後、所定位置に
コイル状内部導体３３をそれぞれ印刷したグリーンシー
ト片３１ｂを所定数積み重ねる。さらに、これらの上部
にバイアホール３９ａ、３９ｂを設けたグリーンシート
片３１ｂを所定数積み重ね、下部にグリーンシート片３
１ａを所定数積み重ねて圧着する。さらに最上部のグリ
ーンシート片３１ａの一面に２つの帯状の外部電極ペー
スト３８ａ、３８ｂをコイル状内部導体３３のそれぞれ
の端部に導通するように付与する。実施の工程では、図
６に示すように、積層方向に巻回されたコイル状内部導
体３３を内部に複数有する面積の大きな未焼成セラミッ
ク積層体３４を切断線３５、３６に沿って切断してそれ
ぞれのチップ状積層体３７に分離する。図７に示される
ように、切断したチップ状積層体３７は積層方向の一方
表面にバイアホール３９ａ、３９ｂを介してコイル状内
部導体３３の両端部と電気的に導通する外部電極ペース
ト３８ａ、３８ｂが付与されている。次に、これらチッ
プ状積層体３７を焼成することによって、チップ状積層
体３７を焼成すると同時に外部電極ペースト３８ａ、３
８ｂを焼付けて積層チップインダクタを得る。さらに、
外部電極ペースト３８ａ、３８ｂを焼付けた表面には、
前述の実施の形態と同様に下層にＮｉ、上層に錫または
半田からなる２層のめっき被膜を形成することが好まし
い。なお、グリーンシート片３１ｂ上に印刷するコイル
状内部導体３３は上記グリーンシート片３１ｂに多数同
時に印刷するものであるが、図５では切断後の各チップ
状積層体３７上に形成されるコイル状内部導体３３を例
示した。また、図１〜図７に示した実施例では、未焼成
セラミック積層体に外部電極ペーストを付与したが、外
部電極ペーストを付与しない未焼成セラミック積層体を
焼成し、この焼成済セラミック積層体の積層方向の表面
に、コイル状内部導体の端部に電気的に接続する外部薄
膜電極を、例えば蒸着及びスパッタリングにより形成し
た後に、この焼成済セラミック積層体を積層方向に切断
してチップ状積層体に分離してもよい。この場合、外部
薄膜電極は例えば下層にＮｉ系合金、上層にＡｇの薄膜
層によって形成される。
【発明の効果】以上述べたように、本発明による積層チ
ップインダクタの製造方法では、積層方向の軸線を中心
にして巻回されたコイル状内部導体の両端部が、積層方
向の表面にバイアホールを介して露出するために、チッ
プ状積層体に切断する前の未焼成セラミック積層体の積
層方向の表面に外部電極ペーストを付与して、内部のコ
イル状内部導体に電気的に導通することができる。した
がって、多数個のチップ状積層体に同時に外部電極ペー
ストを付与することができる。
【図面の簡単な説明】
【図１】本発明に係る積層チップインダクタの製造方法
の一つの実施の形態を示すための積層チップインダクタ
の積層前の斜視図である。
【図２】図１に示した積層チップインダクタを得るため
の切断前の未焼成セラミック積層体の斜視図である。
【図３】図２の未焼成セラミック積層体を切断して得た
積層チップインダクタの斜視図である。
【図４】本発明に係る積層チップインダクタの製造方法
の他の実施の形態を示すための積層チップインダクタの
印刷工程を示す正面図である。
【図５】本発明に係る積層チップインダクタの製造方法
のさらに他の実施の形態を示すための積層チップインダ
クタの積層前の斜視図である。
【図６】図５に示した積層チップインダクタを得るため
の切断前の未焼成セラミック積層体の斜視図である。
【図７】図６の未焼成セラミック積層体を切断して得た
積層チップインダクタの斜視図である。
【図８】従来の製造方法による積層チップインダクタの
積層前の斜視図である。
【図９】図８に示した積層チップインダクタを得るため
の切断前の未焼成セラミック積層体の斜視図である。
【図１０】図８の未焼成セラミック積層体を切断して得
た積層チップインダクタの斜視図である。
【符号の説明】
１３ コイル状内部導体 １４ 未焼成セラミック積層体 １７ チップ状積層体 １８ａ、１８ｂ 外部電極ペースト ３８ａ、３８ｂ 帯状の外部電極ペースト
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−236354（ＪＰ，Ａ) 特開 平８−18376（ＪＰ，Ａ) 特開 平４−93005（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01F 17/00,41/04

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 未焼成セラミック積層体の内部に、該未
    焼成セラミック積層体の積層方向の軸線を中心にしてコ
    イル状内部導体が巻回されており、 前記未焼成セラミック積層体の積層方向の表面に、前記
    コイル状内部導体の端部に電気的に接続する外部電極ペ
    ーストを付与し、 前記未焼成セラミック積層体を積層方向に切断して、内
    部にコイル状内部導体を有するチップ状未焼成セラミッ
    ク積層体に分割し、 前記チップ状未焼成セラミック積層体を焼成するととも
    に、前記外部電極ペーストを焼付けることを特徴とする
    積層チップインダクタの製造方法。
  2. 【請求項２】 前記焼付けた外部電極は積層チップイン
    ダクタの積層方向の一方表面に形成されており、 前記焼付けた外部電極は積層チップインダクタの積層方
    向の一方表面に導出された両端部にそれぞれ電気的に接
    続されていることを特徴とする請求項１に記載の積層チ
    ップインダクタの製造方法。
  3. 【請求項３】 未焼成セラミック積層体の内部に、該未
    焼成セラミック積層体の積層方向の軸線を中心にしてコ
    イル状内部導体が巻回されており、 前記未焼成セラミック積層体を焼成し、この焼成済セラ
    ミック積層体の積層方向の一方表面に導出された前記コ
    イル状内部導体の両端部にそれぞれ電気的に接続する外
    部薄膜電極を形成し、 前記外部電極を形成した焼成済セラミック積層体を積層
    方向に切断して、内部にコイル状内部導体を有するチッ
    プ状積層体に分割することを特徴とする積層チップイン
    ダクタの製造方法。
JP08245008A 1996-09-17 1996-09-17 積層チップインダクタの製造方法 Expired - Lifetime JP3097569B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP08245008A JP3097569B2 (ja) 1996-09-17 1996-09-17 積層チップインダクタの製造方法
US08/931,884 US6189200B1 (en) 1996-09-17 1997-09-17 Method for producing multi-layered chip inductor
US09/618,787 US6630881B1 (en) 1996-09-17 2000-07-18 Method for producing multi-layered chip inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08245008A JP3097569B2 (ja) 1996-09-17 1996-09-17 積層チップインダクタの製造方法

Publications (2)

Publication Number Publication Date
JPH1092643A JPH1092643A (ja) 1998-04-10
JP3097569B2 true JP3097569B2 (ja) 2000-10-10

Family

ID=17127211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08245008A Expired - Lifetime JP3097569B2 (ja) 1996-09-17 1996-09-17 積層チップインダクタの製造方法

Country Status (2)

Country Link
US (2) US6189200B1 (ja)
JP (1) JP3097569B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8079501B2 (en) 2003-04-10 2011-12-20 Woodman Labs, Inc. Harness for attaching camera to user
CN103035396A (zh) * 2011-09-30 2013-04-10 钰铠科技股份有限公司 积层式电感制程
US8791770B2 (en) 2010-07-06 2014-07-29 Murata Manufacturing Co., Ltd. Directional coupler

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3362764B2 (ja) * 1997-02-24 2003-01-07 株式会社村田製作所 積層型チップインダクタの製造方法
US6413340B1 (en) * 1998-10-20 2002-07-02 Tdk Corporation Method for the preparation of laminated inductor device
US6588090B1 (en) * 1999-06-03 2003-07-08 Nikon Corporation Fabrication method of high precision, thermally stable electromagnetic coil vanes
JP3582454B2 (ja) * 1999-07-05 2004-10-27 株式会社村田製作所 積層型コイル部品及びその製造方法
US6470545B1 (en) * 1999-09-15 2002-10-29 National Semiconductor Corporation Method of making an embedded green multi-layer ceramic chip capacitor in a low-temperature co-fired ceramic (LTCC) substrate
JP3465649B2 (ja) * 1999-11-11 2003-11-10 株式会社村田製作所 セラミックインダクタ部品及び複合部品
JP3635631B2 (ja) * 1999-12-20 2005-04-06 株式会社村田製作所 積層セラミック電子部品の製造方法
JP3551876B2 (ja) * 2000-01-12 2004-08-11 株式会社村田製作所 積層セラミック電子部品の製造方法
JP3610881B2 (ja) * 2000-05-22 2005-01-19 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP3449351B2 (ja) * 2000-11-09 2003-09-22 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2002252116A (ja) * 2001-02-23 2002-09-06 Toko Inc 積層型電子部品及びその製造方法
KR100372737B1 (ko) * 2001-05-28 2003-02-15 주식회사 쎄라텍 표면 실장형 칩 인덕터 및 제조 방법
JP3555598B2 (ja) * 2001-06-27 2004-08-18 株式会社村田製作所 積層型インダクタ
US6975199B2 (en) * 2001-12-13 2005-12-13 International Business Machines Corporation Embedded inductor and method of making
US7176772B2 (en) * 2003-10-10 2007-02-13 Murata Manufacturing Co. Ltd. Multilayer coil component and its manufacturing method
JP4211591B2 (ja) * 2003-12-05 2009-01-21 株式会社村田製作所 積層型電子部品の製造方法および積層型電子部品
JP2005175300A (ja) * 2003-12-12 2005-06-30 Murata Mfg Co Ltd 積層セラミック電子部品
US6931712B2 (en) * 2004-01-14 2005-08-23 International Business Machines Corporation Method of forming a dielectric substrate having a multiturn inductor
US20050212640A1 (en) * 2004-03-24 2005-09-29 Chiang Man-Ho Multi-layer printed circuit board transformer winding
JP2007012825A (ja) * 2005-06-29 2007-01-18 Ricoh Co Ltd チップ部品及びその製造方法
US8217748B2 (en) * 2007-11-23 2012-07-10 Alpha & Omega Semiconductor Inc. Compact inductive power electronics package
US7868431B2 (en) * 2007-11-23 2011-01-11 Alpha And Omega Semiconductor Incorporated Compact power semiconductor package and method with stacked inductor and integrated circuit die
US7884452B2 (en) * 2007-11-23 2011-02-08 Alpha And Omega Semiconductor Incorporated Semiconductor power device package having a lead frame-based integrated inductor
US7884696B2 (en) * 2007-11-23 2011-02-08 Alpha And Omega Semiconductor Incorporated Lead frame-based discrete power inductor
US7948346B2 (en) * 2008-06-30 2011-05-24 Alpha & Omega Semiconductor, Ltd Planar grooved power inductor structure and method
JP5533673B2 (ja) * 2009-02-10 2014-06-25 株式会社村田製作所 電子部品
US8193781B2 (en) 2009-09-04 2012-06-05 Apple Inc. Harnessing power through electromagnetic induction utilizing printed coils
WO2011093489A1 (ja) * 2010-02-01 2011-08-04 株式会社村田製作所 電子部品の製造方法
GB2513725B (en) * 2012-02-29 2016-01-13 Murata Manufacturing Co Multilayer inductor and power supply circuit module
JP2014107513A (ja) * 2012-11-29 2014-06-09 Taiyo Yuden Co Ltd 積層インダクタ
US10431365B2 (en) * 2015-03-04 2019-10-01 Murata Manufacturing Co., Ltd. Electronic component and method for manufacturing electronic component
JP6558158B2 (ja) * 2015-09-04 2019-08-14 株式会社村田製作所 電子部品
TWI713058B (zh) * 2020-08-31 2020-12-11 旺詮股份有限公司 雙面線路結構之電感元件的製作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3812442A (en) * 1972-02-29 1974-05-21 W Muckelroy Ceramic inductor
JPS5980946A (ja) * 1982-10-30 1984-05-10 Ngk Insulators Ltd セラミツクリ−ドレスパツケ−ジおよびその製造法
JPS59189212U (ja) * 1983-05-18 1984-12-15 株式会社村田製作所 チツプ型インダクタ
US4510000A (en) * 1983-11-30 1985-04-09 International Business Machines Corporation Method for palladium activating molybdenum metallized features on a ceramic substrate
US4746557A (en) * 1985-12-09 1988-05-24 Murata Manufacturing Co., Ltd. LC composite component
JPH01287910A (ja) * 1988-05-16 1989-11-20 Fujitsu Ltd 超電導コイルの作製方法
JPH02144906A (ja) * 1988-11-28 1990-06-04 Fuji Elelctrochem Co Ltd 積層チップインダクタの製造方法
US5006182A (en) * 1989-11-17 1991-04-09 E. I. Du Pont De Nemours And Company Method for fabricating multilayer circuits
US5197170A (en) * 1989-11-18 1993-03-30 Murata Manufacturing Co., Ltd. Method of producing an LC composite part and an LC network part
JP2704562B2 (ja) * 1990-07-19 1998-01-26 株式会社村田製作所 積層セラミックコンデンサの製造方法
JPH07105302B2 (ja) 1990-08-09 1995-11-13 ティーディーケイ株式会社 チップインダクタの製造方法
JPH04142714A (ja) * 1990-10-03 1992-05-15 Murata Mfg Co Ltd ソリッドトランスとその製造方法
US5349743A (en) * 1991-05-02 1994-09-27 At&T Bell Laboratories Method of making a multilayer monolithic magnet component
JP2601069B2 (ja) * 1991-08-08 1997-04-16 株式会社村田製作所 セラミック成形体の焼成方法及び焼成装置
US5312674A (en) * 1992-07-31 1994-05-17 Hughes Aircraft Company Low-temperature-cofired-ceramic (LTCC) tape structures including cofired ferromagnetic elements, drop-in components and multi-layer transformer
JP3239959B2 (ja) * 1992-08-05 2001-12-17 株式会社村田製作所 マイクロ波用非可逆回路素子
JP3132786B2 (ja) * 1992-08-19 2001-02-05 太陽誘電株式会社 積層チップインダクタおよびその製造方法
JPH06112047A (ja) * 1992-09-26 1994-04-22 Taiyo Yuden Co Ltd 積層セラミックインダクタとその製造方法
JP3099640B2 (ja) * 1994-06-14 2000-10-16 株式会社村田製作所 焼結体内蔵抵抗体の製造方法及び積層セラミック電子部品の製造方法
JPH0818376A (ja) 1994-06-30 1996-01-19 Kyocera Corp 分布定数型ノイズフィルタ
JPH08236354A (ja) 1995-02-28 1996-09-13 Tokin Corp 積層インダクタ
US5740603A (en) * 1995-07-31 1998-04-21 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing low dielectric constant multiple layer ceramic circuit board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8079501B2 (en) 2003-04-10 2011-12-20 Woodman Labs, Inc. Harness for attaching camera to user
US8791770B2 (en) 2010-07-06 2014-07-29 Murata Manufacturing Co., Ltd. Directional coupler
CN103035396A (zh) * 2011-09-30 2013-04-10 钰铠科技股份有限公司 积层式电感制程

Also Published As

Publication number Publication date
US6189200B1 (en) 2001-02-20
US6630881B1 (en) 2003-10-07
JPH1092643A (ja) 1998-04-10

Similar Documents

Publication Publication Date Title
JP3097569B2 (ja) 積層チップインダクタの製造方法
TW422998B (en) Inductor element and the manufacturing method of the same
JP2004128506A (ja) 積層型コイル部品及びその製造方法
JP2004312023A (ja) めっきターミネーション
JP3201309B2 (ja) 積層型コイル及びその製造方法
JPH10172831A (ja) 積層型インダクタ
JP2009224802A (ja) 無電解めっきターミネーションを形成する方法
JPH1167554A (ja) 積層型コイル部品及びその製造方法
JPS5924535B2 (ja) 積層複合部品
JPH0363205B2 (ja)
JPS5924534B2 (ja) 積層複合部品
JP3301564B2 (ja) 積層チップインダクタ
US20010054472A1 (en) Manufacturing method for a laminated ceramic electronic component
US20020144765A1 (en) Method of manufacturing laminated ceramic electrionic component and method of manufacturing laminated inductor
JP2938631B2 (ja) 積層セラミックインダクタの製造方法
JP2000049015A (ja) インダクタアレイ
JPH04165606A (ja) チップ・ビーズインダクタとその製造方法
JP2967843B2 (ja) 積層チップインダクタおよびその製造方法
JPH04206910A (ja) 積層コイルの製造方法
JP2001060515A (ja) 積層チップインダクタ
JPH0626216U (ja) 積層型コイル部品
JPH09312232A (ja) 積層チップインダクタの製造方法
JPH11111551A (ja) 積層型電子部品の製造方法
JPS5933247B2 (ja) 積層複合部品
JPH07176430A (ja) 積層インダクタとその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080811

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080811

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130811

Year of fee payment: 13

EXPY Cancellation because of completion of term