JP2005175300A - 積層セラミック電子部品 - Google Patents

Abstract

【課題】 コイル用導体のパターン形状やコイルのターン数を変えないで、少なくとも二つのコイルのインダクタンスをそれぞれ調整することができる積層セラミック電子部品を提供する。
【解決手段】 入出力電極の位置関係から、コイルＬａのターン数がコイルＬｂのターン数より少なくなってしまう場合には、ターン数の少ないコイルＬａ側の外層２５ａの厚み（言い換えると距離Ｔ１）を大きくして、外層２５ａの磁路断面積を大きくする。これにより、ターン数の少ないコイルＬａのインダクタンスを増加させる。逆に、ターン数の多いコイルＬｂ側の外層２５ｂの厚み（言い換えると距離Ｔ２）を小さくして、外層２５ｂの磁路断面積を小さくする。これにより、ターン数の多いコイルＬｂのインダクタンスを減少させる。
【選択図】 図３

Description

本発明は、積層セラミック電子部品、特に、積層コモンモードチョークコイルや積層トランスなどのように複数のコイルを磁気結合させる積層セラミック電子部品に関する。

コモンモードチョークコイルでは、コモンモードノイズに対して２つのコイルの磁界が強め合って磁性体損失を発生させる一方で、ノーマルモードの信号に対しては、二つのコイルの磁界が打ち消し合って磁性体損失が発生しないように構成されている。つまり、二つのコイルのインダクタンスが等しいとき、ノーマルモードの信号に対して磁界が最小となって磁性体損失が最小となるので、二つのコイルのインダクタンスが等しくなるように設計する。

ところで、特許文献１に記載の積層型コモンモードチョークコイルのように、二つのコイルのそれぞれのコイル軸の方向とセラミック層の積み重ね方向とが略一致した状態で、二つのコイルがセラミック層の積み重ね方向に配置された構造のコモンモードチョークコイルが知られている。図７に示すように、このコモンモードチョークコイル１１０は、コイル用導体１１１〜１１４，１１５〜１１８および層間接続用ビアホール１２６をそれぞれ設けたセラミックシート１３２と、予め導体が形成されていない中間層用セラミックシート１３３および外層用セラミックシート１３４などにて構成されている。

コイル用導体１１１〜１１４は、セラミックシート１３２にそれぞれ設けた層間接続用ビアホール１２６を介して電気的に直列に接続され、螺旋状コイルＬａを構成する。コイル用導体１１５〜１１８は、セラミックシート１３２にそれぞれ設けた層間接続用ビアホール１２６を介して電気的に直列に接続され、螺旋状コイルＬｂを構成する。

以上のセラミックシート１３２は、積み重ねられた後、一体的に焼成されて積層体とされる。積層体の表面には入出力外部電極が設けられる。

ところが、このコモンモードチョークコイル１１０は、入出力外部電極の位置によって、二つの螺旋状コイルＬａ，Ｌｂのターン数が等しくできない場合がある。具体的には、螺旋状コイルＬａのターン数と螺旋状コイルＬｂのターン数を比較すると、積層枚数に関係なく常に楕円Ａ１，Ａ２で囲んだ部分（合計で約０．５ターン分）だけ、螺旋状コイルＬｂのターン数が多くなる。

二つの螺旋状コイルＬａとＬｂ間でターン数が異なると、ターン数の差がインダクタンス（インピーダンス）の差となって表れる。コモンモードチョークコイル１１０は、二つの螺旋状コイルＬａ，Ｌｂのインダクタンス（インピーダンス）のバランスが崩れると、ノーマルモードの信号に対してインダクタンス（インピーダンス）が大きくなり、ノーマルモードの信号に対して磁性体損失が発生してしまう。

このため、従来のコモンモードチョークコイル１１０では、螺旋状コイルＬａ，Ｌｂの径やコイル用導体１１１〜１１４，１１５〜１１８の導体幅を部分的に変更するなどして、二つの螺旋状コイルＬａとＬｂのインダクタンスの差を調整していた。

しかしながら、コイル用導体１１１〜１１４，１１５〜１１８のパターン形状を変更する場合は、コイル用導体１１１〜１１４，１１５〜１１８のパターンの種類が増え、管理が煩雑になるとともに、インダクタンス調整のためにパターンを数種類用意して試作する必要があった。

また、変更するパターンによっては、部分的な磁束の変化ができるため、逆に螺旋状コイルＬａとＬｂの磁気的結合を下げてしまう、すなわち、コモンモードノイズに対してインダクタンスを低下させ、ノーマルモードの信号に対してインダクタンスを増加させるおそれがあった。
特開２００２−３７３８０９号公報

そこで、本発明の目的は、コイル用導体のパターン形状やコイルのターン数を変えないで、少なくとも二つのコイルのインダクタンスをそれぞれ調整したり、コイルのターン数が異なってしまう場合に、コイル用導体のパターン形状を変えないで、少なくとも二つのコイルのインダクタンスが等しくなるように調整したりすることができる積層セラミック電子部品を提供することにある。

前記目的を達成するため、本発明に係る積層セラミック電子部品は、複数のセラミック層と複数のコイル用導体を積み重ねて構成した積層体と、複数のコイル用導体にて構成された第１コイルおよび第２コイルとを備え、第１コイルおよび第２コイルのそれぞれのコイル軸の方向とセラミック層の積み重ね方向とが略一致した状態で、第１コイルおよび第２コイルがセラミック層の積み重ね方向に配置され、セラミック層の積み重ね方向において、第１コイルから最も近い外層表面までの距離をＴ１とし、第２コイルから最も近い外層表面までの距離をＴ２としたとき、距離Ｔ１と距離Ｔ２が異なっていることを特徴とする。そして、第１コイルの径と第２コイルの径は、通常、略等しい。

以上の構成において、第１コイルに最も近い方の外層は、主として第１コイルによって発生する磁束の磁路となっている。第２コイルに近い方の外層は、主として第２コイルによって発生する磁束の磁路となっている。従って、距離Ｔ１と距離Ｔ２を異ならせることにより、第１コイルによって発生する磁束の磁路となる外層の断面積と、第２コイルによって発生する磁束の磁路となる外層の断面積とが調整される。つまり、距離Ｔ１またはＴ２を小さくして外層の断面積を小さくすると、コイルのインダクタンスは減少し、距離Ｔ１またはＴ２を大きくして外層の断面積を大きくすると、コイルのインダクタンスは増加する。

従って、第１コイルのターン数と第２コイルのターン数が異なるときには、ターン数の多い方のコイルに近い外層の断面積を小さくし、逆に、ターン数の少ない方のコイルに近い外層の断面積を大きくすることにより、第１コイルのインダクタンスと第２コイルのインダクタンスを等しくさせることができる。

また、本発明に係る積層セラミック電子部品は、複数のセラミック層と複数のコイル用導体を積み重ねて構成した積層体と、複数のコイル用導体にて構成された第１コイル、第２コイルおよび第３コイルとを備え、第１コイル、第２コイルおよび第３コイルのそれぞれのコイル軸の方向とセラミック層の積み重ね方向とが略一致した状態で、第１コイル、第２コイルおよび第３コイルがセラミック層の積み重ね方向に順に配置され、第１コイル、第２コイルおよび第３コイルのうち少なくとも一つのコイルが残りのコイルとターン数が異なっており、第１コイル、第２コイルおよび第３コイルのそれぞれのインダクタンスが互いに略等しくなるように、セラミック層の積み重ね方向において、第１コイルから最も近い外層表面までの距離Ｔ１と、第３コイルから最も近い外層表面までの距離Ｔ３と、第１コイルと第２コイル間の距離Ｄ１と、第２コイルと第３コイル間の距離Ｄ２とを設定していることを特徴とする。これにより、コイルを三つ備えたトリファイラ巻きの積層セラミック電子部品を得ることができる。

本発明によれば、それぞれのコイルから外層表面までの距離を異ならせることにより、コイル用導体のパターン形状やコイルのターン数を変えないで、コイルのインダクタンスをそれぞれ調整することができる。また、各コイルのターン数が異なってしまう場合にも、それぞれのコイルから外層表面までの距離を異ならせることにより、コイル用導体のパターン形状を変えないで、コイルのインダクタンスが等しくなるように調整することができる。

以下に、本発明に係る積層セラミック電子部品の実施例について添付図面を参照して説明する。

［第１実施例、図１〜図５］
図１に示すように、バイファイラタイプの積層型コモンモードチョークコイル１０は、コイル用導体１１〜１４，１５〜１８および層間接続用ビアホール２６をそれぞれ設けたセラミックシート３２と、予め導体が形成されていない中間層用セラミックシート３３および外層用セラミックシート３４などにて構成されている。

セラミックシート３２は、磁性体セラミック材料からなり、例えばＦｅ−Ｎｉ−Ｃｕ系のフェライト粉末を結合剤などと一緒に混練したものをドクターブレード法などの方法でシート状にしたものである。

コイル用導体１１〜１４，１５〜１８はそれぞれ、スクリーン印刷法やフォトリソグラフィ法などの方法により、セラミックシート３２上に形成される。これらのコイル用導体１１〜１４，１５〜１８はＡｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などからなる。

層間接続用ビアホール２６は、コイル用導体１１〜１３，１５〜１７を形成する前のシート３２にレーザビームなどを用いて貫通孔を形成し、この貫通孔にＡｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性ペーストを印刷塗布などの方法により充填することによって形成される。

コイル用導体１１〜１４は、セラミックシート３２にそれぞれ設けた層間接続用ビアホール２６を介して電気的に直列に接続され、巻方向が時計回り方向の螺旋状コイルＬａを構成する。コイルＬａの一端部（即ち、コイル用導体１１の引出し部１１ａ）はセラミックシート３２の奥側の辺の左側に露出し、他端部（即ち、コイル用導体１４の引出し部１４ａ）はセラミックシート３２の手前側の辺の左側に露出している。

また、コイル用導体１５〜１８は、セラミックシート３２にそれぞれ設けた層間接続用ビアホール２６を介して電気的に直列に接続され、巻方向が反時計回り方向の螺旋状コイルＬｂを構成する。コイルＬｂの一端部（即ち、コイル用導体１５の引出し部１５ａ）はセラミックシート３２の手前側の辺の右側に露出し、他端部（即ち、コイル用導体１８の引出し部１８ａ）はセラミックシート３２の奥側の辺の右側に露出している。

ここで、螺旋状コイルＬａ，Ｌｂのターン数を比較すると、図１において楕円Ａ１，Ａ２で囲んだ部分（合計で約０．５ターン分）だけ、螺旋状コイルＬｂのターン数が多くなっている。これは、後述の入出力電極１ａ〜２ｂの位置関係から、二つの螺旋状コイルＬａ，Ｌｂのターン数を等しくできないからである。なお、コモンモードチョークコイルの場合、できるだけターン数の差が小さくなるように設計するため、ターン数の差は通常０．５ターンである。しかし、ターン数の差は、入出力外部電極と接続する引出し部の配置によって変動し、少なくとも０ターンより大きく、１．０ターンより小さい。

以上の構成からなる各シート３２は、図１に示すように積み重ねられて圧着された後、一体的に焼成されて図２に示すような直方体形状を有する積層体２５とされる。積層体２５の奥側側面の左側および右側には、それぞれ入力電極１ａ，２ａが設けられる。積層体２５の手前側側面の左側および右側には、それぞれ出力電極１ｂ，２ｂが設けられる。

入力電極１ａと出力電極１ｂは、それぞれコイルＬａの両端部、具体的には、コイル用導体１１の引出し部１１ａとコイル用導体１４の引出し部１４ａに電気的に接続されている。入力電極２ａと出力電極２ｂは、それぞれコイルＬｂの両端部、具体的には、コイル用導体１８の引出し部１８ａとコイル用導体１５の引出し部１５ａに電気的に接続されている。これらの入出力電極１ａ〜２ｂは、塗布焼付け、あるいは、乾式めっきなどの方法によって形成される。

図３は、積層型コモンモードチョークコイル１０の構成を模式的に示したものである。コイルＬａ，Ｌｂはシート３２の積み重ね方向に上下に配置されている。特に、本第１実施例の場合は、コイルＬａ，Ｌｂのコイル軸がシート３２の積み重ね方向に対して平行であり、しかも、各コイルＬａ，Ｌｂのコイル軸を揃えることにより、コイルＬａ，Ｌｂ相互間の磁気結合度を大きくしている。

以上の構成からなるコモンモードチョークコイル１０は、ノーマルモードインピーダンスが比較的高く、ノーマルモードノイズとコモンモードノイズの両ノイズの除去効果があり、伝送信号速度が比較的遅い音声信号ラインなどに取り付けられて使用される。

ここで、この積層型コモンモードチョークコイル１０は、セラミックシート３２の積み重ね方向において、螺旋状コイルＬａから最も近い外層表面までの距離Ｔ１と、螺旋状コイルＬｂから最も近い外層表面までの距離Ｔ２とを異ならせている。言い換えると、螺旋状コイルＬａ側の外層２５ａの厚みと螺旋状コイルＬｂ側の外層２５ｂの厚みとを異ならせている。

コイルＬａ側の外層２５ａは、主としてコイルＬａによって発生する磁束φａの磁路となっている。コイルＬｂ側の外層２５ｂは、主としてコイルＬｂによって発生する磁束φｂの磁路となっている。従って、距離Ｔ１と距離Ｔ２を異ならせることにより、コイルＬａによって発生する磁束φａの通り道である外層２５ａの磁路断面積と、コイルＬｂによって発生する磁束φｂの通り道である外層２５ｂの磁路断面積とが調整される。つまり、外層２５ａ，２５ｂの磁路断面積を小さくすると、コイルＬａ，Ｌｂのインダクタンスは減少し、外層２５ａ，２５ｂの磁路断面積を大きくすると、コイルＬａ，Ｌｂのインダクタンスは増加する。

この結果、コイルＬａ，Ｌｂのターン数やコイル用導体１１〜１４，１５〜１８のパターン形状を変えないで、コイルＬａ，Ｌｂのそれぞれのインダクタンスを調整することができる。つまり、二つのコイルＬａ，Ｌｂに異なるターン数を設定しても、距離Ｔ１，Ｔ２を調整することによって、二つのコイルＬａ，Ｌｂのインダクタンスを等しくすることができる。さらに、ターン数を同じに設定しても、インダクタンスが異なるようなコイルＬａ，Ｌｂを得ることもできる。

そして、本第１実施例のように、入出力電極１ａ〜２ｂの位置関係から、コイルＬａのターン数がコイルＬｂのターン数より少なくなってしまう場合には、ターン数の少ないコイルＬａ側の外層２５ａの厚み（言い換えると距離Ｔ１）を大きくして、外層２５ａの磁路断面積を大きくする。これにより、ターン数の少ないコイルＬａのインダクタンスを増加させる。逆に、ターン数の多いコイルＬｂ側の外層２５ｂの厚み（言い換えると距離Ｔ２）を小さくして、外層２５ｂの磁路断面積を小さくする。これにより、ターン数の多いコイルＬｂのインダクタンスを減少させる。

こうして、コイルＬａ，Ｌｂのターン数が異なってしまう場合でも、コイル用導体１１〜１４，１５〜１８のパターン形状や新たなコイル用導体を追加することなく、コイルＬａ，Ｌｂのインダクタンスを等しくすることができ、ノーマルモードの信号に対するインダクタンス（インピーダンス）を小さくすることができる。特に、このコモンモードチョークコイル１０を各ラインのインピーダンスを等しくすることが要求される平衡伝送ライン向けのコモンモードチョークコイルとして使用する場合に有効である。

また、外層２５ａと外層２５ｂのトータルの厚みを一定（Ｔ１＋Ｔ２＝一定）にして、外層２５ａ，２５ｂの厚みの配分を変えるだけなので、部品サイズおよび製造コストも殆ど変わらない。さらに、隣接するコイルＬａ，Ｌｂ間の距離Ｄも一定で、コイル用導体１１〜１４，１５〜１８の変更もないので、コイルＬａとＬｂの磁気的結合も下がる心配がない。

また、ターン数が異なる二つのコイルのインダクタンスを等しくする方法として、コイル径を変えることが考えられるが、コイル径を変えると、二つのコイルの結合係数が低下する。一方、本第１実施例では、コイルＬａ，Ｌｂのコイル径を等しく維持しながら、インダクタンスを等しくすることができるので、高い結合係数を維持することができる。

さらに、外層厚比（Ｔ１／Ｔ２）とコイルＬａとＬｂのインダクタンス差（Ｌｂ−Ｌａ）の関係を調べるために、サイズが１．２ｍｍ（Ｌ）×１．０ｍｍ（Ｗ）×０．５ｍｍ（Ｔ）の積層型コモンモードチョークコイル１０を、表１に示すように外層厚を変えて試作し、評価した。コイルＬａ，Ｌｂのそれぞれのターン数は４．７５ターン、５．２５ターンとし、コイルＬａ，Ｌｂ間の距離Ｄは一定とした。

また、コイルＬａ，Ｌｂのそれぞれのターン数を７．７５ターン、８．２５ターンとし、コイルＬａ，Ｌｂ間の距離Ｄを一定とした積層型コモンモードチョークコイル１０も試作し、評価した（表２参照）。

図４は表１および表２の評価結果をグラフにしたものである。グラフよりターン数の少ないコイルＬａ側の外層２５ａの厚み（距離Ｔ１）を、ターン数の多いコイルＬｂ側の外層２５ｂの厚み（距離Ｔ２）より大きくすることにより、コイルＬａとＬｂのインダクタンス差（Ｌｂ−Ｌａ）が０に近づくことがわかる。このコモンモードチョークコイル１０の電気等価回路は、図５に示されている。

［第２実施例、図６］
第２実施例はコイルを三つ備えたトリファイラタイプの積層型コモンモードチョークコイルについて説明する。図６に示すように、トリファイラタイプのコモンモードチョークコイル５０は、セラミックシートの積み重ね方向に三つの螺旋状コイルＬａ，Ｌｂ，Ｌｃを配置したものである。

螺旋状コイルＬｃは、セラミックシートの表面に設けたコイル用導体１９〜２２を、層間接続用ビアホールを介して電気的に直列に接続して構成されている。この螺旋状コイルＬｃは入力電極３ａと出力電極３ｂの間に接続されている。また、コイルＬｃ側の外層２５ｂは、主としてコイルＬｃによって発生する磁束φｃの磁路となっている。

ここに、コイルＬａ，Ｌｂ，Ｌｃのターン数は、入出力電極１ａ〜３ｂの位置関係から、一般に異なっている。そこで、まず、螺旋状コイルＬａ，Ｌｃのそれぞれのターン数を比較し、ターン数の多い方のコイルに近い外層の厚みを小さくし、逆にターン数の少ない方のコイルに近い外層の厚みを大きくする。本第２実施例では、コイルＬａのターン数がコイルＬｃのターン数より少ないとする。従って、ターン数の少ないコイルＬａ側の外層２５ａの厚み（言い換えると距離Ｔ１）を大きくして、外層２５ａの磁路断面積を大きくする。これにより、ターン数の少ないコイルＬａのインダクタンスを増加させる。逆に、ターン数の多いコイルＬｃ側の外層２５ｂの厚み（言い換えると距離Ｔ３）を小さくして、外層２５ｂの磁路断面積を小さくする。これにより、ターン数の多いコイルＬｃのインダクタンスを減少させる。こうして、コイルＬａとＬｃのインダクタンスが等しくなるように調整を行う。

次に、中央のコイルＬｂと外側のコイルＬａ，Ｌｃとのインダクタンスが等しくなるように調整する。即ち、コイルＬｂのインダクタンスがコイルＬａ，Ｌｃのインダクタンスより小さい場合には、コイルＬａ，Ｌｃの位置を外層２５ａ，２５ｂ側に近づける（距離Ｔ１，Ｔ３を小さくする）ことによって、コイルＬａ，Ｌｃのインダクタンスを減少させる。このとき、コイルＬａ，Ｌｂ間の中間層２５ｃの厚み（距離Ｄ１）とコイルＬｂ，Ｌｃ間の中間層２５ｄの厚み（距離Ｄ２）とを等しくする必要はない。ただし、コイルＬａ，Ｌｂ，Ｌｃの結合係数や絶縁性の観点から、一定以上に距離Ｄ１，Ｄ２を大きくしたり、小さくしたりすることは好ましくない。

逆に、コイルＬｂのインダクタンスがコイルＬａ，Ｌｃのインダクタンスより大きい場合には、コイルＬａ，Ｌｃの位置をコイルＬｂ側に近づける（距離Ｔ１，Ｔ３を大きくする）ことによって、コイルＬａ，Ｌｃのインダクタンスを増加させる。こうして、コイルＬａ〜Ｌｃのインダクタンスが等しくなるように調整を行う。

以上の調整で、コイルＬａ〜Ｌｃのインダクタンスの差が所望の数値に入っていなければ、さらに前述の調整を繰り返す。こうして、コイルＬａ〜Ｌｃのインダクタンスを等しくすることができ、ノーマルモードの信号に対するインダクタンス（インピーダンス）が小さいトリファイラタイプのコモンモードチョークコイル５０が得られる。

［他の実施例］
なお、本発明は前記実施例に限定されるものではなく、その要旨の範囲内で種々に変更することができる。積層セラミック電子部品は、積層コモンモードチョークコイルの他に、積層トランスなどであってもよいし、四つ以上のコイルを有する積層セラミック電子部品にも本発明を適用することができる。また、前記実施例は個産品の例で説明したが、量産の場合には、複数の積層セラミック電子部品を含んだマザー積層ブロックの状態で製造される。

また、前記実施例は、隣り合うコイルの巻方向が相互に逆方向であるが、隣り合うコイルの巻方向が相互に同方向に巻くものであってもよいことは言うまでもない。

また、積層セラミック電子部品を製造する場合、コイル用導体を設けたセラミックシートなどを積み重ねた後、一体的に焼成する工法に必ずしも限定されない。セラミックシートは予め焼成されたものを用いてもよい。また、以下に説明する工法によって積層セラミック電子部品を製造してもよい。すなわち、印刷等の手段によりペースト状のセラミック材料にてセラミック層を形成した後、そのセラミック層の表面にペースト状の導電性材料を塗布してコイル用導体を形成する。次に、ペースト状のセラミック材料を前記コイル用導体の上から塗布してコイル用導体が内蔵されたセラミック層とする。同様にして、順に重ね塗りをしながら、コイル用導体の必要な箇所の電気的接続を行うことにより、積層構造を有するセラミック電子部品が得られる。

本発明に係る積層セラミック電子部品の第１実施例を示す分解斜視図。 図１に示された積層セラミック電子部品の外観を示す斜視図。 図２のＩＩＩ−ＩＩＩの模式断面図。 外層厚比とインダクタンス差の関係を示すグラフ。 図２に示された積層セラミック電子部品の電気等価回路図。 本発明に係る積層セラミック電子部品の第２実施例を示す模式断面図。 従来例を示す分解斜視図。

符号の説明

１０…積層型コモンモードチョークコイル
１１〜２２…コイル用導体
２５…積層体
３２…セラミックシート
Ｌａ，Ｌｂ，Ｌｃ…コイル
Ｔ１，Ｔ２，Ｔ３…コイルから最も近い外層表面までの距離
Ｄ１，Ｄ２…コイル間の距離

Claims (5)

1. 複数のセラミック層と複数のコイル用導体を積み重ねて構成した積層体と、
   前記複数のコイル用導体にて構成された第１コイルおよび第２コイルとを備え、
   前記第１コイルおよび前記第２コイルのそれぞれのコイル軸の方向と前記セラミック層の積み重ね方向とが略一致した状態で、前記第１コイルおよび前記第２コイルが前記セラミック層の積み重ね方向に配置され、
   前記セラミック層の積み重ね方向において、前記第１コイルから最も近い外層表面までの距離をＴ１とし、前記第２コイルから最も近い外層表面までの距離をＴ２としたとき、距離Ｔ１と距離Ｔ２が異なっていること、
   を特徴とする積層セラミック電子部品。
2. 前記第２コイルのターン数が前記第１コイルのターン数より多く、かつ、前記距離Ｔ１が前記距離Ｔ２より長いことを特徴とする請求項１に記載の積層セラミック電子部品。
3. 前記第１コイルのインダクタンスと前記第２コイルのインダクタンスが略等しくなるように、前記第１コイルのターン数と前記第２コイルのターン数と前記距離Ｔ１と前記距離Ｔ２とを設定していることを特徴とする請求項２に記載の積層セラミック電子部品。
4. 前記第１コイルの径と前記第２コイルの径が略等しいことを特徴とする請求項１〜請求項３のいずれかに記載の積層セラミック電子部品。
5. 複数のセラミック層と複数のコイル用導体を積み重ねて構成した積層体と、
   前記複数のコイル用導体にて構成された第１コイル、第２コイルおよび第３コイルとを備え、
   前記第１コイル、前記第２コイルおよび前記第３コイルのそれぞれのコイル軸の方向と前記セラミック層の積み重ね方向とが略一致した状態で、前記第１コイル、前記第２コイルおよび前記第３コイルが前記セラミック層の積み重ね方向に順に配置され、
   前記第１コイル、前記第２コイルおよび前記第３コイルのうち少なくとも一つのコイルが残りのコイルとターン数が異なっており、
   前記第１コイル、前記第２コイルおよび前記第３コイルのそれぞれのインダクタンスが互いに略等しくなるように、前記セラミック層の積み重ね方向において、前記第１コイルから最も近い外層表面までの距離Ｔ１と、前記第３コイルから最も近い外層表面までの距離Ｔ３と、前記第１コイルと前記第２コイル間の距離Ｄ１と、前記第２コイルと前記第３コイル間の距離Ｄ２とを設定していることを特徴とする積層セラミック電子部品。