TWI713058B - 雙面線路結構之電感元件的製作方法 - Google Patents

雙面線路結構之電感元件的製作方法 Download PDF

Info

Publication number
TWI713058B
TWI713058B TW109129740A TW109129740A TWI713058B TW I713058 B TWI713058 B TW I713058B TW 109129740 A TW109129740 A TW 109129740A TW 109129740 A TW109129740 A TW 109129740A TW I713058 B TWI713058 B TW I713058B
Authority
TW
Taiwan
Prior art keywords
forming
semi
finished product
circuit
double
Prior art date
Application number
TW109129740A
Other languages
English (en)
Other versions
TW202211271A (zh
Inventor
王廷鈞
Original Assignee
旺詮股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺詮股份有限公司 filed Critical 旺詮股份有限公司
Priority to TW109129740A priority Critical patent/TWI713058B/zh
Application granted granted Critical
Publication of TWI713058B publication Critical patent/TWI713058B/zh
Priority to US17/246,257 priority patent/US20220068551A1/en
Publication of TW202211271A publication Critical patent/TW202211271A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2847—Sheets; Strips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H01F27/324—Insulation between coil and core, between different winding sections, around the coil; Other insulation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

一種雙面線路結構之電感元件的製作方法，依序包含基板成型步驟、於基板相反二面形成第一線路的第一線路形成步驟、於線路上形成導引柱的導引柱形成步驟、移除基板結構的移除步驟、形成包覆第一線路之磁性層的第一壓覆步驟、於磁性層相反兩面形成第二線路的第二線路形成步驟、於第二線路上形成內墊層的內墊層形成步驟、形成包覆第二線路之磁性層的第二壓覆步驟、自內墊層增厚以構成電極的電極形成步驟、分割步驟，及封裝步驟而得到數個電感元件。本發明提供電感元件之新穎的製作方法，改善以往製程因多層線路堆疊而導致支撐力不足的問題。

Description

雙面線路結構之電感元件的製作方法
本發明是有關於一種被動元件，特別是指一種具有雙面線路之電感元件的製作方法。
電感元件廣泛地應用於各式電子產品中，隨著科技的發展，相關領域的業者為了迎合更加多元的需求而衍伸設計出不同形態的電感元件。以嵌入型電感元件為例，其結構大致包含一磁性體、一埋設於該磁性體的導電線圈，及二形成於該磁性體兩側並分別與該導電線圈之兩端連接的端電極。藉由將該導電線圈埋設於該磁性體內部，使得該嵌入型電感元件的體積更加輕巧，此外，該導電線圈依設計需求而有各種不同態樣，例如該導電線圈可以是一螺旋形線圈，也可以是一由複數線路層組成的多層式線圈。
而隨著電感元件的應用領域越來越廣泛，在製作不同態樣之電感元件時亦會面臨各種技術問題，例如在製作具有複數線路層之嵌入型電感元件時，容易因該等線路層的數量多而可能在製作過程中產生結構支撐力不足的情形。因此，如何提出更多樣的製作方法供業界選擇，以改善現階段製作電感元件時所遇到的技術問題，是相關業者不斷努力的重點之一。
因此，本發明的目的，即在提供一種雙面線路結構之電感元件的製作方法。
於是，本發明雙面線路結構之電感元件的製作方法，包含一基板成型步驟、一第一線路形成步驟、一導引柱形成步驟、一移除步驟、一第一壓覆步驟、一第二線路形成步驟、一內墊層形成步驟、一第二壓覆步驟、一電極形成步驟、一分割步驟，及一封裝步驟。
該基板成型步驟是於一由絕緣材料構成的箔片上形成數個導通孔，而形成一定義有多數成陣列排列之成型位置的基板。
該第一線路形成步驟是以導電材料填覆該等導通孔而形成數個導通塊，並於該基板的每一成型位置的相反二表面各自形成一成預定圖案且彼此以該其中至少一個導通塊連接的第一線路。
該導引柱形成步驟是以導電材料分別自每一第一線路遠離該基板的一面形成至少一個導引柱。
該移除步驟是以雷射方式移除每一成型位置中之預設區域的基板結構，而得到一第一半成品。
該第一壓覆步驟是以磁性材料形成一包覆該第一半成品且令該等導引柱的頂面裸露的第一磁性層，而形成一第二半成品。
該第二線路形成步驟是以導電材料於該第二半成品對應於每一成型位置處的相反二表面各自形成一成預定圖案且藉由該其中至少一導引柱與位於同側的該第一線路連接的第二線路，而得到一第三半成品。
該內墊層形成步驟是以導電材料在該第三半成品的其中一面上形成數個與位於同一面之該等第二線路連接的內墊層，而得到一第四半成品。
該第二壓覆步驟是以磁性材料形成一包覆該第四半成品且令該等內墊層頂面裸露的第二磁性層，而得到一第五半成品。
該電極形成步驟是以導電材料於該第五半成品表面露出的每一內墊層上形成一用以對外電連接的外墊層而構成數個電極，而得到一第六半成品。
該分割步驟是於該第六半成品對應每一成型位置的外圍進行切割而得到數個各自獨立的元件個體。
該封裝步驟是以熱固性高分子材料形成一包覆每一元件個體且令每一元件個體的外墊層裸露的封裝層，而製得數個雙面線路結構之電感元件。
本發明的功效在於：自該基板的相反二表面同時形成該二第一線路及該二第二線路，相較於傳統上製作多層線路結構的電感元件時，是將多層線路形成於基板的同一側，能改善在製作過程中因多層線路堆疊而結構支撐力不足的問題。
參閱圖1、圖2、圖3，本發明雙面線路結構之電感元件的製作方法的一實施例，包含一基板成型步驟S1、一第一線路形成步驟S2、一導引柱形成步驟S3、一移除步驟S4、一第一壓覆步驟S5、一第二線路形成步驟S6、一內墊層形成步驟S7、一第二壓覆步驟S8、一電極形成步驟S9、一分割步驟S10，及一封裝步驟S11，用以批量製作具有雙面線路結構的電感元件100。
參閱圖2與圖3，具有雙面線路結構的該電感元件100包含一基板1、一線路單元2、二電極4、一包覆該線路單元2與部分該二電極4的磁性體3，及一包覆該磁性體3的封裝層5。
該基板1由絕緣材料構成，並具有數個貫穿該基板1的導通孔11，及一貫口12。
該線路單元2包括二分別形成於該基板1相反二表面，且成一預定圖案的第一線路21、數個填充於該等導通孔11並使該二第一線路21彼此連接的導通塊22、二分別形成於該二第一線路21遠離該基板1一側上，且成一預定圖案的第二線路23，及數個分別連接於位於同側之該第一線路21與該第二線路23的導引柱24。具體的說，每一第一線路21具有一渦形段211，及二分別位於該渦形段211相反二側的直線段212，其中，該其中一直線段212與該渦形段211連接，且該第一線路21的渦形段211的中心位置對應於該基板1的貫口12。較佳地，該二第一線路21於該基板1的正投影位置彼此重疊，且圖案呈鏡像對稱。每一第二線路23具有一渦形段231，及二分別位於該渦形段231相反二側的直線段232，其中，每一第二線路23的其中一直線段232與該渦形段231連接。較佳地，該二第二線路23於該基板1的正投影位置彼此重疊，且圖案呈鏡像對稱。
該等導引柱24用於連接位於同側之該第一線路21與該第二線路23而使彼此電連接。在本實施例中，每一第一線路21遠離該基板1的一側上形成三個導引柱24，且分別位於該第一線路21的該渦形段211與該二直線段212，該三導引柱24的另一端連接位於同側之該第二線路23的該渦形段231與該二直線段232。
該二電極4分別連接該其中一第二線路23，用以供對外電連接，並各自包括一内墊層41及一外墊層42。每一電極4的內墊層41形成於該第二線路23的其中一直線段232，而該外墊層42形成於該內墊層41反向該第二線路23的一側。
配合參閱圖12，該磁性體3由一第一磁性層31及一第二磁性層32組成。該第一磁性層31包覆該基板1結構、該二第一線路21，及該等導引柱24，且令部分第一磁性層31結構填充於該貫口12中。該第二磁性層32包覆該第一磁性層31、位於該基板1相反兩側的該二第二線路23及該二內墊層41，且令該二內墊層41的表面裸露，用以供連接該二外墊層42。
該封裝層5包覆於該磁性體3，且令的外墊層42表面露出。
藉由該等導通塊22連接該二第一線路21，及該等導引柱24連接位於同側的該第一線路21與該第二線路23，使該線路單元2可視為一穿設該基板1的感應線圈，當經由該等電極4自外導入電流時，該線路單元2產生自感應並與該磁性體3相互影響而產生電感值。
參閱圖1、圖4、圖5，批量製作上述該雙面線路結構之電感元件100的過程是先實施該基板成型步驟S1，透過雷射方式於一由絕緣材料構成的箔片上形成數個成陣列排列的導通孔11而成型得到一基板1，此時，該基板1由成陣列排列的該等導通孔11定義而得到多數成陣列排列以供後續製作該等線路單元2(如圖2所示)之用的成型位置10。
參閱圖1及圖5，之後執行該第一線路形成步驟S2，本步驟是以導電材料填覆該等導通孔11而形成數個導通塊22，再於該基板1的每一成型位置10的相反二表面各自形成該二成預定圖案的第一線路21，且該二第一線路21藉由該其中至少一個導通塊22彼此連接。在本實施例中，本步驟是以銅為構成材料，並藉由濺鍍或化鍍方式於該基板1的相反二表面上形成二作為晶種的薄層7；接著，於該基板1形成有該二薄層7的表面上以貼覆或塗佈的方式形成二第一光阻膜61，再以光阻顯影方式移除預定的第一光阻膜結構而使該二薄層7的部分表面露出，令該基板1的相反二表面且對應每一成型位置10處形成預定圖案；隨後，依據每一預定圖案並透過電鑄方式形成該第一線路21。
參閱圖1及圖6，該第一線路形成步驟S2實施製作得到多數第一線路21後實施該導引柱形成步驟S3，以導電材料分別自每一第一線路21遠離該基板1的一面形成該至少一個導引柱24。在本實施例中，是先以貼覆或塗佈的方式分別於該二第一光阻膜61上形成二第二光阻膜62，再以光阻顯影的方式移除預定位置上的第二光阻膜結構，而令該等第一線路21的表面部分露出。接著，再以電鑄方式自該等第一線路21所露出的表面上形成數個導引柱24。最後移除該二第一光阻膜61、該二第二光阻膜62，及該二薄層7。
參閱圖1及圖7，形成該等導引柱24之後執行該移除步驟S4，透過雷射的方式移除每一成型位置10中之預設區域的基板結構，而得到一第一半成品200。此時，每一成型位置10上對應於該第一線路21的渦形段211之中心處形成該貫口12。
之後執行該第一壓覆步驟S5，以磁性材料透過熱壓的方式形成包覆該第一半成品200，且令該等導引柱24的頂面裸露的該第一磁性層31，而形成一第二半成品300。
參閱圖1及圖8，形成如圖7所示的該第二半成品300後實施該第二線路形成步驟S6，以導電材料於該第二半成品300對應於每一成型位置10處的相反二表面各自形成該二成預定圖案且藉由該其中至少一導引柱24與位於同側的該第一線路21連接的第二線路23，而得到一第三半成品400。在本實施例中，本步驟是經由化鍍或濺鍍方式於該第二半成品300露出該等導引柱24的相反二表面上形成二由銅所構成的薄層7，用以作為晶種；接著，於該二薄層7上以貼覆或塗佈的方式分別形成二第三光阻膜63，並以光阻顯影方式移除預定的第三光阻膜結構而使該二薄層7的部分表面露出，而使該第二半成品300的相反二表面且對應每一成型位置10處形成預定圖案；再依據每一預定圖案並以電鑄的方式形成該第二線路23，其中，於每一成型位置10上，該其中一第二線路23藉由該等導引柱24而與位於同一側的該第一線路21電連接。
參閱圖1及圖9，在實施該第二線路形成步驟S6而製得該第三半成品400(如圖8所示)後，實施該內墊層形成步驟S7，以導電材料在該第三半成品400的其中一面上形成數個與位於同側之該等第二線路23連接的內墊層41，而得到一第四半成品500。在本實施例中，是先於該第三半成品400形成有該等第二線路23的其中一表面上，藉由貼覆或塗佈的方式形成一第四光阻膜64。再以光阻顯影的方式在該第四光阻膜64對應於每一成型位置10處移除部分第四光阻膜結構，而形成預定圖案；隨後，經由電鑄方式於每一成型位置10的該預定圖案上形成該二內墊層41，且每一內墊層41與位於同一側且同一成型位置10上的該第二線路23電連接；最後，移除該二第三光阻膜63、該第四光阻膜64及該二薄層7而得到該第四半成品500。
參閱圖1及圖10，接著執行該第二壓覆步驟S8，以磁性材料透過熱壓的方式形成包覆該第四半成品500(如圖9所示)，且令該等內墊層41之頂面裸露的該第二磁性層32，而得到一第五半成品600。
參閱圖1及圖11，接著實施該電極形成步驟S9，以導電材料於如圖10所示的該第五半成品600表面露出的每一內墊層41上形成用以對外電連接的該外墊層42以構成數個電極4，而得到一第六半成品700。在本實施例中，本步驟是先透過濺鍍或化鍍的方式在該第五半成品600露出該等內墊層41的表面上，形成一由銅所構成的薄層7，用以作為晶種；再於該薄層7上透過貼覆或塗佈的方式形成一第五光阻膜65，並透過光阻顯影的方式移除預定位置的第五光阻膜結構，令該等內墊層41的頂面露出；接著，通過電鍍方式自每一內墊層41增厚而形成該外墊層42，並由該內墊層41及該外墊層42構成該電極4；最後，移除該第五光阻膜65及該薄層7而得到該第六半成品700。此外，該等外墊層42也可以透過濺鍍、沉積或是導電層貼合方式形成，由於濺鍍、沉積、貼合等製程並非本發明的創作重點，故在此不再多加細說贅述。
參閱圖1及圖12，該分割步驟S10是於如圖11所示的該第六半成品700對應每一成型位置10的外圍進行切割而得到數個各自獨立的元件個體800，其中，每一元件個體800包括該線路單元2、該二電極4，及該磁性體3。
在執行該分割步驟S10以得到該等元件個體800後，實施該封裝步驟S11，以熱固性高分子材料形成包覆每一元件個體800且令每一元件個體800的該二外墊層42裸露的該封裝層5，而製得數個如圖2所示的雙面線路結構之電感元件100。
綜上所述，本發明提供一種新的生產雙面線路結構之電感元件100的製作方法，主要是自該基板1的相反二表面同時形成該二第一線路21及該二第二線路23等四層的線路結構，相較於傳統上在生產多層線路結構的電感元件時，是將多層線路逐步於基板的一面向上堆疊形成，本發明的製作方法能有效改善於在製作過程中基板的結構支撐力問題。此外，本發明在形成該等第二線路23前，透過先形成包覆該等第一線路21的該第一磁性層31，用以在製程中提供結構性的支撐力，亦能減低製程中因半成品結構支撐力不足而導致良率不高的情形，故確實能達成本發明的目的。
惟以上所述者，僅為本發明的實施例而已，當不能以此限定本發明實施的範圍，凡是依本發明申請專利範圍及專利說明書內容所作的簡單的等效變化與修飾，皆仍屬本發明專利涵蓋的範圍內。
100:電感元件 1:基板 10:成型位置 11:導通孔 12:貫口 2:線路單元 21:第一線路 211:渦形段 212:直線段 22:導通塊 23:第二線路 231:渦形段 232:直線段 24:導引柱 3:磁性體 31:第一磁性層 32:第二磁性層 4:電極 41:內墊層 42:外墊層 5:封裝層 61:第一光阻膜 62:第二光阻膜 63:第三光阻膜 64:第四光阻膜 65:第五光阻膜 7:薄層 200:第一半成品 300:第二半成品 400:第三半成品 500:第四半成品 600:第五半成品 700:第六半成品 800:元件個體 S1:基板成型步驟 S2:第一線路形成步驟 S3:導引柱形成步驟 S4:移除步驟 S5:第一壓覆步驟 S6:第二線路形成步驟 S7:內墊層形成步驟 S8:第二壓覆步驟 S9:電極形成步驟 S10:分割步驟 S11:封裝步驟
本發明的其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中： 圖1是一流程圖，說明本發明雙面線路結構之電感元件的製作方法的一實施例； 圖2是一立體圖，說明該實施例的製作方法所製得的一電感元件； 圖3是一立體分解圖，輔助圖2說明該電感元件的一線路單元，及二電極； 圖4是一示意圖，說明該實施例的一基板成型步驟； 圖5是一示意圖，說明該實施例的一第一線路形成步驟； 圖6是一示意圖，說明該實施例的一導引柱形成步驟； 圖7是一示意圖，說明該實施例的一移除步驟，及一第一壓覆步驟； 圖8是一示意圖，說明該實施例的一第二線路形成步驟； 圖9是一示意圖，說明該實施例的一內墊層形成步驟； 圖10是一示意圖，說明該實施例的一第二壓覆步驟； 圖11是一示意圖，說明該實施例的一電極形成步驟；及 圖12是一示意圖，說明該實施例的一分割步驟，及一封裝步驟。
S1:基板成型步驟
S2:第一線路形成步驟
S3:導引柱形成步驟
S4:移除步驟
S5:第一壓覆步驟
S6:第二線路形成步驟
S7:內墊層形成步驟
S8:第二壓覆步驟
S9:電極形成步驟
S10:分割步驟
S11:封裝步驟

Claims (9)

  1. 一種雙面線路結構之電感元件的製作方法，包含： 一基板成型步驟，於一由絕緣材料構成的箔片上形成數個導通孔，而形成一定義有多數成陣列排列之成型位置的基板； 一第一線路形成步驟，以導電材料填覆該等導通孔形成數個導通塊，並於該基板的每一成型位置的相反二表面各自形成一成預定圖案且彼此以該其中至少一個導通塊連接的第一線路； 一導引柱形成步驟，以導電材料分別自每一第一線路遠離該基板的一面形成至少一個導引柱； 一移除步驟，以雷射方式移除每一成型位置中之預設區域的基板結構，而得到一第一半成品； 一第一壓覆步驟，以磁性材料形成一包覆該第一半成品且令該導引柱的頂面裸露的第一磁性層，而形成一第二半成品； 一第二線路形成步驟，以導電材料於該第二半成品對應於每一成型位置處的相反二表面各自形成一成預定圖案且藉由該其中至少一導引柱與位於同側的該第一線路連接的第二線路，而得到一第三半成品； 一內墊層形成步驟，以導電材料在該第三半成品的其中一面形成數個與位於同一面之該等第二線路連接的內墊層，而得到一第四半成品； 一第二壓覆步驟，以磁性材料形成一包覆該第四半成品且令該等內墊層頂面裸露的第二磁性層，而得到一第五半成品； 一電極形成步驟，以導電材料於該第五半成品表面露出的每一內墊層上形成一用以對外電連接的外墊層而構成數個電極，而得到一第六半成品； 一分割步驟，於該第六半成品對應每一成型位置的外圍進行切割而得到數個各自獨立的元件個體；及 一封裝步驟，以熱固性高分子材料形成一包覆每一元件個體且令每一元件個體的外墊層裸露的封裝層，而製得數個雙面線路結構之電感元件。
  2. 如請求項1所述雙面線路結構之電感元件的製作方法，其中，該第一線路形成步驟是以光阻顯影方式於該基板的相反二表面對應每一成型位置處形成預定圖案後，再以電鑄方式形成該第一線路。
  3. 如請求項1所述雙面線路結構之電感元件的製作方法，其中，該第二線路形成步驟是以光阻顯影方式於該第二半成品的相反二表面對應每一成型位置處形成預定圖案後，再以電鑄方式形成該第二線路。
  4. 如請求項1所述雙面線路結構之電感元件的製作方法，其中，該內墊層形成步驟是以光阻顯影方式於該第三半成品對應於每一成型位置處形成預定圖案後，再以電鑄方式形成該內墊層。
  5. 如請求項1所述雙面線路結構之電感元件的製作方法，其中，該第一壓覆步驟是以熱壓方式形成該第一磁性層。
  6. 如請求項1所述雙面線路結構之電感元件的製作方法，其中，該第二壓覆步驟是以熱壓方式形成該第二磁性層。
  7. 如請求項1所述雙面線路結構之電感元件的製作方法，其中，該電極形成步驟是以電鍍方式自每一內墊層增厚形成該外墊層而構成電極。
  8. 如請求項1所述雙面線路結構之電感元件的製作方法，其中，該第一線路形成步驟是以銅為材料先在該基板的相反二表面形成二作為晶種用的薄層後，再於該二薄層上各自形成該二第一線路。
  9. 如請求項1所述雙面線路結構之電感元件的製作方法，其中，該第二線路形成步驟是以銅為材料分別在該第二半成品的相反二表面形成二作為晶種用的薄層後，再該二薄層上各自形成該二第二線路。
TW109129740A 2020-08-31 2020-08-31 雙面線路結構之電感元件的製作方法 TWI713058B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109129740A TWI713058B (zh) 2020-08-31 2020-08-31 雙面線路結構之電感元件的製作方法
US17/246,257 US20220068551A1 (en) 2020-08-31 2021-04-30 Method for manufacturing multilayer inductance component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109129740A TWI713058B (zh) 2020-08-31 2020-08-31 雙面線路結構之電感元件的製作方法

Publications (2)

Publication Number Publication Date
TWI713058B true TWI713058B (zh) 2020-12-11
TW202211271A TW202211271A (zh) 2022-03-16

Family

ID=74670158

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109129740A TWI713058B (zh) 2020-08-31 2020-08-31 雙面線路結構之電感元件的製作方法

Country Status (2)

Country Link
US (1) US20220068551A1 (zh)
TW (1) TWI713058B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685862B (zh) * 2019-10-29 2020-02-21 旺詮股份有限公司 批次量製作高功率薄膜電感元件的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614757A (en) * 1995-10-26 1997-03-25 Dale Electronics, Inc. Monolithic multilayer chip inductor having a no-connect terminal
JP3097569B2 (ja) * 1996-09-17 2000-10-10 株式会社村田製作所 積層チップインダクタの製造方法
JP5705857B2 (ja) * 2009-09-16 2015-04-22 マラディン テクノロジーズ リミテッドＭａｒａｄｉｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｌｔｄ． 微小コイル装置およびその製作方法
JP6414242B2 (ja) * 2017-02-07 2018-10-31 Tdk株式会社 コイル装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685862B (zh) * 2019-10-29 2020-02-21 旺詮股份有限公司 批次量製作高功率薄膜電感元件的方法

Also Published As

Publication number Publication date
TW202211271A (zh) 2022-03-16
US20220068551A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
US11437174B2 (en) Inductor and method of manufacturing same
JP6562363B2 (ja) 多層導電性パターンインダクタ及びその製造方法
KR101832608B1 (ko) 코일 전자 부품 및 그 제조방법
JP5831498B2 (ja) コイル部品およびその製造方法
TWI364805B (zh)
TWI466146B (zh) 共模濾波器及其製造方法
KR101963287B1 (ko) 코일 부품 및 그의 제조방법
JP6460220B1 (ja) コイル部品及びその製造方法
JP5409242B2 (ja) インダクタ及びインダクタの製造方法
JP7362416B2 (ja) コイル部品及びその製造方法
JP6564614B2 (ja) インダクタ及びインダクタの製造方法
JP2010123879A5 (zh)
JP2010123879A (ja) コイル構造体及びその製造方法
TWI592956B (zh) Core inductor production methods
JP2019140148A (ja) コイル部品及びその製造方法
TWI788775B (zh) 電感結構及其製法與電子封裝件及其製法暨封裝載板之製法
TWI713058B (zh) 雙面線路結構之電感元件的製作方法
JP2019204835A (ja) コイル部品及びその製造方法
KR102618476B1 (ko) 코일 장치
KR20210022501A (ko) 코일 장치
TWI718971B (zh) 大批量產生微型電阻元件的製作方法
JP5294287B1 (ja) コイル素子の製造方法
CN104125726B (zh) 印刷电路板的制作方法
TWI685861B (zh) 具有下引式電極的高功率薄膜電感元件
JP6985477B1 (ja) 半導体装置および半導体装置の製造方法