KR100372737B1 - 표면 실장형 칩 인덕터 및 제조 방법 - Google Patents

표면 실장형 칩 인덕터 및 제조 방법 Download PDF

Info

Publication number
KR100372737B1
KR100372737B1 KR10-2001-0029375A KR20010029375A KR100372737B1 KR 100372737 B1 KR100372737 B1 KR 100372737B1 KR 20010029375 A KR20010029375 A KR 20010029375A KR 100372737 B1 KR100372737 B1 KR 100372737B1
Authority
KR
South Korea
Prior art keywords
hole
laminate
green sheet
predetermined
conductive material
Prior art date
Application number
KR10-2001-0029375A
Other languages
English (en)
Other versions
KR20020090507A (ko
Inventor
안병준
Original Assignee
주식회사 쎄라텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 쎄라텍 filed Critical 주식회사 쎄라텍
Priority to KR10-2001-0029375A priority Critical patent/KR100372737B1/ko
Publication of KR20020090507A publication Critical patent/KR20020090507A/ko
Application granted granted Critical
Publication of KR100372737B1 publication Critical patent/KR100372737B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/06Coil winding
    • H01F41/076Forming taps or terminals while winding, e.g. by wrapping or soldering the wire onto pins, or by directly forming terminals from the wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • H01F2017/002Details of via holes for interconnecting the layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

본 발명은 소형 전자기기 등에 사용되는 표면 실장형 칩 인덕터 및 제조 방법에 관한 것이다.
이를 위하여, 본 발명의 표면 실장형 칩 인덕터를 제조하는 방법의 일실시예는 세라믹 분말에 유기 바인더를 혼합하여 그린시트를 형성하고, 상기 그린시트를 소정의 두께를 갖도록 적층, 압착한 후 상기 적층체에 소정의 간격을 두고 펀칭하여 소정 직경의 다수의 홀(holes)을 생성하는 단계와, 상기 홀에 도전성 재료를 주입하는 단계와, 상기 도전성 재료가 주입된 홀을 탭핑하여 중공 나선형 내부 도체 코일을 형성하는 단계와, 상기 중공 나선형 내부 도체 코일의 내부 전극이 형성된 적층체를 소정의 길이로 절단한 후 소결하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예는 세라믹 분말에 유기 바인더를 혼합하여 그린 시트를 형성하고 상기 그린시트를 소정의 두께를 갖도록 적층, 압착한 후 상기 적층체에 소정의 간격을 두고 펀칭하여 소정 직경의 다수의 홀(holes)을 생성하는 단계와, 상기 홀을 탭핑하는 단계와, 상기 탭핑된 홀에 도전성 재료를 주입하는 단계와, 상기 도전성 재료가 주입된 홀을 중심으로 상기 형성된 홀의 직경보다 다소 큰 직경을 갖는 홀을 형성함으로써 중공 나선형 내부 도체 코일을 형성하는 단계와, 상기 중공 나선형 내부 도체 코일의 내부 전극이 형성된 적층체를 소정의 길이로 절단한 후 소결하는 단계를 포함하는 것을 특징으로 한다.

Description

표면 실장형 칩 인덕터 및 제조 방법{MANUFACTURING SURFACE MOUNTED CHIP INDUCTOR AND METHOD THEREFOR}
본 발명은 인덕터 및 그 제조 방법에 관한 것이며, 더욱 상세하게는 전자기기 등에 사용되는 표면 실장형(surface mounted device) 칩 인덕터(chip inductor) 및 그 제조 방법에 대한 것이다.
일반적으로 칩 인덕터는 범용 생활 가전 제품은 물론이고 전자 산업 기기 등과 같은 각종 전자기기에 다량 사용되고 있다. 최근에 각종 전자기기가 소형화되고, 경량화됨에 따라서 이를 구성하는 전자 부품 또한 경박 단소화하는 추세에 있다. 한편, 전자기기의 다기능화 및 디지털 통신 등의 발전으로 인해 사용 주파수대역이 점차 고주파 영역으로 확대되고 있으며, 이들 전자기기에 사용되는 전자부품도 고주파에 대한 대응이 중요한 과제로 되고 있다.
인덕터의 경우, 페라이트와 같은 자성체 코어를 사용한 인덕터는 코어 재료로 사용되는 자성체의 종류에 따라 다소 차이는 있지만 일정 주파수 이상에서 손실이 급격히 증가하는 한편 코일 선간에서 발생하는 기생용량에 의해 인덕턴스가 급격히 감소하여 수백 MHz ~ GHz 이상의 고주파대역에서는 사용이 어렵다.
자성체 코어를 사용한 인덕터의 이러한 제한으로 인해 고주파 대역에서는 자성체 코어를 사용하지 않고 파이버, 플라스틱 등의 비자성체의 틀(보빈)에 코일을 감은 공심 코일(空心 코일; air-cored 코일)이 사용되는데, 공심 코일은 큰 인덕턴스는 얻을 수 없지만 상기한 자성체 코어에서와 같은 제약이 없으므로 고주파 회로에서 널리 사용된다.
한편, 종래의 인덕터는 권선형과 적층형 두 가지로 분류되며, 각 부품은 적용 범위뿐 아니라 그 제조 방법 또한 상이하다.
권선형 인덕터는 자성 재료 등의 모재 또는 비자성체 보빈에 코일이 권취되어 있는 형태를 갖는다. 이 경우에, 코일간의 부유용량(stray capacity : 도선간의 정전 용량)이 발생하므로, 고용량의 인덕턴스를 얻기 위해 권선수를 증가시키면,그에 따라서 고주파 특성이 열화 되고 부피가 커진다는 등의 단점이 있다. 또한 보빈 자체의 크기로 인해 소형화가 어려우며, 표면실장이 가능한 칩 타입으로서는 내부에 공기가 채워진 공심 코일의 제조가 곤란하다는 문제점이 있다.
적층형 인덕터의 경우에는, 모재는 권선형과 동일하나 내부 전극이 나선형으로 인쇄된 그린시트(green sheet)를 적층, 가압, 소결한 후에 상기 모재의 양측부에 외부 전극이 도포되어 인덕터가 형성된다. 적층형 인덕터는 표면 실장되어 회로에서 노이즈 제거 등에 이용되는 칩 부품으로서, 대량 생산에 매우 적합한 동시에, 내부 전극이 은(Ag)으로 구성되기 때문에 고주파 특성이 우수하다는 장점이 있다. 반면에, 내부 전극의 적층 수가 제한되므로 인덕턴스에 한계가 있고, 특히 내부 전극의 폭이 제한되어 충분한 허용 전류를 얻을 수 없다는 단점이 있다. 한편, 상기 공심 코일형 인덕터를 표면실장에 유리한 적층형으로 제조하기 위해서는 페라이트 대신 비자성 글래스 세라믹재료의 그린시트(green sheet)를 사용하는데, 이 경우 유전율이 4~5 이상인 글래스 세라믹 내부에 코일이 형성되는 형태가 되므로, 속이 비어 있는 비자성체 보빈 위에 코일을 감아 결과적으로 코일의 내부가 유전율 1인 공기로 채워진 공심 코일에 비해 고주파 특성이 떨어지는 문제점이 있다.
본 발명의 목적은 상술된 종래의 문제점을 해결하기 위한 것으로서, 표면 실장이 용이하면서도, 공심(空心)코일의 구조를 가져, 우수한 고주파 특성을 나타내는 칩 인덕터 및 그 제조 방법을 제공하는 것을 그 목적으로 한다.
본 발명의 또 다른 목적은, 암나사를 가공하는데 사용되는 것과 같은 탭을이용하여, 소형의 인덕터 코일을 용이하게 형성하도록 하는 것이다.
이를 위하여, 본 발명의 표면 실장형 칩 인덕터 제조 방법에 따르면, 세라믹 분말에 유기 바인더를 혼합하여 그린시트를 형성하고, 상기 그린시트를 소정의 두께를 갖도록 적층, 압착한 후 상기 적층체에 소정의 간격을 두고 펀칭하여 소정 직경의 다수의 홀(holes)을 생성하는 단계와, 상기 홀에 도전성 재료를 주입하는 단계와, 상기 도전성 재료가 주입된 홀을 탭핑하여 중공 나선형 내부 도체 코일을 형성하는 단계와, 상기 중공 나선형 내부 도체 코일의 내부 전극이 형성된 적층체를 소정의 길이로 절단한 후 소결하는 단계를 포함하는 것을 특징으로 한다. 또한, 상기 소결체의 양측부에 외부전극을 형성하는 것을 특징으로 한다.
한편, 본 발명의 또 다른 표면 실장형 칩 인덕터를 제조하는 방법에 따르면, 세라믹 분말에 유기 바인더를 혼합하여 그린 시트를 형성하고 상기 그린시트를 소정의 두께를 갖도록 적층, 압착한 후 상기 적층체에 소정의 간격을 두고 펀칭하여 소정 직경의 다수의 홀(holes)을 생성하는 단계와, 상기 홀을 탭핑하는 단계와, 상기 탭핑된 홀에 도전성 재료를 주입하는 단계와, 상기 도전성 재료가 주입된 홀을 중심으로 상기 형성된 홀의 직경보다 다소 큰 직경을 갖는 홀을 형성함으로써 중공 나선형 내부 도체 코일을 형성하는 단계와, 상기 중공 나선형 내부 도체 코일의 내부 전극이 형성된 적층체를 소정의 길이로 절단한 후 소결하는 단계를 포함하는 것을 특징으로 한다. 또한, 상기 소결체의 양측부에 외부전극을 형성하는 것을 특징으로 한다.
도 1은 소정 직경의 다수의 홀이 형성된 적층체를 도시한 도면.
도 2는 홀에 도전성 재료가 주입된 상태를 도시한 도면.
도 3은 탭핑 처리에 의해 형성된 중공 나선형 내부 도체 코일을 도시한 도면.
도 4는 하나의 나선형 내부 도체 코일을 포함하도록 적층체를 절단한 도면.
도 5는 하나의 나선형 내부 도체 코일을 포함하는 적층체의 단면도.
도 6은 소결체의 양측부에 외부 전극이 형성되는 것을 도시한 도면.
도 7은 본 발명의 제2 실시예에 따라서 형성된 하나의 나선형 내부 도체 코일을 포함하는 적층체의 단면도.
지금부터, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예의 표면 실장형 칩 인덕터 및 그 제조방법에 대해서 설명하겠다.
도 1은 다수의 홀이 형성된 적층체를 도시한 도면이다. 상기 적층체는 세라믹 분말에 유기 바인더 등을 첨가하여 혼합한 후, 닥터 블레이드 법에 의해 제조된 그린시트를 2.6mm의 두께로 적층한 후 압착하여 형성된다. 상기 혼합된 유기 바인더는 성형이 완료된 성형체가 소결될 때 소결 과정에서 소실되므로, 소결체는 세라믹 및 이에 첨가된 각종 첨가물로 이루어진 고용체를 형성한다. 본 발명에 사용되는 유기 바인더로는 PVA, PVB, 폴리스티렌, 폴리에틸렌, 폴리아미드, 폴리 염화비닐등이 있다. 물론, 본 발명에 사용될 수 있는 유기 바인더는 상기 재료로 한정되지 않으며, 그 밖의 다른 적절한 재료를 사용할 수 있다는 것을 당업자는 알 수 있을 것이다.
한편, 그린 시트가 수매 적층된 적층체상의 다수의 홀은 소정의 간격을 두고 일예로서 직경 0.9mm을 갖도록 적절한 크기의 펀칭 도구를 사용하여 펀칭함으로써 형성된다.
도 2는 도전성 재료가 홀에 주입된 것을 도시한 것인데, 이 도전성 재료는 스크린 인쇄법 등에 의해 홀에 주입된다. 한편, 본 실시예에서 상기 홀에 주입되는 도전성 재료로서 Ag을 사용하지만, 당업자는 이외의 다른 적절한 물질, 예를 들어 Pd, Al, Au, Pt, Ni, Cu, Sn 또는 이들 원소중 1종의 원소가 함유된 합금을 상기 홀에 주입할 수 있다는 것을 알 수 있을 것이다.
도 3은 Ag가 주입된 홀을 암나사를 가공하는데 사용하는 것과 같은 적절한탭(tap) 도구를 사용하여 탭핑 처리함으로써 중공 나선형 내부 도체 코일을 형성하는 것을 도시한 것이다. 상기 홀의 탭핑 처리시 탭핑 처리된 Ag는 회수하여 재사용 할 수 있다.
본 발명의 실시예에선, 탭의 직경을 1.0㎜, 탭의 피치를 0.25㎜로 하여, 내부 도체 코일의 전극 두께는 10-15㎛, 전극간의 폭은 50-60㎛인 10턴 코일을 형성하도록 한 것이지만, 당업자는 이와 다른 직경 및 피치를 갖는 탭을 사용하여 다른 전극 두께 및 폭을 갖는 코일을 또한 형성할 수 있다는 것을 알 수 있을 것이다.
도 4는 나선형 코일 패턴을 포함한 적층체가 소정 길이로 절단된 후 소결된 상태를 도시한 것이다. 본 실시예에서, 내부 전극이 형성된 적층체를 소정의 길이로 절단한 후, 850-900℃에서 3시간 동안 소결한다.
도 5는 상기 소정 길이로 절단된 적층체의 A-A'단면을 도시한 것이다.
도 6은 소결체의 양측부에 외부 전극을 형성함으로써 제조된 표면 실장형 칩 인덕터를 도시한 것이다.
도 7은 본 발명의 제 2실시예에 따라서 형성된 중공 나선형 내부 전극 코일의 단면을 도시한 것이다.
상술된 실시예에서 그린 시트가 수매 적층된 적층체상에 적절한 크기의 펀칭 도구를 사용하여 다수의 홀을 형성한 후 도전성 재료를 주입하고 나서, 상기 도전성 재료가 주입된 홀을 탭핑 처리하도록 하였으나, 본 발명의 또 다른 실시예로서 세라믹 그린 시트가 수매 적층된 적층체상에 적절한 크기의 펀칭 도구를 사용하여 다수의 홀을 형성한 후, 이 홀을 적절한 탭 도구를 사용하여 탭핑 처리하고 나서도전성 재료를 주입한 후, 도전성 재료가 주입된 홀을 중심으로, 상기 형성된 홀의 직경보다 다소 큰 직경을 갖는 홀을 형성함으로써 중공 나선형 내부 도체 코일을 형성하는 방법이 있다.
상술된 본 발명의 또 다른 실시예의 그 외 다른 공정은 앞서 설명된 실시예의 표면 실장형 칩 인덕터를 제조하는 방법과 동일하므로, 이에 대한 설명은 본원 명세서에서 설명하지 않았다.
상술된 본 발명의 일 실시예에 따른 표면 실장형 칩 인덕터의 크기는 2012 크기를 갖으며, 이 인덕터의 인덕턴스(L)는 24.84nH(100MHz에서) 이고, 품질 계수(Q)는 11.85(100MHz에서)이다.
한편, 상기 그린 시트를 1.3mm의 두께로 적층하여, 직경이 0.5mm, 피치가 0.125mm인 탭을 사용하여 탭핑 처리하면, 10턴 코일을 갖는 1005 크기의 표면 실장형 칩 인덕터를 얻을 수 있다. 이와같이 얻어진 내부 전극은 전극 폭이 40~50㎛, 전극간의 폭이 50~60㎛로 형성된다.
본 실시예에서는 2012, 1005 크기로 표면 실장형 칩 인덕터를 제조하는 방법이 설명되었지만, 당업자는 시트 적층 두께 및 홀 과 탭의 직경을 적절히 변경시켜 그 외의 다른 표면 실장 크기, 예를 들어 1608, 0603등의 크기를 갖는 표면 실장형 칩 인덕터를 제조할 수 있다는 것을 알 수 있을 것이다.
또한, 상기 그린시트는 인덕터의 용도가 고주파대역용이 아닐 경우, 세라믹 외의 다른 재료, 예를 들어 페라이트 등의 재료를 사용하여 형성할 수 도 있다.
또한, 본 발명에서는 상기 나선형 내부 도체 코일이 중공상태 이지만, 특별히 인덕터 자체가 높은 기계적 강도를 요구하는 경우나, 고주파대역에서 엄격한 전기적 특성이 요구되지 않는 경우에는, 상기 그린시트 형성 시 사용 한 재료와 동일한 재료 또는 다른 재료를 상기 중공 나선형 내부 도체 코일 내에 주입하여 형성하여도 무방하다.
상술된 본 발명의 방법에 따르면, 그린 시트가 수매 적층된 적층체상에 홀을 형성하고 이 홀 내부에 내부 도체코일이 형성됨으로써, 완전한 원형 공심(空心)코일이 구성되므로, 적층형 인덕터의 장점과 공심 코일형 인덕터의 장점을 동시에 갖게 되어 고주파특성이 좋은 표면 실장형 칩 인덕터를 제공 할 수 있다.
또한, 본 발명의 방법에 따르면, 제조 과정이 단순하고 대량 생산이 유리하며, 다양한 크기, 예를 들어 2012, 1608, 1005, 0603 크기 등의 칩 인덕터를 손쉽게 제조할 수 있다. 또한 그 형태와 크기가 적층형 인덕터와 동일하므로 기존에 사용해 오던 표면 실장형 장착기를 이용하여 실장하는 것이 가능하게 된다.

Claims (10)

  1. 표면 실장형 칩 인덕터 제조 방법에 있어서,
    세라믹 분말에 유기 바인더를 혼합하여 그린시트를 형성하고, 상기 그린시트를 소정의 두께를 갖도록 적층, 압착한 후 상기 적층체에 소정의 간격을 두고 펀칭하여 소정 직경의 다수의 홀(holes)을 생성하는 단계와,
    상기 홀에 도전성 재료를 주입하는 단계와,
    상기 도전성 재료가 주입된 홀을 탭핑하여 중공 나선형 내부 도체 코일을 형성하는 단계와,
    상기 중공 나선형 내부 도체 코일의 내부 전극이 형성된 적층체를 소정의 길이로 절단한 후 소결하는 단계를 포함하는 것을 특징으로 하는 표면 실장형 칩 인덕터 제조 방법.
  2. 표면 실장형 칩 인덕터 제조 방법에 있어서,
    세라믹 분말에 유기 바인더를 혼합하여 그린 시트를 형성하고 상기 그린시트를 소정의 두께를 갖도록 적층, 압착한 후 상기 적층체에 소정의 간격을 두고 펀칭하여 소정 직경의 다수의 홀(holes)을 생성하는 단계와,
    상기 홀을 탭핑하는 단계와,
    상기 탭핑된 홀에 도전성 재료를 주입하는 단계와,
    상기 도전성 재료가 주입된 홀을 중심으로 상기 형성된 홀의 직경보다 다소큰 직경을 갖는 홀을 형성함으로써 중공 나선형 내부 도체 코일을 형성하는 단계와,
    상기 중공 나선형 내부 도체 코일의 내부 전극이 형성된 적층체를 소정의 길이로 절단한 후 소결하는 단계를 포함하는 것을 특징으로 하는 표면 실장형 칩 인덕터 제조방법.
  3. 청구항 3(은)는 설정등록료 납부시 포기되었습니다.
    제1항 또는 제2항에 있어서,
    상기 홀은 암나사를 가공하는데 사용하는 것과 같은 적절한 탭(tap) 도구를 사용하여 탭핑되는 것을 특징으로 하는 표면 실장형 칩 인덕터 제조 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 세라믹 분말 대신 페라이트 분말로 그린시트가 형성되는 것을 특징으로 하는 표면 실장형 칩 인덕터 제조 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 중공 나선형 내부 도체 코일이 형성된 홀 내에, 상기 그린시트 형성 시에 사용된 것과 동일한 재료 또는 다른 재료를 주입하여 채우는 것을 특징으로 하는 표면 실장형 칩 인덕터 제조 방법.
  6. 청구항 6(은)는 설정등록료 납부시 포기되었습니다.
    제1항 또는 제2항에 있어서,
    상기 도전성 재료는 Ag, Pd, Al, Au, Pt, Ni, Cu, Sn 또는 이들 원소중 1종의 원소가 함유된 합금인 것을 특징으로 하는 표면 실장형 칩 인덕터 제조 방법.
  7. 청구항 7(은)는 설정등록료 납부시 포기되었습니다.
    제1항 또는 제2항에 있어서,
    상기 소결체의 양측부에 외부 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표면 실장형 칩 인덕터 제조방법.
  8. 표면 실장형 칩 인덕터에 있어서,
    페라이트 또는 세라믹 분말에 유기 바인더를 혼합하여 그린시트를 형성하고 소정의 두께를 갖도록 적층, 압착한 후 펀칭되어 형성된 소정 직경의 홀을 갖는 적층체, 및
    상기 적층체의 홀 내부가 탭핑 처리되고 탭핑 처리된 부분에 도전성재료가 피복되어 형성된 중공 나선형 내부 도체 코일을 포함하는데, 상기 홀 내부에는 공기가 채워져 소위 공심(空心)코일을 형성하는 것을 특징으로 하는 표면실장형 칩 인덕터.
  9. 제8항에 있어서,
    상기 적층체의 홀 내부에 상기 그린시트를 형성하는 재료와 같은 재료 또는 다른 재료가 채워지는 것을 특징으로 하는 표면실장형 칩 인덕터.
  10. 청구항 10(은)는 설정등록료 납부시 포기되었습니다.
    제 8항 또는 제 9항에 있어서,
    상기 적층체의 양측부에 외부전극이 부착된 것을 특징으로 하는 표면실장형 칩 인덕터.
KR10-2001-0029375A 2001-05-28 2001-05-28 표면 실장형 칩 인덕터 및 제조 방법 KR100372737B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0029375A KR100372737B1 (ko) 2001-05-28 2001-05-28 표면 실장형 칩 인덕터 및 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0029375A KR100372737B1 (ko) 2001-05-28 2001-05-28 표면 실장형 칩 인덕터 및 제조 방법

Publications (2)

Publication Number Publication Date
KR20020090507A KR20020090507A (ko) 2002-12-05
KR100372737B1 true KR100372737B1 (ko) 2003-02-15

Family

ID=27706698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0029375A KR100372737B1 (ko) 2001-05-28 2001-05-28 표면 실장형 칩 인덕터 및 제조 방법

Country Status (1)

Country Link
KR (1) KR100372737B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100513348B1 (ko) * 2004-03-31 2005-09-07 삼성전기주식회사 에어전극패턴을 갖는 칩 부품 및 그 제조방법
KR100649681B1 (ko) * 2005-08-09 2006-11-27 삼성전기주식회사 비어홀로서 금속체가 삽입된 칩부품과 그 제조방법
CN112420319B (zh) * 2020-11-10 2022-07-19 合肥德珑电子科技有限公司 一种立体悬空电感器及其制造方法
CN112366076B (zh) * 2020-11-10 2022-10-11 合肥京思威电子科技有限公司 一种电感器及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04165606A (ja) * 1990-10-30 1992-06-11 Taiyo Yuden Co Ltd チップ・ビーズインダクタとその製造方法
JPH05299250A (ja) * 1992-04-17 1993-11-12 Nec Kansai Ltd チップインダクタ及びその製造方法
JPH06120039A (ja) * 1992-10-02 1994-04-28 Tokin Corp インダクタ及びその製造方法
JPH1092643A (ja) * 1996-09-17 1998-04-10 Murata Mfg Co Ltd 積層チップインダクタの製造方法
KR20000016006A (ko) * 1997-03-28 2000-03-25 모리시타 요이찌 칩인덕터 및 그 제조방법
KR20000040048A (ko) * 1998-12-17 2000-07-05 김춘호 적층형 칩 인덕터
JP2001093733A (ja) * 1999-09-24 2001-04-06 Koa Corp 積層チップインダクタ及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04165606A (ja) * 1990-10-30 1992-06-11 Taiyo Yuden Co Ltd チップ・ビーズインダクタとその製造方法
JPH05299250A (ja) * 1992-04-17 1993-11-12 Nec Kansai Ltd チップインダクタ及びその製造方法
JPH06120039A (ja) * 1992-10-02 1994-04-28 Tokin Corp インダクタ及びその製造方法
JPH1092643A (ja) * 1996-09-17 1998-04-10 Murata Mfg Co Ltd 積層チップインダクタの製造方法
KR20000016006A (ko) * 1997-03-28 2000-03-25 모리시타 요이찌 칩인덕터 및 그 제조방법
KR20000040048A (ko) * 1998-12-17 2000-07-05 김춘호 적층형 칩 인덕터
JP2001093733A (ja) * 1999-09-24 2001-04-06 Koa Corp 積層チップインダクタ及びその製造方法

Also Published As

Publication number Publication date
KR20020090507A (ko) 2002-12-05

Similar Documents

Publication Publication Date Title
CN108597731B (zh) 片式电子组件及其制造方法
US9976224B2 (en) Chip electronic component and manufacturing method thereof
KR101994726B1 (ko) 칩 전자부품 및 그 제조방법
US20090029185A1 (en) Magnetic device and manufacturing method thereof
US20040183645A1 (en) Inductance element, laminated electronic component, laminated electronic component module and method for producing these element, component and module
JP2001023822A (ja) 積層フェライトチップインダクタアレイおよびその製造方法
KR20140003056A (ko) 파워 인덕터 및 그 제조방법
US9331009B2 (en) Chip electronic component and method of manufacturing the same
KR20130064352A (ko) 적층형 인덕터 및 그 제조방법
JP2005045103A (ja) チップインダクタ
CN108630383B (zh) 片式电子组件
JP3858853B2 (ja) 2ポート型アイソレータ及び通信装置
KR100372737B1 (ko) 표면 실장형 칩 인덕터 및 제조 방법
JPH10270249A (ja) 積層型コイル部品
JP2003243226A (ja) 巻線型電子部品とその製造方法
JP3320096B2 (ja) 積層型インダクタおよびその製造方法
KR100373489B1 (ko) 표면 실장형 칩 인덕터 및 제조 방법
KR101719970B1 (ko) 코일 전자부품 및 그 제조방법
CN110676029A (zh) 电感器
JPH08124749A (ja) チップインダクタおよびその製造方法
KR100376221B1 (ko) 표면 실장형 칩 인덕터 제조방법
KR100386309B1 (ko) 칩 형태의 커먼 모드 초크 코일 제조방법
KR20150105786A (ko) 적층형 전자부품 및 그 제조방법
KR100386307B1 (ko) 표면 실장형 칩 인덕터 제조 방법
KR100386308B1 (ko) 칩 형태의 커먼 모드 초크 코일 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070130

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee