JPS5924534B2 - 積層複合部品 - Google Patents
積層複合部品Info
- Publication number
- JPS5924534B2 JPS5924534B2 JP54109061A JP10906179A JPS5924534B2 JP S5924534 B2 JPS5924534 B2 JP S5924534B2 JP 54109061 A JP54109061 A JP 54109061A JP 10906179 A JP10906179 A JP 10906179A JP S5924534 B2 JPS5924534 B2 JP S5924534B2
- Authority
- JP
- Japan
- Prior art keywords
- laminated composite
- printed
- thin plate
- exposed
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Filters And Equalizers (AREA)
Description
【発明の詳細な説明】
本発明は積層複合部品に関し、特にインダクタとコンデ
ンサとを構成要素とするチップ形積層複合部品に関する
。
ンサとを構成要素とするチップ形積層複合部品に関する
。
従来の複合部品はインダクタの寸法が大きくなり、また
インダクタの製法がコンデンサの製法と全く異なること
から複合化及ひ小型化が困難であつた。
インダクタの製法がコンデンサの製法と全く異なること
から複合化及ひ小型化が困難であつた。
コンデンサに関しては積層チップコンデンサ等が知られ
ているように薄形・小型化が進んでいるが、インダクタ
−は導線を磁心に巻くことが必要で小型化のネックとな
つていた。本発明者はこの問題を解決するため特願昭５
４−２２５４８号等で印刷またはシート方式によるチッ
プ形積層複合部品を提案した。
ているように薄形・小型化が進んでいるが、インダクタ
−は導線を磁心に巻くことが必要で小型化のネックとな
つていた。本発明者はこの問題を解決するため特願昭５
４−２２５４８号等で印刷またはシート方式によるチッ
プ形積層複合部品を提案した。
その要点を述べると、薄い絶縁基板上にインダクタ用導
体パターン、コンデンサ用電極パターン、誘電体薄膜、
磁性体薄膜等を適当な順序で印刷して積層して行き、チ
ップ状の積層体を形成し、焼成ｐ層体の縁辺に露出する
導体パターンの末端に接続するように外部端子を積層体
の縁辺部に焼付けたものであつた。この方式は複合部品
の小型化、大量生産化、コストダウン等の利益を提供す
るが若干の問題点を有することが分つた。すなわち、積
層形複合部品の層を構成する誘電体薄膜と磁性体薄膜と
の間に焼成時の縮率の違いがあること、及ひ焼成時の相
互反応の問題があることにより、複合部品の割れ、反り
、特性の劣化、品質のばらつきが若干見られることであ
る。本発明はこの問題をそれぞれの導体を積層体の四面
より引き出して、小型化積層化をはかるとともに、ダン
パー材の使用により解決するものである。
体パターン、コンデンサ用電極パターン、誘電体薄膜、
磁性体薄膜等を適当な順序で印刷して積層して行き、チ
ップ状の積層体を形成し、焼成ｐ層体の縁辺に露出する
導体パターンの末端に接続するように外部端子を積層体
の縁辺部に焼付けたものであつた。この方式は複合部品
の小型化、大量生産化、コストダウン等の利益を提供す
るが若干の問題点を有することが分つた。すなわち、積
層形複合部品の層を構成する誘電体薄膜と磁性体薄膜と
の間に焼成時の縮率の違いがあること、及ひ焼成時の相
互反応の問題があることにより、複合部品の割れ、反り
、特性の劣化、品質のばらつきが若干見られることであ
る。本発明はこの問題をそれぞれの導体を積層体の四面
より引き出して、小型化積層化をはかるとともに、ダン
パー材の使用により解決するものである。
以下図面に関連して本発明を詳しく説明する。
なお、本発明で用いる磁性体は磁性酸化物（例フェライ
ト等）の磁性体粉末を適宜のバインダーと共にペースト
状にしたものを印刷法で薄板に形成することにより得る
。磁性粉末は焼成後に電気絶縁性を有するものを用いる
ことが好ましい。本発明で用いる誘電体はＴｉＯ２、Ｂ
ａ３０４、等のセラミックの粉末を適当なバインダーと
共にペースト状にしたものを印刷法で薄板に形成するか
、或いは押出し成形等でシート状に延ばしたものから構
成する。本発明で用いる電極外部端子等の導体はＡｇ−
Ｐｄ等の金属粉末を適当なバインダーでペースト状にし
たものを印刷法により薄板に形成することにより得る。
電極その他の導体で焼成を受けるものはＡｇ−Ｐｄ等の
耐熱性金属粉末を用い、外部端子はＡｇ等の導電性金属
粉末を用いて形成することが好ましい。本発明で用いる
ダンパー材はフエライト磁性体と誘電体の中間の焼成縮
率を有する例えばガラス、アルミナ、又はフエライトと
誘電体の混合焼結体等の粉末をペースト状にしたものを
薄板状に印刷するか、或いは押出し成形法でシート状に
延ばしたものから構成する。第１〜２３図は順に本発明
の積層複合部品の積層工程の各段階を示す。第２４図は
上記工程に従つて多数の積層体を並列的に製造する際の
配置図を示し、例えばポリエステルシート等の基板２４
を利用してその上に第１図に示す薄板（膜）状誘電体１
を多数印刷または重畳し、以下第２〜２３図の工程を行
つて最後に線Ａ，ｂに沿つて切断して所定の個々の積層
体を得るものである。線Ａ．ｂは仮想線であり、例えば
誘電体薄板１は第２４図で１枚の板を用いる。しかし、
以下の説明では唯１個の積層複合部品について説明する
。第１図を参照するに、先ずポリエステルフイルム上に
誘電体薄板１を印刷（ペーストを直接使用する場合・・
・以下同じ）または重畳（シート形に成形されたものを
用いる場合・・・以下同じ）させる。
ト等）の磁性体粉末を適宜のバインダーと共にペースト
状にしたものを印刷法で薄板に形成することにより得る
。磁性粉末は焼成後に電気絶縁性を有するものを用いる
ことが好ましい。本発明で用いる誘電体はＴｉＯ２、Ｂ
ａ３０４、等のセラミックの粉末を適当なバインダーと
共にペースト状にしたものを印刷法で薄板に形成するか
、或いは押出し成形等でシート状に延ばしたものから構
成する。本発明で用いる電極外部端子等の導体はＡｇ−
Ｐｄ等の金属粉末を適当なバインダーでペースト状にし
たものを印刷法により薄板に形成することにより得る。
電極その他の導体で焼成を受けるものはＡｇ−Ｐｄ等の
耐熱性金属粉末を用い、外部端子はＡｇ等の導電性金属
粉末を用いて形成することが好ましい。本発明で用いる
ダンパー材はフエライト磁性体と誘電体の中間の焼成縮
率を有する例えばガラス、アルミナ、又はフエライトと
誘電体の混合焼結体等の粉末をペースト状にしたものを
薄板状に印刷するか、或いは押出し成形法でシート状に
延ばしたものから構成する。第１〜２３図は順に本発明
の積層複合部品の積層工程の各段階を示す。第２４図は
上記工程に従つて多数の積層体を並列的に製造する際の
配置図を示し、例えばポリエステルシート等の基板２４
を利用してその上に第１図に示す薄板（膜）状誘電体１
を多数印刷または重畳し、以下第２〜２３図の工程を行
つて最後に線Ａ，ｂに沿つて切断して所定の個々の積層
体を得るものである。線Ａ．ｂは仮想線であり、例えば
誘電体薄板１は第２４図で１枚の板を用いる。しかし、
以下の説明では唯１個の積層複合部品について説明する
。第１図を参照するに、先ずポリエステルフイルム上に
誘電体薄板１を印刷（ペーストを直接使用する場合・・
・以下同じ）または重畳（シート形に成形されたものを
用いる場合・・・以下同じ）させる。
乾燥後（印刷の場合・・・以下印刷に言及するときは乾
燥工程があるものとする）、第２図のように誘電体１の
左辺に一端ａが露出するようにしてコンデンサ用電極２
を印刷する。第３図の工程に移り、誘電体１と同じ大き
さの誘電体３をその上に印刷または重畳させ、第４図の
ように誘電体３の上辺に一端ｂが露出するようにしてコ
ンデンサ用の他の電極４を印刷する。次に第５図のよう
に下層の全体を覆う大きさのダンパー材５を印刷または
重畳させ、その上に第６図のように電気絶縁性の磁性体
６を印刷または重畳させる。磁性体６の上には第７図に
示すようにインダクタ用導体７をその一端Ｃが積層体の
左辺に露出するようにしてＣ形に印刷する。次に第８図
に示すように磁性体８を導体７の自由端のみが面上に露
出されたままになるように積層体の下辺側部分に印刷し
、次に第９図のように下側の導体７と接続し積層体の下
辺へ露出する一端ｄを有するインダクタ用Ｃ形導体９を
印刷する。第１０図の工程へ移り、第２のダンパー材１
０をこの工程までに形成された積層体の上面全体に印刷
または重畳させ、さらにその上に第１１図のように積層
体の下辺に露出する一端ｅを有するコンデンサ用電極１
１を印刷し、その上に第１２図のように誘電体１２を印
刷する。第１２図のように積層体の上面全体に誘電体１
２を印刷し、その上に第１３図のように一端ｆが上辺に
露出するようにしてコンデンサ用電極１３を印刷し、次
で第１４図のようにダンパー材１４を全面に印刷または
重畳し、第１５図のように全面に磁性体１５を印刷また
は重畳させる。第１６図に示すように、磁性体１５の上
に一端ｇが積層体の下辺へ露出するＬ形のインダクタ用
導体１６を印刷し、次に第１７図のように導体１６の自
由端が露出するように積層体の下辺側に磁性体１７を印
刷し、第１８図のように下側の導体１６１ｆＣ接続する
Ｃ型のインダクタ用導体１８を印刷し、その端部Ｈ，ｉ
はそれぞれ積層体の下辺及ひ右辺に露出させる。第１９
図に示すように、さらにダンバ一材１９を全面に印刷ま
たは重畳させ、その上にコンデンサ用電極２０をその一
端ｋが積層体の下辺に露出するように印刷し、次で第２
１図のように誘電体２１を積層体の上面全面に印刷また
は重畳させ、第２２図のように誘電体２１の上にコンデ
ンサ用電極２２を印刷し、その一端１を積層体の上辺に
露出させ、最後に第２３図のように誘電体２３を印刷ま
たは重畳させて積層工程を終る。次で、第２４図に関連
して述べたように、多数の積層体の間の線Ａ，ｂに沿つ
てカツタ一で切断処理を行つて多数の連つた複合部品を
同一寸法の個々の複合部品（半成品）ＶＣ分離する。以
上の工程で作られた積層複合部品を焼成炉に入れて所定
の焼成温度で熱処理すれば全体が一体化したモノリシツ
クな積層複合体の焼成品ができる。
燥工程があるものとする）、第２図のように誘電体１の
左辺に一端ａが露出するようにしてコンデンサ用電極２
を印刷する。第３図の工程に移り、誘電体１と同じ大き
さの誘電体３をその上に印刷または重畳させ、第４図の
ように誘電体３の上辺に一端ｂが露出するようにしてコ
ンデンサ用の他の電極４を印刷する。次に第５図のよう
に下層の全体を覆う大きさのダンパー材５を印刷または
重畳させ、その上に第６図のように電気絶縁性の磁性体
６を印刷または重畳させる。磁性体６の上には第７図に
示すようにインダクタ用導体７をその一端Ｃが積層体の
左辺に露出するようにしてＣ形に印刷する。次に第８図
に示すように磁性体８を導体７の自由端のみが面上に露
出されたままになるように積層体の下辺側部分に印刷し
、次に第９図のように下側の導体７と接続し積層体の下
辺へ露出する一端ｄを有するインダクタ用Ｃ形導体９を
印刷する。第１０図の工程へ移り、第２のダンパー材１
０をこの工程までに形成された積層体の上面全体に印刷
または重畳させ、さらにその上に第１１図のように積層
体の下辺に露出する一端ｅを有するコンデンサ用電極１
１を印刷し、その上に第１２図のように誘電体１２を印
刷する。第１２図のように積層体の上面全体に誘電体１
２を印刷し、その上に第１３図のように一端ｆが上辺に
露出するようにしてコンデンサ用電極１３を印刷し、次
で第１４図のようにダンパー材１４を全面に印刷または
重畳し、第１５図のように全面に磁性体１５を印刷また
は重畳させる。第１６図に示すように、磁性体１５の上
に一端ｇが積層体の下辺へ露出するＬ形のインダクタ用
導体１６を印刷し、次に第１７図のように導体１６の自
由端が露出するように積層体の下辺側に磁性体１７を印
刷し、第１８図のように下側の導体１６１ｆＣ接続する
Ｃ型のインダクタ用導体１８を印刷し、その端部Ｈ，ｉ
はそれぞれ積層体の下辺及ひ右辺に露出させる。第１９
図に示すように、さらにダンバ一材１９を全面に印刷ま
たは重畳させ、その上にコンデンサ用電極２０をその一
端ｋが積層体の下辺に露出するように印刷し、次で第２
１図のように誘電体２１を積層体の上面全面に印刷また
は重畳させ、第２２図のように誘電体２１の上にコンデ
ンサ用電極２２を印刷し、その一端１を積層体の上辺に
露出させ、最後に第２３図のように誘電体２３を印刷ま
たは重畳させて積層工程を終る。次で、第２４図に関連
して述べたように、多数の積層体の間の線Ａ，ｂに沿つ
てカツタ一で切断処理を行つて多数の連つた複合部品を
同一寸法の個々の複合部品（半成品）ＶＣ分離する。以
上の工程で作られた積層複合部品を焼成炉に入れて所定
の焼成温度で熱処理すれば全体が一体化したモノリシツ
クな積層複合体の焼成品ができる。
第２５図は焼成後の積層体の外観図を示し、中央は平面
で上下左右は３角図法による側面（四面）を示す。Ａ面
には電極２の端部Ａ，導体７の端部ｃが露出し、Ｂ面に
は同様に端部Ｂ，ｆ，ｌが露出し、Ｃ面には端部１が露
出し、Ｄ面には端部Ｄ．ｅ，ｇ，ｈ，ｋが露出している
。な卦端部Ｄ，ｅ，ｇは上下方向（第２５図で）ＩＩＣ
整列し、Ｈ，ｋは別の個所に上下方向に整列しているこ
とに注意されたい。このように、本発明の積層複合部品
は積層体の四面より外部端子を取り出す構成となつてい
るので、複雑な回路をも１チツプ内に収めることができ
る積層複合部品を一層小型化することができる。第２６
図は焼成された積層体の斜視図である。次に第２７図に
示すように、適当な治具２７を利用して、これに焼成済
の積層体を多数個上下に重ねて保持させる。
で上下左右は３角図法による側面（四面）を示す。Ａ面
には電極２の端部Ａ，導体７の端部ｃが露出し、Ｂ面に
は同様に端部Ｂ，ｆ，ｌが露出し、Ｃ面には端部１が露
出し、Ｄ面には端部Ｄ．ｅ，ｇ，ｈ，ｋが露出している
。な卦端部Ｄ，ｅ，ｇは上下方向（第２５図で）ＩＩＣ
整列し、Ｈ，ｋは別の個所に上下方向に整列しているこ
とに注意されたい。このように、本発明の積層複合部品
は積層体の四面より外部端子を取り出す構成となつてい
るので、複雑な回路をも１チツプ内に収めることができ
る積層複合部品を一層小型化することができる。第２６
図は焼成された積層体の斜視図である。次に第２７図に
示すように、適当な治具２７を利用して、これに焼成済
の積層体を多数個上下に重ねて保持させる。
次に電極と導体の露出端に合わせて適当な導電体を焼付
けて第２８図に示す外部端子イ、口、ハ、二、ホを形成
し、これにより外部回路、例えばプリント回路盤や他の
回路素子への接続手段とする。上に述べた実施例は第２
９図に示す等価回路を有する。以上のように構成された
積層複合部品は製造が一貫して印刷またはこれと重畳の
組合せにより実行できるので工程の処理速度が高くでき
るし、また多数の素子の同時形成が可能である点でも大
量生産、能率化、コストダウン等の要因となる。
けて第２８図に示す外部端子イ、口、ハ、二、ホを形成
し、これにより外部回路、例えばプリント回路盤や他の
回路素子への接続手段とする。上に述べた実施例は第２
９図に示す等価回路を有する。以上のように構成された
積層複合部品は製造が一貫して印刷またはこれと重畳の
組合せにより実行できるので工程の処理速度が高くでき
るし、また多数の素子の同時形成が可能である点でも大
量生産、能率化、コストダウン等の要因となる。
また完成された積層部品は小型であるにも拘らず、Ｌ，
Ｃが誘電体、磁性体により増強されて高性能となる。モ
ノリシツク構造のために取扱いが容易であり、自動半田
付にも適する。また外部端子は辺の四面に形成されてい
るためプリント基板等へ直接半田付けすることができる
等の利益が得られる。さらに、本発明ではダンパー材を
利用したために各異種層間の干渉がなく、機械的にも電
気的にもすぐれた複合部品である。ノ 第３０図は本発明の種々の応用回路例を示すもので、こ
れらは第１〜２８図に関連して述べた手法を修正して容
易に構成できる。
Ｃが誘電体、磁性体により増強されて高性能となる。モ
ノリシツク構造のために取扱いが容易であり、自動半田
付にも適する。また外部端子は辺の四面に形成されてい
るためプリント基板等へ直接半田付けすることができる
等の利益が得られる。さらに、本発明ではダンパー材を
利用したために各異種層間の干渉がなく、機械的にも電
気的にもすぐれた複合部品である。ノ 第３０図は本発明の種々の応用回路例を示すもので、こ
れらは第１〜２８図に関連して述べた手法を修正して容
易に構成できる。
同図ａはトラツプ、ｂはバンドパスフイルタ、及ひｃは
ビデオ検波回路を示す。な卦第２９図のものはデクレイ
ラインとしても、あるいはビデオ検波回路の一部として
も用いうる。以上により本発明を説明したが、他にも種
々の変形例がありうることは当業者には明らかであろう
。
ビデオ検波回路を示す。な卦第２９図のものはデクレイ
ラインとしても、あるいはビデオ検波回路の一部として
も用いうる。以上により本発明を説明したが、他にも種
々の変形例がありうることは当業者には明らかであろう
。
第１図ないし第９図は本発明の積層複合部品の製造工程
を示し、左側は平面図、右側は中央垂直断面図、第１０
図ないし第２３図は第９図に続く工程を示す平面図、第
２４図は多数の積層複合部品を同時併行的に製造する場
合の第１段階工程を示す平面図、第２５図は焼成された
積層複合部品の側面構成を示す説明図、第２６図は同斜
視図、第２７図は外部端子を付設するための工程を示す
斜視図、第２８図は本発明の完成された積層複合部品の
斜視図、第２９図は同部品の等価回路図、及ひ第３０図
Ａ．ｂ，ｃは本発明の応用回路図である。 図中、主要な符号は次の通りである。
を示し、左側は平面図、右側は中央垂直断面図、第１０
図ないし第２３図は第９図に続く工程を示す平面図、第
２４図は多数の積層複合部品を同時併行的に製造する場
合の第１段階工程を示す平面図、第２５図は焼成された
積層複合部品の側面構成を示す説明図、第２６図は同斜
視図、第２７図は外部端子を付設するための工程を示す
斜視図、第２８図は本発明の完成された積層複合部品の
斜視図、第２９図は同部品の等価回路図、及ひ第３０図
Ａ．ｂ，ｃは本発明の応用回路図である。 図中、主要な符号は次の通りである。
Claims (1)
- 【特許請求の範囲】 １ 薄板状の誘電体をはさむ少くとも２層のコンデンサ
用導体と、薄板状の磁性体を巻回するコイル用の導体と
からなる積層体において、これらのコンデンサ用導体と
コイル用導体をそれぞれ該積層体の四面の任意の面に取
り出し、これらの導体にそれぞれ外部端子が接続されて
いることを特徴とする積層複合部品。 ２ 薄板状の誘電体をはさむ少くとも２層のコンデンサ
用導体と、薄板状の磁性体を巻回するコイル用導体との
間に、これら中間の縮率を示すダンパー材を介在させた
ことを特徴とする第１項記載の積層複合部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54109061A JPS5924534B2 (ja) | 1979-08-29 | 1979-08-29 | 積層複合部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54109061A JPS5924534B2 (ja) | 1979-08-29 | 1979-08-29 | 積層複合部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5633811A JPS5633811A (en) | 1981-04-04 |
| JPS5924534B2 true JPS5924534B2 (ja) | 1984-06-09 |
Family
ID=14500599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54109061A Expired JPS5924534B2 (ja) | 1979-08-29 | 1979-08-29 | 積層複合部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5924534B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022113674A1 (ja) * | 2020-11-25 | 2022-06-02 | 株式会社村田製作所 | ローパスフィルタ、積層型ローパスフィルタおよびフィルタ特性調整方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57187929A (en) * | 1981-05-15 | 1982-11-18 | Tdk Electronics Co Ltd | Method of producing solid state composite part |
| JPS5973824U (ja) * | 1982-11-09 | 1984-05-19 | ティーディーケイ株式会社 | フイルタ・ブロツク |
| JPS5973828U (ja) * | 1982-11-09 | 1984-05-19 | ティーディーケイ株式会社 | 分割チツプ型フイルタ |
| JPS5974723U (ja) * | 1982-11-10 | 1984-05-21 | ティーディーケイ株式会社 | Ｌｃ複合部品 |
| JPS5973826U (ja) * | 1982-11-11 | 1984-05-19 | ティーディーケイ株式会社 | フイルタ・モジユ−ル |
| JPS60180124U (ja) * | 1982-12-08 | 1985-11-29 | ティーディーケイ株式会社 | リ−ドレスｌｃフイルタ |
| JPS6244522U (ja) * | 1985-09-06 | 1987-03-18 | ||
| JPS6376313A (ja) * | 1986-09-18 | 1988-04-06 | ティーディーケイ株式会社 | 積層ｌｃフイルタ部品 |
| JP2707851B2 (ja) * | 1991-02-28 | 1998-02-04 | 株式会社村田製作所 | 電磁干渉フィルタ |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS428651Y1 (ja) * | 1964-09-09 | 1967-05-09 | ||
| US3765082A (en) * | 1972-09-20 | 1973-10-16 | San Fernando Electric Mfg | Method of making an inductor chip |
| JPS4980597A (ja) * | 1972-12-12 | 1974-08-03 | ||
| JPS5036013A (ja) * | 1973-07-11 | 1975-04-04 | ||
| JPS5092441A (ja) * | 1973-12-17 | 1975-07-23 |
-
1979
- 1979-08-29 JP JP54109061A patent/JPS5924534B2/ja not_active Expired
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS428651Y1 (ja) * | 1964-09-09 | 1967-05-09 | ||
| US3765082A (en) * | 1972-09-20 | 1973-10-16 | San Fernando Electric Mfg | Method of making an inductor chip |
| JPS4980597A (ja) * | 1972-12-12 | 1974-08-03 | ||
| JPS5036013A (ja) * | 1973-07-11 | 1975-04-04 | ||
| JPS5092441A (ja) * | 1973-12-17 | 1975-07-23 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022113674A1 (ja) * | 2020-11-25 | 2022-06-02 | 株式会社村田製作所 | ローパスフィルタ、積層型ローパスフィルタおよびフィルタ特性調整方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5633811A (en) | 1981-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4322698A (en) | Laminated electronic parts and process for making the same | |
| US6189200B1 (en) | Method for producing multi-layered chip inductor | |
| JPS5924534B2 (ja) | 積層複合部品 | |
| JPH0254647B2 (ja) | ||
| JP3680758B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JPS5924535B2 (ja) | 積層複合部品 | |
| JPS5923458B2 (ja) | 複合部品 | |
| KR100474947B1 (ko) | 적층 세라믹 전자 부품 제조 방법 및 적층 인덕터 제조 방법 | |
| JPS637016B2 (ja) | ||
| JPS6339958Y2 (ja) | ||
| JP2001307937A (ja) | 積層セラミック電子部品の製造方法 | |
| JPH0115159Y2 (ja) | ||
| JPS5933247B2 (ja) | 積層複合部品 | |
| JPH0447950Y2 (ja) | ||
| JPS5933248B2 (ja) | 複合電子部品 | |
| JPS6031242Y2 (ja) | Ｌｃ複合部品 | |
| JP2002343640A (ja) | 積層セラミック型電子部品 | |
| JP2663270B2 (ja) | 共振器及びその製造方法 | |
| JP2516533Y2 (ja) | 積層インダクタ− | |
| JP2700833B2 (ja) | セラミック複合電子部品およびその製造方法 | |
| JPH0963845A (ja) | 積層部品およびその製造方法 | |
| JPH0555067A (ja) | 積層セラミツクインダクタの製造方法 | |
| JPH0660134U (ja) | 積層チップｅｍｉ除去フィルタ | |
| JPS6017895Y2 (ja) | Ｌｃ複合部品 | |
| JPH0432733Y2 (ja) |