KR0173240B1 - 전자기적 특성이 양호한 인덕터 칩의 제조방법 - Google Patents

Abstract

본 발명은 정밀한 소형 전자제품 등에 사용되는 칩형인덕터(chip type inductor)의 제조방법에 관한 것이며; 그 목적은 내부도체와 페라이트(ferrite)간의 수축이 완화되어 전자기적 특성이 우수한 인덕터 칩(inductor chip)을 제조함에 있다.

상기 목적달성을 위한 본 발명은 페라이트시트상에 인쇄되는 내부도체의 상하부에 격리층을 인쇄한 다음 내부도체가 인쇄된 시트를 상기 페라이트기판에 적층하고 이러한 순차적인 적층과정을 한 후 최상층에는 상기 페라이트기판을 적치하고 이를 압착하고 최종적으로 절단된 각 칩을 소성하는 인덕터 칩의 제조방법에 관한 것을 그 기술적 요지로 한다.

Description

전자기적 특성이 양호한 인덕처 칩의 제조방법

제1도는 종래의 칩형 인덕터의 일례도로서, (a)는 사시도.

(b)는 인덕터소자의 제조과정을 설명하기 위한 페라이트성형체의 전개 사시도.

제2도는 NiCuZn인덕터 칩내의 페라이트와 내부도체사이의 소성온도에 다른 수축율과의 관계를 나타내는 그래프.

제3도는 본 발명에 따른 칩형 인덕터를 제조하는 과정을 설명하기 위한 페라이트 소자의 개략적인 구성도.

* 도면의 주요부분에 대한 부호의 설명

30 : 페라이트 성형체 22 : 내부도체

34 : 페라이트기판 35 : 페라이트시트

37 : 관통홀 38, 39 : 유기물층

[발명의 속하는 기술분야]

본 발명은 정밀한 소형 전자제품 등에 사용되는 칩형 인덕터(chip type inductor)의 제조방법에 관한 것으로, 보다 상세하게는 내부도체와 페라이트(ferrite)간의 수축이 완화되어 전자기적 특성이 우수한 인덕터 칩(inductor chip)을 제조하는 방법에 관한 것이다.

[종래기술]

인덕터는 자기인덕턴스(self-inductance)를 가지는 기본적인 회로소자로 보통 코일(coil) 및 자성체인 코어(core)로 구성된다. 인덕터 소자는 외부자계에 따라 코어의 전자가 한 방향으로 배열되거나 방향을 바꾸거나 하는 자성체 고유의 성질을 이용한 것이다.

최근에는 트로이덜형 인덕터(toroidal type inductor)와는 달리 제1도(a)와 같이, 소형일 뿐만 아니라 대량생산이 가능한 칩형 인덕터(10)가 개발되어 실용화되고 있다. 칩형 인덕터(10)는 페라이트성형체(20)와 그 양측에 형성된 외부전극(12)으로 구성되는데, 상기 페라이트성형체(20)는 제1도(b)와 같은 구조로 이루어진다. 페라이트성형체(20)를 제조하는 과정을 살펴보면 다음과 같다.

먼저 Fe₂O₃, NiO, ZnO 및 CuO 등을 주성분으로 하는 NiZn 또는 NiCuZn 페라이트분말과 PVB(poly vinyl buthyral) 등의 바인더를 혼합하고 이를 주조하여 다수의 페라이트시트(ferrite sheet)를 제조한다. 페라이트시트의 경우 통상 50-100㎛정도의 두께를 갖는다. 그 후 상기 페라이트시트는 순차적으로 적층하는데, 이때 최하층과 최상위층에는 다수의 시트를 적층하여 압착한 페라이트기판(24a)(24b)을 사용한다. 즉, 하부로부터 페라이트기판(24a)을 마련하고 그 위에 Ag, Au, Ag-Pd, Cu 등의 페이스트를 이용하여 내부도체(23)를 인쇄한 시트(25)를 적층하고, 다시 기계적 또는 레이저가공에 의해 형성되어 상하의 내부도체(23)를 도통하기 위한 관통홀(27)이 마련된 시트(25)를 적층한다. 이와같은 순서에 의해 내부도체(23)가 나선형의 코일형태를 갖도록 하고 최상층에 다시 페라이트기판(24b)을 적치하고 이를 압착한 다음 소성하여 제조한다. 그리고, 상기 페라이드성형체(20)의 내부도체(23)는 외부단자(23a)(23b)를 통해 성형체(20)의 양단에 도금되는 외부전극(12)과 도통된다. 이러한 종래의 칩형 인덕터는 대량생산이 가능하며, 또한 그 크기가 약 1.6×0.8㎜정도까지 소형화가 가능한 잇점이 있다.

그러나, 칩형 인덕터는 그 제조과정에서 보통 870-910℃의 범위에서 소성이 이루어지기 때문에 실제로 페라이트와 내부도체(23) 사이에는 수축이 일어나게 되는데, 이러한 수축율의 차이는 인덕턱 칩이 특성을 열화시키는 무제가 있다. 즉 Ag를 내부도체로 사용한 NiCuZn페라이트의 경우 약 870-910℃에서 소결시 페라이트는 약 18-22%, Ag는 약 15-20%정도로 수축하게 되어 제2도에 나타난 바와 같이, 동일 소결 온도시 큰 수축율(△S)이 발생됨에 따라 페라이트성형체는 잔류응력이 발생되고 이에 따라 최종 칩의 전자기적 특성, 특히 투자율이 급격이 저하되는 문제점이 있다.

[발명의 목적]

따라서, 본 발명은 종래의 칩형 인덕터에서 발생하는 내부도체와 페라이트 소자간의 수축을 완화시켜 최종 인덕터 칩의 전자기적 특성이 양호한 제조방법을 제공하는데 그 목적이 있다.

[발명의 구성 및 작용]

본 발명은 칩형 인덕터의 제조방법에 있어서, 페라이트분말과 바인더를 혼합하여 슬러리를 만들고, 상기 슬러리를 주조하여 페라이트시트를 제조하는 단계; 상기 페라이트시트를 다수개로 적층하여 압착하여 페라이트기판을 제조하는 단계; 하나의 페라이트시트상에 내부도체가 인쇄되는 부위에 유기물층을 인쇄한 다음 상기 유기물층상에 내부도체를 인쇄한 후 다시 내부도체상에 격리층을 인쇄하는 단계; 내부도체가 인쇄된 시트를 상기 페라이트기판에 적층하는 단계; 또 다른 페라이트시트에 관통홀을 형성시키고 관통홀이 형성된 시트를 상기 내부도체가 인쇄된 페라이트시트상에 적층하는 단계; 상기와 같이 내부도체가 인쇄된 페라이트시트와 관통홀이 형성된 페라이트시트를 순차적으로 다수개 적층하고 최상층에는 상기 페라이트기판을 적치하고 이를 압착하는 단계; 및 압착된 적층기판을 일정크기로 절단한 후, 절단된 각 칩을 소성하는 단계;를 포함하여 구성되는 전자기적 특성이 양호한 인덕터 칩의 제조방법에 관한 것이다.

이하, 본 발명을 도면을 통하여 상세히 설명한다.

우선, 본 발명에 따른 페라이트성형체는 기존의 인덕터 칩의 제조과정과 동일하게 Fe₂O₃, NiO, ZnO 및 CuO 등을 주성분으로 하는 NiZn 또는 NiCuZn 페라이트분말과 PVB(poly vinyl buthyral) 등의 바인더를 혼합하고 이를 주조하여 다수의 페라이트시트(ferrite sheet)를 제조하여 이루어진다. 페라이트시트의 경우 통상 50-100㎛ 정도의 두께를 갖는다. 그 후 상기 페라이트시트는 순차적으로 적층하는데, 이때 최하층과 최상위층에는 제3도(a)와 같이 다수의 시트를 적층하여 압착한 페라이트기판(34a)(34b)을 사용한다. 페라이트기판(34a)(34b)의 경우 그 두께는 약 0.1-2㎜ 정도가 바람직하다.

본 발명에 따른 성형체(30)는 하부로부터 페라이트기판(34a)을 마련하고 그 위에 Ag, Au, Ag-Pd, Cu 등의 페이스트를 이용하여 내부도체(33)를 인쇄한 시트(35)를 적층하고, 다시 기계적 또는 레이저가공에 의해 형성되어 상하의 내부도체(33)를 도통하기 위한 관통홀(37)이 마련된 시트(35)를 적층하는데 이때 페라이트와 내부도체(33)간의 수축을 완화시키기 위해 상기 내부도체(33)의 상하부에 유리물층(38)(39)을 형성시킴을 특징으로 한다. 즉, 제3도(b)와 같이 페라이트시트(35)상에 내부도체(33)를 인쇄하기 전에 먼저 유기물층(38)을 형성시키고 그 위에 내부도체(33) 및 유기물층(39)을 형성한다. 상기 유기물층(38)(39)은 내부도체(33)와 마찬가지로 스크린(screen)방식으로 인쇄하며, 인쇄범위는 내부도체를 도포할 수 있을 정도면 된다. 이때 사용되는 잉크는 약 400-500℃에서 CO 또는 CO₂가스 등으로 소실가능한 탄소고분자로 조성되는 페이스트(paste)가 바람직한데, 유기물층은 소결시 모두 소실되어야 내부도체와 페라이트간에 빈 공간이 형성되어 소결시 발생되는 수축을 완화시킬 수 있다. 이를 위해 유기물층의 두께는 약 20-50㎛정도가 바람직하다. 그러나, 상기 유기물층을 인쇄할 때 내부도체와 도통되는 관통홀(37)에는 인쇄되지 않도록 해야 함은 물론이다. 상기한 유기물층 형성을 위한 페이스트로는 예를 들면 폴리비닐부티랄(poly vinyl buthyral) 또는 에틸셀룰로오스(ethyl cellulose)가 유기용제와 혼합된 것이 바람직하다.

이와같은 순서에 의해 유기물층이 도포된 내부도체(33)가 나선형의 코일형태를 갖도록 하고 최상층에 다시 페라이트기판(34b)을 적치하고 이를 압착한 다음 소성하여 제조한다. 그리고, 상기 페라이트성형체(30)의 내부도체(33)는 외부단자(33a)(33b)를 통해 성형체(30)의 양단에 도금되는 외부전극과 도통된다.

이렇게 제조된 페라이트성형체(30)는 내부도체 및 페라이트간의 수축이 완화되어 소결시 성형체내에 잔류응력이 발생되는 것을 방지하여 목적으로 하는 전자기적 특성을 그대로 유지할 수 있는 것이다.

[발명의 효과]

상술한 바와 같이, 본 발명은 칩형 인덕터내의 내부도체와 페라이트층 사이에 유기물층을 형성시키므로써 내부도체와 페라이트간의 수축을 완화시켜 페라이트성형체의 잔류응력을 방지하여 전자기적 특성이 우수한 인덕터 칩이 제공되는 효과가 있다.

Claims (10)

1. 칩형 인덕터의 제조방법에 있어서, 페라이트분말과 바인더를 혼합하여 슬러리를 만들고, 상기 슬러리를 주조하여 페라이트시트를 제조하는 단계; 상기 페라이트시트를 다수개로 적층하여 압착하여 페라이트기판을 제조하는 단계; 하나의 페라이트시트상에 내부도체가 인쇄되는 부위에 격리층을 인쇄한 다음 상기 유기물층상에 내부도체를 인쇄한 후 다시 내부도체상에 유기물층을 인쇄하는 단계; 내부도체가 인쇄된 시트를 상기 페라이트기판에 적층하는 단계; 또 다른 페라이트시트에 관통홀을 형성시키고 관통홀이 형성된 시트를 상기 내부도체가 인쇄된 페라이트시트상에 적층하는 단계; 상기와 같이 내부도체가 인쇄된 페라이트시트와 관통홀이 형성된 페라이트시트를 순차적으로 다수개 적층한 다음 최상층에는 상기 페라이트기판을 적치하고 이를 압착하는 단계; 및 압착된 적층기판을 일정크기로 절단한 후, 절단된 각 칩을 소성하는 단계;를 포함하여 구성됨을 특징으로 하는 전자기적 특성이 양호한 인덕터 칩의 제조방법.
2. 제1항에 있어서, 상기 페라이트시트는 그 두께가 50-100㎛임을 특징으로 하는 제조방법.
3. 제1항에 있어서, 상기 페라이트시트는 그 두께가 0.1-2㎛임을 특징으로 하는 제조방법.
4. 제1항에 있어서, Ag, Au, Cu 및 Ag-Pd 중에서 선택된 1종임을 특징으로 하는 제조방법.
5. 제1항에 있어서, 상기 페라이트는 NiZn 또는 NiCuZn 페라이트임을 특징으로 하는 제조방법.
6. 제1항에 있어서, 상기 바인더는 폴리비닐부티랄 또는 에틸셀룰로오스가 유기용제와 혼합된 것임을 특징으로 하는 제조방법.
7. 제1항에 있어서, 상기 소성은 870-910℃의 범위에서 실시됨을 특징으로 하는 제조방법.
8. 제1항에 있어서, 상기 유기물층은 20-50㎛의 범위에서 형성됨을 특징으로 하는 제조방법.
9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 유기물층은 400-500℃에서 가스로 소실되는 탄소고분자화합물임을 특징으로 하는 제조방법.
10. 제9항에 있어서, 상기 유기물층은 폴리비닐부티랄(poly vinyl buthral) 또는 에틸셀룰로오스(ethyl cellulose)가 유기용제와 혼합된 것임을 특징으로 하는 제조방법.