JP2004527908A - キャパシタを備える集積回路パッケージ - Google Patents
キャパシタを備える集積回路パッケージ Download PDFInfo
- Publication number
- JP2004527908A JP2004527908A JP2002575991A JP2002575991A JP2004527908A JP 2004527908 A JP2004527908 A JP 2004527908A JP 2002575991 A JP2002575991 A JP 2002575991A JP 2002575991 A JP2002575991 A JP 2002575991A JP 2004527908 A JP2004527908 A JP 2004527908A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- package
- conductive
- contact
- conductive contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
Description
【0001】
本発明は、キャパシタを備える集積回路パッケージに関する。
【背景技術】
【0002】
デカップリングキャパシタは、例えば、電源の誘導性及び容量性の寄生成分によってコンピュータ回路内に発生されるノイズを取り除くために使用される。また、デカップリングキャパシタは、電源システムの過渡現象、例えば、プロセッサがシャットダウン又は起動される時に発生する電圧のオーバーシュートや減衰を抑制するために使用されてもよい。
【0003】
また、デカップリングキャパシタは、大電流量を要求する回路本体(ダイ:die)の一部に局在化されたダイの「ホットスポット」に追加電流を供給するために使用される。
【0004】
電源システムの過渡現象に対するデカップリングキャパシタのレスポンスタイムは、デカップリングキャパシタとダイとの間のインピーダンス(例えば、インダクタンス及び抵抗)によって制約を受ける。
【0005】
デカップリングキャパシタは、ダイがマウントされているパッケージに表面実装されることが可能である。工業上の動向は、装置の大きさを縮小し、パッケージ密度を増大する傾向にある。従って、キャパシタを表面実装するために利用できるパッケージの総面積はますます小さくなっている。
【発明を実施するための最良の形態】
【0006】
図1に示すように、パッケージ32は、第1の側面38と第2の側面40とを有している。ダイ30は、パッケージ32の第1の側面38上にマウントされている。ダイ30は、集積回路の能動素子及び受動素子の両方が組み立て可能なシリコン又は他の半導体の回路基板を含んでいる。ダイ30は、パッケージ32内のバイアス36により支持されているとともに、電気的接点として働くダイバンプ(die bump)34によりパッケージ32内のバイアス36に電気的に接続されている。他の電気的接続としては、例えばワイヤがダイバンプ34の代わりに使用されてもよい。バイアス36は、パッケージ32を通過し、ダイバンプ34をパッケージ32の内部のキャパシタ10上の接点12に電気的に接続している。
【0007】
例えば、キャパシタ10は、低抵抗、低インダクタンスである多層セラミックチップ(Multi-Layer Ceramic Chip:MLCC)キャパシタとすることが可能である。MLCCキャパシタの内部構成は、一般的に、互いに絶縁された多数の導電性の層を含んでいる。いずれの層も、一般的に、キャパシタ10上の所与の極性を有する接点12のすべてに接続されている。隣接する導電性の層は、一般的に、反対の極性の接点に接続されている。
【0008】
キャパシタ10は、キャパシタの幾何学的なサイズ、形及び重さを決定する工業規格フォームファクタ(industry standard form factor)を備えていてもよい。他のタイプのキャパシタが用いられてもよい。
【0009】
ホール群は、一般的に、パッケージ32の材料にあけられた穴である。ホール群の壁面は、金属でメッキされ、バイアス36を形成するために非導電性のエポキシ樹脂で満たされていてもよい。あるいは、ホール群は、バイアス36を形成するために導電性の材料で完全に満たされていてもよい。バイアス36は、パッケージ32から電流を流す導電性の経路を提供する。
【0010】
キャパシタ10は、示すように、2つの側面の各々に4つの接点12を持ち、合計で8つの接点を有することが可能である。各接点12は、(図2Aを参照。)キャパシタ10の2つの側面20、24の一方のすべてに及んでいる。また、接点12は、キャパシタ10の上表面14と底表面16とに部分的に及んでいる。
【0011】
側表面20、24に広がっている各接点12の部分15は、ダイバンプ34の隣の第1のパッケージ側面38とパッケージバンプ(Package bumps)42の隣の第2のパッケージ側面40とに平行である。パッケージバンプ42は、電源Vss及びVccへの接続点として働く電気的な接点である。他の導電性接続としては、例えば、ワイヤがパッケージバンプ42に換えて使用されてもよい。
【0012】
キャパシタ10の側表面20、24の一方に及んでいる各接点12の部分15の表面積は、キャパシタ10の上表面14又は底表面16のいずれかに広がっている接点12の部分13、17の表面積よりも大きくすることができる。よって、多数のバイアス36は、キャパシタ10の側表面20、24に広がる各接点12の部分15で終端することが可能である。多数のバイアス36は、図3に関する部分でより詳細を述べるように、各ダイバンプ34とキャパシタ10上の各接点12と各パッケージバンプ42との間で、低インピーダンス接続を形成するように平行に接続されることが可能である。
【0013】
図示された例は、相補型金属酸化膜半導体(CMOS)への適用に使用されているが、他の電圧及び電圧の組み合わせが使用されてもよい。例えば、ゲート ターンオフ ロジック(Gate Turnoff Logic:GTL)への適用では、Vss及びグランドがパッケージバンプ42にて接続される。
【0014】
図1に図示したパッケージ32は、コア層44、4つのビルドアップ層(buildup layers)46、2つの導電面48及びアンダーフィル(underfill)50を含んでいる。パッケージの内部の異なる層及び部品の設計および配置は変更することができる。例えば、パッケージ32はコア層44を1つ以上含んでいてもよい。コア層44は、一般的に、前もって形成され、補強されたエポキシ樹脂材料であるが、他の材料を含んでいてもよい。
【0015】
パッケージ32は、より多い又はより少ないビルドアップ層46を含んでいてもよい。ビルドアップ層46は、コア層44の材料に類似の材料で形成される。ビルドアップ層46は、一般的に、前もって形成されることはないが、前もって形成されたコア層44の上にエポキシ樹脂を流すことによって形成される。
【0016】
パッケージは、1つ以上の金属導電性面48を含んでいる。キャパシタ10を取り囲むアンダーフィル50は、エポキシ樹脂をベースとした材料であり、亀裂に対して耐性がある。
【0017】
図2A及び図2Bは、上述したようにパッケージ32内に備え得るキャパシタの例を図示している。キャパシタ10Aは、規格フォームファクタを備え、8個の互い違いの極性接点12を有している。「互い違いの極性」という文言は、各接点12の極性が、隣接した接点12の極性と相違しているということを意味する。例えば、1つの接点は5ボルトの電源に接続され、隣接した接点はグランドに接続されていてもよい。
【0018】
図2Bに示すように、キャパシタ10Bは、14個の互い違いの極性接点12を含んでいる。この例では、エンドキャップ26及び28もまた、接点として機能する。
【0019】
キャパシタは、より多い又はより少ない接点12を有していてもよく、接点12間において、相対的に異なる間隔を有していてもよい。単一のキャパシタ上で隣接する接点12は、一般的に異なる極性を持ち、接点12は、一般的にキャパシタの反対の側面に配置される。キャパシタの躯体11は、一般的にセラミックで形成されているが、他の材料で作られてもよい。
【0020】
図3に示すように、接点12の各々は、3本のバイアス36と接続されている。3本のバイアス36の各セットは、単一の接点12で一端を開始し、単一のダイバンプ34又は単一のパッケージバンプ42のいずれかで終端する。一般的に、1つ以上のバイアス36は、キャパシタ10上の各接点12と各ダイバンプ34又は各パッケージバンプ42との間で平行に接続されている。
【0021】
所定の接点12と所定のダイバンプ34又はパッケージバンプ42との間でこの方法により接続され得るバイアス36の最大数は、各バイアス36の大きさと、接点12の見かけの表面積と、所定のダイバンプ34又はパッケージバンプ42の見かけの表面積とに依存する。「見かけの表面積」の文言は、ひとつ以上のバイアス36が終端するその点において、バイアス36と略垂直で、かつバイアス36の経路内における接点12の部分、ダイバンプ34、又はパッケージバンプ42の表面積をいう。図1及び図3の配置は、接点12に対し比較的大きい見かけの表面積を提供する。従って、より多くのバイアス36が各接点12で終端され得る。
【0022】
図4に示されるように、パッケージ32Aは、並んで配置された多数のキャパシタ10K、10L・・・10Zを含んでいる。任意の数のキャパシタ10K、10L・・・10Zが、示されるように配置され得る。破線で示されたダイ30は、パッケージ32A上にマウントされている。
【0023】
キャパシタ10K、10L・・・10Zの各々の接点12は、アンダーフィル50の材料及び/又はコア層44の材料によって隣接するキャパシタの接点12から電気的に絶縁されることが可能である。あるいは、キャパシタ10K、10Lに対して示されるように、金属細片52が、隣接するキャパシタの接点12を電気的に接続するためにコア層44の材料及びアンダーフィル50上に直接形成されていてもよい。類似の接続が、キャパシタ10K及び10Lの反対の面で形成されることも可能である。その方法によれば、隣接するキャパシタ10K及び10Lは並列に接続されることができる。
【0024】
追加のバイアス36は、金属細片52上で直接終端されていてもよい。これによって、接点12にバイアス36を接続するために利用可能な見かけの表面積を更に増やすことができる。
【0025】
図4のパッケージの配置は、多数のキャパシタを所定の大きさのパッケージ32A中にはめ込む方法で、キャパシタ10K、10L・・・10Zを整列させる。そして、所定のパッケージの大きさに対して比較的大きいキャパシタンスが得られる。
【0026】
図5に示すように、他に取り得る代替可能な実施形態では、横列60A、60B・・・60K及び縦列70A・・・70Bに配置されたキャパシタ10を含むこともできる。
【0027】
パッケージ32は、次のような1つ以上の有利な点を与える。すなわち、電源接続部分とダイ又は他の種々の電気的負荷部分との間において高キャパシタンス、低インダクタンス及び低抵抗を提供し、また、電源システム過渡現象に対し改善された電源システムのレスポンスを提供する。
【0028】
改善された電源システムの安定性及び電源全体としてより高い保全性が達成され得る。また、このパッケージは、比較的小さなスペースで大きなキャパシタンス値を提供する。より小さい部品が製造され得るので、結果として、より有効なスペース利用が可能となる。
【0029】
パッケージ32は、キャパシタとダイとの間に比較的低い等価直列インダクタンス(Equivalent Series Inductance:ESL)と比較的低い等価直列レジスタンス(Equivalent Series Resistance:ESR)の導電性経路を提供することができる。加えて、所定のキャパシタンスを提供するために必要な材料の量がより少量でよいため、キャパシタンスの単位ユニット当たりのコストを下げることができる。
【0030】
更に、パッケージ32が工業規格に合わされ、容易に利用可能な部品に組み入れられるため、パッケージ32を製造することが比較的容易になる。
他の実施態様も、開示する特許請求の範囲内において実現可能である。
【図面の簡単な説明】
【0031】
【図1】キャパシタを備えるパッケージにマウントされたダイの横断面図である。
【図2A】キャパシタの斜視図である。
【図2B】キャパシタの斜視図である。
【図3】パッケージ内のキャパシタの斜視図である。
【図4】多数のキャパシタを含むパッケージの断面見取図である。
【図5】多数のキャパシタを含むパッケージの断面見取図である。
Claims (30)
- 第1の表面と前記第1の表面に露出された第1外部導電性接点とを有するパッケージと、
前記パッケージの内部にあるキャパシタであって、前記キャパシタは前記キャパシタの第1の表面に露出された第1導電性接点を有し、前記第1導電性接点の第1部分は前記キャパシタの前記第1の表面の幅に及んでおり、前記キャパシタの前記第1の表面は前記パッケージの前記第1の表面に略平行であるキャパシタと、
前記キャパシタの前記第1導電性接点の前記第1部分を前記第1外部導電性接点に接続する第1導電性経路とを備える装置。 - 請求項1の前記装置は、前記キャパシタの前記第1導電性接点の前記第1部分を前記第1外部導電性接点に平行に接続する複数の第1導電性経路を備える装置。
- 請求項1の前記装置は、前記キャパシタの前記第1導電性接点の前記第1部分を前記パッケージの前記第1の表面に略平行な前記パッケージの第2の表面に露出された第1外部導電性接点に接続する第2導電性経路を備える装置。
- 請求項1の前記装置は、前記キャパシタの前記第1導電性接点の前記第1部分を前記パッケージの前記第1の表面に略平行な前記パッケージの第2の表面に露出された第1外部導電性接点に平行に接続する複数の第2導電性経路を備える装置。
- 請求項1の前記装置は、前記キャパシタの第2の表面に及んでいる第2導電性接点の第1部分を前記パッケージの前記第1の表面に露出された第2外部導電性接点に接続する第2導電性経路を備え、前記キャパシタの前記第2の表面は前記パッケージの前記第1の表面に略平行である装置。
- 請求項1の前記装置は、前記キャパシタの第2の表面に及んでいる第2導電性接点の第1部分を前記パッケージの前記第1の表面に露出された第2外部導電性接点に平行に接続する複数の第2導電性経路を備え、前記キャパシタの前記第2の表面は前記パッケージの前記第1の表面に略平行である装置。
- 請求項1の前記装置は、前記キャパシタの第2の表面に及んでいる第2導電性接点の第1部分を前記パッケージの前記第1の表面に略平行な前記パッケージの第2の表面に露出された第2外部導電性接点に接続する第2導電性経路を備え、前記キャパシタの前記第2の表面は前記キャパシタの前記第1の表面の反対の位置にある装置。
- 請求項1の前記装置は、前記キャパシタの第2の表面に及んでいる第2導電性接点の第1部分を前記パッケージの前記第1の表面に略平行な前記パッケージの第2の表面に露出された第2外部導電性接点に平行に接続する複数の第2導電性経路を備え、前記キャパシタの前記第2の表面は前記キャパシタの前記第1の表面の反対の位置にある装置。
- 請求項1の装置において、前記キャパシタは、前記キャパシタの前記第1及び第2の表面に略垂直な第3及び第4の表面を備え、前記キャパシタの各接点は前記キャパシタの前記第3の表面の少なくとも一部に広がる第2部分と前記キャパシタの前記第4の表面の少なくとも一部に広がる第3部分とを有する装置。
- 請求項9の装置において、前記キャパシタの各接点の前記第2及び第3部分は、各々、前記接点の前記第1部分の表面積より小さい表面積を有する装置。
- 請求項1の装置において、前記キャパシタは工業規格フォームファクタを有する装置。
- 請求項1の装置おいて、前記キャパシタは多層セラミックチップキャパシタを備える装置。
- 第1の表面を有するパッケージと、
前記パッケージの前記第1の表面に隣接した第1導電性ダイ接点を有するダイと、
前記パッケージの内部に設けられたキャパシタであって、前記キャパシタは前記キャパシタの第1の表面に露出された第1導電性接点を有し、前記第1導電性接点の第1部分は前記キャパシタの前記第1の表面の幅に及んでおり、前記キャパシタの前記第1の表面は前記パッケージの前記第1の表面に略平行であるキャパシタと、
前記キャパシタの前記第1導電性接点の前記第1部分を前記第1導電性ダイ接点に接続する第1導電性経路とを備える装置。 - 請求項13の前記装置は、前記キャパシタの前記第1導電性接点の前記第1部分を前記第1導電性ダイ接点に平行に接続する複数の第1導電性経路を備える装置。
- 請求項13の前記装置は、前記キャパシタの前記第1導電性接点の前記第1部分を電源に接続する第2導電性経路を備える装置。
- 請求項13の前記装置は、前記キャパシタの前記第1導電性接点の前記第1部分を電源に平行に接続する複数の第2導電性経路を備える装置。
- 請求項13の前記装置は、前記キャパシタの前記第1導電性接点の前記第1部分を前記パッケージの前記第1の表面に略平行な前記パッケージの第2の表面に露出された第1外部導電性接点に接続する第2導電性経路を備える装置。
- 請求項13の前記装置は、前記キャパシタの第2の表面の幅に及んでいる第2導電性接点の第1部分を前記パッケージの前記第1の表面に露出された前記ダイの第2導電性接点に接続する第2導電性経路を備え、前記キャパシタの前記第2の表面は前記パッケージの前記第1の表面に略平行である装置。
- 請求項13の前記装置は、前記キャパシタの第2の表面の幅に及んでいる第2導電性接点の第1部分を前記パッケージの前記第1の表面に露出された前記ダイの第2導電性接点に平行に接続する複数の第2導電性経路を備え、前記キャパシタの前記第2の表面は前記パッケージの前記第1の表面に略平行である装置。
- 請求項13の前記装置は、前記キャパシタの第2の表面の幅に及んでいる第2導電性接点の第1部分を電源に接続する第2導電性経路を備え、前記キャパシタの前記第2の表面は前記パッケージの前記第1の表面に略平行である装置。
- 請求項13の前記装置は、前記キャパシタの第2の表面の幅に及んでいる第2導電性接点の第1部分を電源に平行に接続する複数の第2導電性経路を備え、前記キャパシタの前記第2の表面は前記パッケージの前記第1の表面に略平行である装置。
- 請求項13の前記装置は、前記キャパシタの第2の表面の幅に及んでいる第2導電性接点の第1部分を前記パッケージの前記第1の表面に略平行な前記パッケージの第2の表面に露出された第2外部導電性接点に接続する第2導電性経路を備える装置。
- 請求項13の装置において、前記キャパシタは、前記キャパシタの前記第1及び第2の表面に略垂直な第3及び第4の表面を備え、前記キャパシタの各接点は前記キャパシタの前記第3の表面の少なくとも一部に広がる第2部分と前記キャパシタの前記第4の表面の少なくとも一部に広がる第3部分とを有する装置。
- 請求項23の装置において、前記キャパシタの各接点の前記第2及び第3部分は、各々、前記接点の前記第1部分の表面積より小さい表面積を有する装置。
- 請求項13の装置において、前記キャパシタの前記第1及び第2導電性接点は、異なる電圧に接続される装置。
- 請求項13の前記装置は、前記キャパシタの前記第1の表面に複数の導電性接点を備えるとともに前記キャパシタの前記第2の表面に複数の導電性接点を備え、
前記複数の接点のいくつかは第1の電圧に接続され、前記複数の接点のいくつかは第2の電圧に接続される装置。 - 第1の表面を有するパッケージと、
前記パッケージの前記第1の表面に露出された複数の導電性接点を有するダイと、
前記パッケージの内部に並んで配置された複数のキャパシタであって、各キャパシタは、前記キャパシタの第1の表面に露出された第1導電性接点と前記キャパシタの第2の反対の表面に露出された第2導電性接点とを有し、各キャパシタの各導電性接点は、前記キャパシタの前記第1又は第2の表面の幅に及んでいる第1部分を各々有し、各キャパシタの前記第1及び第2の表面は、前記パッケージの前記第1の表面に略平行である複数のキャパシタと、
各キャパシタの前記第1導電性接点の前記第1部分を前記ダイ上の前記導電性接点の少なくとも1つに接続する第1導電性経路とを備える装置。 - 請求項27の前記装置は、各キャパシタの前記第1導電性接点の前記第1部分を電源に接続する第2導電性経路を備える装置。
- 請求項27の前記装置は、各キャパシタの前記第2導電性接点の前記第1部分を前記ダイの前記導電性接点の少なくとも1つに接続する第2導電性経路を備える装置。
- 請求項27の前記装置は、各キャパシタの前記第2導電性接点の前記第1部分を電源に接続する第2導電性経路を備える装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/816,665 US6545346B2 (en) | 2001-03-23 | 2001-03-23 | Integrated circuit package with a capacitor |
PCT/US2002/004144 WO2002078054A2 (en) | 2001-03-23 | 2002-02-11 | Integrated circuit package with a capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004527908A true JP2004527908A (ja) | 2004-09-09 |
JP4116443B2 JP4116443B2 (ja) | 2008-07-09 |
Family
ID=25221305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002575991A Expired - Fee Related JP4116443B2 (ja) | 2001-03-23 | 2002-02-11 | キャパシタを備える集積回路パッケージ |
Country Status (8)
Country | Link |
---|---|
US (1) | US6545346B2 (ja) |
EP (2) | EP1371096B1 (ja) |
JP (1) | JP4116443B2 (ja) |
KR (1) | KR100576561B1 (ja) |
CN (1) | CN100394597C (ja) |
AU (1) | AU2002250060A1 (ja) |
MY (1) | MY129266A (ja) |
WO (1) | WO2002078054A2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012134432A (ja) * | 2010-12-24 | 2012-07-12 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
JP2012204831A (ja) * | 2011-03-23 | 2012-10-22 | Ibiden Co Ltd | 電子部品内蔵配線板及びその製造方法 |
JP2017107891A (ja) * | 2015-12-07 | 2017-06-15 | 株式会社村田製作所 | 積層コンデンサの実装構造 |
JP2018006778A (ja) * | 2014-05-07 | 2018-01-11 | クアルコム,インコーポレイテッド | 構成可能/制御可能等価直列抵抗を有する埋込みパッケージ基板キャパシタ |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7339263B2 (en) * | 2004-06-28 | 2008-03-04 | Intel Corporation | Integrated circuit packages, systems, and methods |
DE102006048583B3 (de) * | 2006-10-13 | 2008-01-31 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Bauelement mit mehreren Kontaktflächen und ein Kontaktierungsverfahren |
US7545623B2 (en) * | 2006-11-27 | 2009-06-09 | Kemet Electronics Corporation | Interposer decoupling array having reduced electrical shorts |
KR100771146B1 (ko) * | 2006-11-30 | 2007-10-29 | 한국과학기술원 | 단층 커패시터를 이용하는 시스템 인 패키지 |
US8222964B2 (en) * | 2008-06-30 | 2012-07-17 | Intel Corporation | System, method and apparatus employing crystal oscillator |
JP2010212595A (ja) | 2009-03-12 | 2010-09-24 | Murata Mfg Co Ltd | パッケージ基板 |
US8288657B2 (en) * | 2009-10-12 | 2012-10-16 | International Business Machines Corporation | Noise coupling reduction and impedance discontinuity control in high-speed ceramic modules |
KR20110139983A (ko) * | 2010-06-24 | 2011-12-30 | 삼성전자주식회사 | 반도체 패키지 |
KR20120034386A (ko) * | 2010-10-01 | 2012-04-12 | 삼성전자주식회사 | 매립 디커플링 커패시터를 포함하는 회로 기판 및 이를 포함하는 반도체 패키지 |
US9263186B2 (en) * | 2013-03-05 | 2016-02-16 | Qualcomm Incorporated | DC/ AC dual function Power Delivery Network (PDN) decoupling capacitor |
KR101514518B1 (ko) * | 2013-05-24 | 2015-04-22 | 삼성전기주식회사 | 전자부품 내장 인쇄회로기판 및 그 제조방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63122295A (ja) * | 1986-11-12 | 1988-05-26 | 株式会社村田製作所 | 電子部品内蔵多層セラミツク基板 |
JPH07169649A (ja) * | 1993-12-16 | 1995-07-04 | Tdk Corp | 積層貫通型コンデンサアレイ |
JPH1187918A (ja) * | 1997-09-08 | 1999-03-30 | Murata Mfg Co Ltd | 多層セラミック基板およびその製造方法 |
JP2000124352A (ja) * | 1998-10-21 | 2000-04-28 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2001007531A (ja) * | 1999-06-18 | 2001-01-12 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2002076637A (ja) * | 2000-08-29 | 2002-03-15 | Matsushita Electric Ind Co Ltd | チップ部品内蔵基板及びその製造方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2197540B (en) * | 1986-11-12 | 1991-04-17 | Murata Manufacturing Co | A circuit structure. |
US5177670A (en) * | 1991-02-08 | 1993-01-05 | Hitachi, Ltd. | Capacitor-carrying semiconductor module |
US5410107A (en) * | 1993-03-01 | 1995-04-25 | The Board Of Trustees Of The University Of Arkansas | Multichip module |
US5556811A (en) | 1993-12-21 | 1996-09-17 | Intel Corporation | Method of optimizing operating parameters of an integrated circuit package having a voltage regulator mounted thereon |
US5745333A (en) * | 1994-11-21 | 1998-04-28 | International Business Machines Corporation | Laminar stackable circuit board structure with capacitor |
JPH097877A (ja) * | 1995-04-18 | 1997-01-10 | Rohm Co Ltd | 多層セラミックチップ型コンデンサ及びその製造方法 |
JPH0992983A (ja) * | 1995-07-17 | 1997-04-04 | Sumitomo Kinzoku Electro Device:Kk | セラミック多層基板の製造方法 |
US6031283A (en) | 1996-09-09 | 2000-02-29 | Intel Corporation | Integrated circuit package |
US5923086A (en) | 1997-05-14 | 1999-07-13 | Intel Corporation | Apparatus for cooling a semiconductor die |
US5880925A (en) * | 1997-06-27 | 1999-03-09 | Avx Corporation | Surface mount multilayer capacitor |
US6058004A (en) * | 1997-09-08 | 2000-05-02 | Delaware Capital Formation, Inc. | Unitized discrete electronic component arrays |
US6241838B1 (en) * | 1997-09-08 | 2001-06-05 | Murata Manufacturing Co., Ltd. | Method of producing a multi-layer ceramic substrate |
JP2926132B1 (ja) * | 1998-01-23 | 1999-07-28 | セイコーインスツルメンツ株式会社 | 集束イオンビームによる二次イオン像観察方法 |
US5939782A (en) * | 1998-03-03 | 1999-08-17 | Sun Microsystems, Inc. | Package construction for integrated circuit chip with bypass capacitor |
JPH11307687A (ja) * | 1998-04-16 | 1999-11-05 | Ibiden Co Ltd | パッケージ基板 |
JP2000244130A (ja) * | 1998-12-25 | 2000-09-08 | Ngk Spark Plug Co Ltd | 配線基板、コア基板及びその製造方法 |
JP2000277369A (ja) * | 1999-03-29 | 2000-10-06 | Taiyo Yuden Co Ltd | 積層セラミック電子部品とその導電ペースト |
JP4060491B2 (ja) * | 1999-07-08 | 2008-03-12 | イビデン株式会社 | パッケージ基板 |
JP4423707B2 (ja) * | 1999-07-22 | 2010-03-03 | Tdk株式会社 | 積層セラミック電子部品の製造方法 |
CN101232776B (zh) * | 1999-09-02 | 2011-04-20 | 揖斐电株式会社 | 印刷布线板 |
US6228682B1 (en) * | 1999-12-21 | 2001-05-08 | International Business Machines Corporation | Multi-cavity substrate structure for discrete devices |
US6801422B2 (en) * | 1999-12-28 | 2004-10-05 | Intel Corporation | High performance capacitor |
US6441459B1 (en) * | 2000-01-28 | 2002-08-27 | Tdk Corporation | Multilayer electronic device and method for producing same |
JP4332634B2 (ja) * | 2000-10-06 | 2009-09-16 | Tdk株式会社 | 積層型電子部品 |
-
2001
- 2001-03-23 US US09/816,665 patent/US6545346B2/en not_active Expired - Lifetime
-
2002
- 2002-02-11 EP EP02718951.3A patent/EP1371096B1/en not_active Expired - Lifetime
- 2002-02-11 KR KR1020037012319A patent/KR100576561B1/ko active IP Right Grant
- 2002-02-11 WO PCT/US2002/004144 patent/WO2002078054A2/en active Application Filing
- 2002-02-11 JP JP2002575991A patent/JP4116443B2/ja not_active Expired - Fee Related
- 2002-02-11 EP EP16154031.5A patent/EP3038155B1/en not_active Expired - Lifetime
- 2002-02-11 AU AU2002250060A patent/AU2002250060A1/en not_active Abandoned
- 2002-02-11 CN CNB028070917A patent/CN100394597C/zh not_active Expired - Lifetime
- 2002-03-22 MY MYPI20021014A patent/MY129266A/en unknown
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63122295A (ja) * | 1986-11-12 | 1988-05-26 | 株式会社村田製作所 | 電子部品内蔵多層セラミツク基板 |
JPH07169649A (ja) * | 1993-12-16 | 1995-07-04 | Tdk Corp | 積層貫通型コンデンサアレイ |
JPH1187918A (ja) * | 1997-09-08 | 1999-03-30 | Murata Mfg Co Ltd | 多層セラミック基板およびその製造方法 |
JP2000124352A (ja) * | 1998-10-21 | 2000-04-28 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2001007531A (ja) * | 1999-06-18 | 2001-01-12 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2002076637A (ja) * | 2000-08-29 | 2002-03-15 | Matsushita Electric Ind Co Ltd | チップ部品内蔵基板及びその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012134432A (ja) * | 2010-12-24 | 2012-07-12 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
JP2012204831A (ja) * | 2011-03-23 | 2012-10-22 | Ibiden Co Ltd | 電子部品内蔵配線板及びその製造方法 |
US9113575B2 (en) | 2011-03-23 | 2015-08-18 | Ibiden Co., Ltd. | Wiring board with built-in electronic component and method for manufacturing the same |
JP2018006778A (ja) * | 2014-05-07 | 2018-01-11 | クアルコム,インコーポレイテッド | 構成可能/制御可能等価直列抵抗を有する埋込みパッケージ基板キャパシタ |
JP2017107891A (ja) * | 2015-12-07 | 2017-06-15 | 株式会社村田製作所 | 積層コンデンサの実装構造 |
Also Published As
Publication number | Publication date |
---|---|
MY129266A (en) | 2007-03-30 |
KR20040014473A (ko) | 2004-02-14 |
CN100394597C (zh) | 2008-06-11 |
KR100576561B1 (ko) | 2006-05-08 |
EP1371096A2 (en) | 2003-12-17 |
EP1371096B1 (en) | 2017-03-22 |
JP4116443B2 (ja) | 2008-07-09 |
EP3038155B1 (en) | 2021-08-18 |
WO2002078054A2 (en) | 2002-10-03 |
CN1547774A (zh) | 2004-11-17 |
WO2002078054A3 (en) | 2003-09-18 |
EP3038155A1 (en) | 2016-06-29 |
AU2002250060A1 (en) | 2002-10-08 |
US20020135053A1 (en) | 2002-09-26 |
US6545346B2 (en) | 2003-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6961231B1 (en) | Interposer providing low-inductance decoupling capacitance for a packaged integrated circuit | |
US6606237B1 (en) | Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same | |
KR100367859B1 (ko) | 적층 커패시터와 감결합 커패시터의 배선접속구조, 및배선기판 | |
KR100364009B1 (ko) | 다층 커패시터, 배선기판, 감결합 회로 및 고주파 회로 | |
KR100364967B1 (ko) | 적층 커패시터, 배선 기판, 및 고주파 회로 | |
US7355836B2 (en) | Array capacitor for decoupling multiple voltage rails | |
JP4116443B2 (ja) | キャパシタを備える集積回路パッケージ | |
KR101024241B1 (ko) | 반도체 장치 및 그를 포함하는 반도체 패키지 | |
US8304854B2 (en) | Semiconductor integrated circuit chip, multilayer chip capacitor and semiconductor integrated circuit chip package | |
JP2001148325A (ja) | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 | |
KR100592787B1 (ko) | 링 형태의 실리콘 디커플링 커패시터를 가지는 집적회로칩 패키지 | |
KR101337075B1 (ko) | 집적 커패시터의 차폐 | |
US6670692B1 (en) | Semiconductor chip with partially embedded decoupling capacitors | |
KR100593930B1 (ko) | 적층형 세라믹 커패시터 | |
JP4997646B2 (ja) | 減結合コンデンサと電気結合可能な埋め込み抵抗器を有する集積回路、よおびその製造方法 | |
US20070047354A1 (en) | Semiconductor module | |
JP5753748B2 (ja) | 積層コンデンサ及びコンデンサ内蔵配線基板 | |
US8728874B2 (en) | Method and apparatus for low inductive design pattern | |
JP2006059939A (ja) | Misキャパシタおよびmisキャパシタ作成方法 | |
JP2007335842A (ja) | チップ型電子部品 | |
US20030107116A1 (en) | Windowframe capacitor | |
JP2006522473A (ja) | 集積分布減結合コンデンサを有する電子パッケージング構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031029 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060811 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080417 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |