DE102006048583B3 - Bauelement mit mehreren Kontaktflächen und ein Kontaktierungsverfahren - Google Patents

Bauelement mit mehreren Kontaktflächen und ein Kontaktierungsverfahren Download PDF

Info

Publication number
DE102006048583B3
DE102006048583B3 DE102006048583A DE102006048583A DE102006048583B3 DE 102006048583 B3 DE102006048583 B3 DE 102006048583B3 DE 102006048583 A DE102006048583 A DE 102006048583A DE 102006048583 A DE102006048583 A DE 102006048583A DE 102006048583 B3 DE102006048583 B3 DE 102006048583B3
Authority
DE
Germany
Prior art keywords
component
side surfaces
contact
opposite
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006048583A
Other languages
English (en)
Inventor
Michael Feil
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102006048583A priority Critical patent/DE102006048583B3/de
Priority to US11/844,513 priority patent/US8331100B2/en
Application granted granted Critical
Publication of DE102006048583B3 publication Critical patent/DE102006048583B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H01L2224/06182—On opposite sides of the body with specially adapted redistribution layers [RDL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08238—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

Ein Bauelement (100) weist einen ersten Anschluss (K1), einen zweiten Anschluss (K2) und zumindest vier mit Kontaktflächen (170, 180) versehenen Seitenflächen, von denen sich jeweils zwei gegenüberliegen, auf. Die Kontaktflächen (170, 180) der sich gegenüberliegenden Seitenflächen sind mit verschiedenen des ersten und zweiten Anschlusses (K1, K2) verbunden.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Bauelement mit mehreren Kontaktflächen und ein Kontaktierungsverfahren und insbesondere auf ein justageloses Kontaktierungsverfahren für Bauteile mit zwei Anschlüssen.
  • Elektronische Bauelemente finden in zunehmendem Maße Verwendung sowohl in alltäglichen als auch in speziellen Anwendungen. Bei der Herstellung müssen dabei die elektronischen Bauelemente bzw. Halbleiterbauelemente, die üblicherweise als Chips bezeichnet werden, mit einem Substrat verbunden werden. Anstelle der Verbindung von Chip und Substrat werden auch Chip und Chip, Chip und Wafer oder Substrat und Substrat verbunden.
  • Viele Halbleiterbauelemente mit geringem Strombedarf weisen eine Zweipol-Anordnung auf. Neben Dioden umfassen typische Beispiele integrierte Schaltungen (ICs) von kontaktlosen Chipkarten oder spezifischer sogenannte Smart-Label. Darunter sind dünne ICs in annähernder Würfelform, eingebettet in dünne Substrate zu verstehen, die ein besonders schnell wachsendes Marktsegment darstellen. Für eine Etikettierung von alltäglichen Produkten, etwa in Supermärkten, sollte ein Smart-Label in Zukunft jedoch sehr viel billiger werden. Einsparpotentiale bieten sich in allen Bereichen der Label-Produktion und die Kosten für Chipmontage können in den nächsten Jahren weiter deutlich reduziert werden.
  • Üblicherweise befinden sich Anschlusspads bzw. Kontaktflächen, mit denen eine integrierte Schaltung meist kontaktiert wird, zumeist in Randbereichen auf einer Seite (aktive Seite) des Chips. Für die Kontaktierung mit Standardverfahren bedeutet dies, dass entweder die aktive Seite nach oben, d.h. vom Trägersubstrat weg, oder nach unten zum Trägersubstrat hin schaut. In ersterem Fall erfolgt die Montage des Bauelements meist mittels Kleber und mit anschließender Drahtkontaktierung. Im zweiten Fall spricht man von einer Flip-Chip-Technik. Dabei wird der Chip mit der aktiven Seite und seinen Anschlussflächen nach unten auf entsprechende Anschlussflächen des Substrats gelötet oder geklebt. Um einen sicheren Kontakt zu gewährleisten, werden die Anschlussflächen auf einer oder beiden Seiten mit so genannten Bumps, die metallische Höcker sind, versehen.
  • Bei einer Befestigung mittels Kleben wird im Allgemeinen der Kleber unter Einwirkung von Druck ausgehärtet. In der DE 10 2004 014 214 B3 ist jedoch ein Verfahren beschrieben, welches einen Kleber mit speziellen leitfähigen Teilchen wie beispielsweise Silber (Ag) derart verwendet, dass nur einmal vor dem Aushärten kurzzeitig Druck zur Verdichtung der leitfähigen Teilchen erforderlich ist.
  • In jüngerer Zeit laufen verstärkt bei kleinen Bauelementen auch Entwicklungen an, um Anforderungen hinsichtlich einer Justiergenauigkeit zu verringern bzw. selbstjustierende Prozesse zu verwenden. Für Letzteres werden Verfahren angewandt, die nach dem Schlüssel-Loch-Prinzip funktionieren. Beispiele hierfür sind trapezoid-geformte Vertiefungen in einem Aufnahmesubstrat, in die entsprechend geformte Chips z.B. mit Hilfe einer Flüssigkeit eingeschwemmt werden. Ein solches Verfahren ist beispielsweise beschrieben in der Offenlegungsschrift DE 101 05 872 A1 .
  • Als wesentlicher Nachteil dieser selbstjustierenden Verfahren ist der immer noch nötige Kontaktierprozess zu sehen.
  • Zur Verringerung der Anforderung an die Justiergenauigkeit wird auf eine Anordnung der Kontakte auf den Seitenflächen bzw. entlang einer oder mehreren Kanten eines Chips zurückgegriffen. Beispiele hierfür sind in der DE 103 21 214 A1 , der JP 61077352 A oder der US 5 126 286 A beschrieben. Bei diesen Verfahren ist aber immer noch eine Ausrichtung der Kontakte bzw. Kontaktflächen des Chips zu den jeweiligen Anschlussflächen des Substrats nötig. In DE 198 40 248 A1 ist ferner ein Bauelement mit Kontaktflächen an zwei gegenüberliegenden Seiten beschrieben, wohingegen US 6 370 010 B1 ein Bauelement mit Kontaktflächen an vier Seitenflächen offenbart.
  • Fertigungstechnisch gesehen bedeuten diese Kontaktierungsverfahren daher immer noch einen hohen Aufwand und damit verbunden hohe Kosten.
  • Ausgehend von diesem Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein Bauelement und ein Verfahren zu schaffen, das ein vereinfachtes Kontaktieren ermöglicht.
  • Diese Aufgabe wird durch ein Bauelement gemäß Anspruch 1 und ein Verfahren gemäß Anspruch 7 gelöst.
  • Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, dass ein vereinfachtes und vorzugsweise orientierungsunabhängiges Kontaktieren eines Bauelements mit zwei Kontakten bzw. Anschlüssen möglich ist, wenn auf den Hauptseitenflächen des Bauelements Kontaktflächen angeordnet sind und die Kontaktflächen auf sich gegenüberliegenden Hauptseitenflächen mit verschiedenen der beiden Anschlüsse des Bauelements verbunden sind.
  • Bei einem Ausführungsbeispiel könnte das Bauelement beispielsweise quaderförmig sein, wobei sich gegenüberliegende der größeren Seitenflächen des Quaders jeweils mit verschiedenen Anschlüssen verbunden sind. Die vier Hauptsei tenflächen können beispielsweise zumindest mit einer Toleranz von 20% die gleiche Größe aufweisen. Die kleineren Stirn- bzw. Endflächen können, müssen jedoch nicht entsprechende Kontaktflächen aufweisen. In einem solchen Fall ermöglicht die vorliegende Erfindung eine vereinfachte Kontaktierung, da unerheblich ist, welche der vier Hauptseitenflächen in eine vorbestimmte Richtung zeigt.
  • Vorzugsweise weist das Bauteil nur Seitenflächen auf, die gegenüberliegende Seitenflächen besitzen, wobei sich gegenüberliegende Seitenflächen jeweils Kontaktflächen aufweisen, die mit jeweils verschiedenen der beiden Anschlüsse verbunden sind. Somit ist es völlig unerheblich, welche der Seitenflächen in eine vorbestimmte Richtung zeigt, so dass ein orientierungsunabhängiges Kontaktieren möglich ist.
  • Um ein im Wesentlichen justageloses Kontaktieren zu ermöglichen, sind bei Ausführungsbeispielen die Anschlussflächen, mit denen das Bauteil kontaktiert wird, größer als die Kontaktflächen, so dass eine sichere Kontaktierung ohne aufwändige Justage möglich ist.
  • Bei bevorzugten Ausführungsbeispielen ist das Bauteil im Wesentlichen würfelförmig, wobei die Seitenflächen gleich groß sein können oder sich die Größe der Seitenflächen um nicht mehr als 20% unterscheiden kann.
  • Bei bevorzugten Ausführungsbeispielen beruht die vorliegende Erfindung somit darauf, dass beispielsweise bei einem würfelähnlichen Bauelement mit nur zwei Kontakten die Anschlussflächen so gestaltet sind, dass jeweils drei wechselseitig angrenzenden Flächen des Würfels einen Kontakt bilden bzw. mit einem Kontakt verbunden sind. Dadurch stehen sich immer auf gegenüberliegenden Flächen automatisch auch die beiden Kontakte gegenüber. Eine Ausrichtung der Kontakte auf dem Bauteil bzw. Bauelement zu den Kontakten auf der Substratseite ist nicht erforderlich und somit ist justageloses Kontaktieren möglich. Diese Montagetechnik ist tolerant gegenüber seitlicher Verschiebung und Verdrehung des Bauelements. Sie ist auch tolerant gegenüber einer Verkippung des Bauelements um 90° um eine beliebige Achse parallel zu einer Seite.
  • Ein Einbau oder ein Einsetzen in ein Substrat kann auf verschiedene Weise erfolgen. Bei einer Kontaktierung über eine Ober- und Unterseite wird das Bauteil irgendwo auf der Anschlussfläche des Substrats platziert. Somit hat die Unterseite des Bauteils Kontakt zur Anschlussfläche des Substrats und die gegenüberliegende Oberseite wird über eine zweite Anschlussfläche verbunden. Die zweite Anschlussfläche kann durch eine Faltung des Substrats über das Bauteil gebracht werden oder sie befindet sich auf einem weiteren Substrat, das an anderer Stelle mit dem Substrat verbunden ist.
  • Der elektrische Kontakt kann beispielsweise über Löten oder Kleben hergestellt werden, wobei beim Kleben unterschiedliche Verfahren zum Einsatz kommen können. Beim Kontaktieren mit nicht leitendem Kleber wird der Kontakt durch direkte Verbindung der Kontaktflächen vom Bauteil und Substrat erreicht. Dazu muss unter Druck ausgehärtet werden. Gleiches gilt für die Verwendung eines anisotrop leitfähigen Klebers. Die Anisotropie wird durch leitfähige Kügelchen in einer nicht leitenden Harzmatrix erzeugt. Die Kügelchen werden in den Kontaktbereichen unter Druck leicht verformt und stellen so einen Kontakt her. Auch hier muss mit Druckbeaufschlagung ausgehärtet werden. Die dritte Möglichkeit ist die Verwendung Klebers mit speziellen leitfähigen Teilchen, wie beispielsweise die Verwendung eines schwach Ag gefüllten Klebers. Dabei sind die speziellen leitfähigen Teilchen derart beschaffen, dass nur einmal und zwar vor dem Aushärten kurzzeitig Druck zur Verdichtung der beispielhaften Ag-Teilchen in den Kontaktbereichen benötigt wird. Die Verwendung von Silber ist insbesondere dahin gehend vorteilhaft, da es sehr gut leitfähig ist und auf einen permanenten Druck während des Aushärtens verzichtet werden kann.
  • Eine weitere Möglichkeit des Aufbaus besteht darin, das Bauteil in eine Unterbrechung einer Leiterbahn zu platzie ren. Dies kann durch Einschießen des Bauteils in die Leiterbahn oder durch Einstechen oder Einschneiden der Leiterbahn zur Unterbrechung und anschließendem Einbringen des Bauteils erfolgen. Der Kontakt wird dabei über die umgebogenen Leiterbahnen zu den Seitenwänden des Bauteils hergestellt. Zur Fixierung kann es mit einem Klebertropfen und/oder darüber laminierte Folie versehen werden oder das Foliensubstrat leicht geschrumpft werden.
  • Die vorliegende Erfindung beschreibt somit ein Bauelement und ein Verfahren, das sich besonders vorteilhaft für die Kontaktierung von zweipoligen, ungehäusten Bauelementen in annähernder Würfelform wie z.B. ICs eignet. Die Kontaktierbereiche auf dem Bauteil sind vorzugsweise so angelegt, dass gegenüberliegende Flächen unterschiedlichen Anschlüssen zugeordnet sind. Damit ist es egal, auf welcher Seite das Bauteil beim Platzieren zu liegen kommt. Es ist immer eine eindeutige Kontaktierung zu den beiden Anschlüssen des Substrats über oben/unten oder links/rechts oder vorne/hinten gegeben. Daher braucht das Bauteil auch nur irgendwo auf der Kontaktmetallisierung mit einer Seitenfläche zu liegen kommen.
  • Das Verfahren ist somit sehr leicht und gut automatisierbar. Es ist deshalb insbesondere dort von Interesse, wo es auf sehr kostengünstige Produktion ankommt. Als typische Anwendung sei auf Kontaktierung von ICs in kontaktlosen Chipkarten oder auch deren Untermenge „Smart-Label" hingewiesen. Die möglichen Anwendungen sind aber nicht auf ungehäuste Bauelemente beschränkt. Das Verfahren kann auch auf alle würfelähnlichen Bauteile mit zwei Kontakten angewandt werden.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1a, b, c eine Raumansicht eines würfelförmigen bzw. quaderförmigen Bauelements gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 2 eine Kontaktierung des würfelförmigen Bauelements durch zwei Anschlussflächen eines Substrats unter Verwendung eines nicht leitenden Klebers;
  • 3 eine Kontaktierung des würfelförmigen Bauelements wie in 2 unter Verwendung eines anisotrop leitenden Klebers;
  • 4 eine Kontaktierung des würfelförmigen Bauelements wie in 2 unter Verwendung eines schwach mit Silber gefüllten Klebers; und
  • 5 eine Verwendung eines würfelförmigen Bauelements als ein Bindeglied zwischen einer unterbrochenen Leiterbahn eines Substrats.
  • Bevor im Folgenden die vorliegende Erfindung anhand der Zeichnungen näher erläutert wird, wird darauf hingewiesen, dass gleiche Elemente in den Figuren mit den gleichen oder ähnlichen Bezugszeichen versehen sind und dass eine wiederholte Beschreibung dieser Elemente weggelassen wird.
  • 1 zeigt eine Raumansicht eines würfelförmigen bzw. quaderförmigen Bauelements 100 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • In 1a sind die drei vorderen Seitenflächen 110, 120 und 130 gezeigt, wobei sich die Seitenfläche 110 parallel zur x,z-Ebene, die Seitenfläche 120 parallel zu der y,z-Ebene und die Seitenfläche 130 parallel zur x,y-Ebene angeordnet sind. Erfindungsgemäß sind diese drei benachbarten Seitenflächen mit dem ersten Anschluss K1 verbunden (nicht in der Figur gezeigt). In 1b sind ebenfalls die hinteren Seitenflächen 140, 150 und 160 gezeigt, welche in der 1a durch die vorderen Seitenflächen 110, 120 und 130 verdeckt sind. Die hintere Seitenfläche 140 ist gegenüber zur Seitenfläche 130, die hintere Seitenfläche 150 ist gegenüber zur Seitenfläche 120 und die hintere Seitenfläche 160 ist gegenüber zur Seitenfläche 110 angeordnet. Erfindungsgemäß werden die hinteren Seitenflächen 140, 150 und 160 mit dem zweiten Anschluss K2 des Bauelements 100 verbunden. Im Gegensatz zu dem in 1a und 1b gezeigten Ausführungsbeispiel sind bei dem in 1c gezeigten Ausführungsbeispiel die Seitenflächen parallel zu der x,z-Ebene deutlich kleiner als die anderen Seitenflächen. Bei diesem quaderförmigen Bauelement 100 werden nur die Hauptseitenflächen 120 und 130 mit dem Anschluss K1 und die Hauptseitenflächen 140 und 150 mit dem Anschluss K2 kontaktiert. Erfindungsgemäß sind auch hier gegenüberliegende Seitenflächen mit verschiedenen der beiden Anschlüsse K1, K2 verbunden.
  • 1 zeigt nur eine schematische Darstellung, die die Kontaktierung der einzelnen Seitenflächen veranschaulichen soll. Bei einem konkreten Ausführungsbeispiel weisen die einzelnen Seitenflächen Kontaktflächen (nicht gezeigt in 1) auf, welche mit den beiden Anschlüssen K1, K2 des Bauelements 100 verbunden sind. Diese Kontaktflächen nehmen dabei im Allgemeinen nicht die ganze Seitenfläche ein, sondern erstrecken sich nur auf einen Teilbereich der jeweiligen Seitenflächen. Aus der Darstellung von 1 ist ersichtlich, wie ein Kontaktieren der Anschlüsse K1 und K2 erfolgen kann. Bei einer möglichen Kontaktierung von oben (positive z-Richtung) und unten (negative z-Richtung), werden automatisch beide Kontakte K1 und K2 des Bauelements 100 kontaktiert. Das gleiche ist der Fall, wenn eine Kontaktierung von vorne (negative y-Richtung) und hinten (positive y-Richtung) bzw. von rechts (positive x-Richtung) und links (negative x-Richtung) erfolgt.
  • 2 zeigt eine Kontaktierung des Bauelements 100 durch ein erstes Substrat 210 mit einer ersten Anschlussfläche 215 und ein zweites Substrat 220 mit einer zweiten Anschlussfläche 225. Diese Querschnittsansicht zeigt die x,z-Ebene und das Bauelement 100 ist dabei mit gegenüberliegenden Seitenflächen 130, 140 zwischen der ersten und zweiten Anschlussfläche 225, 215 derart gebracht, dass die auf der Seitenfläche 130 aufgebrachte Kontaktfläche 180 die Anschlussfläche 225 kontaktiert. In analoger Weise kontaktiert die auf der Seitenfläche 140 aufgebrachte Kontaktfläche 170 die Anschlussfläche 215. Der Zwischenraum zwischen dem ersten und dem zweiten Substratteil 210, 220 ist mit einem Klebstoff oder Kleber 240 gefüllt, der bei diesem Ausführungsbeispiel nicht leitend ist, so dass die erste und zweite Anschlussfläche 215 und 225 direkten Kontakt zu den Kontaktflächen 170 und 180 des Bauelements 100 haben.
  • Die erste und zweite Kontaktfläche 170, 180 sind bei diesem Ausführungsbeispiel als eine Schicht dargestellt, welche in 1 nicht gezeigt wurde und die mit dem ersten und zweiten Anschluss K1 und K2 verbunden sind. Bei der Kontaktierung wird das Bauelement 100 mit einer beliebigen Seitenfläche (in 2 ist es die Seitenfläche 140) auf das erste Substratteil 210 mit der ersten Anschlussfläche 215 gebracht und anschließend wird das zweite Substratteil 220 mit der zweiten Anschlussfläche 225 auf das Bauelement 100 (d.h. auf der gegenüberliegenden Seitenfläche 130 des Bauelements 100) gebracht. Der aufgebrachte, nicht leitende Klebstoff 240 wird schließlich unter Druckeinwirkung ausgehärtet. Somit ist die konkrete Lage bzw. Ausrichtung des Bauelements 100 auf bzw. an den Anschlussflächen 215, 225 für die Kontaktierung der Anschlüsse K1 und K2 nicht von Bedeutung. Es werden auf jeden Fall beide Anschlüsse K1 und K2 kontaktiert, ohne dass eine weitere Justierung erforderlich ist.
  • 3 zeigt eine Kontaktierung des würfelförmigen Bauelements 100, welches sich von der Kontaktierung, die in 2 beschrieben wurde, nur dahingehend unterscheidet, dass hier ein Klebstoff 310, der leitfähige Kügelchen bzw. Teilchen 320 enthält, verwendet wird. Das würfelförmige Bauelement 100 mit den Kontaktfläche 170, 180 ist also wieder zwischen einem Substratteil 210 und einer ersten Anschlussfläche 215 und einem zweiten Substratteil 220 mit einer zweiten Anschlussfläche 225 gebracht, so dass die erste Anschlussfläche 215 und die zweite Anschlussfläche 225 auf gegenüberliegenden Seitenflächen des würfelförmigen Bauelements 100 angeordnet sind.
  • Bei diesem Ausführungsbeispiel besteht jedoch im Allgemeinen kein direkter Kontakt zwischen der ersten Anschlussfläche 215 mit der ersten Kontaktfläche 170 und der zweiten Anschlussfläche 225 mit der zweiten Kontaktfläche 180. Stattdessen befinden sich dazwischen die leitfähigen Kügelchen 320, die den elektrischen Kontakt zwischen der ersten Anschlussfläche 215 und der Kontaktfläche 170 bzw. zwischen der zweiten Anschlussfläche 225 und der Kontaktfläche 180 herstellen. Auch bei diesem Ausführungsbeispiel wird der Klebstoff oder Kleber 310 unter Druckbeaufschlagung ausgehärtet, wobei sich die Kügelchen 330, die sich zwischen der ersten Anschlussfläche 215 und dem Kontaktfläche 170 bzw. zwischen der zweiten Anschlussfläche 225 und dem Kontaktfläche 180 befinden, verformen.
  • Die Seitenflächen des Bauelements 100 sind vorzugsweise im Wesentlichen parallel, wobei die Verwendung von leitfähigen Kügelchen 320 dahin gehend vorteilhaft ist, dass eventuelle Unebenheiten bzw. Abweichungen von der Parallelität ausgeglichen werden können. Bei der konkreten Ausgestaltung ist darauf zu achten, dass die Dichte der leitfähigen Teilchen bzw. Kügelchen 320 in dem Kleber 310 keinen Kurzschluss zwischen der ersten Anschlussfläche 215 und der zweiten Anschlussfläche 225 erzeugen, d.h. die Dichte der leitfähigen Teilchen 320 muss im Kleber entsprechend niedrig sein.
  • 4 zeigt ein Ausführungsbeispiel, welches sich von dem in 3 beschriebenen Ausführungsbeispiel dadurch unter scheidet, dass ein Kleber 410 verwendet wird, welcher mit speziellen leitfähigen Teilchen 420 (beispielsweise schwach mit Silber) gefüllt ist. Das würfelförmige Bauelement 100 mit den Kontaktfläche 170, 180 ist also wieder zwischen einem Substratteil 210 und einer ersten Anschlussfläche 215 und einem zweiten Substratteil 220 mit einer zweiten Anschlussfläche 225 gebracht, so dass die erste Anschlussfläche 215 und die zweite Anschlussfläche 225 auf gegenüberliegenden Seitenflächen des würfelförmigen Bauelements 100 angeordnet sind.
  • Die speziellen leitfähigen Teilchen 420 (d.h. der beispielhafte Silberanteil) führen dazu, dass bei diesem Ausführungsbeispiel braucht der Kleber 410 nicht unter Druckeinwirkung ausgehärtet werden braucht, sondern dass vor dem Aushärten nur ein einmaliger Druck ausgeübt werden braucht, der eine Verdichtung der Teilchen 420 zwischen der ersten Anschlussfläche 215 und der Kontaktfläche 170 und der zweiten Anschlussfläche 225 und der Kontaktfläche 180 bewirkt. Eine dadurch verursachte Verklumpung 430 der Teilchen 420 in dem Zwischenraum zwischen den Anschlussflächen 215, 225 und den Kontaktflächen 170, 180 stellt einen ausreichenden elektrischen Kontakt auch bei Abwesenheit einer weiteren Druckbeaufschlagung sicher.
  • 5 zeigt eine Querschnittsansicht eines weiteren Ausführungsbeispieles der vorliegenden Erfindung, bei dem das würfelförmige Bauelement 100 durch eine unterbrochene Leiterbahn 510, die auf einem Substrat 520 aufgebracht ist, kontaktiert wird. Es ist ein linker Teil des Substrats 520a mit einem linken Teil der Leiterbahn 510a gezeigt, der von einem rechten Teil des Substrats 520b mit einem rechten Teil der Leiterbahn 510b durch eine Unterbrechung bzw. Vertiefung 530 getrennt ist. Der linke Teil der Leiterbahn 510a und der rechte Teil der Leiterbahn 510b erstrecken sich dabei auch entlang eines Randbereichs 540a und 540b der Vertiefung 530. Zur Kontaktierung des würfelförmigen Bauelements 100 wird das Bauelement 100 in die Vertiefung 530 eingesetzt, so dass die linke unterbrochene Leiterbahn 510a und die rechte unterbrochene Leiterbahn 510b Anschlüsse auf gegenüberliegenden Seiten (in diesem Beispiel die Seiten 120 und 150) des würfelförmigen Bauelements 100 kontaktieren. Dadurch ist eine Verbindung zwischen dem ersten Teil der unterbrochenen Leiterbahn 510a und der Kontaktfläche 170 und zwischen dem rechten Teil der Leiterbahn 510b und der Kontaktfläche 180 hergestellt.
  • Bei diesem Ausführungsbeispiel kann die Vertiefung 530 entweder vor dem Einsetzen des würfelförmigen Bauelements 100 erzeugt werden, beispielsweise durch ein Einstechen oder ein Einschneiden der Leiterbahn 510, oder die Unterbrechung 530 kann auch dadurch erzeugt werden, dass das Bauelement 100 unter Druckeinwirkung in das Substrat 520 gedrückt wird, so dass die Leiterbahn 510 unterbrochen wird und gleichzeitig ein Kontakt zwischen den Kontaktflächen 170, 180 und dem rechten und linken Teil der Leiterbahn 510b, 510a hergestellt wird.
  • Um dem Bauelement 100 einen ausreichenden Halt zu bieten, kann vor dem Einsetzen des Bauelements 100 die Vertiefung 530 mit einem Klebstoff mit optional enthaltenen leitfähigen Teilchen aufgefüllt werden bzw. nach dem Einsetzen des Bauelements 100 kann ein entsprechender Klebstoff aufgebracht werden. Im Weiteren kann ein mechanischer Halt auch dadurch hergestellt werden, dass eine Folie bzw. eine zusätzliche Schicht auf die Leiterbahn 510 und das Bauelement 100 aufgebracht wird.
  • Bei weiteren Ausführungsbeispielen kann ein stabiler Kontakt zwischen der Kontaktfläche 170 und der ersten Anschlussfläche 215 bzw. zwischen der Kontaktfläche 180 und der zweiten Anschlussfläche 225 kann auch durch eine Lötverbindung hergestellt werden.
  • Bei Vorhandensein eines ausreichenden Drucks, so dass das Bauelement 100 zwischen dem ersten Substratteil 210 und dem zweiten Substratteil 220 fixiert ist, kann auf eine Verwendung von Klebstoff bzw. einer Lötverbindung verzichtet werden. Das erste Substratteil 210 und das zweite Substratteil 220 können Teil eines gemeinsamen Substrats sein, welches durch Falten übereinander gelegt wird, bzw. das erste Substratteil 210 und das zweite Substratteil 220 können Teile von verschiedenen Substraten sein.
  • Zusammenfassend beschreibt die vorliegende Erfindung ein Bauelement und ein Verfahren, das sich besonders vorteilhaft für die Kontaktierung von zweipoligen Bauelementen 100 in annähernder Würfelform eignet. Die Kontaktflächen 170, 180 auf dem Bauteil 100 sind wie gesagt so angelegt, dass immer gegenüberliegende Flächen unterschiedlichen Kontaktbereichen zugeordnet sind. Die Form und Gestalt der Kontaktflächen 170, 180 kann dabei variieren. Neben schichtförmiger Gestaltung ist es auch möglich, die Kontaktflächen 170, 180 als einzelne oder mehrere Kontaktpunkte zu gestalten.
  • Ein wesentlicher Vorteil der vorliegenden Erfindung ist, dass es egal ist, auf welcher Seite das Bauteil 100 beim Kontaktieren zu liegen kommt. Das Verfahren ist somit sehr leicht und gut automatisierbar. Es ist deshalb insbesondere dort von Interesse, wo es auf sehr kostengünstige Produktion ankommt.

Claims (20)

  1. Bauelement (100) mit folgenden Merkmalen: einem ersten Anschluss (K1); einem zweiten Anschluss (K2); und zumindest vier mit Kontaktflächen (170, 180) versehenen Seitenflächen, von denen sich jeweils zwei gegenüberliegen, wobei die Kontaktflächen (170, 180) der sich gegenüberliegenden Seitenflächen mit verschiedenen des ersten und zweiten Anschlusses (K1, K2) verbunden sind.
  2. Bauelement (100) gemäß Anspruch 1, das zumindest zwei weitere sich gegenüberliegende mit weiteren Kontaktflächen versehenen Seitenflächen aufweist, wobei die weiteren Kontaktflächen mit verschiedenen des ersten und zweiten Anschlusses (K1, K2) verbunden sind.
  3. Bauelement (100) gemäß Anspruch 1 oder 2, bei dem das Bauelement (100) ein Polyeder mit zumindest zwei Paaren sich gegenüberliegender Seitenflächen ist, wobei Kantenlängen der Seitenflächen der Paare sich gegenüberliegender Seitenflächen sich innerhalb eines Toleranzbereiches von 20% entsprechen.
  4. Bauelement (100) gemäß Anspruch 3, wobei das Bauelement (100) würfelförmig ist.
  5. Bauelement (100) gemäß einem der Ansprüche 1 bis 4, wobei die Kontaktflächen (170, 180) durch Schichten gebildet sind, die auf die Seitenflächen aufgebracht sind.
  6. Bauelement gemäß einem der Ansprüche 1 bis 5, bei dem die Kontaktflächen jeweils einen Anteil von mehr als 50%, 60%, 70%, 80% oder 90% der zugeordneten Seitenflächen bedecken.
  7. Verfahren zum Kontaktieren eines Bauelements (100), das einen ersten und zweiten Anschluss (K1, K2) und zumindest vier mit Kontaktflächen (170, 180) versehenen Seitenflächen, von denen sich jeweils zwei gegenüberliegen, aufweist, wobei die Kontaktflächen (170, 180) der sich gegenüberliegenden Seitenflächen mit verschiedenen des ersten und zweiten Anschlusses (K1, K2) verbunden sind, mit folgendem Schritt: (a) Anordnen des Bauelements (100), einer ersten Anschlussfläche (215) und einer zweiten Anschlussfläche (225) derart, dass die erste und die zweite Anschlussfläche (215, 225) zwei der sich auf gegenüberliegenden Seitenflächen befindlichen Kontaktflächen (170, 180) kontaktieren.
  8. Verfahren gemäß Anspruch 7, bei dem der Schritt (a) folgende Schritte aufweist: (a1) Bereitstellen zumindest eines ersten Trägerteils (210) mit einer ersten Anschlussfläche (215) und einer zweiten Trägerteils (220) mit einer zweiten Anschlussfläche (225); (a2) Aufbringen des Bauelements (100) mit einer beliebigen der zumindest vier Seitenflächen auf das erste Trägerteil (210), so dass die Kontaktfläche (170) auf der beliebigen Seitenfläche durch die erste Anschlussfläche (215) des ersten Trägerteils (210) kontaktiert wird; und (a3) Anordnen des zweiten Trägerteils (220) relativ zu dem Bauelement (100), so dass die Kontaktfläche (180) auf der beliebigen Seitenfläche des Bauelementes (100) gegenüberliegenden Seitenfläche die zweite Anschlussfläche (225) kontaktiert.
  9. Verfahren gemäß Anspruch 8, wobei der Schritt (a3) ein Falten eines Substrats aufweist, so dass das erste und zweite Trägerteil (210, 220) durch Abschnitte des Substrats gebildet sind.
  10. Verfahren gemäß Anspruch 8 oder Anspruch 9, wobei das erste und zweite Trägerteil (210, 220) separate Substrate sind.
  11. Verfahren gemäß einem der Ansprüche 8 bis 10, wobei der Schritt (a2) und/oder der Schritt (a3) ferner ein Löten der einen Kontaktfläche (170) an die erste Anschlussfläche (215) und/oder der gegenüberliegenden Kontaktfläche (180) an die zweite Anschlussfläche (225) umfasst.
  12. Verfahren gemäß einem der Ansprüche 8 bis 11, bei dem der Schritt (a2) und/oder der Schritt (a3) ferner ein Kleben der einen Kontaktfläche (170) an die erste Anschlussfläche (215) und/oder der gegenüberliegenden Kontaktfläche (180) an die zweite Anschlussfläche (225) umfasst.
  13. Verfahren gemäß Anspruch 12, bei dem der Schritt des Klebens eine Verwendung eines Klebers (310; 410) mit leitfähigen Teilchen (320; 420) umfasst.
  14. Verfahren gemäß Anspruch 7, bei dem der Schritt (a) ein Einbringen des Bauelements (100) zwischen sich gegenüberliegenden Anschlussflächen (540a, 540b), so dass die Kontaktflächen (170, 180) auf sich gegenüberliegenden Seiten des Bauelements (100), die sich gege nüberliegende Anschlussflächen (540a, 540b) kontaktieren, aufweist.
  15. Verfahren gemäß Anspruch 14, bei dem die sich gegenüberliegenden Anschlussflächen durch Leiterbahnabschnitte (540a, 540b) gebildet sind.
  16. Verfahren gemäß Anspruch 15, bei dem die sich gegenüberliegenden Anschlussflächen durch Biegen von Leiterbahnabschnitten (540a, 540b) während des Einbringens des Bauelements (100) erzeugt werden.
  17. Verfahren gemäß einem der Ansprüche 14 bis 16, welches ferner einen Schritt eines Klebens aufweist, so dass das Bauelement (100) zwischen den Anschlussflächen (540a, 540b) fixiert wird.
  18. Verfahren gemäß einem der Ansprüche 14 bis 17, bei dem das Bauelement (100) in eine Vertiefung (530) eingebracht wird, und das ein Fixieren des Bauelements (100) in der Vertiefung (530) aufweist.
  19. Verfahren gemäß Anspruch 18, bei dem der Schritt des Fixierens ein Verschließen der Vertiefung (530) mit einem Klebetropfen oder einer Folie aufweist.
  20. Verfahren gemäß Anspruch 18 oder Anspruch 19, bei dem der Schritt des Fixierens einen Schritt eines Schrumpfens einer Folie oder eines Foliensubstrats aufweist.
DE102006048583A 2006-10-13 2006-10-13 Bauelement mit mehreren Kontaktflächen und ein Kontaktierungsverfahren Expired - Fee Related DE102006048583B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006048583A DE102006048583B3 (de) 2006-10-13 2006-10-13 Bauelement mit mehreren Kontaktflächen und ein Kontaktierungsverfahren
US11/844,513 US8331100B2 (en) 2006-10-13 2007-08-24 Device having several contact areas

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006048583A DE102006048583B3 (de) 2006-10-13 2006-10-13 Bauelement mit mehreren Kontaktflächen und ein Kontaktierungsverfahren

Publications (1)

Publication Number Publication Date
DE102006048583B3 true DE102006048583B3 (de) 2008-01-31

Family

ID=38859692

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006048583A Expired - Fee Related DE102006048583B3 (de) 2006-10-13 2006-10-13 Bauelement mit mehreren Kontaktflächen und ein Kontaktierungsverfahren

Country Status (2)

Country Link
US (1) US8331100B2 (de)
DE (1) DE102006048583B3 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6177352A (ja) * 1984-09-21 1986-04-19 Fujitsu Ltd 半導体装置の製造方法
DE19840248A1 (de) * 1998-09-03 2000-03-16 Fraunhofer Ges Forschung Schaltungschip mit spezifischer Anschlußflächenanordnung
US6370010B1 (en) * 1999-10-18 2002-04-09 Murata Manufacturing Co., Ltd Multi-layer capacitor, wiring board, and high-frequency circuit
DE10105872A1 (de) * 2001-02-09 2002-09-05 Infineon Technologies Ag Anordnung mit einem Trägersubstrat mit mindestens einem Chip, Matrixdisplay und Verfahren zum Herstellen einer Anordnung mit einem Trägersubstrat mit mindestens einem Chip
DE10321214A1 (de) * 2003-05-12 2004-12-30 Infineon Technologies Ag Verfahren zum Aufbringen elektrischer Kontaktierungselemente auf einen Chip eines Chip-Wafers und Chip
DE102004014214B3 (de) * 2004-03-23 2005-09-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Verbinden eines Chips und eines Substrats

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4748537A (en) * 1986-04-24 1988-05-31 Rogers Corporation Decoupling capacitor and method of formation thereof
US5126286A (en) 1990-10-05 1992-06-30 Micron Technology, Inc. Method of manufacturing edge connected semiconductor die
FR2691836B1 (fr) * 1992-05-27 1997-04-30 Ela Medical Sa Procede de fabrication d'un dispositif a semi-conducteurs comportant au moins une puce et dispositif correspondant.
JPH07169649A (ja) * 1993-12-16 1995-07-04 Tdk Corp 積層貫通型コンデンサアレイ
US7408249B2 (en) * 1998-02-06 2008-08-05 Tessera Technologies Hungary Kft. Packaged integrated circuits and methods of producing thereof
US6545346B2 (en) * 2001-03-23 2003-04-08 Intel Corporation Integrated circuit package with a capacitor
SG119185A1 (en) * 2003-05-06 2006-02-28 Micron Technology Inc Method for packaging circuits and packaged circuits
US7817397B2 (en) * 2005-03-01 2010-10-19 X2Y Attenuators, Llc Energy conditioner with tied through electrodes

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6177352A (ja) * 1984-09-21 1986-04-19 Fujitsu Ltd 半導体装置の製造方法
DE19840248A1 (de) * 1998-09-03 2000-03-16 Fraunhofer Ges Forschung Schaltungschip mit spezifischer Anschlußflächenanordnung
US6370010B1 (en) * 1999-10-18 2002-04-09 Murata Manufacturing Co., Ltd Multi-layer capacitor, wiring board, and high-frequency circuit
DE10105872A1 (de) * 2001-02-09 2002-09-05 Infineon Technologies Ag Anordnung mit einem Trägersubstrat mit mindestens einem Chip, Matrixdisplay und Verfahren zum Herstellen einer Anordnung mit einem Trägersubstrat mit mindestens einem Chip
DE10321214A1 (de) * 2003-05-12 2004-12-30 Infineon Technologies Ag Verfahren zum Aufbringen elektrischer Kontaktierungselemente auf einen Chip eines Chip-Wafers und Chip
DE102004014214B3 (de) * 2004-03-23 2005-09-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Verbinden eines Chips und eines Substrats

Also Published As

Publication number Publication date
US20080088006A1 (en) 2008-04-17
US8331100B2 (en) 2012-12-11

Similar Documents

Publication Publication Date Title
DE10325550B4 (de) Elektrisches Kontaktierungsverfahren
DE69111834T2 (de) Elektronische Vorrichtung mit einem elektrisch leitenden Klebstoff.
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE102005027356B4 (de) Halbleiterleistungsbauteilstapel in Flachleitertechnik mit oberflächenmontierbaren Außenkontakten und ein Verfahren zur Herstellung desselben
DE4128603A1 (de) Halbleiteranordnung
DE102006048230A1 (de) Leuchtdiodensystem, Verfahren zur Herstellung eines solchen und Hinterleuchtungseinrichtung
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
EP2284889A1 (de) Leistungshalbleitermodul mit Schaltungsträger und Lastanschlusselement sowie Herstellungsverfahren hierzu
EP2198484B1 (de) Elektrische schaltanordnung mit einem mid-schaltungsträger und einer damit verbundenen verbindungsschnittstelle
EP1060513B1 (de) Halbleiterbauelement mit mehreren halbleiterchips
DE19541072A1 (de) Chipmodul
WO2018002321A1 (de) Modulares modul
DE102009027416B4 (de) Halbleitermodul mit steckbarem Anschluss und Verfahren zur Herstellung eines Halbleitermoduls mit steckbarem Anschluss
EP3066618B1 (de) Ic-modul für unterschiedliche verbindungstechniken
DE102013103351B4 (de) Elektronikmodul
DE2528573A1 (de) Halbleiterschaltungs-verbindungseinrichtung
EP1065624B1 (de) Chipmodul zum Einbau in einen Chipkartenträger
DE102006048583B3 (de) Bauelement mit mehreren Kontaktflächen und ein Kontaktierungsverfahren
DE19800928B4 (de) Gehäuse, insbesondere stapelbares Gehäuse, zur Aufnahme von Bauelementen und Verfahren zu dessen Herstellung
DE10084657B4 (de) Modulkarte und Herstellverfahren für diese
WO2007014800A1 (de) Chipmodul zum einbau in sensorchipkarten für fluidische anwendungen sowie verfahren zur herstellung eines derartigen chipmoduls
DE102016101757A1 (de) Schaltungsmodul mit oberflächenmontierbaren unterlagsblöcken zum anschliessen einer leiterplatte
WO2005053366A1 (de) Elektrische schaltungsanordnung
DE102014117374A1 (de) Flexible mikroelektronische baugruppe und verfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee