DE102004014214B3 - Verfahren zum Verbinden eines Chips und eines Substrats - Google Patents

Verfahren zum Verbinden eines Chips und eines Substrats Download PDF

Info

Publication number
DE102004014214B3
DE102004014214B3 DE102004014214A DE102004014214A DE102004014214B3 DE 102004014214 B3 DE102004014214 B3 DE 102004014214B3 DE 102004014214 A DE102004014214 A DE 102004014214A DE 102004014214 A DE102004014214 A DE 102004014214A DE 102004014214 B3 DE102004014214 B3 DE 102004014214B3
Authority
DE
Germany
Prior art keywords
chip
substrate
adhesive
conductive
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004014214A
Other languages
English (en)
Inventor
Michael Feil
Martin KÖNIG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102004014214A priority Critical patent/DE102004014214B3/de
Priority to US11/088,514 priority patent/US20060048889A1/en
Application granted granted Critical
Publication of DE102004014214B3 publication Critical patent/DE102004014214B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Bei einem Verfahren zum Verbinden eines Chips und eines Substrats wird anfänglich ein Haftmittel mit leitfähigen PÜartikeln bereitgestellt. Der Chip und das Substrat umfassen jeweils zumindest eine Anschlussfläche auf einer entsprechenden Seite. Das Haftmittel wird auf eine Seite des Substrats oder eine Seite des Chips aufgebracht, und der Chip und das Substrat werden zusammengebracht, wobei hier die Anschlussflächen untereinander ausgerichtet werden. Anschließend wird diese Anordnung derart mit Druck beaufschlagt, dass sich im Bereich zwischen den Anschlussflächen von Chip und Substrat eine lokale Verdichtung des Haftmittels einstellt und die leitfähigen Partikel an den Anschlussflächen haften. Abschließend erfolgt ein Aushärten des Haftmittels ohne Druckbeaufschlagung.

Description

  • Die vorliegende Erfindung bezieht sich auf das Gebiet des Chipverbindens und hier insbesondere auf ein Verfahren zum Verbinden eines Chips mit einem Substrat mittels eines leitfähigen Haftmittels. Insbesondere bezieht sich die vorliegende Erfindung auf ein Verfahren zum Verbinden eines Chips und eines Substrats mittels eines leitfähigen Haftmittels, das unabhängig von einer Anschlussgeometrie der Anschlussflächen von Chip/Substrat ist.
  • Elektronische Bauelemente finden in zunehmendem Maße eine Verwendung sowohl in alltäglichen als auch in speziellen Anwendungen. Bei einer Herstellung müssen dabei die elektronischen Bauelemente bzw. Halbleiterbauelemente, die üblicherweise als Chips bezeichnet werden, mit einem Substrat verbunden werden. Anstelle der Verbindung von Chip und Substrat werden auch Chip und Chip, Chip und Wafer oder Substrat und Substrat verbunden.
  • Herkömmlicherweise werden zur Verbindung von Chips verschiedene Verfahren verwendet. Bei dem Verdrahtungsverfahren wird der Chip mittels eines Haftmittels auf einem Substrat befestigt, wobei die elektrischen Kontakte durch ein Anbringen dünner Metalldrähte an den Anschlussbereichen des Chips und den zugeordneten Kontaktanschlussbereichen des Substrats erfolgt. Ein Nachteil dieses Verfahrens stellt die Trennung der mechanischen und elektrischen Verbindung dar, die es erforderlich macht, dass getrennte Schritte zum Verbinden bzw. Kontaktieren erforderlich sind. Ferner stellen die zur elektrischen Verbindung benötigten dünnen Metalldrähte eine zusätzliche induktive Komponente dar, die sich auf das Verhalten des Mikrochips, insbesondere auf die Schaltgeschwindigkeiten desselben, negativ auswirkt.
  • Ein weiteres Verfahren, das in jüngerer Zeit verstärkt zur Anwendung kommt, stellt die sogenannte Flip-Chip-Technik dar. Bei diesem Verfahren wird der Chip mit seiner aktiven Seite und folglich mit seinen Anschlussflächen nach unten auf die entsprechenden Anschlussflächen des Substrats gelötet oder geklebt. Herkömmlicherweise müssen die Anschlussflächen auf einer oder beiden Seiten mit sogenannten Höckern bzw. Bumps versehen sein, um einen sicheren Kontakt zu gewährleisten. Höcker sind kleine Erhebungen, die typischerweise eine metallische Zusammensetzung aufweisen. Folglich begrenzt die Verwendung von Höckern eine Dicke der Verbindung, so dass eine derartige Verbindung deutlich über 30 μm, in der Regel sogar über 50 μm liegt. Der Vorteil des Verfahrens gegenüber dem Anbringen von Drähten besteht unter anderem darin, dass eine mechanische und elektrische Verbindung in einem Verfahrensschritt erreicht wird.
  • Bezüglich der Haftmittel, die zum Verbinden verwendet werden, sind drei verschiedene Möglichkeiten bekannt.
  • Die erste Möglichkeit umfasst die Verwendung eines isotropen leitfähigen Haftmittels, bei dem auf jeden einzelnen Anschlussbereich des Chips und/oder des Substrats ein kleines Tröpfchen eines Haftmittels, das beispielsweise ein silbergefüllter Leitkleber sein kann, aufgebracht wird. Das Verfahren weist somit eine Ähnlichkeit zum Löten auf, wobei anstatt des Lötmittels ein leitendes Haftmittel verwendet wird. Um eine zuverlässige Verbindung zu erreichen, ist meist ein sogenannter Underfill-Prozeß, d.h. ein Auffüllen des sich ergebenden Zwischenraums mit einem Füllmaterial, angeschlossen.
  • Die zweite der erwähnten Möglichkeiten umfasst die Verwendung eines anisotrop leitenden Haftmittels (ACA; ACA = anisotrop conductive adhesive). Dabei wird ein anisotrop leitendes Haftmittel ganzflächig unter dem Chip verteilt, wobei der Chip und das Substrat nach einem gegenseitigen Positionieren in eine Verbindung gebracht werden. Unter An wendung einer Temperatur und eines gleichzeitigen Anlegens eines Drucks wird das Haftmittel daraufhin ausgehärtet. Das anisotrop leitende Haftmittel weist leitfähige Kügelchen auf, die in einer nicht leitenden Harzmatrix eingebettet sind. Durch das Anlegen eines Drucks werden die Kügelchen in den Kontaktbereichen leicht verformt und treffen aufeinander, so dass sich in diesen Bereichen ein elektrischer Kontakt ergibt, während in den übrigen Bereichen das Haftmittel seine isolierende Wirkung beibehält. Die derzeit erreichten kürzesten Aushärtezeiten für ein anisotrop leitendes Haftmittel betragen etwa 10 Sekunden. Solche Ansätze sind z.B, in der WO 96/37913 A1 der DE 196 30 593 C2 der DE 100 19 433 A1 oder der US 4,740,657 beschrieben.
  • Eine dritte Möglichkeit besteht darin, dass ein isolierendes Haftmittel verwendet wird, das nach dem Verbindungsprozess ganzflächig auf dem Chip verteilt ist. Bei diesem Verfahren wird eine elektrische Verbindung zwischen den Anschlussflächen des Chips und den Kontaktanschlussflächen des Substrats dadurch erreicht, dass der Kleber in den Anschlussflächenbereichen durch die Höcker verdrängt wird, wodurch sich die Kontaktmetallisierungen des Chips und des Substrats direkt berühren. Um dies zu erreichen, muss gleichartig zu dem anisotropen Verbinden ein Druck zwischen dem Chip und dem Substrat angelegt werden. Dieser Druck muss unter gleichzeitiger Anwendung einer Temperatur während des Aushärtens aufrecht erhalten werden.
  • Das Aushärten unter gleichzeitiger Anwendung eines Drucks und Temperatur, wie es bei dem Verbinden mittels eines anisotrop leitenden Haftmittels und dem Verbinden mittels eines isolierendem Haftmittels erforderlich ist, ist fertigungstechnisch gesehen aufwendig und wirkt sich bezüglich einer Herstellung in Massenstückzahlen, die eine Produktionsrate von einigen Tausend Stück pro Stunde aufweisen kann, ungünstig aus.
  • Viele Halbleiterbauelemente mit geringem Strombedarf weisen eine Zweipol-Anordnung auf. Neben Dioden umfassen typische Beispiele integrierte Schaltungen von kontaktlosen Chipkar ten oder spezifischer sogenannte Smart Label, d.h. Bauelemente, die auf eine kontaktlose Weise ausgelesen werden bzw. mit Informationen beschrieben werden können. Dieselben können extrem dünn sein, so dass dieselben in entsprechende Trägersubstrate eingebettet werden können, die an Waren, Paketen usw. befestigt werden. Diese integrierte Schaltungen bilden zusammen mit einer Antenne einen Stromkreis, so dass eine Energieaufnahme und Datenübertragung über diese Antenne erfolgen kann, wobei diese Systeme auf eine möglichst geringe Leistungsaufnahme optimiert sind. Die integrierte Schaltung wird dabei in der Regel wechselstrommäßig betrieben, wobei der Wechselstrom intern gleichgerichtet wird, um eine Gleichspannung zur Energieversorgung zu liefern.
  • Solche Chips mit zwei Polen weisen beim Verbinden oftmals Anforderungen auf, die sich von Chips mit vielen Anschlussflächen unterscheiden. Um einige Beispiele zu nennen, erfordern Chips, die für Transponderanwendungen in Smart Labels vorgesehen sind, eine extrem dünne Verbindungsschicht, um eine Flexibilität und eine Integration beispielsweise in Papier zu ermöglichen. Im Gegensatz zu Chips mit vielen kleinflächigen Anschlussflächen ist jedoch für Chips mit wenigen großflächigen Anschlussflächen ein genaues Positionieren nicht von entscheidender Bedeutung. Ferner ist für die Anwendungen, bei denen eine Wechselstromleistung eingekoppelt wird, keine galvanisch leitende Verbindung zwischen den Anschlussflächen des Chips und den Kontaktanschlussflächen des Substrats erforderlich.
  • Die bekannten Verfahren, die hinsichtlich einer elektrischen Verbindung von Chips mit kleinflächigen Anschlussflächen entwickelt wurden, stellen folglich hinsichtlich Anforderungen eines Verbindens von Chips, die wenige Anschlussflächen aufweisen oder eine Wechselstromleistung einkoppeln, keine optimale Lösung dar.
  • Die DE 101 17 929 A1 offenbart ein Verfahren zum Verbinden eines Chips mit einem Substrat, bei dem ein Haftmittel bereitgestellt wird, dessen Leitfähigkeit abhängig von der Anschlussgeometrie zwischen dem Chip und dem Substrat eingestellt ist.
  • Die DE 101 51 657 C1 sowie der Artikel „Area Bonding Conductive Epoxy Adhesives for Low-Cost Grid Array Chip Carriers" von J. C. Bolger, et al., in IEEE Transactions on Components, Packaging and Manufacturing Technology, ISSN 1083-4400, 196, Bd. 19, Nr. 3, Seiten 184 bis 188 beschreiben Ansätze, bei denen eine Verbindung zwischen einem Substrat und einem Chip abhängig von der Anschlussgeometrie durchgeführt wird, indem leitfähige Materialien den Anschlussflächen zugeordnet werden, und zwischen den leitfähigen Materialien nicht leitfähige Klebestoffe angeordnet sind.
  • Die DE 199 05 807 A1 beschreibt ein Verfahren zur Herstellung elektrisch leitender Verbindungen, bei dem Bumps auf einzelne Kontakte von elektronischen Bauelementen aufgebracht werden, um eine Verbindung mit einer Leiterbahnstruktur eines Substrats zu erhalten, wobei die Leiterbahnstruktur und die Kontakte in einer unmittelbaren Berührung miteinander stehen.
  • Die DE 198 53 805 A1 beschreibt eine Klebstofffolie, die ein thermoplastisches Polymer, Harze, Epoxidharze mit Härtern, metallisierte Partikel und Spacerpartikel aufweist.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zu schaffen, dass es ermöglicht, einen Chip und ein Substrat mittels eines leitfähigen Haftmittels mit geringerem fertigungstechnischen Aufwand zu verbinden.
  • Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 gelöst.
  • Die vorliegende Erfindung schafft Verfahren, um einen Chip mit Anschlussflächen auf einer Seite und ein Substrat mit Anschlussflächen auf einer Seite mittels eines leitfähigen Haftmittels, das leitfähige Partikel umfasst, unabhängig von der Anschlussgeometrie zu verbinden, wobei die Anschlussflächen des Chips und/oder des Substrats gegenüber einer Oberfläche vorstehen, mit folgenden Schritten:
    • (a) Aufbringen des leitfähigen Haftmittels auf die Seite des Substrats, auf der die Anschlussflächen angeordnet sind, und/oder auf die Seite des Chips, auf der die Anschlussflächen angeordnet sind, wobei das leitfähige Haftmittel eine Vielzahl von leitfähigen Partikeln aufweist, die im wesentlichen gleichmäßig in einer Harzmatrix verteilt sind;
    • (b) Zusammenbringen von Chip und Substrat, wobei die Anschlussflächen von Chip und Substrat untereinander ausgerichtet sind;
    • (c) Beaufschlagen der zusammengebrachten Anordnung mit einem Druck, der derart gewählt ist, dass sich im Bereich zwischen den Anschlussflächen von Chip und Substrat eine lokale Verdichtung des Haftmittels einstellt und die leitfähigen Partikel an den Anschlussflächen haften; und
    • (d) Aushärten des leitfähigen Haftmittels ohne Druckbeaufschlagung
  • Die angelegte Andruckkraft ist in Abhängigkeit von der Viskosität bzw. Zähigkeit des Haftmittels eingestellt und liegt vorzugsweise im Bereich von etwa 50g bis 500g (Gramm).
  • Die lokale Verdichtung im Schritt (c) bewirkt ein Ansteigen des Verhältnisses der Anzahl der leitfähigen Partikel zwischen den Anschlussflächen zu der Menge von Haftmittel zwischen den Anschlussflächen, wobei sich die leitfähigen Partikel bei Überschreiten der Perkolationsschwelle zu einem oder mehreren Partikelkonglomeraten verbinden.
  • Gemäß einem bevorzugten Ausführungsbeispiel liegt der Füllgrad zwischen etwa 26% und etwa 40%. Die Fugendicke ist vorzugsweise zwischen 2 μm und 50 μm.
  • Das Haftmittel ist zwischen der Anschlussfläche des Chips und der Anschlussfläche des Substrats mit einer vorbestimm ten Fugendicke angeordnet, wobei die Fugendicke durch die maximalen Durchmesser der leitfähigen Partikel in dem leitfähigen Haftmittel bestimmt wird. Gemäß einem bevorzugten Ausführungsbeispiel wird die Anordnung derart mit Druck beaufschlagt, dass die sich einstellende Fugendicke niedriger ist als die vorbestimmte Fugendicke.
  • Gemäß einem Ausführungsbeispiel können die Schritte (b) und (c) gemeinsam durchgeführt werden, so dass beim Justieren von Chip und Substrat eine Druckbeaufschlagung vorliegt.
  • Anders als die im Stand der Technik bekannten Ansätze, bei denen ein leitfähiger Kleber verwendet wird, bei dem eine leitfähige Verbindung die Aushärtung unter Druck erfordert, schlägt die vorliegende Erfindung einen verbesserten Ansatz vor, der insbesondere fertigungstechnisch weniger aufwendig ist. Der Anteil der leitfähigen Partikel in dem Kleber ist so gewählt, dass ohne vorher ausgeübte Druckeinwirkung nach dem Aushärten keine oder nur eine sehr geringe Leitfähigkeit (MOhm-Bereich) besteht. Durch die Druckbeaufschlagung wird eine lokale Verdichtung im Bereich der Kontakterhebungen und eine Anhaftung der leitfähigen Partikel, die vorzugsweise auch noch zu einem Konglomerat verbunden werden, erreicht. Dies führt dazu, das die weitere Verarbeitung auch ohne Druckbeaufschlagung erfolgen kann. Auch bei einer Relaxation nach dem Zusammendrücken bleibt diese elektrische Verbindung, anders als im Stand der Technik, erhalten.
  • Das Aushärten muss also nicht mehr unter Druck erfolgen. Selbst dann, wenn ein zusätzlicher Druck beim Aushärten angelegt wird, z.B. um den Kontaktwiderstand noch etwas abzusenken, kann die Handhabung vor dem Aushärten ohne Druckbeaufschlagung erfolgen.
  • Ein Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass eine Verbindung von Chip und Substrat unabhängig von der vorliegenden Anschlussgeometrie ermöglicht wird, so dass die im Stand der Technik durchzuführenden, aufwändigen Bestimmungen der erforderlichen Parameter des Klebstoffs vermieden werden.
  • Die vorliegende Erfindung lehrt ein Verfahren, das besonders vorteilhaft für die Kontaktierung von mehrpoligen ungehäusten Bauelementen, wie z. B. ICs (integrierte Schaltungen), mit relativ geringem Strombedarf ist. Dabei werden die Schritte der mechanischen Befestigung und der elektrischen Kontaktierung in einem Schritt durchgeführt. Das erfindungsgemäße Verfahren ist sehr leicht und gut automatisierbar. Dies ist insbesondere dort von Interesse, wo es auf eine sehr kostengünstige Produktion ankommt. Eine typische Anwendung ist die Kontaktierung von ICs in kontaktlosen Chipkarten oder "Smart Labels". Darunter sind z.B. dünne ICs, eingebettet in dünne Substrate zu verstehen. Hierbei handelt es sich um ein besonders schnell wachsendes Marktsegment. Für eine Etikettierung von alltäglichen Produkten, etwa in Supermärkten, muss ein „Smart Label" in Zukunft noch billiger werden. Einsparpotentiale bieten sich hier im Bereich der Label-Produktion, d. h. die Kosten für die Chip-Montage müssen weiter reduziert werden.
  • Die möglichen Anwendungen sind jedoch nicht auf ungehäuste Bauelemente beschränkt. Das Verfahren kann auch für gehäuste Bauelemente, hier insbesondere für sogenannte Chip Sized Packages (CSP) wie z. B. Mikro-Ball-Grid-Arrays eingesetzt werden, bei denen die Gehäusegröße nicht sehr viel größer als die Chipgröße ist. Ferner kann das erfindungsgemäße Verfahren bei einfach mehrpoligen Verbindungen vorteilhaft eingesetzt werden.
    •
  • Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung wird nachfolgend Bezug nehmend auf die beiliegende Zeichnung näher erläutert. Es zeigt:
  • 1 eine Schnittdarstellung einer Chip-Substrat-Anordnung, die gemäß dem erfindungsgemäßen Verfahren hergestellt wurde.
  • 1 zeigt einen Chip 10, der eine Mehrzahl von Anschlussflächen 12, 14 und 16 aufweist, die auf einer Seite 18 des Chips 10 angeordnet sind. Ferner ist ein Substrat 20 zu erkennen, welches ebenfalls eine Mehrzahl von Anschlussflächen 22, 24, 26 aufweist, die auf einer Seite 28 des Substrats gebildet sind. Die Seite 18 des Chips 10 ist gegenüberliegend zu der Seite 28 des Substrats 20 angeordnet, wobei zwischen dem Substrat 20 und dem Chip 10 ein leitfähiger Klebstoff 30 angeordnet ist. Zwischen den jeweiligen Anschlussflächenpaaren 12, 22 und 14, 24 und 16, 26 ist eine Klebefuge d ausgebildet, in der der leitfähige Klebstoff 30 mit einer vorbestimmten Dicke angeordnet ist. Außerhalb dieser Bereiche, also in Bereichen, in denen sich keine Anschlussflächen gegenüberliegen, ist die sich einstellende Klebefuge D deutlich größer als die sich zwischen den Anschlussflächen einstellende Klebefuge d.
  • Der in 1 gezeigte Chip 10 kann beispielsweise ein Transponderchip oder ein RFID-Chip (RFID = Radio Frequency IDentification) sein, der in ein „Smart Label" eingebettet werden kann. Der Chip 10 kann alternativ auch eine Diode oder ein anderes aktives oder passives Bauelement umfassen.
  • Erfindungsgemäß wird zur Herstellung der in 1 gezeigten Anordnung die Möglichkeit ausgenutzt, gleichmäßig in der Harzmatrix des Klebstoffs 30 verteilte leitfähige Partikel 32 unter einmalig kurzzeitig aufgebrachtem Druck lokal untereinander und mit den Anschlussflächen von Substrat 20 und Chip 10 in Kontakt zu bringen, um gleichzeitig eine mechanische Befestigung zwischen Chip 10 und Substrat 20 herzustellen. Der Anteil der leitfähigen Partikel in der Harzmatrix ist hierbei so gewählt, dass ohne vorher ausgeübte Druckeinwirkung nach dem Aushärten keine oder nur eine sehr geringe Leitfähigkeit (MOhm-Bereich) besteht. Alternativ zur Verwendung des Chips 10 kann natürlich auch ein zweites Substrat zur Verbindung mit dem Substrat 20 herangezogen werden.
  • Der Verfahrensablauf für die Herstellung des in 1 gezeigten Elements, also für die Kontaktierung und Befestigung der Bauteile 20 und 10 ist wie folgt. Zunächst wird ein schwach gefüllter Kleber bereitgestellt. Gemäß einem bevorzugten Ausführungsbeispiel wird dieser schwach gefüllte Kleber auf die Oberfläche 28 des Substrats 20 aufgetragen und der Chip 10 wird aufgesetzt. Bei diesem Vorgang werden die Anschlussflächen 12, 14 und 16 des Chips 10 mit den Anschlussflächen 22, 24 und 26 des Substrats 20 justiert. Während dieses Justiervorgangs oder anschließend dazu wird das sich ergebende Bauteil kurzfristig mit einem Druck beaufschlagt, so dass sich im Bereich zwischen den Anschlussflächen von Chip 10 und Substrat 20 eine lokale Verdichtung des Haftmittels einstellt und die leitfähigen Partikel 32 an den Anschlussflächen 12, 14, 16, 22, 24, 26 haften. Die lokale Verdichtung bewirkt ein Ansteigen des Verhältnis der Anzahl der leitfähigen Partikel 32 zwischen den Anschlussflächen 12, 14, 16, 22, 24, 26 und der Menge von Haftmittel zwischen den Anschlussflächen. Vorzugsweise werden „flockenförmige" leitfähige Partikel (Flakes), z.B. aus Silber, verwendet, die sich aufgrund des Drucks zwischen den Anschlussflächen zusätzlich zu einem oder mehreren Partikelkonglomeraten verbinden – nicht jedoch in den übrigen Bereichen (also den Bereichen, in denen keine Anschlussflächen gegenüberliegen). Anstelle der „flockenförmigen" leitfähigen Partikel (Flakes) können auch anders geformte Partikel verwendet werden. Auch solche Partikel verbinden sich zu einem oder mehreren Partikelkonglomeraten.
  • Die angelegte Andruckkraft ist in Abhängigkeit von der Viskosität bzw. Zähigkeit des Haftmittels eingestellt und liegt vorzugsweise im Bereich von etwa 50g bis 500g (Gramm).
  • Zwischen den Anschlussflächen 12 bis 16 des Chips 10 und in Anschlussflächen 22 bis 26 des Substrats 20 stellt sich ein vorbestimmter Klebespalt d ein, der vorzugsweise im Bereich weniger μm liegt. Der minimal mögliche Klebespalt hängt von Form und Größe des Füllstoffs, vorzugsweise Flakes, wie bei silbergefüllten Klebern üblich, ab. Durch diese Krafteinwirkung werden die leitfähigen Partikel 32 im Bereich der Anschlussflächen untereinander und mit den Anschlussflächen von Chip 10 und Substrat 20 in Kontakt gebracht. Die Anschlussflächen von Chip 10 und Substrat 20 bilden jeweils die höchsten Erhebungen über die jeweilige Oberfläche 18 bzw. 28. In den Bereichen zwischen den Anschlussflächen ist der Klebespalt D erheblich größer, so dass hier der Kleber einem nicht so starken Druck ausgesetzt wird und kaum eine Berührung zwischen den Partikeln 32 hervorgerufen wird. Dies entspricht einem hohen Isolationswiderstand zwischen den Anschlussflächen.
  • Durch das erfindungsgemäßen Verfahren stellt sich zwischen dem Substrat und dem Chip in Bereichen mit dem Anstand D ein hoher Widerstand (im MΩ-Bereich) ein. Zwischen den Anschlussflächen wird der Widerstand dagegen nur einige wenige Ω betragen oder weniger. Somit wird erfindungsgemäß eine gute Kontaktierung zwischen den Anschlussflächen erreicht, bei gleichzeitiger Erreichung eines hohen Isolationswiderstandes zwischen den übrigen Bereichen, und zwar ohne, dass beim Aushärten dieser Verbindung ein Druck angelegt werden muss. Soll der Kontaktwiderstand noch etwas erniedrigt werden (um einige Zehntel Ω, so kann beim Aushärten ein Druck angelegt werden. Es ist jedoch hervorzuheben, dass eine elektrische Verbindung nach dem Zusammendrücken der Komponenten existiert, so dass hier unabhängig davon, ob beim Aushärten ein Druck angelegt wird oder nicht, keine Notwendigkeit besteht, den Druck konstant weiter aufrechtzuerhalten. Dies erleichtert die Handhabung der einzelnen Komponenten deutlich.
  • Beim mehrpoligen Verbinden von zwei Substraten, z. B. Folienstreifen, wird analog zu der obigen Beschreibung vorgegangen, nur dass der Chip 10 durch ein zweites Substrat ersetzt wird.
  • Durch den erfindungsgemäßen Ansatz wird es ferner ermöglicht, den Klebstoff unabhängig von der tatsächlichen Geometrie der Anschlussflächen auf dem Chip 10 und dem Substrat 20 bereitzustellen, so dass ein solcher Klebstoff für eine Vielzahl von beliebigen Anschlussgeometrien verwendet werden kann. Erfindungsgemäß wird ein guter Kontakt mit hoher Leitfähigkeit zwischen den Anschlussflächen sichergestellt, wobei gleichzeitig für den Bereich zwischen den Anschlussflächen ein hoher Isolationswiderstand sichergestellt wird.
  • Hinsichtlich des leitfähigen Klebstoffs bzw. Haftmittels ist festzuhalten, dass hier grundsätzlich zwischen gefüllten und ungefüllten Epoxiden unterschieden werden kann. Die gefüllten Kleber werden unterteilt in elektrischleitende und wärmeleitende Klebstoffe. Die wichtigste Rolle unter den elektrisch leitenden Klebstoffen spielen die silbergefüllten Materialien. Goldgefüllte Kleber haben aus Kostengründen eine untergeordnete Rolle. Nickel- und kupfergefüllte Klebstoffe sind aufgrund ihrer schlechten elektrischen Leitfähigkeit nicht sehr weit verbreitet. Bei elektrisch leitfähigen Klebstoffen, die auch thermisch leitend sind, kommen somit als Füllstoffe somit Gold, Silber, Nickel und Kupfer in Betracht, mit einem Füllstoffanteil zwischen 70% bis 80% (Gewichts-Anteil).
  • Der spezifische Widerstand von silbergefüllten Klebern liegt je nach Material und Aushärtezyklus im Bereich von 4 × 10–4 Ω × cm bis 7 × 10–6 Ω × cm. Im Vergleich hierzu liegt der spezifische Widerstand von goldgefüllten Klebern bei etwa 1,6 × 10–6 Ω × cm, und von kupfergefüllten Klebern bei etwa 1,7 × 10–6 Ω × cm.
  • Die für die vorliegende Erfindung verwendeten Haftmittel werden durch Mischen von nicht-leitenden und leitenden Klebstoffen erhalten, wobei sich hier für eine Klebefuge d im Bereich zwischen 5 μm und 50 μm ein Füllgrad von 26,6 bis 40% als vorteilhaft herausgestellt hat.
  • Die minimal erreichbare Klebefuge wird hier immer durch den maximalen Partikeldurchmesser der im Klebstoff dispergierten Leitpartikel 32 bestimmt. Diese Partikelgröße liegt bei handelsüblichen Leitklebstoffen zwischen etwa 4 μm und etwa 50 μm (bei Leitklebstoffen mit leitfähigen Nano-Partikeln ist die Partikelgröße noch kleiner – aufgrund der Anhaftung einzelner Nano-Partikel aneinander liegt die kleinste Partikelgröße hier bei etwa 1 μm). Als Beispiel sei hier der Klebstoff H20E-PFC der Polytec betrachtet, der eine durchschnittliche Partikelgröße von 4 μm und eine maximale Partikelgröße von 10 μm hat. Die minimale Klebefuge d beträgt hier dann 10 μm. Berücksichtigt man jedoch, dass die leitenden Partikel bei höheren Fügedruck zwischen den Kontaktanschlussflächen verquetscht werden, resultiert hieraus eine minimale Klebefuge von 8 μm, wobei eine durchschnittliche Klebefuge zwischen 10 μm und 15 μm erzielt werden kann.
  • Abhängig von dieser erreichbaren Klebefuge wird dann der Füllgrad des Klebstoffs durch Mischen von gefüllten (leitfähigen) und ungefüllten (nicht-leitfähigen) Klebstoffen eingestellt, um einen geometrie-unabhängigen leitfähigen Klebstoff für die Verbindung zwischen den zwei Bauelementen zu erhalten.
  • Vorzugsweise wird die vorliegende Erfindung zur Herstellung von Anordnungen hergestellt, bei denen ein möglichst hoher Durchsatz erzielt werden soll. Vorzugsweise handelt es sich bei dieser Klebetechnologie um eine Flip-Chip-Verbindung, die darauf ausgerichtet ist, einen möglichst hohen Durchsatz zu erzielen. Als Schaltungsträger wird überwiegend flexibles Substratmaterial, z. B. PET oder Papier, verwendet. Bei flexiblen Trägersubstraten kann die Flexibilität eine entscheidende Rolle spielen. Die Flexibilität oder Biegsamkeit des Trägermaterials ist abhängig von der Größe der Klebefuge, je kleiner die Klebefuge, desto höher ist die Flexibilität zwischen Chip und Trägermaterial. Berück sichtigt man, dass die Wärmeenergie vom Chip 10 zum Substrat 20 oder einer Wärmesenke abgeleitet werden soll, so hat diese Fügetechnologie noch einen weiteren Vorteil gegenüber herkömmlichen Flip-Chip-Verbindungen, der daraus resultiert, dass über die Partikel bzw. Partikelkonglumerate nicht nur die elektrische Leitung, sondern auch die erforderliche Wärmeleitung herbeigeführt werden kann.
  • Wird nach dem Anlegen des Drucks an die Anordnung festgestellt, dass der Abstand der Bauteile nach Entfernung des Drucks wieder vergrößert, so kann vorgesehen sein, den Druck so zu wählen, dass sich anfänglich eine Klebefuge einstellt, die kleiner ist als die erwünschte Fuge, um so abschließend trotz einer möglichen Relaxation die erwünschte Fugendicke zu erhalten.
  • Das erfindungsgemäße Verfahren weist somit gegenüber anderen, im Stand der Technik bekannten Verfahren eine Vielzahl von Vorteilen auf. Der Klebeauftrag kann beispielsweise in einem beliebigen Verfahren, z. B. Stempeln, Dispensen, Drucken, Dippen, etc. erfolgen. Zum justierten Aufsetzen der ICs wird mechanischer Druck nur insofern benötigt, dass der Abstand zwischen den Anschlussflächen gering wird, um die erwünschte Verdichtung und Anhaftung der leitfähigen Partikel zu erreichen. Zum Aushärten des Klebers wird kein Druck benötigt, so dass sich hier eine gute Automotorisierbarkeit und Eignung für eine absolute Massenfertigung ergibt. Ferner ist kein Underfiller nötig, da der IC ganzflächig geklebt wird. Die Anforderungen an die Justiergenauigkeit sind relativ gering und ferner ergibt sich eine extrem geringe Bauhöhe, was insbesondere bei flachen Anwendungen wie zum Beispiel „Chip-in-Papier" wichtig ist.
  • Obwohl oben ein Beispiel mit jeweils drei Anschlussflächen an dem Chip und an dem Substrat beschrieben wurde, ist die vorliegende Erfindung nicht hierauf beschränkt. Vielmehr kann eine beliebige Anzahl von Anschlussflächen verwendet werden.
  • Anstelle der oben anhand des bevorzugten Ausführungsbeispiels beschriebenen Verbindung von Chip und Substrat können erfindungsgemäß beliebige Strukturen mit jeweils zumindest einer Anschlussfläche verbunden werden, z.B. Chip und Chip oder Chip und Wafer.

Claims (7)

  1. Verfahren, um einen Chip (10) mit Anschlussflächen (12, 14, 16) auf einer Seite (18) und ein Substrat (20) mit Anschlussflächen (22, 24, 26) auf einer Seite (28) mittels eines leitfähigen Haftmittels (30), das leitfähige Partikel umfasst, unabhängig von der Anschlussgeometrie zu verbinden, wobei die Anschlussflächen des Chips (10 und/oder des Substrats (20) gegenüber einer Oberfläche vorstehen, mit folgenden Schritten: (a) Aufbringen des leitfähigen Haftmittels (30) auf die Seite (28) des Substrats (20), auf der die Anschlussflächen (22, 24, 26) angeordnet sind, und/oder auf die Seite (18) des Chips (10), auf der die Anschlussflächen (12, 14, 16) angeordnet sind, wobei das leitfähige Haftmittel (30) eine Vielzahl von leitfähigen Partikeln (32) aufweist, die im wesentlichen gleichmäßig in einer Harzmatrix verteilt sind; (b) Zusammenbringen von Chip (10) und Substrat (20), wobei die Anschlussflächen (12, 14, 16, 22, 24, 26) von Chip (10) und Substrat (20) untereinander ausgerichtet sind; (c) Beaufschlagen der zusammengebrachten Anordnung mit einem Druck, der derart gewählt ist, dass sich im Bereich zwischen den Anschlussflächen (12, 14, 16, 22, 24, 26) von Chip (10) und Substrat (20) eine lokale Verdichtung des Haftmittels einstellt und die leitfähigen Partikel (32) an den Anschlussflächen (12, 14, 16, 22, 24, 26) haften; und (d) Aushärten des leitfähigen Haftmittels (30) ohne Druckbeaufschlagung.
  2. Verfahren nach Anspruch 1, bei dem die lokale Verdichtung im Schritt (c) ein Ansteigen des Verhältnisses der Anzahl der leitfähigen Partikel (32) zwischen den Anschlussflächen (12, 14, 16, 22, 24, 26) zu der Menge von Haftmittel zwischen den Anschlussflächen (12, 14, 16, 22, 24, 26) bewirkt.
  3. Verfahren nach Anspruch 1 oder 2, bei dem sich im Schritt (c) die leitfähigen Partikel (32) zu einem oder mehreren Partikelkonglomeraten verbinden, wenn die Perkolationsschwelle überschritten wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem der Füllgrad des leitfähigen Haftmittels (30) zwischen etwa 26% und etwa 40% ist, und bei dem die Fugendicke (d) zwischen etwa 2 μm und etwa 50 μm liegt.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem das Haftmittel (30) zwischen der Anschlussfläche (12, 14, 16) des Chips (10) und der Anschlussfläche (22, 24, 26) des Substrats (20) mit einer vorbestimmten Fugendicke (d) angeordnet ist, wobei die vorbestimmte Fugendicke (d) durch den maximalen Durchmesser der leitfähigen Partikel (32) in dem leitfähigen Haftmittel (30) bestimmt ist.
  6. Verfahren nach Anspruch 5, bei dem im Schritt (c) die Anordnung derart mit Druck beaufschlagt wird, dass die sich einstellende Fugendicke niedriger ist als die vorbestimmte Fugendicke (d).
  7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem die Schritte (b) und (c) gemeinsam durchgeführt werden, so dass beim Justieren von Chip (10) und Substrat (20) eine Druckbeaufschlagung vorliegt.
DE102004014214A 2004-03-23 2004-03-23 Verfahren zum Verbinden eines Chips und eines Substrats Expired - Fee Related DE102004014214B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004014214A DE102004014214B3 (de) 2004-03-23 2004-03-23 Verfahren zum Verbinden eines Chips und eines Substrats
US11/088,514 US20060048889A1 (en) 2004-03-23 2005-03-24 Method for connecting a chip and a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004014214A DE102004014214B3 (de) 2004-03-23 2004-03-23 Verfahren zum Verbinden eines Chips und eines Substrats

Publications (1)

Publication Number Publication Date
DE102004014214B3 true DE102004014214B3 (de) 2005-09-15

Family

ID=34854009

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004014214A Expired - Fee Related DE102004014214B3 (de) 2004-03-23 2004-03-23 Verfahren zum Verbinden eines Chips und eines Substrats

Country Status (2)

Country Link
US (1) US20060048889A1 (de)
DE (1) DE102004014214B3 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006048583B3 (de) * 2006-10-13 2008-01-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bauelement mit mehreren Kontaktflächen und ein Kontaktierungsverfahren
DE202011103481U1 (de) * 2011-07-20 2012-10-25 Wilo Se Überschlagsschutz für eine Anordnung eines Halbleiterbauelements auf einem Substrat
DE102015007157A1 (de) 2015-06-03 2016-12-08 imbut GmbH Flächige elektrische Kontaktierung und Verfahren zu deren Herstellung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816807B2 (en) * 2010-05-21 2014-08-26 Purdue Research Foundation Controlled self assembly of anisotropic conductive adhesives based on ferromagnetic particles

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4740657A (en) * 1986-02-14 1988-04-26 Hitachi, Chemical Company, Ltd Anisotropic-electroconductive adhesive composition, method for connecting circuits using the same, and connected circuit structure thus obtained
WO1996037913A1 (en) * 1995-05-22 1996-11-28 Hitachi Chemical Company, Ltd. Semiconductor device having a semiconductor chip electrically connected to a wiring substrate
DE19630593C2 (de) * 1996-07-30 2001-07-05 Fraunhofer Ges Forschung Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung
DE10019443A1 (de) * 2000-04-19 2001-10-31 Texas Instruments Deutschland Vorrichtung zum Befestigen eines Halbleiter-Chips auf einem Chip-Träger
DE10117929A1 (de) * 2001-01-24 2002-08-14 Fraunhofer Ges Forschung Verfahren zum Verbinden eines Chips mit einem Substrat unter Verwendung einer isotropen Verbindungsschicht und Verbundsystem aus Chip und Substrat
DE10151657C1 (de) * 2001-08-02 2003-02-06 Fraunhofer Ges Forschung Verfahren zur Montage eines Chips auf einem Substrat

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2737647B2 (ja) * 1994-03-10 1998-04-08 カシオ計算機株式会社 異方導電性接着剤およびそれを用いた導電接続構造
US5528222A (en) * 1994-09-09 1996-06-18 International Business Machines Corporation Radio frequency circuit and memory in thin flexible package
US6297564B1 (en) * 1998-04-24 2001-10-02 Amerasia International Technology, Inc. Electronic devices employing adhesive interconnections including plated particles
DE19853805B4 (de) * 1998-11-21 2005-05-12 Tesa Ag Elektrisch leitfähige, thermoplastische und hitzeaktivierbare Klebstofffolie und deren Verwendung
DE19856573C1 (de) * 1998-12-08 2000-05-18 Fraunhofer Ges Forschung Verfahren zur vertikalen Integration von aktiven Schaltungsebenen und unter Verwendung desselben erzeugte vertikale integrierte Schaltung
US6262692B1 (en) * 1999-01-13 2001-07-17 Brady Worldwide, Inc. Laminate RFID label and method of manufacture
US6838022B2 (en) * 2002-07-25 2005-01-04 Nexaura Systems, Llc Anisotropic conductive compound

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4740657A (en) * 1986-02-14 1988-04-26 Hitachi, Chemical Company, Ltd Anisotropic-electroconductive adhesive composition, method for connecting circuits using the same, and connected circuit structure thus obtained
WO1996037913A1 (en) * 1995-05-22 1996-11-28 Hitachi Chemical Company, Ltd. Semiconductor device having a semiconductor chip electrically connected to a wiring substrate
DE19630593C2 (de) * 1996-07-30 2001-07-05 Fraunhofer Ges Forschung Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung
DE10019443A1 (de) * 2000-04-19 2001-10-31 Texas Instruments Deutschland Vorrichtung zum Befestigen eines Halbleiter-Chips auf einem Chip-Träger
DE10117929A1 (de) * 2001-01-24 2002-08-14 Fraunhofer Ges Forschung Verfahren zum Verbinden eines Chips mit einem Substrat unter Verwendung einer isotropen Verbindungsschicht und Verbundsystem aus Chip und Substrat
DE10151657C1 (de) * 2001-08-02 2003-02-06 Fraunhofer Ges Forschung Verfahren zur Montage eines Chips auf einem Substrat

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
Bolger, J.C., Czarnowski, J.M.: "Area Bonding Con- ductive Epoxy Adhesives for Low-Cost Grid Array Chip Carriers", in: IEEE transactions on compo- nents, packaging, and manufacturing technology, ISSN 1083-4400, 1996, Vol. 19, No. 3, S. 184-188
Bolger, J.C., Czarnowski, J.M.: "Area Bonding Con-ductive Epoxy Adhesives for Low-Cost Grid Array Chip Carriers", in: IEEE transactions on compo- nents, packaging, and manufacturing technology, ISSN 1083-4400, 1996, Vol. 19, No. 3, S. 184-188 *
Dudek, R., Meinel, S., Schubert, A., Michel, B., [u.a.]: "Flow Characterization and Thermo-Mechani- cal Response of Anisotropic Conductive Films", in: IEEE transactions on components, packaging, and manufacturing technology, ISSN 1083-4400, 1999, Vol. 22, No. 2, S. 177-185
Dudek, R., Meinel, S., Schubert, A., Michel, B., [u.a.]: "Flow Characterization and Thermo-Mechani-cal Response of Anisotropic Conductive Films", in:IEEE transactions on components, packaging, and manufacturing technology, ISSN 1083-4400, 1999, Vol. 22, No. 2, S. 177-185 *
Myung-Jin Yim, Kyung-Wook Paik: "The Contact Re- sistance and Reliability of Anisotropically Con- ductive Film (ACF), in: IEEE transactions on ad- vanced packaging, ISSN 1521-3323, 1999, Vol. 22, No. 2, S. 166-173 *
Wentzel, H.: "Leitende Kleber", in: Elektrie, Bei- lage Elektrofertigung, 1961, Heft 2, S. 12-15
Wentzel, H.: "Leitende Kleber", in: Elektrie, Bei-lage Elektrofertigung, 1961, Heft 2, S. 12-15 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006048583B3 (de) * 2006-10-13 2008-01-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bauelement mit mehreren Kontaktflächen und ein Kontaktierungsverfahren
DE202011103481U1 (de) * 2011-07-20 2012-10-25 Wilo Se Überschlagsschutz für eine Anordnung eines Halbleiterbauelements auf einem Substrat
DE102015007157A1 (de) 2015-06-03 2016-12-08 imbut GmbH Flächige elektrische Kontaktierung und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
US20060048889A1 (en) 2006-03-09

Similar Documents

Publication Publication Date Title
DE69820684T2 (de) Flexible Verbindung zwischen Chip und kontaktbehafteter oder kontaktloser Schnittstelle
DE60034756T2 (de) Flip-Chip-Montage eines IC auf eine Leiterplatte
DE3414961C2 (de)
DE60114851T2 (de) Hoch zuverlässige nicht leitfähige klebstoffe für lötlose flip-chip-bondings und flip-chip-bondverfahren damit
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE102013107725A1 (de) Chipkartenmodul
DE102015100862B4 (de) Elektronisches Durchsteck-Bauelement und Verfahren zum Fertigen eines elektronischen Durchsteck-Bauelements
DE102013101222A1 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
DE102004010633A1 (de) Elektronisches Baulelement zum Verkleben einer Mehrzahl von Elektroden und Verfahren zum Montieren desselben
DE102009052160A1 (de) Smartcard-Modul mit Flip-Chip montiertem Halbleiterchip
WO2009003299A1 (de) Rfid-transponderchipmodul mit verbindungsmittel für eine antenne, textiles etikett mit einem rfid-transponderchipmodul, sowie verwendung eines rfid-transponderchipmoduls
DE69835651T2 (de) Montierungstruktur eines unbedeckten Halbleiterchips
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
KR20080098194A (ko) 도전성 접착제의 제조방법
DE102013100339B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements und flexible Schichtstruktur
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102013103351B4 (de) Elektronikmodul
DE102004014214B3 (de) Verfahren zum Verbinden eines Chips und eines Substrats
DE19543427A1 (de) Chipmodul
Aschenbrenner et al. Adhesive flip chip bonding on flexible substrates
DE10221646B4 (de) Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen
EP0976105A1 (de) Chipkarte und verfahren zur herstellung einer chipkarte
EP1861872A1 (de) Verfahren zum verbinden eines chips und eines substrats
DE102017223689B4 (de) Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren
DE102016115722A1 (de) Vergossenes Leiterrahmengehäuse und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee