JP2001007531A - 配線基板の製造方法 - Google Patents

配線基板の製造方法

Info

Publication number
JP2001007531A
JP2001007531A JP11172475A JP17247599A JP2001007531A JP 2001007531 A JP2001007531 A JP 2001007531A JP 11172475 A JP11172475 A JP 11172475A JP 17247599 A JP17247599 A JP 17247599A JP 2001007531 A JP2001007531 A JP 2001007531A
Authority
JP
Japan
Prior art keywords
chip
wiring
core substrate
assembly
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11172475A
Other languages
English (en)
Other versions
JP3878663B2 (ja
Inventor
Eiji Kodera
英司 小寺
Koju Ogawa
幸樹 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP17247599A priority Critical patent/JP3878663B2/ja
Publication of JP2001007531A publication Critical patent/JP2001007531A/ja
Application granted granted Critical
Publication of JP3878663B2 publication Critical patent/JP3878663B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 形成容易で歩留まりも高い、電子部品を内蔵
した配線基板の製造方法を提供すること。 【解決手段】 配線基板100は、コア基板本体上面1
0Aとコア基板本体下面10Bを有する板形状をなし、
コア基板本体上面10Aから凹設された凹部11を備え
るコア基板本体10と、この凹部11内に配置固着され
た多数のチップコンデンサ24と、上面10Aの上方及
びチップコンデンサ24の上方に形成され、チップコン
デンサ24を並列に接続する第1転換層60及び第2転
換層を有する。このため、チップコンデンサ24は静電
容量の大きな合成コンデンサを形成し、接地電位と電源
電位との間のノイズを除去することが出来る。本発明の
配線基板の製造方法では、このチップコンデンサ24を
凹部11内に配置するに当たり、予めチップコンデンサ
24を集合してなるチップコンデンサ集合体20を形成
しておき、この集合体20を凹部内に配置し固着させる
配置固着工程を備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線基板の製造方
法に関し、特に、複数のチップ状電子部品を内蔵しなが
らも容易に製造可能な配線基板の製造方法に関する。
【0002】
【従来の技術】ICチップ等を搭載するための配線基板
の中には、その内部に別途製造したコンデンサ、インダ
クタ、抵抗その他の電子部品を内蔵したものがある。特
に、近時は、ICチップの駆動周波数がますます高くな
り、電源電位と接地電位との間に侵入するノイズを除去
するため、より大きな静電容量のコンデンサを内蔵さ
せ、電源配線と設置配線との間にコンデンサを接続する
ことが求められている。
【0003】
【発明が解決しようとする課題】しかしながら、静電容
量の大きなコンデンサを形成することは困難であり、歩
留まりも低く高価である。そこで、静電容量は比較的小
さいが、安価なチップ状コンデンサを多数内蔵させて、
これらを並列に接続して全体として大きな静電容量のコ
ンデンサを合成することが考えられる。ところが、この
ように多数のチップ状コンデンサを1つずつ内蔵させる
のは、面倒であり工数もかかる上、位置ズレを生じて接
続不良となったものがあると、その分静電容量値が低く
なるなど、特性や性能が不安定になって歩留まりが低下
しやすい。
【0004】また、多数のチップ状インダクタを内蔵さ
せた場合や多数のチップ状抵抗を内蔵させた場合などに
も、同様に工数がかかる上、特性や性能が不安定になり
やすい。さらには、異なる部品を多数内蔵させた場合に
は、同様に工数がかかる上、一部の部品の接続不良によ
って、所期の特性や性能が全く得られない場合もある。
本発明はかかる問題点に鑑みてなされたものであって、
形成容易で歩留まりも高い、電子部品を内蔵した配線基
板の製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段、作用及び効果】そしてそ
の解決手段は、第1主面及び第2主面を有する板形状を
なし、第1主面から凹設された凹部を備える配線基板本
体と、上記凹部内に配置固着された電子部品と、上記第
1主面の上方及び上記電子部品のうち第1主面側の面の
上方に形成され、上記電子部品と接続する接続配線を含
む配線と、を備える配線基板の製造方法であって、上記
電子部品は、複数のチップ状電子部品が集合してなる集
合電子部品であり、上記凹部内に上記集合電子部品を配
置し固着させる配置固着工程を備えることを特徴とする
配線基板の製造方法である。
【0006】この配線基板の製造方法では、配置固着工
程によって、凹部内に複数のチップ状電子部品を収容す
ることができる。このため、例えば、多数のチップコン
デンサを収容する場合には、それらを用いて静電容量の
大きなコンデンサを合成することができるなど、多数の
チップ状電子部品によって、配線基板に様々な機能を持
たせることができる。しかも、複数のチップ状電子部品
が集合してなる集合電子部品を用いることで、一度に複
数のチップ状電子部品を凹部内に配置固着させることが
できるので、多数のチップ状電子部品を凹部内に配置固
着させるのに比して、極めて容易かつ歩留まり良く収納
できる。
【0007】なお、チップ状電子部品には、チップ形状
にされたコンデンサ、インダクタ、抵抗、フィルタなど
の受動部品や、トランジスタ等の能動部品が挙げられ
る。また、配線は、第1主面の上方及び集合電子部品の
うち第1主面側の面の上方に形成されているが、その
他、第2主面の下方(第2主面側)にも形成することが
できる。
【0008】さらに他の解決手段は、第1主面及び第2
主面を有する板形状をなし、第1主面と第2主面との間
を貫通する貫通孔を備える配線基板本体と、上記貫通孔
内に配置固着された電子部品と、上記第1主面の上方及
び上記電子部品のうち第1主面側の面の上方に形成さ
れ、上記電子部品と接続する接続配線を含む配線と、を
備える配線基板の製造方法であって、上記電子部品は、
複数のチップ状電子部品が集合してなる集合電子部品で
あり、上記凹部内に上記集合電子部品を配置し固着させ
る配置固着工程を備えることを特徴とする配線基板の製
造方法である。
【0009】この配線基板の製造方法によれば、配置固
着工程によって、貫通孔内に複数のチップ状電子部品を
収容することができる。このため、例えば、多数のチッ
プコンデンサを収容する場合には、それらを用いて静電
容量の大きなコンデンサを合成することができるなど、
多数のチップ状電子部品によって、配線基板に様々な機
能を持たせることができる。しかも、複数のチップ状電
子部品が集合してなる集合電子部品を用いることで、一
度に複数のチップ状電子部品を貫通孔内に配置固着させ
ることができるので、多数のチップ状電子部品を貫通孔
内に配置固着させるのに比して、極めて容易かつ歩留ま
り良く収納できる。なお、配線は、第2主面の下方及び
集合電子部品のうち第2主面側の面の下方(第2主面
側)にも形成することができる。
【0010】
【発明の実施の形態】(実施形態1)本発明の配線基板
等の実施の形態について、図面を参照しつつ説明する。
図1に示す本発明の配線基板100は、略正方形板状
で、その上面(配線基板上面)100Aに、破線で示す
ICチップ1と接続するためのIC接続端子であるフリ
ップチップパッド101が多数形成され、各フリップチ
ップパッド101には、高温ハンダからなる略半球状の
フリップチップバンプ102が形成されている。一方、
配線基板下面100Bには、マザーボードなどの他の配
線基板と接続するための接続端子であるLGAパッド1
03が多数形成されている。さらにこの配線基板100
は、破線で示すチップコンデンサ24を多数集合してな
るチップコンデンサ集合体20を接続し固着して内蔵す
るコア基板本体10、これらの上下に積層された樹脂絶
縁層41,42,43,51,52,53及びこれらの
層間に及び樹脂絶縁層を貫通して形成された各配線層4
5,46,55,56を備える。
【0011】このうち、コア基板本体10は、略正方形
板状で、ガラス−エポキシ樹脂複合材料からなり、その
略中央にはコア基板本体上面10A側に開口する平面視
略正方形状で有底のチップコンデンサ集合体内蔵用の凹
部(以下単に凹部ともいう)11を備える。この凹部1
1の底部11T、即ち、底面11Bとコア基板本体下面
10Bとの間には、この間を貫通する底部スルーホール
導体12が複数形成されている。また、この凹部11内
には、上述のようにチップコンデンサ集合体20が内蔵
されている。また、このコア基板本体10の周縁部に
は、コア基板本体上面10Aとコア基板本体下面10B
との間を貫通するコアスルーホール導体33が多数形成
されている。
【0012】チップコンデンサ集合体(以下、単に集合
体ともいう)20は、図2に示すように、同形状のチッ
プコンデンサ24を、エポキシ樹脂からなるモールド体
25で多数(本例では、8ヶ)集積したものであり、各
チップコンデンサ24は、それぞれ略四角柱状の本体部
24Aとその端部を取り巻いて形成された端子部24
B,24Cを備える。集合体20の上面20Aには、各
端子部24B,24Cにそれぞれ接続する上面接続パッ
ド21を備える。図2では図示しないが、同様に集合体
20の下面20Bにも、各端子部24B,24Cにそれ
ぞれ接続する下面接続パッド22が形成されている(図
1参照)。チップコンデンサ24は、2段4列に並べら
れており、互いにわずかに隙間を空けて配置されてい
る。これらチップコンデンサ24同士の隙間、チップコ
ンデンサ24の上方と下方、及びこれらの周縁には、モ
ールド体25が配置されている。
【0013】さらに、集合体20は、図1に示すよう
に、下面20Bにおいて、下面接続パッド22とこれに
対応する底部スルーホール導体12とが、それぞれAg
−Snハンダからなるハンダ層23によって導通、接続
されている。これにより、コア基板本体10に内蔵され
た集合体20は、図中上方には上面接続パッド21で、
図中下方には下面接続パッド22に接続する底部スルー
ホール導体12でそれぞれ接続可能になっている。さら
に、この集合体20は、エポキシ樹脂からなる充填樹脂
32によって凹部11内に固定されて、コア基板本体1
0と一体となっている。
【0014】さらに、コア基板本体上面10A及び集合
体上面20Aの上方には、エポキシ樹脂を主成分とする
3層の上部樹脂絶縁層41,42,43を備える。一
方、コア基板本体下面10Bの下方にも、同じく3層の
下部樹脂絶縁層51,52,53を備える。さらに上部
樹脂絶縁層41と42の層間及び上部樹脂配線層42と
43の層間には、それぞれ上部樹脂絶縁層41,42を
も貫通し、Cuメッキからなる配線層45,46が形成
されている。同様に、下部樹脂絶縁層51と52の層間
及び下部樹脂配線層52と53の層間には、それぞれ下
部樹脂絶縁層51,52をも貫通し、Cuメッキからな
る配線層55,56が形成されている。
【0015】また、チップコンデンサ24の端子部24
Bと接続する上部接続パッド21Bは、配線層45のう
ち第1転換層60によって互いに接続されている(図1
参照)。同様に、図示しないが、端子部24Cと接続す
る上部接続パッド21Cも、配線層45のうち第2転換
層によって互いに接続されている。このため、各チップ
コンデンサ24は、並列に接続されたことになり、多数
(本例では8ヶ)のチップコンデンサ24によって、静
電容量の大きな1つの合成コンデンサを形成できたこと
になる。なお、第1転換層60や第2転換層はいずれ
も、配線層46やフリップチップパッド101を介して
ICチップ1と接続することができる。
【0016】一方、下部樹脂絶縁層51,52,53の
層間、及び下部樹脂絶縁層51,52をそれぞれ貫通し
て、底面スルーホール導体12とこれに対応するLGA
パッド103とが配線層55,56によって結ばれる。
このため、LGAパッド103から配線層55,56、
底面スルーホール導体12、下面接続パッド22を通じ
て、チップコンデンサ24に接続できる。つまり、集合
体20を介して、LGAパッド103からICチップ1
(フリップチップパッド101)に接続することができ
る。したがって、LGAパッド103に接続したマザー
ボードなどから供給される電源電位及び接地電位は、L
GAパッド103から、底部スルーホール導体12、集
合体20、第1転換層60あるいは第2転換層、フリッ
プチップパッド101、フリップチップバンプ102を
通じて、ICチップ1に供給することができるようにな
る。さらに、集合体20により形成される合成コンデン
サで電源電位や接地電位に重畳されるノイズを除去する
ことができる。しかも、集合体20は、コア基板本体1
0に内蔵されているので、ICチップ1のごく近くに配
置することができる。したがって、集合体20によるノ
イズ除去能力をより高めることができる。特に、本実施
形態では、集合体20を、ICチップ1の直下に、した
がって、フリップチップパッド101の直下に配置する
構造としたので、両者間の距離(両者を結ぶ配線の長
さ)をごく短くすることができ、この間でノイズが重畳
されることが少なく、特にノイズ除去に有効となる。
【0017】また、第1転換層60や第2転換層と多数
のフリップチップパッド101との間は、配線層46で
並列に接続されている。したがって、全体として、IC
チップ1(フリップチップパッド101)と第1,第2
転換層や集合体20との間の抵抗やインダクタンスも小
さくなり、この点からもノイズ除去に有利となる。同様
に、多数のLGAパッド103と多数の底部スルーホー
ル導体12との間も並列に接続されている。したがっ
て、全体として、LGAパッド103と集合体20の各
チップコンデンサ24とを結ぶ配線55,56や底部ス
ルーホール導体12の持つ抵抗やインダクタンスも、小
さくなり、この点からも、ノイズ除去に有利となる。
【0018】一方、信号線など集合体20に接続しない
で、ICチップ1とマザーボード等とを結ぶ配線は、フ
リップチップパッド101から配線層45,46を通じ
て、コアスルーホール導体33に接続し、コア基板本体
10を貫通して、配線層55,56からLGAパッド1
03に接続する。この構造は、スルーホール導体を形成
したコア基板を用いた通常のビルドアップ配線基板と同
様である。このように、本実施形態の配線基板100で
は、ICチップ1のごく近くにチップコンデンサ24を
多数集積した集合体20を内蔵して、有効にノイズを除
去すると共に、信号線等については、従来と同様の構造
にすることができる。
【0019】次いで、上記配線基板100の製造方法に
ついて、個別の部材である集合体20、コア基板本体1
0の製造方法を含めて説明する。まず、このチップコン
デンサ集合体20の製造方法について説明する。チップ
コンデンサ24を治具容器内の所定位置に配置し、エポ
キシ樹脂26を注入浸漬し硬化させて、図3(a)に示
すように、内部に閉じこめるようにモールドする。な
お、モールド手法としては、インジェクションモールド
によっても良い。チップコンデンサ24は、公知のチッ
プコンデンサを用いれば良く、例えば、積層セラミック
コンデンサを用いる。この積層セラミックコンデンサ
は、例えば、BaTiO3を主成分とする誘電体層とP
dを主成分とする電極層とを交互に積層したもので、電
極層は1つおきに端子部24B及び24Cに接続してい
る。
【0020】その後、図3(b)に示すようにエポキシ
樹脂26の上下を研磨して寸法を整えてモールド体25
とするとともに、その上下に平面25A,25Bを形成
する。ついで、平面25A,25B側からそれぞれレー
ザ加工により、端子部24B,24Cの一部が露出する
ように、透孔25Cをそれぞれ穿孔する(図3(c)参
照)。その後、メッキによって、透孔25C内から平面
25A(上面20A)をそれぞれ越えて突出する上面接
続パッド21(21B,21C)を、及び透孔25D内
から平面25B(下面20B)をそれぞれ越えて突出す
る下面接続パッド22(22B,22C)を形成して
(図3(d)参照)、集合体20を形成する。
【0021】この集合体20では、小型のチップコンデ
ンサ24を多数内蔵している。このチップコンデンサ2
4は、静電容量はやや小さいが、安価で信頼性も高いの
で、集合体20も安価にでき、しかも、上述のように第
1転換層60や第2転換層によって容易に合成コンデン
サを形成でき、しかも大きな静電容量を得ることができ
る。完成した集合体20は、各チップコンデンサ24の
ショートの有無、静電容量値、チップコンデンサ24同
士間の絶縁抵抗値のチェック等、各種のチェックを行
い、不具合のある集合体20は廃棄する。これにより、
後述する工程で不具合のある集合体20を使用する危険
性を減少させることができる。
【0022】次いで、コア基板本体10およびその製造
方法について説明する。コア基板本体10は、まず、集
合体20を内蔵する前に、図4に示す状態にする。即
ち、図4に示すコア基板本体10は、コア基板本体上面
10Aとコア基板本体下面10Bとを有し、ガラス−エ
ポキシ樹脂複合材料からなる底部用コア基板本体13
と、同じくガラス−エポキシ樹脂複合材料からなる壁部
用コア基板本体16とが、接着層17で接着されて形成
されている。さらに、コア基板本体上面10Aには、壁
部用コア基板本体16を貫通する有底の凹部11が開口
しており、その底部11Tには、凹部11の底面11B
とコア基板本体下面10Bとの間を貫通し、Cuメッキ
からなる底部スルーホール導体12が、上記集合体20
の下面接続パッド22に対応した位置に形成されてい
る。
【0023】なお、このコア基板本体10には、そのコ
ア基板本体上面10Aとコア基板本体下面10Bとの間
を貫通するコアスルーホール導体33は形成されていな
い。後述するように、コアスルーホール導体33は、コ
ア基板本体10の凹部11内に、上述の集合体20を内
蔵してから形成するからである。
【0024】さらに、このコア基板本体下面10Bに
は、底部スルーホール導体12から延在する接続配線1
5も形成されている。また、底面スルーホール導体12
は、Cuメッキからなる筒状のスルーホール導体内部に
Cu粉末を含有する充填用樹脂14が充填され、その上
下もCuメッキで閉塞された形状となっている。したが
って、この底部スルーホール導体12は、図1に示すよ
うに、直接ハンダ(例えばハンダ23)を溶着してハン
ダ付けを行ったり、その直上あるいは直下にメッキ等に
よって配線層(例えば配線層55など)を形成すること
ができる。
【0025】このように、底部スルーホール導体12の
内部を導電性樹脂や絶縁性樹脂等で充填し、さらには蓋
状にメッキを施すと、隣り合う底部スルーホール導体1
2同士の間隔を狭くすることができ、高密度実装に適す
るので、狭い間隔で底部スルーホール導体12を形成し
たい場合、あるいは、より多くの下面接続パッド22や
配線層55を形成したい場合に好都合である。一方、底
部スルーホール導体12同士の間隔に余裕がある場合に
は、凹部11の底面11Bに、底部スルーホール導体1
2から延在するパッドを形成して、このパッドと下面接
続パッド22とを接続させることもできる。また、コア
基板本体下面10Bに、底部スルーホール導体12から
延在する接続配線を形成して、この接続配線と配線層5
5とを接続させることもできる。
【0026】このコア基板本体10は、以下のようにし
て製造する。即ち、まず図5(a)に示すように、ガラ
ス−エポキシ樹脂複合材料からなる底部コア基板本体1
3の上下両面に銅箔13AC,13BCを備えた両面銅
張り基板13Pを用意する。次いで、図5(b)に破線
で示すように、凹部11(図4参照)を形成する凹部形
成領域13RAに、この両面銅張り基板13Pを厚さ方
向に貫通するスルーホール孔13Hをドリルで形成す
る。なお、スルーホール孔13Hの間隔や径を小さくし
たい場合には、レーザ(CO2,YAG等)で穿孔する
と良い。
【0027】その後、公知のスルーホール導体形成手法
により、スルーホール孔13H内にスルーホール導体1
2を形成する(図5(c)参照)。例えば具体的には、
無電解Cuメッキ及び電解Cuメッキを施して、スルー
ホール孔13H内に円筒状のCuメッキ層を形成する。
その後、スルーホール孔内の円筒状Cuメッキ内部に、
Cu粉末を含有する充填用樹脂14を充填し硬化させ
る。その後、銅箔13ACの上面及び13BCの下面を
研磨して整面した後に、この上下面に電解Cuメッキを
施し、充填用樹脂14の上下に電解メッキ層で蓋をす
る。その後、上下面にレジスト層を形成し、露光現像し
て不要部分を開口させ、エッチングによって不要な銅メ
ッキ層及び銅箔を除去することで、スルーホール孔13
H内及びその周縁にCuからなる底部スルーホール導体
12、及びこれから延在する接続配線15を形成する。
【0028】一方、図5(d)に示すように、同じくガ
ラス−エポキシ樹脂複合材料からなり、上記底部コア基
板本体13より厚さの厚い壁用コア基板本体16を用意
する。この壁部用コア基板本体16には、予め上記凹部
11に対応した位置に、凹部用貫通孔16Hをパンチン
グにより形成しておく。
【0029】次いで、図5(e)に示すように、底部コ
ア基板本体上面13Aと、壁部用コア基板本体下面16
Bとを、半硬化のエポキシ樹脂からなり、凹部用貫通孔
16Hに適合させて略ロ字状に成型した接着シート17
Rを介して挟み、加熱、圧着する。これにより、両者1
3,16は、接着層17を介して接着され、図4に示す
コア基板本体10が作成できる。
【0030】本実施形態のように、凹部11を有するコ
ア基板本体10を作成するのに、予め凹部11の底部を
構成する底部用コア基板本体13と、凹部11の壁部を
構成する壁部用コア基板本体16とに分けて製作し、そ
の後貼り合わせるようにすると、有底の凹部11を容易
かつ正確な寸法で形成できる。さらに、底部の底部スル
ーホール導体12も公知の手法を用いて容易に形成する
ことができる。したがって安価にコア基板本体10を形
成することができる。
【0031】次いで、このコア基板本体10に集合体2
0を内蔵固着させ、コアスルーホール導体33を形成す
る工程を説明する。まず、図6(a)に示すように、コ
ア基板本体10の凹部11内に、上述の集合体20を下
面20Bを下にして配置し、下面接続パッド22と対応
する底部スルーホール導体12とをAg−Snからなる
ハンダ23でハンダ付け接続する。具体的には、予め下
面接続パッド22にハンダペーストを印刷しておき、底
部スルーホール導体12と重ねた後に、リフロー炉を通
過させてハンダペーストを溶融させてハンダ付けする。
このように、集合体20を用いたため、多数のチップコ
ンデンサ24を一度に凹部11内に配置し、それぞれ底
部スルーホール導体12と接続させることができる。
【0032】凹部11内のフラックスを洗浄除去した
後、図6(b)に示すように、凹部11内の他、コア基
板本体上面10A及び上面20A上に、エポキシ樹脂を
主成分とする充填樹脂32を注入及び塗布し硬化させ
る。これにより、集合体20が底部スルーホール導体1
2に接続されつつ、凹部11内において充填樹脂32
(32A)で固定されて、コア基板本体10に内蔵さ
れ、熱や振動等が掛かった場合にも、下面接続パッド2
2と底部スルーホール導体12との間が破断する不具合
が防止される。
【0033】さらに、図6(c)に示すように、コア基
板本体上面10A上及び集合体20の上面20A上の充
填樹脂層32B,32Cを平面に研磨して、上面接続パ
ッド21を露出させると共に、この上面接続パッド21
と、上面20A上及びコア基板本体上面10A上に残し
た充填樹脂層32B,32Cとを略面一に整面する。こ
のようにして製作した集合体内蔵コア基板では、コア基
板本体10に凹部11を形成し、その中に集合体20を
内蔵させたことによる段差の発生は吸収され、以降に形
成する上部樹脂絶縁層41等や配線層45等が段差によ
って歪み、断線やショート等の不具合を生じることはな
くなる。また、フリップチップパッド101(あるいは
フリップチップバンプ102)への段差の影響もなくな
るため、フリップチップパッド101等のコプラナリテ
ィも良好にできる。
【0034】さらに、図7(a)に示すように、このコ
ア基板本体10の凹部11の周縁に、コア基板本体上面
10Aとコア基板本体下面10Bとの間、さらには、充
填樹脂層32Cの上面32CUとコア基板本体下面10
Bとの間を貫通するコアスルーホール孔30Hをドリル
によって形成する。なお、孔径や間隔を小さくしたい場
合などでは、レーザ(CO2,YAG等)で穿孔すると
良い。次いで、公知のスルーホール導体形成手法によっ
て、このコアスルーホール孔30H内及びその周縁にC
uからなるコアスルーホール導体33を形成する。な
お、充填樹脂層上面32CU及びコア基板本体下面10
Bには、コアスルーホール導体33から延在して配線層
45、55と接続するための接続配線34,35も形成
する。また、充填樹脂層32Bと面一にした上面接続パ
ッド21も、Cuメッキによってその厚さを増して充填
樹脂層32Bより上方の突出した状態とする。このよう
にして、コンデンサ内蔵コア基板(以下単にコア基板と
もいう)30を作成する。
【0035】このコア基板30は、コア基板本体10の
他、集合体20をその凹部11に内蔵している。しか
し、コア基板上面30A(充填樹脂層上面32CU)や
コア基板30B(コア基板本体下面10B)には、所定
部位にこれらの間を貫通するコアスルーホール導体3
3、あるいは、上面接続パッド21や底部スルーホール
導体12、接続配線15,34,35が形成されてお
り、コア基板上面30A(充填樹脂層上面32CU)は
平坦にされている。したがって、集合体20を内蔵しな
い通常の配線基板に用いるコア基板と同様に用いること
ができる。
【0036】本実施形態では、コアスルーホール導体3
3をコアスルーホール孔30Hの内周及び周縁に形成さ
れた略円筒形状に形成したが、上記した底部スルーホー
ル導体12と同様に、内部に充填用樹脂を充填しその上
下をメッキ層で閉塞するようにしても良い。このように
すれば、接続配線34,35を介さず、配線層45,5
5とコアスルーホール導体33とを直接接続することが
できるので、コアスルーホール導体33の間隔を高密度
に形成することができる。
【0037】その後は、このコア基板30を用いて、公
知の樹脂絶縁層形成技術、配線層形成技術を用いて樹脂
絶縁層や配線層を形成し、配線基板100を形成すれば
よい。 なお本実施形態では、樹脂絶縁層を形成する前
に、以下の処理を行う。即ち、図7(b)に示すよう
に、コアスルーホール導体33の内部の他、充填樹脂層
32B、32Cの上方や上面接続パッド21、接続配線
34の上方、コア基板本体下面10Bや底部スルーホー
ル導体12,接続配線15,35の上(図中下方)にエ
ポキシ樹脂を主成分とする平坦化樹脂36,37,38
を、充填塗布し、硬化させる。あるいは、まずコアスル
ーホール導体33の内部に平坦化樹脂36を充填し硬化
させた後に、平坦化樹脂37,38を塗布して硬化させ
ても良い。
【0038】さらに、図7(c)に示すように、平坦化
樹脂37,38の上面あるいは下面を研磨して平坦にす
る。それと共に、上面接続パッド21、コアスルーホー
ル導体33及び接続配線34を平坦化樹脂層37と略面
一に露出させる。また、底部スルーホール導体12,接
続配線15,35及びコアスルーホール導体33を平坦
化樹脂層38と略面一に露出させる。これにより、上面
接続パッド21やコアスルーホール導体33、接続配線
15,34,35、底部スルーホール導体12等が、コ
ア基板上面30Aあるいはコア基板下面30Bから突出
して形成されているために、その上下に形成する樹脂絶
縁層41,51等あるいは配線層45,55等が受ける
影響を無くすことができる。したがって、配線層45等
の断線やショートの防止、あるいは、フリップチップパ
ッド101等のコプラナリティの向上を図ることができ
る。
【0039】以降は、平坦化樹脂層37の上面37U及
び平坦化樹脂層38の下面38Dに、エポキシ樹脂を主
成分とする感光性フィルムを貼り付ける。さらに、露光
現像して、底面にそれぞれ上面接続パッド21、接続配
線15,34,35、底部スルーホール導体12等が露
出する位置にビアホール41VH,51VHを形成し、
感光性フィルムを硬化させて、図8(a)に示すよう
に、樹脂絶縁層41,51をそれぞれ形成する。なお、
樹脂絶縁層41,51を感光性のない樹脂で形成した後
に、レーザ(CO2,YAG等)を用いてビアホール4
1VH,51VHを穿孔するようにしても良い。
【0040】さらに、無電解Cuメッキを施し、ドライ
フィルムを貼り付け露光現像して電解メッキ層形成部分
のみ開口させ、無電解Cuメッキ層を共通電極として開
口内に電解Cuメッキ層を形成し、ドライフィルムを除
去した後、不要な無電解Cuメッキ層をソフトエッチン
グにより除去する。これにより、ビアホール41VH、
51VH内に樹脂絶縁層41,51をそれぞれ貫通し、
上面接続パッド21等とそれぞれ接続するビア部45
V,55Vを有する配線層45,55が、互いに絶縁さ
れて形成される。なお、この配線層45,55は、さら
に上部に樹脂絶縁層42,52が形成されると樹脂絶縁
層41と42、あるいは樹脂絶縁層51と52の層間に
配置されることになる。なお、前記したように、配線層
45のうち、チップコンデンサ24の端子部24Bにか
ら延びる上部接続パッド21Bに接続するものは、互い
に接続して第1転換層60をなしている。
【0041】以降は、同様にして樹脂絶縁層42,5
2、配線層46,56及びフリップチップパッド10
1、樹脂絶縁層(ソルダレジスト層)43,53を順に
形成し、さらに、樹脂絶縁層43から露出するフリップ
チップパッド101にハンダペーストを塗布しリフロー
することで、ハンダからなるフリップチップバンプ10
2を形成する。このようにして、図1に示す配線基板1
00が完成する。なお、LGAパッド103の表面に
は、酸化防止のため、Ni−Auメッキ層を形成しても
良い。
【0042】また本実施形態では、上述のように樹脂絶
縁層41,42,43,51,52,53を、感光性樹
脂フィルムを用いたフォトリソグラフィ技術によって形
成し、また、配線層45,55を、いわゆるセミアディ
ティブ法によって形成した。しかし、樹脂絶縁層41等
を樹脂ペーストを塗布するなど他の手法で、また、配線
層45等も、サブトラクティブ法、フルアディティブ
法、その他の手法で形成しても良い。即ち、公知のいず
れの手法によって、樹脂絶縁層41等及び配線層45等
を形成しても良い。
【0043】(変形形態1)次いで、変形形態1にかか
る配線基板200を、図9を参照しつつ説明する。上記
実施形態では、チップコンデンサ集合体20は、その上
面20A及び下面20Bにそれぞれ上面接続パッド21
及び下面接続パッド22を有し、下面接続パッド23
は、凹部11の底部11Tに形成した底部スルーホール
導体12とそれぞれ接続し、配線層55,56によって
LGAパッド103と接続していた。これに対し、本変
形形態では、チップコンデンサ集合体220の下面22
0Bにはパッドは形成されておらず、凹部211の底部
にも底部スルーホール導体は形成されていない。従っ
て、集合体220は、その上面220A側の上面接続パ
ッド221でのみ接続できる点で異なるが、その他は同
様である。従って、異なる部分を中心に説明し、同様な
部分についてはその説明を省略あるいは簡略化する。
【0044】配線基板200は、上記実施形態の配線基
板100と同様、略正方形板状で、その上面200A
に、破線で示すICチップ201と接続するためのフリ
ップチップパッド201、及び、略半球状高温ハンダか
らなるフリップチップバンプ202が形成されている。
一方、配線基板下面200BにはLGAパッド203が
多数形成されている。この配線基板200は、破線で示
すチップコンデンサ224を多数集合してなるチップコ
ンデンサ集合体220を固着内蔵するコア基板本体21
0、これらの上下に積層された樹脂絶縁層241,24
2,243,251,252,253及びこれらの層間
に及び樹脂絶縁層を貫通して形成された各配線層24
5,246,255,256を備える。
【0045】コア基板本体210は、その略中央にコア
基板本体上面210A側に開口する平面視略正方形状で
有底の凹部211を備える。この凹部211の底部21
1Tには、実施形態1と異なり底部スルーホール導体は
形成されていない。また、この凹部211内には集合体
220が内蔵され、コア基板本体210の周縁部には、
コア基板本体上面210Aとコア基板本体下面210B
との間を貫通するコアスルーホール導体233が多数形
成されている。
【0046】集合体220は、同形状のチップコンデン
サ224を、エポキシ樹脂でモールドし集積したもので
あり、各チップコンデンサ224は、実施形態1のチッ
プコンデンサ24と同様である。集合体220の上面2
20Aには、実施形態1と同様に上面接続パッド221
を備える。しかし、下面220Bには下面接続パッドは
形成されていない。さらに、集合体220は、図9に示
すように、下面220Bにおいて、凹部211の底面2
11Bと当接して、充填樹脂232によって凹部211
内に固定されコア基板本体210と一体になっている。
【0047】チップコンデンサ224の一方の端子部と
接続する上部接続パッド221Bは、実施形態1と同様
に、配線層245のうち第1転換層260によって互い
に接続されている(図1参照)。同様に、図示しない
が、他方の端子部と接続する上部接続パッドも、配線層
245のうち第2転換層によって互いに接続されてい
る。このため、実施形態1と同様、各チップコンデンサ
224は並列に接続され、静電容量の大きな1つの合成
コンデンサが形成される。なお、第1転換層260や第
2転換層はいずれも、配線層246やフリップチップパ
ッド201を介してICチップ201と接続することが
できる。
【0048】一方、この集合体220は、実施形態1と
異なり、凹部211の底部211Tを通じてLGAパッ
ド203に接続することがない。しかし、配線層24
5,246を通じて電源電位や接地電位と接続させるこ
とで、これらの間のノイズを除去することができる。し
かも、集合体220は、コア基板本体210に内蔵され
ているので、ICチップ201のごく近くに配置するこ
とができる。したがって、集合体220によるノイズ除
去能力をより高めることができる。特に、本変形形態で
は、集合体220を、ICチップ201の直下(フリッ
プチップパッド201の直下)に配置する構造としたの
で、両者間の距離(両者を結ぶ配線の長さ)をごく短く
することができ、この間でノイズが重畳されることが少
なく、特にノイズ除去に有効となる。
【0049】この配線基板200の製造方法は、底部ス
ルーホール導体をコア基板本体210の形成しない点
や、集合体220をハンダ付けによって接続固定しない
点などを除いて、実施形態1とほぼ同様である。つま
り、底部に底部スルーホール導体を形成しない点を除い
て実施形態1と同様にして形成したコア基板本体210
の凹部211内に、集合体220を下面220Bを下に
して配置し、底面211Bに当接させる。その後、エポ
キシ樹脂からなる充填樹脂232を凹部211内及びコ
ア基板本体上面210A上や集合体上面220A上に注
入塗布して、集合体220を凹部内に固着する。以降
は、実施形態1と同様に、整面しコアスルーホール導体
233を形成、さらには、各絶縁樹脂層241,24
2,243,251,252,253や配線層245,
246,255,256を形成して、配線基板200を
完成させる。このように、集合体220を用いたため、
多数のチップコンデンサ224を個々に凹部211内に
配置し、配線層245と接続させる等の手間は不要であ
り、集合体220を凹部211内に配置することで、一
度に多数のチップコンデンサ224を内蔵させることが
できる。
【0050】(実施形態2)次いで、実施形態2につい
て説明する。上記実施形態1では集合体20を凹部11
内に配置し固着した。しかし、図10に示す本実施形態
の配線基板300では、コア基板本体310の貫通孔3
11内にチップコンデンサ集合体320を配置し、その
下面320Bに形成した下面接続パッド322は配線層
355と接続し、配線層356を介してLGAパッド3
03と接続している点で異なる。また、実施形態1の集
合体20では、チップコンデンサ24はその内部に埋め
込まれ、各端子部24B,24Cは、上面接続パッド2
1及び下面接続パッド22によってそれぞれ外部に引き
出されていた。しかし、本実施形態の集合体320で
は、チップコンデンサ324の端子部324B,324
Cが上面320A及び下面320Bから露出して、上面
接続パッド321及び下面接続パッド322とされてい
る点で異なるが、他はほぼ同様である。従って、異なる
部分を中心に説明し、同様な部分の説明は省略あるいは
簡略化する。
【0051】配線基板300は、実施形態1の配線基板
100と同様、略正方形板状で、その上面300Aに、
破線で示すICチップ301と接続するためのフリップ
チップパッド301、及び、略半球状高温ハンダからな
るフリップチップバンプ302が形成されている。一
方、配線基板下面300BにはLGAパッド303が多
数形成されている。この配線基板300は、破線で示す
チップコンデンサ324を多数集合してなるチップコン
デンサ集合体320を固着内蔵するコア基板本体31
0、これらの上下に積層された樹脂絶縁層341,34
2,343,351,352,353及びこれらの層間
に及び樹脂絶縁層を貫通して形成された各配線層34
5,346,355,356を備える。
【0052】コア基板本体310は、図12に示すよう
に、その略中央にコア基板本体上面310Aと下面31
0Bとの間を貫通する平面視略正方形状の貫通孔311
を備える。この貫通孔311の図12(b)中下方は、
径方向寸法が小さくされて、集合体320の切り欠き部
320Pと填り合う受け部312が形成されている。ま
た、この貫通孔311内には集合体320が内蔵され、
コア基板本体310の周縁部には、コア基板本体上面3
10Aとコア基板本体下面310Bとの間を貫通するコ
アスルーホール導体333が多数形成されている(図1
0参照)。
【0053】集合体320は、図11に示すように、同
形状のチップコンデンサ324を、エポキシ樹脂からな
るモールド体325でモールドし集積したものであり、
各チップコンデンサ324は、実施形態1のチップコン
デンサ24と同様に、本体部324Aと、端子部324
B,324Cを有する。また、集合体320の上面32
0A及び下面320Bには、端子部324B,324C
の上面側及び下面側部分からなる上面接続パッド321
(図11では図示しない)及び下面接続パッド322を
備える。この上面接続パッド321及び下面接続パッド
322は、チップコンデンサ324をモールド後にその
上下を研磨して、上面320A及び下面320Bを形成
するとともに、端子部324B,324Cのうち上面側
及び下面側の露出部分にメッキを施して厚みを増やして
形成する。なお、図11では下面320Bが上になるよ
うに描いている。さらに、集合体320は、中央に正方
形状の領域を残して、その周縁が切り欠き部320Pに
より階段状に1段低位とされており、上述したように
(図10参照)コア基板本体310のコンデンサ受け部
312との当接面320Cが形成されている。従って、
切り欠き部320Pの当接面320Cと貫通孔311の
受け部312の受け面312Sとが当接して、填り合い
充填樹脂332によって貫通孔311内に位置決め固定
されてコア基板本体310と一体になる。
【0054】チップコンデンサ324の一方の端子部で
ある上部接続パッド321Bは、実施形態1と同様に、
配線層345のうち第1転換層360によって互いに接
続されている(図10参照)。同様に、図示しないが、
他方の端子部と接続する上部接続パッドも、配線層34
5のうち第2転換層によって互いに接続されている。こ
のため、実施形態1と同様、各チップコンデンサ324
は並列に接続され、静電容量の大きな1つの合成コンデ
ンサが形成できる。なお、第1転換層360や第2転換
層はいずれも、配線層346やフリップチップパッド3
01を介してICチップ301と接続することができ
る。
【0055】一方、下部接続パッド322は、実施形態
1と異なり底部スルーホール導体を経由することなく、
直接に配線層355と接続し、配線層356を介してL
GAパッド303に接続する。したがって、LGAパッ
ド303に接続したマザーボードなどから供給される電
源電位及び接地電位は、LGAパッド303から、集合
体320、第1転換層360あるいは第2転換層、フリ
ップチップパッド301、フリップチップバンプ302
を通じて、ICチップ301に供給することができるよ
うになる。さらに、集合体320(チップコンデンサ3
24)により形成される合成コンデンサで電源電位や接
地電位に重畳されるノイズを除去することができる。し
かも、集合体320は、コア基板本体310に内蔵され
ているので、ICチップ301のごく近くに配置するこ
とができ、ノイズ除去能力をより高めることができる。
本実施形態では、集合体320を、ICチップ301の
直下に配置したので、両者間の距離をごく短くすること
ができ、この間でノイズが重畳されることが少なく、特
にノイズ除去に有効となる。
【0056】また、第1転換層360や第2転換層と多
数のフリップチップパッド301との間は、配線層34
6で並列に接続されている。したがって、全体として、
ICチップ301(フリップチップパッド301)と第
1,第2転換層や集合体320との間の抵抗やインダク
タンスも小さくなり、この点からもノイズ除去に有利と
なる。同様に、多数のLGAパッド303と多数の下面
接続パッド322との間も並列に接続されている。した
がって、全体として、LGAパッド103と集合体32
0の各チップコンデンサ324とを結ぶ配線355,3
56や底部スルーホール導体312の持つ抵抗やインダ
クタンスも、小さくなり、この点からも、ノイズ除去に
有利となる。
【0057】一方、信号線など集合体320に接続しな
いで、ICチップ301とマザーボード等とを結ぶ配線
は、フリップチップパッド301から配線層345,3
46を通じて、コアスルーホール導体333に接続し、
コア基板本体310を貫通して、配線層355,356
からLGAパッド303に接続する。この構造は、スル
ーホール導体を形成したコア基板を用いた通常のビルド
アップ配線基板と同様である。このように、本実施形態
の配線基板300でも、ICチップ301のごく近くに
チップコンデンサ324を多数集積した集合体320を
内蔵して、有効にノイズを除去すると共に、信号線等に
ついては、従来と同様の構造にすることができる。
【0058】次いで、上記配線基板300の製造方法に
ついてコア基板本体310の製造方法を含めて説明す
る。まず、コア基板本体310の製造方法について、図
13を参照して説明する。まず図13(a)に示すよう
に、ガラス−エポキシ樹脂複合材料からなり、その受け
部用コア基板本体上面313Aと受け部用コア基板本体
下面313Bとを有し、中央に略正方形状の貫通孔31
3Hを有する受け部用コア基板本体313を用意する。
なお、貫通孔313Hは、次述する貫通孔316Hより
やや小さな寸法にしておく。
【0059】一方、図13(b)に示すように、同じく
ガラス−エポキシ樹脂複合材料からなり、上記受け部用
コア基板本体313より厚さの厚い壁用コア基板本体3
16を用意する。この壁部用コア基板本体316にも、
予め上記貫通孔311に対応した中央の位置に、略正方
形状の貫通孔316Hをパンチング等により形成してお
く。
【0060】次いで、図13(c)に示すように、受け
部用コア基板本体上面313Aと、壁部用コア基板本体
下面316Bとを、半硬化のエポキシ樹脂からなり、貫
通孔316Hに適合させて略ロ字状に成型した接着シー
ト317Rを介して挟み、加熱、圧着する。これによ
り、両者313,316は、接着層317を介して接着
され、図12に示すコア基板本体310が作成できる。
【0061】次いで、このコア基板本体310に集合体
320を内蔵固着させる工程を説明する。まず、図14
(a)に示すように、コア基板本体310の貫通孔31
1内に、上述の集合体320を下面320Bを下にして
配置する。すると上記したように、集合体320の当接
面320Cが受け部312の内向き面312Sに当接
し、さらに、受け部312と、さらにいえばその内周縁
312Hと切り欠き部320Pとが嵌合して、貫通孔3
11内で集合体320の上下方向及び平面方向の位置決
めができる。
【0062】その後、図14(b)に示すように、貫通
孔311内の他、コア基板本体上面310A及びコンデ
ンサ上面320A上、コア基板本体下面310B及び下
面320B上(図中下方)に、エポキシ樹脂を主成分と
する充填樹脂332を注入及び塗布し硬化させる。これ
により、集合体320が受け部312に当接、嵌合しつ
つ、貫通孔311内において充填樹脂332(332
A)で固定されて、コア基板本体310に内蔵され、熱
や振動等が掛かった場合にも、コア基板本体310と集
合体320との間の位置ズレが生じる等の不具合が防止
される。
【0063】さらに、図14(c)に示すように、コア
基板本体上面310A上及び上面320A上の充填樹脂
層332B,332Cを平面に研磨して、上面接続パッ
ド321を露出させると共に、この上面接続パッド32
1と、上面320A上及びコア基板本体上面310A上
に残した充填樹脂層332B,332Cとを略面一に整
面する。同様に、コア基板本体下面310B上及び下面
320B上の充填樹脂層332D,332Eを平面に研
磨して、下面接続パッド322を露出させると共に、こ
の下面接続パッド322と、下面320B上及びコア基
板本体下面310B上に残した充填樹脂層332D,3
32Eとを略面一に整面する。このようにして製作した
コンデンサ内蔵コア基板では、コア基板本体310に貫
通孔311を形成し、その中に集合体320を内蔵させ
たことによる段差の発生は吸収され、以降に形成する樹
脂絶縁層341,351等や配線層345,355等が
段差によって歪み、断線やショート等の不具合を生じる
ことはなくなる。また、フリップチップパッド301
(あるいはフリップチップバンプ302)やLGAパッ
ド303への段差の影響もなくなるため、フリップチッ
プパッド301やLGAパッド303等のコプラナリテ
ィも良好にできる。
【0064】以降は、実施形態1と同様にして、コアス
ルーホール導体333を形成し、さらに、樹脂絶縁層3
41,342,343,351,452,353を形成
するとともに、配線層345,346,355,356
を形成して、配線基板300を完成させる。このよう
に、本実施形態でも、集合体320を用いたため、多数
のチップコンデンサ324を個々に貫通孔内に配置し、
配線層345,355と接続させる等の手間は不要であ
り、集合体320を貫通孔311内に配置することで、
一度に多数のチップコンデンサ324を内蔵させること
ができる。
【0065】(変形形態2)次いで、変形形態2にかか
る配線基板400を、図15を参照しつつ説明する。上
記実施形態2では、チップコンデンサ集合体320は、
その上面320A及び下面320Bにそれぞれ上面接続
パッド321及び下面接続パッド322を有し、それぞ
れ配線層345,355と接続していた。これに対し、
本変形形態では、集合体420は、その上面420A側
の上面接続パッド421でのみ接続できる点で異なる
が、その他は同様である。従って、異なる部分を中心に
説明し、同様な部分についてはその説明を省略あるいは
簡略化する。
【0066】配線基板400は、上記実施形態の配線基
板300と同様、略正方形板状で、その上面400A
に、破線で示すICチップ401と接続するためのフリ
ップチップパッド401、及び、略半球状高温ハンダか
らなるフリップチップバンプ402が形成されている。
一方、配線基板下面400BにはLGAパッド403が
多数形成されている。この配線基板400は、破線で示
すチップコンデンサ424を多数集合してなるチップコ
ンデンサ集合体420を固着内蔵するコア基板本体41
0、これらの上下に積層された樹脂絶縁層441,44
2,443,451,452,453及びこれらの層間
に及び樹脂絶縁層を貫通して形成された各配線層44
5,446,455,456を備える。
【0067】コア基板本体410は、実施形態2と同様
に、その略中央にコア基板本体上面410Aと下面41
0Bの間を貫通する平面視略正方形状の貫通孔411を
備える。この貫通孔411内には集合体420が内蔵さ
れ、コア基板本体410の周縁部には、コア基板本体上
面410Aとコア基板本体下面410Bとの間を貫通す
るコアスルーホール導体433が多数形成されている。
【0068】集合体420は、同形状のチップコンデン
サ424を、エポキシ樹脂でモールドし集積したもので
あり、各チップコンデンサ424は、実施形態2のチッ
プコンデンサ324と、従って実施形態1のチップコン
デンサ24と同様である。集合体420の上面420A
には、実施形態2と同様に上面接続パッド421を備え
る。しかし、下面420Bには下面接続パッドは形成さ
れていない。さらに、集合体420は、図15に示すよ
うに、貫通孔に形成した受け部412と切り欠き部42
0Pとが嵌合し、当接面420Cと受け面421Sとが
当接して、充填樹脂432によって貫通孔411内に位
置決め固定され、コア基板本体410と一体になってい
る。
【0069】チップコンデンサの一方の端子部と接続す
る上部接続パッド421Bは、実施形態2と同様に、配
線層445のうち第1転換層460によって互いに接続
されている(図15参照)。同様に、図示しないが、他
方の端子部と接続する上部接続パッドも、配線層445
のうち第2転換層によって互いに接続されている。この
ため、実施形態1と同様、各チップコンデンサ424は
並列に接続され、静電容量の大きな1つの合成コンデン
サが形成できる。なお、第1転換層460や第2転換層
はいずれも、配線層446やフリップチップパッド40
1を介してICチップ401と接続することができる。
【0070】一方、この集合体420は、実施形態2と
異なり、下面接続パッドを通じてLGAパッド403に
接続することがない。しかし、配線層445,446を
通じて電源電位や接地電位と接続させることで、これら
の間のノイズを除去することができる。しかも、集合体
420は、コア基板本体410に内蔵されているので、
ICチップ401のごく近くに配置することができ、ノ
イズ除去能力をより高めることができる。本変形形態で
は、集合体420を、ICチップ401の直下に配置し
たので、両者間の距離をごく短くすることができ、特に
ノイズ除去に有効となる。
【0071】この配線基板400の製造方法は、集合体
420に下面接続パッドを形成しないため、貫通孔41
1の下方に配線層445,446を形成しない点などを
除いて、実施形態2とほぼ同様である。つまり、実施形
態2と同様にして形成したコア基板本体410の貫通孔
411内に、集合体420を下面420Bを下にして配
置し、切り欠き部420Pと受け部412とを嵌合させ
る。その後、エポキシ樹脂からなる充填樹脂432を貫
通孔411内及びコア基板本体上面410A上や集合体
上面420A上に注入塗布して硬化させ、集合体420
を凹部内に固着する。また、同様に充填樹脂432をコ
ア基板本体下面410B上や集合体下面420B上に塗
布し硬化させる。以降は、実施形態2と同様に、整面し
コアスルーホール導体433を形成、さらには、各絶縁
樹脂層441,442,443,451,452,45
3や配線層445,446,455,456を形成し
て、配線基板400を完成させる。このように、集合体
420を用いたため、多数のチップコンデンサ424を
個々に貫通孔411内に配置し、配線層445と接続さ
せる等の手間は不要であり、集合体420を凹部411
内に配置することで、一度に多数のチップコンデンサ4
24を内蔵させることができる。
【0072】以上において、本発明を実施形態に即して
説明したが、本発明は上記実施形態に限定されるもので
はなく、その要旨を逸脱しない範囲で、適宜変更して適
用できることはいうまでもない。例えば、上記各実施形
態や変形形態では、集合電子部品としてチップコンデン
サのみを多数集積したチップコンデンサ集合体20等を
用いた。しかし、集合電子部品に含まれるチップ状電子
部品は、チップコンデンサに限定されることはなく、例
えば、チップインダクタ、チップ抵抗、チップフィルタ
その他のチップ状電子部品を含んでいても良い。また、
他種類のチップ状電子部品を含んでいても良い。
【0073】さらに、集合体20等では、各チップコン
デンサ24等が独立しており、相互に接続されていない
ために、配線層45の第1転換層60や第2転換層など
で相互に接続して合成コンデンサを構成するようにした
が、集合体内にチップ状電子部品相互を接続する配線、
例えば、上記の第1転換層、第2転換層に相当するもの
などを備えるようにしても良い。このようにすると、凹
部や貫通孔内に集合電子部品を搭載した後に、配線基板
に形成する配線層の構造が簡易にでき、さらには配線層
の層数や樹脂絶縁層の層数を減らすことができる場合も
ある。
【0074】上記実施形態や変形形態では、上下に樹脂
絶縁層や配線層が形成されていないコア基板本体10等
の凹部11内や貫通孔311内に、集合体20を配置し
固着した。しかし、予め樹脂絶縁層や配線層が形成され
た配線基板本体の凹部や貫通孔内に集合電子部品を配置
しても良い。
【図面の簡単な説明】
【図1】実施形態1に係り、上下両面に端子を有するチ
ップコンデンサ集合体を凹部を有する配線基板本体に配
置固着し、さらに上下に樹脂絶縁層及び配線層を形成し
た配線基板の断面図である。
【図2】凹部内に配置する集合電子部品の斜視図であ
る。
【図3】チップコンデンサ集合体を形成する工程を説明
するための説明図である。
【図4】実施形態1にかかる配線基板のうち、チップコ
ンデンサ集合体を内蔵するための凹部を有するコア基板
本体の部分拡大断面図である。
【図5】図4のコア基板本体の製造方法を説明する説明
図である。
【図6】配線基板の製造方法のうち、図2のチップコン
デンサ集合体を図4のコア基板本体の凹部内に接続し固
着する工程を示す説明図である。
【図7】配線基板の製造方法のうち、コア基板本体にス
ルーホール導体を形成し、整面する工程を示す説明図で
ある。
【図8】整面されたコア基板本体及びチップコンデンサ
集合体の上下に、樹脂絶縁層および各配線層を形成する
工程を示す説明図である。
【図9】変形形態1に係り、上面に端子を有するチップ
コンデンサ集合体を凹部を有する配線基板本体に配置固
着し、さらに上下に樹脂絶縁層及び配線層を形成した配
線基板の断面図である。
【図10】実施形態2に係り、上下両面に端子を有する
チップコンデンサ集合体を貫通孔を有する配線基板本体
に配置固着し、さらに上下に樹脂絶縁層及び配線層を形
成した配線基板の断面図である。
【図11】貫通孔内に配置するチップコンデンサ集合体
の斜視図である。
【図12】実施形態2にかかる配線基板のうち、チップ
コンデンサ集合体を内蔵するための貫通孔を有するコア
基板本体の部分拡大断面図である。
【図13】図12のコア基板本体の製造方法を説明する
説明図である。
【図14】配線基板の製造方法のうち、図11の集合電
子部品を図12のコア基板本体の凹部内に接続し固着す
る工程を示す説明図である。
【図15】変形形態2に係り、上面に端子を有するチッ
プコンデンサ集合体を貫通孔を有する配線基板本体に配
置固着し、さらに上下に樹脂絶縁層及び配線層を形成し
た配線基板の断面図である。
【符号の説明】
100,200,300,400 配線基板 100A,200A,300A,400A 配線基板上
面 100B,200B,300B,400B 配線基板下
面 101,201,301,401 フリップチップパッ
ド 102,202,302,402 フリップチップバン
プ 103,203,303,403 LGAパッド 10,210,310,410 コア基板本体(配線
基板本体) 10A,210A,310A,410A コア基板本体
上面(第1主面) 10B,210B,310B,410B コア基板本体
下面(第2主面) 11,211 凹部 11B,211B 凹部の底面 11T,211T 凹部の底部 12,212 底部スルーホール導体 311,411 貫通孔 312,412 受け部 20,220,320,420 チップコンデンサ集合
体(集合電子部品) 20A,220A,320A,420A 上面 20B,220B,320B,420B 下面 21,221,321,421 上面接続パッド 22,322 下面接続パッド 320P,420P 切り欠き部 23 ハンダ 24,224,324,424 チップコンデンサ(チ
ップ状電子部品) 24A,424A 本体部 24B,24C,424B,424C 端子部 25,425 モールド体 32,232,332,432 充填樹脂 33,233,333,433 コアスルーホール導体 41,42,43,51,52,53 樹脂絶縁層 45,46,55,56 配線層 60,260,360,460 第1転換層
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E070 AA01 AA05 AA20 AB02 DB02 5E336 AA04 AA08 BB03 BB15 BC02 BC12 BC26 CC32 CC58 EE03 GG30 5E346 AA06 AA12 AA15 AA43 AA60 BB01 BB16 BB20 CC32 CC40 DD03 DD22 DD32 DD48 EE31 FF04 FF45 GG15 GG17 GG19 GG25 GG40 HH01

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】第1主面及び第2主面を有する板形状をな
    し、第1主面から凹設された凹部を備える配線基板本体
    と、上記凹部内に配置固着された電子部品と、上記第1
    主面の上方及び上記電子部品のうち第1主面側の面の上
    方に形成され、上記電子部品と接続する接続配線を含む
    配線と、を備える配線基板の製造方法であって、 上記電子部品は、複数のチップ状電子部品が集合してな
    る集合電子部品であり、 上記凹部内に上記集合電子部品を配置し固着させる配置
    固着工程を備えることを特徴とする配線基板の製造方
    法。
  2. 【請求項2】第1主面及び第2主面を有する板形状をな
    し、第1主面と第2主面との間を貫通する貫通孔を備え
    る配線基板本体と、上記貫通孔内に配置固着された電子
    部品と、上記第1主面の上方及び上記電子部品のうち第
    1主面側の面の上方に形成され、上記電子部品と接続す
    る接続配線を含む配線と、を備える配線基板の製造方法
    であって、 上記電子部品は、複数のチップ状電子部品が集合してな
    る集合電子部品であり、 上記貫通孔内に上記集合電子部品を配置し固着させる配
    置固着工程を備えることを特徴とする配線基板の製造方
    法。
JP17247599A 1999-06-18 1999-06-18 配線基板の製造方法及び配線基板 Expired - Fee Related JP3878663B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17247599A JP3878663B2 (ja) 1999-06-18 1999-06-18 配線基板の製造方法及び配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17247599A JP3878663B2 (ja) 1999-06-18 1999-06-18 配線基板の製造方法及び配線基板

Publications (2)

Publication Number Publication Date
JP2001007531A true JP2001007531A (ja) 2001-01-12
JP3878663B2 JP3878663B2 (ja) 2007-02-07

Family

ID=15942685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17247599A Expired - Fee Related JP3878663B2 (ja) 1999-06-18 1999-06-18 配線基板の製造方法及び配線基板

Country Status (1)

Country Link
JP (1) JP3878663B2 (ja)

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002271025A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002271033A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002271034A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002270991A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002299496A (ja) * 2001-03-30 2002-10-11 Fujitsu Ltd 半導体装置及びその製造方法
JP2004527908A (ja) * 2001-03-23 2004-09-09 インテル コーポレイション キャパシタを備える集積回路パッケージ
JP2007116155A (ja) * 2005-10-17 2007-05-10 Samsung Electro-Mechanics Co Ltd 受動素子を内蔵した基板及びその製造方法
JP2008270776A (ja) * 2007-03-22 2008-11-06 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法、配線基板内蔵用コンデンサ
JP2008270778A (ja) * 2007-03-27 2008-11-06 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
JP2009055067A (ja) * 2005-03-07 2009-03-12 Samsung Electro Mech Co Ltd 基板内蔵用積層型チップキャパシタ及びこれを具備する印刷回路基板。
JP2009076833A (ja) * 2007-09-18 2009-04-09 Samsung Electro-Mechanics Co Ltd 電子素子内蔵印刷回路基板及びその製造方法
KR101003437B1 (ko) * 2002-11-11 2010-12-27 신꼬오덴기 고교 가부시키가이샤 전자 부품 실장 구조 및 그 제조 방법
WO2011121993A1 (ja) * 2010-03-30 2011-10-06 株式会社村田製作所 部品集合体
JP2013110329A (ja) * 2011-11-23 2013-06-06 Ngk Spark Plug Co Ltd コンデンサモジュール内蔵配線基板
CN103428993A (zh) * 2012-05-18 2013-12-04 揖斐电株式会社 布线板及其制造方法
JP2014027115A (ja) * 2012-07-27 2014-02-06 Kyocera Corp 配線基板およびそれを備えた実装構造体
JP2014072205A (ja) * 2012-09-27 2014-04-21 Shinko Electric Ind Co Ltd 配線基板
KR20160094502A (ko) * 2015-01-30 2016-08-10 주식회사 심텍 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
US9439289B2 (en) 2012-01-12 2016-09-06 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2017063153A (ja) * 2015-09-25 2017-03-30 京セラ株式会社 配線基板
US9839132B2 (en) 2010-02-18 2017-12-05 Murata Manufacturing Co., Ltd. Component-embedded substrate
JPWO2019163292A1 (ja) * 2018-02-22 2020-04-09 太陽インキ製造株式会社 積層型電子部品用樹脂組成物、ドライフィルム、硬化物、積層型電子部品、および、プリント配線板
JP2022517061A (ja) * 2019-03-12 2022-03-04 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
US11469167B2 (en) 2019-08-23 2022-10-11 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
WO2022230353A1 (ja) * 2021-04-30 2022-11-03 株式会社村田製作所 集積型コンデンサおよび集積型コンデンサの製造方法
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212595A (ja) 2009-03-12 2010-09-24 Murata Mfg Co Ltd パッケージ基板

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4697828B2 (ja) * 2001-03-13 2011-06-08 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2002271033A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002271034A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002270991A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002271025A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2004527908A (ja) * 2001-03-23 2004-09-09 インテル コーポレイション キャパシタを備える集積回路パッケージ
JP2002299496A (ja) * 2001-03-30 2002-10-11 Fujitsu Ltd 半導体装置及びその製造方法
KR101003437B1 (ko) * 2002-11-11 2010-12-27 신꼬오덴기 고교 가부시키가이샤 전자 부품 실장 구조 및 그 제조 방법
JP2009055067A (ja) * 2005-03-07 2009-03-12 Samsung Electro Mech Co Ltd 基板内蔵用積層型チップキャパシタ及びこれを具備する印刷回路基板。
US7704846B2 (en) 2005-10-17 2010-04-27 Samsung Electro-Mechanics Co., Ltd. Substrate embedded with passive device
JP2007116155A (ja) * 2005-10-17 2007-05-10 Samsung Electro-Mechanics Co Ltd 受動素子を内蔵した基板及びその製造方法
JP2008270776A (ja) * 2007-03-22 2008-11-06 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法、配線基板内蔵用コンデンサ
JP2008270778A (ja) * 2007-03-27 2008-11-06 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
JP2009076833A (ja) * 2007-09-18 2009-04-09 Samsung Electro-Mechanics Co Ltd 電子素子内蔵印刷回路基板及びその製造方法
US9839132B2 (en) 2010-02-18 2017-12-05 Murata Manufacturing Co., Ltd. Component-embedded substrate
US8971054B2 (en) 2010-03-30 2015-03-03 Murata Manufacturing Co., Ltd. Component assembly
WO2011121993A1 (ja) * 2010-03-30 2011-10-06 株式会社村田製作所 部品集合体
JPWO2011121993A1 (ja) * 2010-03-30 2013-07-04 株式会社村田製作所 部品集合体
JP2013110329A (ja) * 2011-11-23 2013-06-06 Ngk Spark Plug Co Ltd コンデンサモジュール内蔵配線基板
US9883592B2 (en) 2012-01-12 2018-01-30 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9439289B2 (en) 2012-01-12 2016-09-06 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9480157B2 (en) 2012-05-18 2016-10-25 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN103428993A (zh) * 2012-05-18 2013-12-04 揖斐电株式会社 布线板及其制造方法
JP2014027115A (ja) * 2012-07-27 2014-02-06 Kyocera Corp 配線基板およびそれを備えた実装構造体
JP2014072205A (ja) * 2012-09-27 2014-04-21 Shinko Electric Ind Co Ltd 配線基板
KR20160094502A (ko) * 2015-01-30 2016-08-10 주식회사 심텍 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
KR101696705B1 (ko) 2015-01-30 2017-01-17 주식회사 심텍 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
JP2017063153A (ja) * 2015-09-25 2017-03-30 京セラ株式会社 配線基板
JPWO2019163292A1 (ja) * 2018-02-22 2020-04-09 太陽インキ製造株式会社 積層型電子部品用樹脂組成物、ドライフィルム、硬化物、積層型電子部品、および、プリント配線板
JP2022517061A (ja) * 2019-03-12 2022-03-04 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置
EP3916771A4 (en) * 2019-03-12 2023-01-11 Absolics Inc. PACKAGING SUBSTRATE AND EQUIPPED SEMICONDUCTOR DEVICE COMPRISING SUBSTRATE
JP7228697B2 (ja) 2019-03-12 2023-02-24 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
US11469167B2 (en) 2019-08-23 2022-10-11 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US11728259B2 (en) 2019-08-23 2023-08-15 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
WO2022230353A1 (ja) * 2021-04-30 2022-11-03 株式会社村田製作所 集積型コンデンサおよび集積型コンデンサの製造方法

Also Published As

Publication number Publication date
JP3878663B2 (ja) 2007-02-07

Similar Documents

Publication Publication Date Title
JP3878663B2 (ja) 配線基板の製造方法及び配線基板
US6952049B1 (en) Capacitor-built-in type printed wiring substrate, printed wiring substrate, and capacitor
US8381394B2 (en) Circuit board with embedded component and method of manufacturing same
JP3672169B2 (ja) コンデンサ、コア基板本体の製造方法、及び、コンデンサ内蔵コア基板の製造方法
US8179689B2 (en) Printed circuit board, method of fabricating printed circuit board, and semiconductor device
US20040164396A1 (en) Interconnect substrate and method of manufacture thereof, electronic component and method of manufacturing thereof, circuit board and electronic instrument
JP2000260902A (ja) 配線基板
JP4064570B2 (ja) 電子部品を搭載した配線基板及び電子部品を搭載した配線基板の製造方法
JP3640560B2 (ja) 配線基板、コンデンサ内蔵コア基板、及びこれらの製造方法
US6963493B2 (en) Multilayer electronic devices with via components
JPH07283539A (ja) ビルドアップ多層プリント配線板
JP4339781B2 (ja) 配線基板
JP4851652B2 (ja) 配線基板及びその製造方法
JP2001274555A (ja) プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法
JP4521017B2 (ja) 配線基板の製造方法、コンデンサ内蔵コア基板の製造方法
JP4372407B2 (ja) 多層プリント配線板
JPH0821648B2 (ja) 厚膜技術により形成されたピンレスグリッドアレイ電極構造
WO2008117213A2 (en) An assembly of at least two printed circuit boards and a method of assembling at least two printed circuit boards
JP2005197763A (ja) コンデンサ付属配線基板、配線基板、及びコンデンサ
JP2004320043A (ja) コンデンサ及びその製造方法
JP4751474B2 (ja) 配線基板、コンデンサ内蔵コア基板
JP2002319745A (ja) プリント配線板
JP2000260893A (ja) 半導体パッケージおよびその製造方法
JPH1117303A (ja) 電子回路装置
JPH0864761A (ja) ハイブリッドicおよびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061103

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091110

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091110

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131110

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees