CN103428993A - 布线板及其制造方法 - Google Patents

布线板及其制造方法 Download PDF

Info

Publication number
CN103428993A
CN103428993A CN2013101836213A CN201310183621A CN103428993A CN 103428993 A CN103428993 A CN 103428993A CN 2013101836213 A CN2013101836213 A CN 2013101836213A CN 201310183621 A CN201310183621 A CN 201310183621A CN 103428993 A CN103428993 A CN 103428993A
Authority
CN
China
Prior art keywords
wiring
conductive pattern
wiring plate
insulating barrier
structure body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013101836213A
Other languages
English (en)
Inventor
闲野义则
高桥延也
中入久幸
伊井明日香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN103428993A publication Critical patent/CN103428993A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供布线板及其制造方法，该布线板具有高可靠性。布线板（100）具有：层间树脂绝缘层（26a）；导体层（31a），其形成在层间树脂绝缘层（26a）上；布线构造体（10），其配置在层间树脂绝缘层（26a）上，具有绝缘层（110）和该绝缘层（110）上的导体图案（111）；以及阻焊层（40a），其设置在层间树脂绝缘层（26a）上、导体层（31a）上以及布线构造体（10）上，具有开口部（44），该开口部（44）使得导体层（31a）的至少一部分、以及与导体图案（111）连接的导体层（36a）的至少一部分开放。

Description

布线板及其制造方法
技术领域
本发明涉及布线板及其制造方法，详细地说，涉及局部地具有高密度布线的布线板及其制造方法。
背景技术
作为用于安装IC芯片（半导体元件）的多层印刷布线板，公知有如下这样的布线板：该布线板在具有通孔导体的树脂性核心基板上交替地层叠了层间树脂绝缘层和导体层，利用过孔导体将导体层之间连接。
随着近年来IC芯片的细微化、高集成化，形成于封装基板的最上层的焊盘数量增多，由于焊盘数量的增多，正在推进焊盘的细间距化。随着这样的焊盘的细间距化，封装基板的布线间距也在快速地细线化（例如，参照专利文献1）。
在该布线板中，在其内部局部地形成有高密度的布线。具体地讲，在布线板的层间树脂绝缘层的内部配设有电子部件，该电子部件在由硅、玻璃等耐热性基材构成的热膨胀系数低的基板上，形成有这种高密度的布线层。并且，通过这种构造来应对上述的焊盘细间距化的趋势。
专利文献1：国际公开第2007/129545号
但是，在该布线板中，与IC芯片连接的精细布线全都形成在耐热性基材上。因此，可能由于布线的形状（体积）等原因而无法得到期望的电气特性。
而且，由于在耐热性基材的侧方没有设置布线，因此与热履历相应的树脂的收缩和膨胀等变形增大。因此，容易在耐热性基板上产生应力，伴随于此，可能导致布线的可靠性降低。
发明内容
本发明是鉴于这样的情况而完成的，其目的在于，提供具有高可靠性的布线板。
本发明的布线板的特征在于，该布线板具有：
第1绝缘层（26a）；
第1导体图案（31a），其形成在所述第1绝缘层（26a）上；以及
布线构造体（10），其配置在所述第1绝缘层（26a）上，具有第2绝缘层（110）和所述第2绝缘层（110）上的第2导体图案（111），
设置在所述第1导体图案（31a）上的电极（36c）的上表面和与所述第2导体图案（111）连接的导体层（36a）的上表面位于同一平面上。
优选的是，所述第2导体图案（111）的图案宽度比所述第1导体图案（31a）的图案宽度小。
优选的是，相邻的所述第2导体图案（111）彼此之间的间隔比相邻的第1导体图案（31a）彼此之间的间隔小。
优选的是，所述布线板还具有阻焊层（40a），该阻焊层（40a）设置在所述第1绝缘层（26a）上、所述第1导体图案（31a）上以及所述布线构造体（10）上，具有开口部（44），该开口部（44）使得所述第1导体图案（31a）的至少一部分、以及与所述第2导体图案（111）连接的导体层（36a）的至少一部分开放。
优选的是，所述布线构造体（10）还具有：第3绝缘层（120），其形成在所述第2绝缘层（110）上，覆盖所述第2导体图案（111）；以及过孔（120a），其与所述第2导体图案（110）连接。
优选的是，在所述第1绝缘层（26a）与所述布线构造体（10）之间夹有粘结层（120c）。
优选的是，设置在所述第1导体图案（31a）上的电极（36c）、以及与所述第2导体图案（111）连接的所述导体层（36a）作为安装第1半导体元件（50）和第2半导体元件（51）的安装焊盘发挥功能。
优选的是，所述安装焊盘具有：第1焊盘（36e），其与所述第1半导体元件（50）连接；以及第2焊盘（36f），其与所述第2半导体元件（51）连接，
所述第1焊盘（36e）彼此之间的间隔比所述第2焊盘（36f）彼此之间的间隔小。
优选的是，所述第2导体图案（111）是连接所述第1半导体元件（50）与所述第2半导体元件（51）的信号线。
优选的是，所述第2导体图案（111）的L/S（线宽间距）为1μm/1μm～5μm/5μm。
优选的是，在所述第1绝缘层（26a）上形成有开口部（45），所述布线构造体（10）收纳在所述开口部（45）中。
优选的是，在除了收纳所述布线构造体（10）的所述开口部（45）以外的所述第1绝缘层（26a）上形成有阻焊层。
本发明的第2观点的布线板的制造方法的特征在于，具有如下步骤：
在第1绝缘层（26a）上形成第1导体图案（31a）；
在所述第1绝缘层（26a）上配置具有第2绝缘层（110）和所述第2绝缘层（110）上的第2导体图案（111）的布线构造体（10）；
在所述第1绝缘层（26a）上、所述第1导体图案（31a）上以及所述布线构造体（10）上形成阻焊层（40a），该阻焊层（40a）具有开口部（44），该开口部（44）使得所述第1导体图案（31a）的至少一部分、以及与所述第2导体图案（110）连接的导体层（36a）的至少一部分开放。
优选的是，还具有在所述第1绝缘层（26a）上形成开口部（45）的步骤，
当配置所述布线构造体（10）时，将所述布线构造体（10）配置到所述第1绝缘层（26a）上的所述开口部（45）内。
根据本发明，能够提供具有高可靠性的布线板。
附图说明
图1A是示出使用了本发明的第1实施方式的布线板的封装基板的剖视图（下侧的图示出了作为上侧的图的要部的区域A的放大剖视图）。
图1B是详细地示出使用了第1实施方式的布线板的封装基板的剖视图。
图2是从Z2方向观察图1A时的俯视图。
图3是示出第1实施方式的布线板的要部的图，是放大地示出图1A和图1B的一部分的剖视图（下侧的图示出了作为上侧的图的要部的区域B的放大剖视图）。
图4是示出第1实施方式的布线构造体的制造方法的流程图。
图5A是说明图4所示的布线构造体的制造方法的工序图。
图5B是说明图4所示的布线构造体的制造方法的工序图。
图5C是说明图4所示的布线构造体的制造方法的工序图。
图5D是说明图4所示的布线构造体的制造方法的工序图。
图5E是说明图4所示的布线构造体的制造方法的工序图。
图5F是说明图4所示的布线构造体的制造方法的工序图。
图5G是说明图4所示的布线构造体的制造方法的工序图。
图5H是说明图4所示的布线构造体的制造方法的工序图。
图5I是说明图4所示的布线构造体的制造方法的工序图。
图6是示出第1实施方式的布线板的制造过程的流程图。
图7A是说明图6所示的布线板的制造方法的工序图。
图7B是说明图6所示的布线板的制造方法的工序图。
图7C是说明图6所示的布线板的制造方法的工序图。
图7D是说明图6所示的布线板的制造方法的工序图。
图7E是说明图6所示的布线板的制造方法的工序图。
图7F是说明图6所示的布线板的制造方法的工序图。
图7G是说明图6所示的布线板的制造方法的工序图。
图7H是说明图6所示的布线板的制造方法的工序图。
图7I是说明图6所示的布线板的制造方法的工序图（下侧的图示出了作为上侧的图的要部的区域C的放大剖视图）。
图7J是说明图6所示的布线板的制造方法的工序图。
图7K是说明图6所示的布线板的制造方法的工序图。
图7L是说明图6所示的布线板的制造方法的工序图。
图7M是说明图6所示的布线板的制造方法的工序图。
图7N是说明图6所示的布线板的制造方法的工序图。
图7O是说明图6所示的布线板的制造方法的工序图。
图8是示出第1实施方式的变形例1的布线板的要部的剖视图。
图9是示出第1实施方式的变形例2的布线板的要部的剖视图。
图10是示出第1实施方式的变形例3的布线板的要部的剖视图。
图11是示出第1实施方式的变形例4的布线板的要部的俯视图。
图12是示出第1实施方式的变形例5的布线板的要部的剖视图。
图13A是示出使用了本发明的第2实施方式的布线板的封装基板的剖视图（下侧的图示出了作为上侧的图的要部的区域A的放大剖视图）。
图13B是详细地示出使用了第2实施方式的布线板的封装基板的剖视图。
图14是从Z2方向观察图13A时的俯视图。
图15是示出第2实施方式的布线板的要部的图，是放大地示出图13A和图13B的一部分的剖视图（下侧的图示出了作为上侧的图的要部的区域D的放大剖视图）。
图16是示出第2实施方式的布线板的制造过程的流程图。
图17A是说明图16所示的布线板的制造方法的工序图。
图17B是说明图16所示的布线板的制造方法的工序图。
图17C是说明图16所示的布线板的制造方法的工序图。
图17D是说明图16所示的布线板的制造方法的工序图。
图18A是示出第3实施方式的布线板的要部的剖视图。
图18B是示出第3实施方式的变形例的布线板的要部的俯视图。
图19A是示出第1实施方式的变形例6的布线板的要部的剖视图。
图19B是从Z2方向观察图19A时的俯视图。
标号说明
10 布线构造体（副布线板）
20 核心基板
20a 铜箔
21 贯通孔
23、30a、30b、32a、38b 过孔导体
24a、24b、29a、29b、31a、36a、37b 导体层
25a、25b、26a、26b 层间树脂绝缘层
26c、26d 过孔用开口部
34 导体平面
36c 电极
44、45 开口部
40a、40b 阻焊层
43a、43b 焊料凸点
50a、51a 焊盘
60 母板基板
80 堆叠过孔
100 布线板
101 层叠部
110、120 绝缘层
111 导体图案
111a、111b 导体膜
120 绝缘层
120a 过孔导体
120b、120c 粘结层
200 主布线板
305a 金属层
B1、B2 积层（build up）部
D1、D2、D3、Da、Db、Dc、Dd 直径
F1 第1面
F2 第2面
DRAM 动态随机存取存储器
Gnd 接地端子
MPU 微处理器
Vdd 电源端子
具体实施方式
以下，参照附图来详细说明本发明的实施方式。另外，在图中，箭头Z1、Z2分别表示相当于布线板的主面（正面和背面）的法线方向的布线板的层叠方向（或布线板的厚度方向）。另一方面，箭头X1、X2和Y1、Y2分别表示与层叠方向正交的方向（或各层的侧方）。布线板的主面为X-Y平面。另外，布线板的侧面为X-Z平面或Y-Z平面。在层叠方向上，将离布线板的核心近的一侧称为下层，将离核心远的一侧称为上层。
在以下实施方式中，导体层是由一个或多个导体图案构成的层。有时导体层包含构成电路的导体图案、例如布线（也包含地线）、焊盘或连接盘（land）等，还有时，导体层包含不构成电路的面状的导体图案等。
关于开口部，除了孔和槽以外，还包含切口和缝隙等。
在形成于开口部内的导体中，将形成于过孔（via hole）内的导体称为过孔导体，将形成于通孔（through hole）内的导体称为通孔导体，将开口部中填充的导体称为填充导体。
连接盘（land）是形成在孔（过孔或通孔等）的上方或缘部处的导体，连接盘的至少一部分与孔内的导体（过孔导体或通孔导体等）形成为一体。
堆叠（stack）是指过孔导体形成于在其下层形成的过孔导体的连接盘上的方式。即，如果过孔导体的底面不从其下层的过孔导体的连接盘露出，就是进行了堆叠。
在镀覆中，除了电镀或化学镀等湿法镀覆以外，还包含PVD（Physical VaporDeposition：物理气相沉积）或CVD（Chemical Vapor Deposition：化学气相沉积）等干法镀覆。
对于层间材料（层间树脂绝缘层），使用层间绝缘膜（味之素（株式会社）制：商品名为ABF-GX13）。
孔或柱体（突起）的“宽度（或粗细）”没有特别指定，在圆形的情况下表示直径，在圆形以外的情况下表示2√（截面积/π）。不过，在写明是指其他尺寸的情况下，不受此限制。另外，在尺寸不均匀的情况下（存在凹凸的情况或为锥形的情况等），作为原则，使用其尺寸的平均值（将异常值排除在外的仅有效值的平均）。但是，在写明使用最大值等、平均值以外的值的情况下，不受此限制。
<第1实施方式>
本实施方式的布线板100例如是图1A、图1B所示的多层印刷布线板。本实施方式的布线板100是具有核心基板的积层的多层层叠布线板。但是，本发明的布线板不限于具有核心基板的积层的多层层叠布线板，例如也可以是不具有核心基板的无芯布线板。另外，在布线板100中，可以在本发明的技术思想的范围内，任意地变更导体层和绝缘层的尺寸、层数等。
如图1A、图1B、图2所示，在布线板100上安装配置有作为第1半导体元件的微处理器MPU（Micro-Processing Unit）50和作为第2半导体元件的动态随机存取存储器DRAM（Dynamic Random Access Memory）51，构成了封装基板2000。如图1B所示，布线板100安装配置在母板基板60上。用底部填充树脂70将布线板100与MPU50、DRAM51之间密封。
布线板100具有：核心基板20；层间树脂绝缘层25a、26a、25b、26b；导体层24a、29a、31a、24b、29b、37d；过孔导体23、30a、32a、30b、38d；以及形成于最表层的阻焊层40a、40b。
核心基板20具有第1面F1（Z1侧）及其相反侧的第2面F2（Z2侧），过孔导体23贯通核心基板20。核心基板20、过孔导体23以及导体层24a、24b相当于核心部。另外，在核心基板20的第1面F1上形成有积层部B1（第1层叠部），在核心基板20的第2面F2上形成有积层部B2（第2层叠部）。积层部B1包含两组层间树脂绝缘层和导体层（层间树脂绝缘层25a、26a和导体层24a、29a、31a），积层部B2包含两组层间树脂绝缘层和导体层（层间树脂绝缘层25b、26b和导体层24b、29b、37d）。
在核心基板20的第1面F1侧，从下方（Z2侧）起，交替地层叠有3层的导体层24a、29a、31a和2层的层间树脂绝缘层25a、26a。层间树脂绝缘层25a、26a分别形成在导体层24a、29a、31a的各层之间。另外，在核心基板20的第1面F1侧的最上层的表面上配置有阻焊层40a。
在核心基板20的第2面F2侧，交替地层叠有三层的导体层24b、29b、37d和两层的层间树脂绝缘层25b、26b。层间树脂绝缘层25b、26b分别形成在导体层24b、29b、37d的各层之间。另外，在核心基板20的第2面F2侧的最上层的表面上配置有阻焊层40b。
在核心基板20上形成有贯通核心基板20的贯通孔21（参照图7B）。过孔导体23是填充导体，是在贯通孔21中填充金属等导体而构成的。核心基板20的第1面F1上形成的导体层24a与核心基板20的第2面F2上形成的导体层24b经由过孔导体23而彼此电连接。
核心基板20例如是对芯材进行了树脂浸渍而成的。核心基板20例如是通过使环氧树脂浸渍到玻璃纤维布中并进行热硬化处理，进而成型为板状而得到的。但是不限于此，核心基板20的材料是任意的。
过孔导体23的形状例如是从核心基板20的第1面F1和第2面F2朝向中央部缩径的鼓形圆柱。另外，过孔导体23的平面形状（X-Y平面）例如为正圆。但是不限于此，过孔导体23的形状是任意的。
在层间树脂绝缘层25a、26a、25b、26b的内部，分别形成有过孔导体30a、32a、30b、38d。这些过孔导体都是填充导体，是在贯通各层间树脂绝缘层的各个过孔中填充导体而成的。过孔导体30a、32a、30b、38d的形状例如分别是以向着核心基板20缩径的方式逐渐变细的锥形圆柱（圆锥台），其平面形状（X-Y平面）例如为正圆。但是不限于此，过孔导体30a等的形状是任意的。另外，在层间树脂绝缘层26a上，形成有被阻焊层40a覆盖的电极36c。
层间树脂绝缘层25a（第1层叠部的最下层的层间树脂绝缘层）、层间树脂绝缘层25b（第2层叠部的最下层的层间树脂绝缘层）以及比它们更靠上层的层间树脂绝缘层26a、26b分别由环氧树脂构成，含有容易溶解于后述的粗化溶液的成分和难以溶解于该粗化溶液的成分。但是不限于此，各绝缘层的材料是任意的。
在布线板100的最上层配置有焊料凸点43a，焊料凸点43a经由焊盘50a、51a与MPU50、DRAM51电连接。
在本实施方式中，布线板100包括主布线板200、以及配置在该主布线板200内部的布线构造体（副布线板）10。布线构造体10不是按照多层印刷布线板的布线规则，而是如之后详细叙述的那样，按照IC或LSI等半导体元件的布线规则进行了布线设计，该布线构造体10被设计成，作为布线密度指标的表示线宽与间距之比的L/S（线宽间距）比主布线板200更精细。这里，线宽表示图案宽度，间距表示图案间的间隙，表示图案宽度中心之间的距离。具体地讲，以表示线宽与间距之比的L/S（线宽间距）为1μm/1μm～5μm/5μm、优选为3μm/3μm～5μm/5μm的方式，形成为高布线密度。这与包含本实施方式的主布线板200在内的一般的多层印刷布线板的L/S为10μm/10μm左右的情况相比，是更加精细的级别。因此，相邻的导体层36a彼此之间的间隔比相邻的电极36c彼此之间的间隔小。
主布线板200包含向作为半导体元件的MPU50和DRAM51的电源端子Vdd供电的供电线、和信号的传输线（参照图2）。
在层间树脂绝缘层26a（第1树脂绝缘层）与布线构造体10之间，设置有粘结层120c（参照图1A）。布线构造体10隔着该粘结层120c固定到层间树脂绝缘层26a上，并且被阻焊层40a覆盖。
布线构造体10具有：绝缘层110；形成在绝缘层110上的导体图案111；以覆盖导体图案111的方式设置的绝缘层120；以及过孔导体120a，其设置在绝缘层120的内部，将上下的导体图案彼此连接。
对于绝缘层110、120，可以使用聚酰亚胺、苯酚类树脂、聚苯并恶唑类树脂中的任意一种。另外，布线构造体10上形成的导体层36a与层间树脂绝缘层26a上形成的电极36c处于同一平面上。
布线构造体10不包含电源的供电线，而仅包含信号的传输线，用于MPU50与DRAM51之间的信号传输。
详细地讲，导体图案111被用于MPU50与DRAM51之间的信号传输，而不用于对MPU50和DRAM51的供电。MPU50、DRAM51的电源端子Vdd与主布线板200内的堆叠过孔80（图3参照）电连接，从外部的直流电源得到供电。MPU50、DRAM51的接地端子Gnd（参照图2）经由主布线板200内的其他堆叠过孔与地线连接。
作为粘结层120c中使用的材料，例如可以使用环氧树脂类、丙烯酸树脂类、硅树脂类等粘结剂。在绝缘层120上形成有用于形成过孔导体120a的小径的孔，孔被导体填充，构成了作为填充过孔的过孔导体120a。
过孔导体120a与上层的导体层36a电连接。导体层36a经由上层的焊料凸点43a、焊盘50a、51a分别与MPU50、DRAM51电连接。另外，在本实施方式的布线板100中，绝缘层110介于导体图案111与粘结层120c之间。即，布线构造体10为3层结构。但是不限于此，也可以是不配置绝缘层110，而在粘结层120c上直接形成了导体图案111的2层结构。另外，参照图1A，在与布线构造体10的导体图案111连接的导体焊盘36a内，与MPU50连接的导体焊盘36e（第1焊盘）彼此之间的间隔比与DRAM51连接的导体焊盘36f（第2焊盘）彼此之间的间隔小。另外，相邻的导体图案111彼此之间的间隔比相邻的导体层31a彼此之间的间隔小。
过孔导体120a的直径为1μm以上10μm以下，优选为0.5μm以上5μm以下。通过使过孔导体120a的直径成为这样微小的尺寸，能够提高布线构造体10中的导体图案111的布线处理的自由度，例如，能够在仅形成于1层的绝缘层120上的导体图案111中，从布线构造体10的左边右边中的一边侧取出多个布线。另外，由于导体图案111仅形成为1层，因此能够减少布线构造体10中的布线总数。
如图3所示，过孔导体32a例如隔着由铜箔等金属箔、铜的化学镀膜以及铜的电镀层构成的金属层305a配置在层间树脂绝缘层26a的过孔内。
在图3所示的过孔导体等的尺寸中，电极36c的上表面的直径（宽度）D2例如为62μm，焊料凸点43a的直径D1例如为46μm。另外，布线构造体10的绝缘层的厚度t1例如为25μm，布线构造体10的粘结层120c的厚度t2例如为10μm，阻焊层40a的厚度t4例如为15μm。这样，通过使布线构造体10的粘结层120c的厚度t2成为10μm左右，能够与主布线板200之间得到充分的粘结力，扩大了粘结层120c中使用的材料的选择范围。另外，布线构造体10上的导体层36a的直径D3为15～25μm。
焊料凸点43a在阻焊层40a、40b的开口部（SRO）44内，配置在导体层36a上。在焊料凸点43a与导体层36a之间，形成有镀镍层41a和镀金层42a。当阻焊层40a、40b的开口部44的直径Da变大时，一般而言，制造时的公差精度变严，但对于布线构造体10而言，由于过孔导体120a的直径小至1μm以上10μm以下，因此具有如下优点，即：扩大了即使将布线构造体10搭载到主布线板200上时发生了错位也能确保电连接的范围。
在本实施方式的布线板100上，没有形成贯通主布线板200的所有层的通孔。但是不限于此，也可以形成贯通主布线板200的所有层的通孔，将表层部的导体层彼此电连接，用于向布线板100上的半导体元件传输信号和供电。
在本实施方式中，形成在核心基板20上的所有过孔导体30a、32a、30b、38d具有彼此大致相同的尺寸。根据这种构造，能够更容易地使得电气特性或制造条件等一致。
根据本实施方式的布线板100，由于在主布线板200中内置有比主布线板200的布线密度高的、用于半导体元件间的信号传输的布线构造体10，因此能够提高作为多层印刷布线板的布线板100的设计自由度。例如，能够避免电源系统和信号系统的布线全部集中于布线板的特定部位处。另外，能够避免成为例如在电子部件周边的不存在电子部件的区域中，不存在导体而仅存在树脂的构造。
以下，对本实施方式的布线板100的制造方法的一例进行说明。布线板100的制造过程由布线构造体10的制造过程、以及主布线板200的制造过程构成，其中，主布线板200的制造过程包括将布线构造体10安装到主布线板200上的工序。
布线构造体10例如通过图4所示的过程来制造。
<布线构造体10的制造过程>
在图4的步骤S11中，如图5A所示，准备支撑板1001。支撑板1001例如由表面平坦的玻璃构成。并且，在支撑板1001上形成粘结层1002。
在图4的步骤S12中，在支撑板1001上隔着粘结层1002形成层叠部。该层叠部是交替地层叠树脂绝缘层与导体图案（导体层）而构成的。
具体地讲，如图5B所示，在粘结层1002上配置例如由树脂构成的绝缘层110（树脂绝缘层）。绝缘层110与粘结层1002例如通过加热处理而粘结。
接着，如图5C所示，例如通过半加成（SAP：Semi-Additive Process）法，在绝缘层110上形成导体图案111。导体图案111由第1导体膜111a和第2导体膜111b构成（参照图3）。更详细地说，第1导体膜111a由TiN层（下层）、Ti层（中间层）以及Cu层（上层）这3层构成。这些金属层例如分别通过溅射法来进行制膜，因此能够确保精细化的导体图案111与基材之间的良好的密接性。另外，第2导体膜111b由Cu层上的化学镀铜膜和化学镀铜膜上的电镀膜构成。
导体图案111以表示线宽与间距之比的L/S（线宽间距：Line Space）为1μm/1μm～5μm/5μm、优选为3μm/3μm～5μm/5μm的方式，形成为高布线密度。这里，线宽表示图案宽度，间距表示图案间的间隙，表示图案宽度中心之间的距离。这里的布线密度是按照与在IC（Integrated Circuit）或LSI（Large Scale Integrated Circuit）等半导体元件上形成布线时同等的布线规则而形成的。
接着，如图5D所示，在绝缘层110上，例如通过层压等形成绝缘层120。绝缘层120以覆盖导体图案111的方式形成。
接着，例如通过激光，在绝缘层120上形成用于形成过孔导体120a的孔（过孔）。孔到达导体图案111，使其一部分露出。这里的孔的直径为1μm以上10μm以下、优选为0.5μm以上5μm以下的微小尺寸。之后，根据需要进行去钻污和软刻蚀。
接着，例如通过半加成（SAP）法，在孔内形成过孔导体120a（填充导体）。导体图案111和过孔导体120a分别由第1导体膜111a和第2导体膜111b这2层构成（参照图3）。更详细地讲，第1导体膜111a由TiN层（下层）、Ti层（中间层）以及Cu层（上层）这3层构成。另外，第2导体膜111b由Cu层上的化学镀铜膜和化学镀铜膜上的电镀膜构成。
由此，如图5E所示，在支撑板1001上得到由绝缘层110、120以及导体图案111构成的层叠部101，该层叠部101在绝缘层120上形成有过孔导体120a。
在图4的步骤S13中，如图5F所示，准备其他支撑板1003。支撑板1003与支撑板1001同样，例如由表面平坦的玻璃构成。并且，将支撑板1003隔着粘结层120b层叠到层叠部101上。
在图4的步骤S14中，拆除支撑板1001。具体地讲，如图5G所示，例如照射激光而使粘结层1002软化，之后，使支撑板1001在X方向（或Y方向）上滑动，由此从层叠部101的第2主面上剥离支撑板1001。另外，在从层叠部101上剥离了支撑板1001之后，例如在层叠部101的第2主面上残留有粘结层1002的情况下，进行清洗，去除该粘结层1002。于是，成为如图5H所示的、在支撑板1003上形成有层叠部101的状态。另外，支撑板1001例如可进行清洗等而重复利用。
在图4的步骤S15中，在层叠部101上形成粘结层120c。具体地讲，粘结层120c例如通过如下方式形成：利用层压机在层叠部101上以均匀的厚度层压粘结剂。
在图4的步骤S16中，如图5I所示，例如通过划片机（Dicing Saw），沿着预定的划片线进行切割，将布线构造体10单片化。由此，能够得到多个布线构造体（第2布线板）10。这里得到的布线构造体10在支撑板1003上隔着粘结层120b形成有层叠部101，而且在层叠部101上形成有粘结层120c。
在本实施方式的布线构造体10的制造方法中，由于使用了表面平坦的玻璃板作为支撑板1001、1003，因此适合于布线构造体10的制造。利用这样的制造方法，能够得到表面平坦、且翘曲得到抑制的高品质的布线构造体10。
接着，制造主布线板200，并且在主布线板200上安装布线构造体10，制造本实施方式的布线板100。布线板100例如通过图6所示的过程来制造。
<布线板100的制造过程>
首先，在图6的步骤S21中，如图7A所示，准备核心基板20，该核心基板20是使树脂浸渍到加强材料中而成的。在核心基板20的第1面F上和第2面S上，通过层压而形成铜箔20a。核心基板20的厚度例如是0.4～0.7mm。作为加强材料，例如可以使用玻璃纤维织物、芳纶纤维、玻璃纤维等。作为树脂，例如可以使用环氧树脂、BT（双马来酰亚胺三嗪，Bismaleimide-Triazine）树脂等。而且，在树脂中含有由氢氧化物构成的粒子。作为氢氧化物，可以列举出氢氧化铝、氢氧化镁、氢氧化钙、氢氧化钡等金属氢氧化物。氢氧化物受热分解而生成水。因此，认为氢氧化物能够从构成核心基板的材料中夺取热量。即，可以推测，通过使核心基板含有氢氧化物，能够提高激光的加工性。
接着，向铜箔20a的表面施加含有NaOH（10g/l）、NaClO2（40g/l）、Na3PO4（6g/l）的水溶液，实施基于黑化浴（氧化浴）的黑化处理。
接着，在图6的步骤S22中，如图7B所示，利用CO2激光从核心基板20的第1面F（上表面）侧和第2面S（下表面）侧照射激光而形成贯通核心基板20的贯通孔21。具体地讲，利用CO2激光，从核心基板20的第1面F侧和第2面S（下表面）侧，交替地照射激光，由此使得从第1面F侧和第2面S侧穿设的孔连通，形成贯通孔21。
接着，将核心基板20浸渍到含有预定浓度的高锰酸的溶液中，进行去钻污处理。此时，可以按照核心基板20的重量减少度为1.0%重量百分比以下、优选为0.5%重量百分比以下的方式进行处理。核心基板20是使树脂浸渍到玻璃纤维织物等增强材料中而成的，当通过去钻污处理溶解了树脂时，玻璃纤维织物会突出到贯通孔内，但是在核心基板20的重量减少度处于如上这样的范围的情况下，玻璃纤维织物的突出受到抑制，防止了在贯通孔内填充镀覆材料时残留有气孔的情况。之后，向核心基板20的表面提供钯催化剂。
接着，如图7C所示，将核心基板20浸渍到化学镀溶液中，在核心基板20的第1面F上、第2面S上以及贯通孔21的内壁上形成化学镀膜22。作为形成化学镀膜22的材料，可以列举出铜、镍等。将该化学镀膜22作为种子层，在化学镀膜22上形成电镀膜23。贯通孔21被电镀膜23填充。
接着，如图7D所示，在基板表面的电镀膜23上形成预定图案的抗蚀剂，去除未形成抗蚀剂的部分中的化学镀膜22、电镀膜23以及铜箔20a。之后，去除抗蚀剂，由此在核心基板20的第1面F上形成导体层24a，在核心基板20的第2面S上形成导体层24b。这些导体层24a与导体层24b通过贯通孔21内的电镀膜23（通孔导体）彼此连接。
接着，在图6的步骤S23中，如图7E所示，在核心基板20的两面F、S上层叠层间绝缘膜（味之素（株式会社）制：商品名为ABF-45SH），形成层间树脂绝缘层25a、25b。
接着，如图7F所示，利用CO2气体激光，在层间树脂绝缘层25a、25b上分别形成过孔用开口部26c、26d。进而，将基板浸渍到高锰酸盐等氧化剂等中，进行去钻污处理。
接着，如图7G所示，向层间树脂绝缘层25a、25b的表面提供钯等催化剂，并将基板浸渍到化学镀溶液中，由此形成化学镀膜27a、27b。之后，在化学镀膜27a、27b上形成镀覆阻挡层。然后，在从镀覆阻挡层露出的化学镀膜27a、27b上，形成电镀膜28a、28b。之后，使用含有单乙醇胺（monoethanolamine）的溶液来去除镀覆阻挡层。通过蚀刻来去除电镀膜间的化学镀膜，由此形成导体层29a、29b和过孔导体30a、30b。接着，在导体层29a、29b的表面实施Sn镀覆，形成SnCu层。在该SnCu层上涂布硅烷偶联剂。
接着，在图6的步骤S24中，如图7H、图7I所示，重复上述的工序。由此，在层间树脂绝缘层25a、25b上，从核心基板20的第1面F侧和第2面S（下表面）侧，层叠层间树脂绝缘层26a、26b，在层间树脂绝缘层26a、26b上形成导体层31a、37d和过孔导体32a、38d（参照图7J）。
接着，在图6的步骤S25中，如图7K所示，在层间树脂绝缘层26a、26b上的预定区域中隔着粘结层120c搭载布线构造体10。并且，在导体层31a和过孔导体32a上形成电极36c。由此，成为图7L所示的状态。在图7L中，电极36c的上表面与布线构造体10的导体层36a的上表面位于同一平面上。
接着，如图7M所示，剥离支撑板1003。
接着，在图6的步骤S26中，如图7N所示，在主布线板200的两面形成具有开口部44的阻焊层40a、40b。这里，从开口部44露出的导体层36a、36c、过孔导体38d的上表面作为焊盘发挥作用。
之后，如图7O所示，在焊盘上形成镀镍层41a、41b，进而在镀镍层41a、41b上形成镀金层42a、42b。也可以形成镍-钯-金层来代替镍-金层。之后，在开口部44内搭载焊料凸点，进行回流，由此在第1面（上表面）侧形成焊料凸点43a，在第2面（背面）侧形成焊料凸点43b，完成作为多层印刷布线板的布线板100。
本实施方式的布线板的制造方法不限于上述实施方式，可以在不脱离本发明的技术思想的范围内进行变形。以下对本实施方式的变形例的一例进行说明。
<变形例1>
在上述实施方式中，布线构造体10配置在从上方起第一层的层间树脂绝缘层26a上，在上方与布线构造体10连接的导体层36a、电极36c、导体层32a都形成在从上方起第一层的阻焊层40a中。但是不限于此，如图8所示，也可以在相同的绝缘层（在图8中为阻焊层40a）内，仅形成布线构造体10、以及在上方与布线构造体10连接的导体层36a、电极36c。除此以外的结构和各构成要素的尺寸与上述实施方式相同。另外，关于布线板100的制造过程，除了仅将布线构造体10、以及在上方与布线构造体10连接的导体层36a、电极36c形成在相同的绝缘层内这一点以外，与上述实施方式相同。
<变形例2>
在上述实施方式中，布线构造体10形成在第一层的层间树脂绝缘层26a的表面上。但是，不限于此，如图9所示，布线构造体10也可以收纳在从上方起第一层的层间树脂绝缘层26a上形成的开口部45内。此时，布线构造体10被开口部45中填充的阻焊层40a覆盖。除此以外的结构和各构成要素的尺寸与上述实施方式相同。另外，关于布线板100的制造过程，除了将布线构造体10收纳到从上方起第一层的层间树脂绝缘层26a上形成的开口部45内，并用开口部45中填充的阻焊层40a进行覆盖这一点以外，与上述实施方式相同。
<变形例3>
在上述变形例2中，如图9所示，布线构造体10在开口部45内，直接配置在层间树脂绝缘层25a上。但是，不限于此，也可以如图10所示，在开口部45的底面形成导体平面34，布线构造体10的粘结层120c粘结在包含导体平面34的开口部45的底面，由此将布线构造体10搭载在开口部45内部。除此以外的结构和各构成要素的尺寸与上述变形例2相同。另外，关于布线板100的制造过程，除了在层间树脂绝缘层26a的开口部45内配置导体平面34，并隔着导体平面34将布线构造体10收纳在开口部45内这一点以外，与上述实施方式相同。
<变形例4>
在本变形例4中，如图11所示，使用了主布线板202、上述第1实施方式中的布线构造体10、以及形成在阻焊层40a内的电气布线55。电气布线55将导体层36a与电极36c电连接，用于信号的传输。在布线构造体10上，不设置焊料凸点，而是通过设置在电气布线55上的焊料凸点43a与外部的半导体芯片、例如图11所示的DRAM 51电连接。关于除此以外的结构和功能，除了以下说明的内容以外，与第1实施方式及其变形例相同，在对应的部位标注对应的符号而省略详细的说明。
在本变形例4中，如图11所示，例如，存储器（DRAM）的中心部分的端子55a与布线构造体10上的端子55b通过电气布线55电连接。
<变形例5>
在本变形例5中，如图12所示，在主布线板203中，使用了两个（多个）布线构造体10，通过该布线构造体10来连接MPU50与两个DRAM51a、51b，除此以外，除了以下说明的内容以外，与第1实施方式及其变形例相同，在对应的部位标注对应的符号而省略详细的说明。
通过采用如上所述的连接方式，与仅使用单一的布线构造体10的情况相比，提高了MPU50与两个DRAM51a、51b之间的电连接的可靠性。即，例如，可以使用与DRAM51a、51b的特性（布线间距、布线宽度等）对应的专用布线构造体10，电连接的精度提高。其结果，能够最大限度地发挥与MPU50连接的DRAM51a、51b的性能。
<变形例6>
在上述变形例2中，如图9所示，在层间树脂绝缘层26a上，在收纳布线构造体10的开口部45中也形成有阻焊层40a。但是不限于此，也可以如图19A和图19B所示，不在层间树脂绝缘层26a上的开口部45中形成阻焊层40a，而是在层间树脂绝缘层26a上的除了开口部45以外的区域中形成阻焊层40a。根据该结构，能够避免由于阻焊剂在开口部45中的填充不完全引起的布线板100的可靠性降低。此外，在布线构造体10中作为导体焊盘发挥作用的导体层36a的宽度（尺寸）小的情况下，也能够避免为了露出导体层36a、从而组焊层40a上形成的孔的状态不完全所引起的布线板100的可靠性降低。除此以外的结构和各构成要素与上述变形例2相同。另外，关于布线板100的制造过程，除了只是未在层间树脂绝缘层26a上的开口部45中形成组焊层40a以外，与上述实施方式相同。
<第2实施方式>
在上述第1实施方式中，如图1A、图1B、图3所示，布线构造体10形成在层间树脂绝缘层26a的一部分区域内。与此相对，在第2实施方式的情况下，如图13A、图13B、图14、图15所示，布线构造体10也可以形成在层间树脂绝缘层26a上的全部区域内。
在第2实施方式中，也是在布线构造体10中仅存在信号的传输线，不存在电源的供电线。如图13A所示，MPU50、DRAM51的电源是经由形成在主布线板200上的堆叠过孔80而提供的。该堆叠过孔80以贯通布线构造体10的方式形成。
在第2实施方式中，除此以外的结构和各构成要素的尺寸与上述第1实施方式相同。
以下，对本实施方式的布线板100的制造方法的一例进行说明。与第1实施方式同样，布线板100的制造过程由布线构造体10的制造过程和主布线板200的制造过程构成，其中，主布线板200的制造过程包含将布线构造体10安装到主布线板200上的工序。
<布线构造体10的制造过程>
布线构造体10例如与第1实施方式同样地，按照如图4所示的过程来制造。但是，不进行图4中的步骤S16，在图5H所示的状态下，搭载到主布线板200上。另外，也不使用支撑板1003。
接着，制造主布线板200，并且在主布线板200上安装布线构造体10，制造本实施方式的布线板100。布线板100例如通过图16所示的过程来制造。
<布线板100的制造过程>
关于布线板100，截止于第1实施方式的图6的工艺流程中的步骤S24（在本实施方式中，是截止于图16的步骤S34），与第1实施方式同样地制造布线板。即，从图7A～图7J，同样地进行制造，因此省略说明。
在图16的步骤S34（图6的步骤S24）之后，在图16的步骤S35中，如图17A所示，隔着粘结层120c将布线构造体10（不具有支撑板1003）搭载（粘贴）到层间树脂绝缘层26a上的整个区域上。由此，成为图17B所示的状态。
接着，在图16的步骤S36中，如图17C所示，在形成于布线构造体10的孔内，形成电极36c。然后，在主布线板200的两面形成具有开口部44的阻焊层40a、40b。这里，从开口部44露出的导体层36a、38d和电极36c的上表面作为焊盘来发挥作用。
之后，如图17D所示，在焊盘上形成镀镍层41a、41b，进而在镀镍层41a、41b上形成镀金层42a、42b。也可以形成镍-钯-金层来代替镍-金层。之后，在开口部44内搭载焊料凸点，进行回流，由此在第1面（上表面）侧形成焊料凸点43a，在第2面（背面）侧形成焊料凸点43b，完成作为多层印刷布线板的布线板100。
<变形例>
在本变形例中，如图18A、图18B所示，将第1实施方式或其变形例中使用的布线构造体10埋入到主布线板204的最上层中形成的绝缘层46内，并且作为针对该绝缘层46上配设的IC芯片61的专用布线构造体10来使用。这里，在图18A中，布线构造体10被埋入到主布线板204的最上层中形成的绝缘层46内，在图18B中，布线构造体10以收纳在开口部45内的状态埋入到绝缘层46内，所述开口部45形成于从主布线板204的最上层的绝缘层46起算的第二个绝缘层46a上。
这里，主布线板204是在核心基板20上按顺序依次层叠层间树脂绝缘层47、绝缘层46的结构。
在本变形例中，通过与主布线板204独立的专用制造工序来制作布线构造体10，并且将布线构造体10埋入到主布线板204内。由此，可以在按照每个IC芯片61的特性（布线间距，布线宽度等），设计、制造了专用的布线构造体10的基础上，埋入到主布线板204中，用于与IC芯片61电连接。其结果，能够降低布线构造体10的不良率，能够提高制造布线板时的成品率。
此外，本发明的布线板的制造方法不限于上述各实施方式和变形例中示出的顺序和内容，可以在不脱离本发明的要旨的范围内任意地变更顺序和内容。另外，还可以根据用途等，适当地省略不需要的工序。
另外，在上述各实施方式和变形例中，示出了形成于核心基板20的第1面F1侧的导体层的层数与形成于核心基板20的第2面F2侧的导体层的层数分别为两层的情况。但是，不限于此，应用了上述构造的布线板的层数（导体层的数量）可以在可实施的范围内任意地变更。
此外，本发明的布线板的制造过程不限于上述各实施方式和变形例中所示的顺序和内容，可以在不脱离本发明的要旨的范围内任意地变更顺序和内容。另外，还可以根据用途等，适当地省略不需要的工序。
可以任意地组合上述各实施方式和变形例。可以根据用途等选择适当的组合。
以上，虽然对本发明的实施方式进行了说明，但是应理解为，根据设计上的情况和其他因素而需要的各种修正和组合，都包含在记载于“权利要求”中的发明、以及与记载于“具体实施方式”中的具体例对应的发明的范围内。
本发明的布线板适合用于搭载有多个半导体元件（裸片）的封装基板。另外，本发明的布线板的制造方法适合于这种封装基板的制造。

Claims (14)

1.一种布线板，其特征在于，该布线板具有：
第1绝缘层；
第1导体图案，其形成在所述第1绝缘层上；以及
布线构造体，其配置在所述第1绝缘层上，具有第2绝缘层和所述第2绝缘层上的第2导体图案，
设置在所述第1导体图案上的电极的上表面和与所述第2导体图案连接的导体层的上表面位于同一平面上。
2.根据权利要求1所述的布线板，其特征在于，
所述第2导体图案的图案宽度比所述第1导体图案的图案宽度小。
3.根据权利要求1或2所述的布线板，其特征在于，
相邻的所述第2导体图案彼此之间的间隔比相邻的第1导体图案彼此之间的间隔小。
4.根据权利要求1或2所述的布线板，其特征在于，
该布线板还具有阻焊层，该阻焊层设置在所述第1绝缘层上、所述第1导体图案上以及所述布线构造体上，并具有开口部，所述开口部使得所述第1导体图案的至少一部分、以及与所述第2导体图案连接的导体层的至少一部分开放。
5.根据权利要求1或2所述的布线板，其特征在于，
所述布线构造体还具有：第3绝缘层，其形成在所述第2绝缘层上，覆盖所述第2导体图案；以及过孔，其与所述第2导体图案连接。
6.根据权利要求5所述的布线板，其特征在于，
在所述第1绝缘层与所述布线构造体之间夹有粘结层。
7.根据权利要求1或2所述的布线板，其特征在于，
设置在所述第1导体图案上的电极、以及与所述第2导体图案连接的所述导体层作为安装第1半导体元件和第2半导体元件的安装焊盘发挥作用。
8.根据权利要求7所述的布线板，其特征在于，
所述安装焊盘具有：第1焊盘，其与所述第1半导体元件连接；以及第2焊盘，其与所述第2半导体元件连接，
所述第1焊盘彼此之间的间隔比所述第2焊盘彼此之间的间隔小。
9.根据权利要求1或2所述的布线板，其特征在于，
所述第2导体图案是连接所述第1半导体元件与所述第2半导体元件的信号线。
10.根据权利要求1或2所述的布线板，其特征在于，
所述第2导体图案的线宽间距L/S为1μm/1μm～5μm/5μm。
11.根据权利要求1或2所述的布线板，其特征在于，
在所述第1绝缘层上形成有开口部，所述布线构造体收纳在所述开口部中。
12.根据权利要求11所述的布线板，其特征在于，
在除了收纳所述布线构造体的所述开口部以外的所述第1绝缘层上形成有阻焊层。
13.一种布线板的制造方法，其特征在于，该制造方法具有以下步骤：
在第1绝缘层上形成第1导体图案；
在所述第1绝缘层上，配置具有第2绝缘层和所述第2绝缘层上的第2导体图案的布线构造体；以及
在所述第1绝缘层上、所述第1导体图案上以及所述布线构造体上形成具有开口部的阻焊层，所述开口部使得所述第1导体图案的至少一部分、以及与所述第2导体图案连接的导体层的至少一部分开放。
14.根据权利要求13所述的布线板的制造方法，其特征在于，
该制造方法还具有在所述第1绝缘层上形成开口部的步骤，
当配置所述布线构造体时，将所述布线构造体配置到所述第1绝缘层上的所述开口部中。
CN2013101836213A 2012-05-18 2013-05-17 布线板及其制造方法 Pending CN103428993A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-115103 2012-05-18
JP2012115103A JP2013243227A (ja) 2012-05-18 2012-05-18 配線板及びその製造方法

Publications (1)

Publication Number Publication Date
CN103428993A true CN103428993A (zh) 2013-12-04

Family

ID=49580689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013101836213A Pending CN103428993A (zh) 2012-05-18 2013-05-17 布线板及其制造方法

Country Status (3)

Country Link
US (2) US9035463B2 (zh)
JP (1) JP2013243227A (zh)
CN (1) CN103428993A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023903A (zh) * 2014-05-01 2015-11-04 矽品精密工业股份有限公司 封装基板及封装件
CN106486454A (zh) * 2015-08-31 2017-03-08 欣兴电子股份有限公司 无核心层封装结构

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243227A (ja) * 2012-05-18 2013-12-05 Ibiden Co Ltd 配線板及びその製造方法
TWM517410U (zh) * 2014-02-13 2016-02-11 群成科技股份有限公司 電子封裝件與封裝載板
JP2015233041A (ja) * 2014-06-09 2015-12-24 イビデン株式会社 パッケージ基板
JP2016051847A (ja) * 2014-09-01 2016-04-11 イビデン株式会社 プリント配線板、その製造方法及び半導体装置
JP6473595B2 (ja) * 2014-10-10 2019-02-20 イビデン株式会社 多層配線板及びその製造方法
JP2017204511A (ja) * 2016-05-10 2017-11-16 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
CN107424974A (zh) * 2016-05-24 2017-12-01 胡迪群 具有埋入式噪声屏蔽墙的封装基板
JP6625491B2 (ja) 2016-06-29 2019-12-25 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法
WO2018058560A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Substrate with stress relieving features
DE102019108870A1 (de) * 2019-04-04 2020-10-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Träger mit verkleinerter Durchkontaktierung
KR20220161177A (ko) * 2021-05-28 2022-12-06 닛토덴코 가부시키가이샤 배선 회로 기판 및 그 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007531A (ja) * 1999-06-18 2001-01-12 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2002344143A (ja) * 2001-05-15 2002-11-29 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2002344142A (ja) * 2001-05-15 2002-11-29 Ibiden Co Ltd 多層プリント配線板の製造方法
WO2003013201A1 (en) * 2001-08-02 2003-02-13 Dap Corporation Method for forming device-landing pad of multi-layered printed circuit board
CN1714608A (zh) * 2003-01-16 2005-12-28 富士通株式会社 多层布线基板及其制造方法、纤维强化树脂基板制造方法
JP2007311476A (ja) * 2006-05-17 2007-11-29 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
CN101272661A (zh) * 2007-03-23 2008-09-24 日本梅克特隆株式会社 多层印刷布线板及其制造方法
JP2012044123A (ja) * 2010-08-23 2012-03-01 Ngk Spark Plug Co Ltd 配線基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4333492B2 (ja) * 2004-06-16 2009-09-16 ソニー株式会社 回路モジュール体の製造方法
US7462784B2 (en) 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
JP2013243227A (ja) * 2012-05-18 2013-12-05 Ibiden Co Ltd 配線板及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007531A (ja) * 1999-06-18 2001-01-12 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2002344143A (ja) * 2001-05-15 2002-11-29 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2002344142A (ja) * 2001-05-15 2002-11-29 Ibiden Co Ltd 多層プリント配線板の製造方法
WO2003013201A1 (en) * 2001-08-02 2003-02-13 Dap Corporation Method for forming device-landing pad of multi-layered printed circuit board
CN1714608A (zh) * 2003-01-16 2005-12-28 富士通株式会社 多层布线基板及其制造方法、纤维强化树脂基板制造方法
JP2007311476A (ja) * 2006-05-17 2007-11-29 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
CN101272661A (zh) * 2007-03-23 2008-09-24 日本梅克特隆株式会社 多层印刷布线板及其制造方法
JP2012044123A (ja) * 2010-08-23 2012-03-01 Ngk Spark Plug Co Ltd 配線基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023903A (zh) * 2014-05-01 2015-11-04 矽品精密工业股份有限公司 封装基板及封装件
CN105023903B (zh) * 2014-05-01 2018-07-13 矽品精密工业股份有限公司 封装基板及封装件
CN106486454A (zh) * 2015-08-31 2017-03-08 欣兴电子股份有限公司 无核心层封装结构

Also Published As

Publication number Publication date
JP2013243227A (ja) 2013-12-05
US9480157B2 (en) 2016-10-25
US20150216049A1 (en) 2015-07-30
US20130307162A1 (en) 2013-11-21
US9035463B2 (en) 2015-05-19

Similar Documents

Publication Publication Date Title
CN103428993A (zh) 布线板及其制造方法
CN103369811B (zh) 电路板及其制造方法
CN103369816B (zh) 电路板及其制造方法
CN103731982B (zh) 布线板及其制造方法
US9431347B2 (en) Wiring board and method for manufacturing the same
US9893016B2 (en) Multilayer wiring board having wiring structure for mounting multiple electronic components and method for manufacturing the same
US9425159B2 (en) Wiring board and method for manufacturing the same
TWI246753B (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
CN105191514B (zh) 布线基板以及使用该布线基板的安装结构体
US8859077B2 (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
TW201351514A (zh) 具有內建加強層之凹穴基板之製造方法
KR20080088403A (ko) 배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선기판
CN104185366A (zh) 布线板及布线板的制造方法
US10304766B2 (en) Semiconductor package having a circuit pattern
JP2014216375A (ja) プリント配線板及び多層コア基板の製造方法
CN105789173B (zh) 整合中介层及双布线结构的线路板及其制作方法
JP2014049578A (ja) 配線板、及び、配線板の製造方法
KR102449368B1 (ko) 다층 인쇄회로기판
JP2009135147A (ja) 配線基板及び電子素子の接続構造及び電子装置
JP2016111244A (ja) 配線基板及びその製造方法
JP2004095854A (ja) 多層配線基板
JP2013102062A (ja) 半導体実装部材及びその製造方法
JP2024061022A (ja) 配線基板の製造方法
JP6157821B2 (ja) 配線板及びその製造方法
JP2013135085A (ja) 半導体装置、配線板、及び配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131204